CN110459474B - 一种薄膜晶体管的制作方法和显示装置 - Google Patents

一种薄膜晶体管的制作方法和显示装置 Download PDF

Info

Publication number
CN110459474B
CN110459474B CN201910564636.1A CN201910564636A CN110459474B CN 110459474 B CN110459474 B CN 110459474B CN 201910564636 A CN201910564636 A CN 201910564636A CN 110459474 B CN110459474 B CN 110459474B
Authority
CN
China
Prior art keywords
layer
etching
metal
metal layer
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910564636.1A
Other languages
English (en)
Other versions
CN110459474A (zh
Inventor
夏玉明
卓恩宗
雍万飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201910564636.1A priority Critical patent/CN110459474B/zh
Publication of CN110459474A publication Critical patent/CN110459474A/zh
Priority to US17/622,715 priority patent/US20220262826A1/en
Priority to PCT/CN2020/097842 priority patent/WO2020259520A1/zh
Application granted granted Critical
Publication of CN110459474B publication Critical patent/CN110459474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Abstract

本申请公开了一种薄膜晶体管的制作方法和显示装置，薄膜晶体管的制作方法包括步骤：在衬底上依次形成栅极金属层、栅极绝缘层、有源层、欧姆接触层以及金属层；在金属层上方形成光阻层；使用半透膜在所述光阻层上形成预设图案，使所述光阻层对应沟道区形成厚度小于所述光阻层其它部位的光阻薄层；第一次湿蚀刻得到与所述预设图案的光阻层相对应的金属层；第一次干蚀刻得到与所述预设图案的光阻层相对应的有源层、欧姆接触层，并将光阻薄层完全蚀刻；第二次湿蚀刻去除沟道区的金属层以及金属氧化物，形成位于沟道区两侧的源极金属层和漏极金属层；第二次干蚀刻使得欧姆接触层对应沟道区镂空，同时使得有源层对应沟道区的厚度小于有源层的其它部位的厚度。提高了产品性能。

Description

一种薄膜晶体管的制作方法和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法和显示装置。
背景技术
薄膜晶体管液晶显示器是微电子技术与液晶显示器技术巧妙结合的一种技术，其中薄膜晶体管作为像素的开关，控制着液晶的旋转而呈现不同的色彩。薄膜晶体管的制作是各层薄膜的沉积，主要包括栅金属、栅绝缘层、有源层、欧姆接触层、源漏金属、钝化层和像素电极，其中欧姆接触层使得有源层与金属电极之间形成良好的欧姆接触，降低有源层与金属层之间的接触电阻，提高电子的传输速率，此外，欧姆接触层也起到空穴阻挡层的作用。在沉积有源层材料和第二金属层材料之后，可以采用一道半透膜光罩来蚀刻得到有源层以节约光罩制程。
当干蚀刻光阻层时，采用含有氧化性气体的干蚀刻气体，则可能使得第二金属层的上表面出现金属氧化物而导致后续蚀刻不良的问题，影响显示性能。
发明内容
本申请的目的是提供一种薄膜晶体管的制作方法和显示装置，以提高薄膜晶体管的显示性能。
为实现上述目的，本申请提供了一种薄膜晶体管的制作方法，所述薄膜晶体管的制作方法包括步骤：
在衬底上依次形成栅极金属层、栅极绝缘层、有源层、欧姆接触层以及金属层，在金属层上方沉积光刻胶；
使用半透膜在所述光阻层上形成预设图案，使所述光阻层对应沟道区形成厚度小于所述光阻层其它部位的光阻薄层；
第一次湿蚀刻，蚀刻得到与所述预设图案的光阻层相对应的金属层；
第一次干蚀刻，使用含有氧化性的刻蚀气体，刻蚀得到与所述预设图案的光阻层相对应的有源层、欧姆接触层，同时，将光阻薄层完全蚀刻；
第二次湿蚀刻，蚀刻去除沟道区的金属层，并残留金属或金属氧化物；
将所述残留的金属或金属氧化物去除，形成位于沟道区两侧的源极金属层和漏极金属层；
第二次干蚀刻，蚀刻欧姆接触层以使得欧姆接触层对应沟道区镂空，同时部分蚀刻有源层以使得有源层对应沟道区的厚度小于有源层的其它部位的厚度；以及
在源极金属层和漏极金属层上方依次形成钝化层和透明导电层以得到薄膜晶体管。
可选的，所述第二次湿蚀刻，蚀刻去除所述沟道区的金属层，并残留金属或金属氧化物的步骤中，使用酸性刻蚀液将沟道区的金属层表面金属氧化成金属氧化物；
所述的将所述残留的金属或金属氧化物去除，形成位于沟道区两侧的源极金属层和漏极金属层的步骤中，使用碱性蚀刻液将所述金属氧化物以及所述沟道区的金属层蚀刻去除。
可选的，所述酸性蚀刻液包括1-8％的氧化性酸、20-50％的弱酸，其余为水。
可选的，所述氧化性酸采用硝酸，所述弱酸采用醋酸。
可选的，所述碱性蚀刻液采用氢氧化钠溶液。
可选的，所述碱性蚀刻液中氢氧化钠的浓度为5-50％。
可选的，所述第一次湿蚀刻，蚀刻得到与预设图案的光阻层相对应的金属层的步骤中，使用酸性刻蚀液将沟道区的金属层表面金属氧化成金属氧化物；
所述的第一次湿蚀刻，蚀刻得到与所述预设图案的光阻层相对应的金属层的步骤后，还包括使用碱性蚀刻液将所述残留的金属或金属氧化物去除的步骤。
可选的，所述第一次干蚀刻和第二次干蚀刻均采用刻蚀气体，所述第一次干蚀刻采用六氟化硫气体、氯气以及氧气，所述第二次干蚀刻采用六氟化硫气体、氯气以及氦气的混合气体。
本申请还公开了一种薄膜晶体管的制作方法，所述薄膜晶体管的制作方法包括步骤：
提供一衬底；
在衬底上沉积栅极金属层材料，使用第一次光罩形成栅极金属层；
在栅极金属层上方依次沉积栅极绝缘层、有源层材料、欧姆接触层材料以及金属层材料，在金属层材料上方沉积光刻胶形成光阻层；
使用半透膜光罩作为第二次光罩在所述光阻层上形成预设图案，使所述光阻层对应沟道区形成厚度小于所述光阻层其它部位的光阻薄层；
第一次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液蚀刻得到与所述预设图案的光阻层相对应的金属层；然后使用含氢氧化钠的碱性刻蚀液将所述酸性刻蚀液蚀刻后产生的金属氧化物去除；
第一次干蚀刻，先使用含有六氟化硫气体与氧气的混合刻蚀气体，然后使用含有六氟化硫气体与氯气的混合刻蚀气体刻蚀得到与所述预设图案的光阻层相对应的有源层、欧姆接触层，同时，将所述光阻薄层完全蚀刻；
第二次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液将沟道区的金属层表面金属氧化成金属氧化物；然后使用含氢氧化钠的碱性刻蚀液将所述金属氧化物以及沟道区的金属层蚀刻去除；形成位于所述沟道区两侧的源极金属层和漏极金属层；
第二次干蚀刻，采用六氟化硫气体、氯气以及氦气的混合刻蚀气体蚀刻欧姆接触层以使得欧姆接触层对应沟道区镂空，同时部分蚀刻有源层以使得有源层对应沟道区的厚度小于有源层的其它部位的厚度；
在源极金属层和漏极金属层上方沉积钝化层材料，使用第三次光罩形成钝化层；以及
在钝化层上方沉积透明导电层材料，使用第四道光罩形成透明导电层以得到薄膜晶体管。
其中，含氢氧化钠的碱性刻蚀液中的氢氧化钠的浓度为5-50％；含硝酸和醋酸的酸性刻蚀液中的硝酸含量为1-8％，醋酸含量为20-50％，其余为水。
本申请还公开了一种显示装置，所述显示装置包括薄膜晶体管，所述薄膜晶体管使用如上任意所述的薄膜晶体管的制作方法制得。
相对于在第一次湿蚀刻和第二湿蚀刻时没有蚀刻掉可能出现的金属氧化物的方案，本申请采用的刻蚀液不仅考虑能够将金属层蚀刻，而且可以蚀刻去除沟道区的金属氧化物，防止金属或金属氧化物残留而影响欧姆接触层的蚀刻，如此，可以在不增加光罩制程的情况下，更好的避免金属氧化物及其残留到后续制程的影响，有利于提高产品性能，增加良率，适合规模化使用。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是示例性技术的薄膜晶体管的制作方法流程图；
图2是对应图1的薄膜晶体管制作的示意图；
图3是本申请的一种显示装置的示意图；
图4是本申请的薄膜晶体管的制作方法流程图；
图5是对应图4的薄膜晶体管制作的示意图。
其中，100、显示装置；110、显示面板；111、薄膜晶体管；112衬底；113、栅极金属层；114、栅极绝缘层；115、有源层；116、欧姆接触层；117、金属层；118、钝化层；119、透明导电层；120、控制部件；200、沟道区；210、光阻层；220、金属层残留；230、源、漏金属层；240、金属氧化物；250、欧姆接触层残留；260、光阻薄层。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面结合附图和实施例对本申请作说明。
本申请人提供了一个示例性技术，即薄膜晶体管可以采用四道光罩制程中，具体的，采用半透膜光罩技术对金属层和欧姆接触层连续沉积后，采用两次湿蚀刻和两次干蚀刻工艺对功能薄膜和导电薄膜进行刻蚀，其中采用半透膜曝光工艺，使得薄膜晶体管的沟道区的光阻层厚度不易控制，如果光阻层过薄，造成在后续进行刻蚀时产生金属残留，进一步产生欧姆接触层的残留，造成局部短路，严重影响显示性能。当然，采用更多或者更少的光罩以制得该薄膜晶体管也是可以的。
其中，如图1和图2所示，所述示例性技术的薄膜晶体管的制程包括步骤：
S1、如图1和图2所示，提供一衬底112；
S2、如图1和图2所示，在衬底112上沉积栅极金属层材料，使用第一次光罩形成栅极金属层113；
S3、如图1和图2所示，在栅极金属层113上依次沉积栅极绝缘层114、有源层材料、欧姆接触层材料以及金属层材料，在金属层材料上方沉积光刻胶形成光阻层210；
S4、如图1和图2所示，使用半透膜光罩作为第二次光罩在所述光阻层210上形成预设图案，使所述光阻层210对应沟道区200形成厚度小于所述光阻层210其它部位的光阻薄层260；
S5、如图1和图2所示，第一次湿蚀刻，使用含硝酸、醋酸和磷酸的酸性刻蚀液蚀刻得到与所述预设图案的光阻层210相对应的金属层117；
S6、如图1和图2所示，第一次干蚀刻，先使用含有六氟化硫气体与氧气的混合刻蚀气体，刻蚀有缘层材料和欧姆接触层材料得到与所述预设图案的光阻层210相对应的有源层115、欧姆接触层116；然后使用含有六氟化硫气体与氯气的混合刻蚀气体将光阻薄层260完全蚀刻；
S7、如图1和图2所示，第二次湿蚀刻，使用含硝酸、醋酸和磷酸的酸性刻蚀液将沟道区200的金属层117蚀刻去除，形成位于所述沟道区200两侧的源、漏金属层230；
S8、如图1和图2所示，第二次干蚀刻，采用六氟化硫气体、氯气以及氦气的混合刻蚀气体蚀刻欧姆接触层116以使得欧姆接触层116对应沟道区200镂空，同时部分蚀刻有源层115以使得有源层115对应沟道区200的厚度小于有源层115的其它部位的厚度；
S9、如图1和图2所示，在源、漏金属层230上方沉积钝化层材料，使用第三次光罩形成钝化层118；以及
S10、如图1和图2所示，在钝化层118上方沉积透明导电层材料，使用第四道光罩形成透明导电层119以得到薄膜晶体管111。
其中，第一次干蚀刻采用的氧气易将金属层117表面氧化成金属氧化物240，在之后的第二次湿蚀刻时，混合酸刻蚀液对于金属层117表面的金属氧化物240刻蚀速率较慢，导致金属层117蚀刻不完全，有金属层残留220；继而在第二次干蚀刻中，会将金属层残留220蚀刻掉，但会产生欧姆接触层残留250，影响显示性能。
如图3至图5所示，本申请公开了一种显示装置100，所述显示装置100包括显示面板110和控制部件120，所述控制部件120与所述显示面板110相连，所述控制部件120被配置为控制显示面板110；所述显示面板110包括薄膜晶体管111，所述薄膜晶体管111包括衬底112、栅极金属层113、栅极绝缘层114、有源层115、欧姆接触层116、源、漏极金属层230、钝化层118以及透明导电层119，所述栅极金属层113设置在所述衬底112上方；所述栅极绝缘层114设置在所述栅极金属层113上方；所述有源层115设置在所述栅极绝缘层114上方；所述欧姆接触层116设置在所述有源层115上方；所述源、漏极金属层230设置在所述欧姆接触层116上方；所述钝化层118设置在所述源、漏极金属层230上方；所述透明导电层119设置在所述钝化层118上方。
其中，如图4和图5所示，所述薄膜晶体管的制作方法包括步骤：
S11、如图4和图5所示，提供一衬底112；
S12、如图4和图5所示，在衬底112上沉积栅极金属层材料，使用第一次光罩形成栅极金属层113；
S13、如图4和图5所示，在栅极金属层113上方依次沉积栅极绝缘层114、有源层材料、欧姆接触层材料以及金属层材料，在金属层材料上方沉积光刻胶形成光阻层210；
S14、如图4和图5所示，使用半透膜光罩作为第二次光罩在所述光阻层210上形成预设图案，使所述光阻层210对应沟道区200形成厚度小于光阻层其它部位的光阻薄层260；
S15、如图4和图5所示，第一次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液蚀刻金属层材料得到与所述预设图案的光阻层相对应的金属层117；然后使用含氢氧化钠的碱性刻蚀液将所述酸性刻蚀液蚀刻后产生的金属氧化物240去除；
S16、如图4和图5所示，第一次干蚀刻，先使用含有六氟化硫气体与氧气的混合刻蚀气体，刻蚀有缘层材料和欧姆接触层材料得到与所述预设图案的光阻层210相对应的有源层115、欧姆接触层116；然后使用含有六氟化硫气体与氯气的混合刻蚀气体将光阻薄层260完全蚀刻；
S17、如图4和图5所示，第二次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液将所述沟道区200的金属层117表面金属氧化成金属氧化物240；然后使用含氢氧化钠的碱性刻蚀液将所述金属氧化物240以及沟道区200的金属层蚀刻去除；形成位于所述沟道区200两侧的源、漏金属层230；
S18、如图4和图5所示，第二次干蚀刻，采用六氟化硫气体、氯气以及氦气的混合刻蚀气体蚀刻所述欧姆接触层116以使得欧姆接触层116对应沟道区200镂空，同时部分蚀刻有源层115以使得有源层115对应沟道区200的厚度小于有源层115的其它部位的厚度；
S19、如图4和图5所示，在源、漏金属层230上方沉积钝化层材料，使用第三次光罩形成钝化层118；以及
S20、如图4和图5所示，在钝化层118上方沉积透明导电层材料，使用第四道光罩形成透明导电层119以得到所述薄膜晶体管111。
其中，含氢氧化钠的碱性刻蚀液中的氢氧化钠的浓度为5-50％；含硝酸和醋酸的酸性刻蚀液中的硝酸含量(重量比)为1-8％，醋酸含量(重量比)为20-50％，其余为水，如水的比例可为42％-79％。
相对于在第一次湿蚀刻和第二湿蚀刻时没有蚀刻掉可能出现的金属氧化物240的方案，本方案采用的刻蚀液不仅考虑能够将金属层117蚀刻，而且可以蚀刻去除沟道区200的金属氧化物240，防止金属或金属氧化物240残留而影响欧姆接触层116的蚀刻，如此，可以在不增加光罩制程的情况下，更好的避免金属氧化物240及其残留到后续制程的影响，有利于提高产品性能，增加良率，适合规模化使用。
其中，当沉积金属层材料时，若是放置的时间较久或者采用的金属材料有问题，则可能出现金属氧化物，本申请采用的湿蚀刻液同时考虑了金属的蚀刻和金属氧化物的蚀刻，可以达到较好的蚀刻效果，并且可以避免残留物对后续制程带来的不良影响。
具体的，本方案是采用两步法刻蚀解决残留，即首先采用酸性溶液，其中具有氧化性的硝酸将金属层117的金属氧化为高价的金属氧化物240,弱酸性的醋酸可以提供稳定氢离子，来调节溶液的酸碱度，这样低浓度的硝酸可以减小对光阻层210的剥离，同时可以控制刻蚀速率，将上层金属氧化为高价的金属氧化物240，随后用含氢氧化钠的碱性蚀刻液刻蚀表层的金属氧化物240和中间的金属，即可以解决欧姆接触层116残留的问题，同时不影响对沟道区200金属的刻蚀。
当然，所述氧化性酸也可以选用高氯酸、次氯酸、高锰酸钾、亚氯酸等其中一种；所述弱酸也可以选用草酸，碳酸等其中一种；所述碱性蚀刻液中的碱液可以选用氢氧化钾，氢氧化钡、氢氧化锂等的一种，均可适用。
更具体的，所述金属层117以钼铝钼三层为例进行刻蚀，通过碱性蚀刻液去除金属或金属氧化物残留的化学反应式为：MoO3+NaOH＝Na2MoO4+H20，Al+NaOH+H2O＝NaAlO2+H2。本方案的蚀刻液反应生成的产物方便清理，不会影响薄膜晶体管的显示效果。
其中，氧化性酸以硝酸为例，弱酸以醋酸为例，对应刻蚀液的成分比例以及刻蚀速率如下表1所示。
表1：刻蚀液成分及刻蚀速率表
Figure BDA0002109164960000131
由于刻蚀液中氧化性酸含量过高会对光阻产生剥离并且对设备产生影响，因此，在满足实际生产节拍需求的情况下，本方案中的氧化性酸(硝酸)的浓度为2％-6％。
需要说明的是，本申请中涉及到的各步骤的限定，在不影响具体申请实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本申请，都应当视为属于本申请的保护范围。本申请涉及到显示面板的薄膜晶体管，所述的显示面板可以是扭曲向列型(TwistedNematic，TN)面板、垂直配向(Vertical Alignment，VA)面板或多象限垂直配向(Multi-domain Vertical Alignment，MVA)面板，当然，也可以是其他类型的面板，适用即可。
以上内容是结合具体的可选实施方式对本申请所作的详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (8)

1.一种薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的制作方法包括步骤：
在衬底上依次形成栅极金属层、栅极绝缘层、有源层、欧姆接触层以及金属层，在所述金属层上方沉积光刻胶形成光阻层；
使用半透膜在所述光阻层上形成预设图案，使所述光阻层对应沟道区形成厚度小于所述光阻层其它部位的光阻薄层；
第一次湿蚀刻，蚀刻得到与所述预设图案的光阻层相对应的金属层；
所述第一次湿蚀刻，蚀刻得到与所述预设图案的光阻层相对应的金属层的步骤包括：
使用酸性刻蚀液蚀刻金属层得到与所述预设图案的光阻层相对应的金属层；
然后使用含氢氧化钠的碱性刻蚀液将所述酸性刻蚀液蚀刻后产生的金属氧化物去除；
第一次干蚀刻，使用含有氧化性的刻蚀气体，刻蚀得到与所述预设图案的光阻层相对应的有源层、欧姆接触层，同时，将所述光阻薄层完全蚀刻；
第二次湿蚀刻，蚀刻去除所述沟道区的金属层，并残留金属或金属氧化物；
将所述残留的金属或金属氧化物去除，形成位于沟道区两侧的源极金属层和漏极金属层；
所述将所述残留的金属或金属氧化物去除的步骤包括：
使用酸性刻蚀液将沟道区的金属层表面金属氧化成金属氧化物；
然后使用含氢氧化钠的碱性刻蚀液将所述金属氧化物以及沟道区的金属层蚀刻去除；
第二次干蚀刻，蚀刻所述欧姆接触层以使得欧姆接触层对应沟道区镂空，同时部分蚀刻有源层以使得有源层对应沟道区处的厚度小于有源层的其它部位的厚度；以及
在所述源极金属层和所述漏极金属层上方依次形成钝化层和透明导电层以得到所述薄膜晶体管。
2.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述酸性蚀刻液包括1％-8％的氧化性酸、20％-50％的弱酸，其余为水。
3.如权利要求2所述的一种薄膜晶体管的制作方法，其特征在于，所述氧化性酸采用硝酸，所述弱酸采用醋酸。
4.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述碱性蚀刻液采用氢氧化钠溶液。
5.如权利要求4所述的一种薄膜晶体管的制作方法，其特征在于，所述碱性蚀刻液中氢氧化钠的浓度为5％-50％。
6.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述第一次干蚀刻和第二次干蚀刻均采用刻蚀气体，所述第一次干蚀刻采用六氟化硫气体、氯气以及氧气，所述第二次干蚀刻采用六氟化硫气体、氯气以及氦气的混合气体。
7.一种薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的制作方法包括步骤：
提供一衬底；
在衬底上沉积栅极金属层材料，使用第一次光罩形成栅极金属层；
在栅极金属层上方依次沉积栅极绝缘层、有源层材料、欧姆接触层材料以及金属层材料，在金属层材料上方沉积光刻胶形成光阻层；
使用半透膜光罩在所述光阻层上形成预设图案，使所述光阻层对应沟道区形成厚度小于所述光阻层其它部位的光阻薄层；
第一次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液蚀刻金属层材料得到与所述预设图案的光阻层相对应的金属层；然后使用含氢氧化钠的碱性刻蚀液将所述酸性刻蚀液蚀刻后产生的金属氧化物去除；
第一次干蚀刻，先使用含有六氟化硫气体与氧气的混合刻蚀气体，刻蚀有源层材料和欧姆接触层材料得到与所述预设图案的光阻层相对应的有源层、欧姆接触层，然后使用含有六氟化硫气体与氯气的混合刻蚀气体将光阻薄层完全蚀刻；
第二次湿蚀刻，先使用含硝酸和醋酸的酸性刻蚀液将所述沟道区的金属层表面金属氧化成金属氧化物；然后使用含氢氧化钠的碱性刻蚀液将所述金属氧化物以及沟道区的金属层蚀刻去除；形成位于所述沟道区两侧的源极金属层和漏极金属层；
第二次干蚀刻，采用六氟化硫气体、氯气以及氦气的混合刻蚀气体蚀刻所述欧姆接触层以使得欧姆接触层对应沟道区镂空，同时部分蚀刻有源层以使得有源层对应沟道区的厚度小于有源层的其它部位的厚度；
在源极金属层和漏极金属层上方沉积钝化层材料，使用第三次光罩形成钝化层；以及
在钝化层上方沉积透明导电层材料，使用第四道光罩形成透明导电层以得到所述薄膜晶体管；
其中，含氢氧化钠的碱性刻蚀液中的氢氧化钠的浓度为5％-50％；含硝酸和醋酸的酸性刻蚀液中的硝酸含量为1％-8％，醋酸含量为20％-50％，其余为水。
8.一种显示装置，其特征在于，所述显示装置包括薄膜晶体管，所述薄膜晶体管使用如权利要求1至7任意一项所述的薄膜晶体管的制作方法制得。
CN201910564636.1A 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法和显示装置 Active CN110459474B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910564636.1A CN110459474B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法和显示装置
US17/622,715 US20220262826A1 (en) 2019-06-27 2020-06-24 Method of manufacturing thin film transistor and display device
PCT/CN2020/097842 WO2020259520A1 (zh) 2019-06-27 2020-06-24 薄膜晶体管的制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910564636.1A CN110459474B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN110459474A CN110459474A (zh) 2019-11-15
CN110459474B true CN110459474B (zh) 2021-04-02

Family

ID=68481148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910564636.1A Active CN110459474B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法和显示装置

Country Status (3)

Country Link
US (1) US20220262826A1 (zh)
CN (1) CN110459474B (zh)
WO (1) WO2020259520A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459474B (zh) * 2019-06-27 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法和显示装置
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板
CN113206144B (zh) * 2021-04-25 2023-04-07 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022162A (ja) * 1998-07-06 2000-01-21 Advanced Display Inc 液晶表示装置の製法
CN1851885A (zh) * 2006-04-28 2006-10-25 友达光电股份有限公司 湿蚀刻后的清洗方法及应用其的薄膜晶体管形成方法
KR20080036282A (ko) * 2006-10-23 2008-04-28 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
CN101625971B (zh) * 2008-07-09 2010-12-08 中国科学院半导体研究所 利用光辅助氧化湿法刻蚀ⅲ族氮化物的方法
CN103311130B (zh) * 2013-05-14 2014-03-05 广州新视界光电科技有限公司 一种非晶金属氧化物薄膜晶体管及其制备方法
CN109830461A (zh) * 2019-03-01 2019-05-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、蚀刻***
CN110459474B (zh) * 2019-06-27 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法和显示装置

Also Published As

Publication number Publication date
WO2020259520A1 (zh) 2020-12-30
CN110459474A (zh) 2019-11-15
US20220262826A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
CN110459474B (zh) 一种薄膜晶体管的制作方法和显示装置
US7686968B2 (en) Composition for removing conductive materials and manufacturing method of array substrate using the same
KR100331888B1 (ko) 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
KR101527117B1 (ko) 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
US7521366B2 (en) Manufacturing method of electro line for liquid crystal display device
CN108198756B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
US20050095754A1 (en) Method for fabricating liquid crystal display device
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101263193B1 (ko) 표시 기판의 제조 방법 및 표시 기판
KR101211293B1 (ko) 전계를 이용한 미세패턴이 형성된 인쇄판의 제조방법
CN110794630A (zh) 一种阵列基板及其制造方法
CN109830461A (zh) 显示面板及其制作方法、蚀刻***
CN110714200A (zh) 含铜金属层的蚀刻方法、薄膜晶体管、显示装置及蚀刻剂
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
CN108666265A (zh) 一种薄膜晶体管基板及其制备方法
JP4324259B2 (ja) 液晶表示装置の製造方法
CN109860106B (zh) 一种显示基板的制备方法
US20050133758A1 (en) Method for fabricating liquid crystal display device
CN113078107A (zh) 一种阵列基板的制备方法、阵列基板及显示面板
CN113707559B (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN108807424A (zh) 一种阵列基板的制作方法、阵列基板及显示面板
KR100442026B1 (ko) 인듐 틴 산화막의 식각용액 및 이를 이용한 식각방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant