CN111048592B - 一种薄膜场效应晶体管结构及制作方法 - Google Patents
一种薄膜场效应晶体管结构及制作方法 Download PDFInfo
- Publication number
- CN111048592B CN111048592B CN201911134158.7A CN201911134158A CN111048592B CN 111048592 B CN111048592 B CN 111048592B CN 201911134158 A CN201911134158 A CN 201911134158A CN 111048592 B CN111048592 B CN 111048592B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- manufacturing
- photoresist
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 238000010849 ion bombardment Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 229
- 239000011810 insulating material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种薄膜场效应晶体管结构及制作方法,其中方法包括如下步骤:在基板上制作栅极和覆盖栅极的栅极绝缘层;沉积有源层材料,在有源层材料上涂布第一光阻层,蚀刻有源层材料并在栅极上面形成有源层,有源层在栅极绝缘层上,去除有源层两侧表面上的第一光阻层,保留有源层上的第一光阻层;沉积金属,蚀刻有源层区域上的金属至第一光阻层,在有源层的一侧形成源极,在有源层的另一侧形成漏极,去除第一光阻层。利用第一光阻层保护有源层,降低薄膜晶体管结构的复杂性;有效提高电子迁移率,提高器件性能减小器件面积,可以应用于高像素密度显示面板;相较于常规背沟道结构薄膜场效应晶体管的制程更少,成本更低。
Description
技术领域
本发明涉及晶体管制作领域,尤其涉及一种薄膜场效应晶体管结构及制作方法
背景技术
薄膜场效应晶体管(TFT)中金属成膜以及蚀刻过程中沟道区易受到破坏而造成器件不良,为保证TFT器件具有较好电学特性,目前常用做法是在有源层上方制作刻蚀阻挡层(Etching-Stop-Layer,简称ESL),这势必会增加工艺复杂性,不利于降低成本和缩小TFT器件面积。采用背沟道结构TFT器件,具有高电子迁移率、电学特性好、制程工艺简单等优点,但是在制程工艺中如何有效保护有源层不受破坏仍需新的工艺技术进行突破。
铟镓锌氧化物(Indium Gallium Zinc Oxide,简称IGZO)等氧化物半导体材料由于具有高的迁移率和开态电流,在显示行业的薄膜场效应晶体管器件中的应用受到越来越多的关注
发明内容
为此,需要提供一种薄膜场效应晶体管结构及制作方法,在降低薄膜场效应晶体管结构复杂性的基础上,不制作蚀阻挡层便能保护有源层不受破坏。
为实现上述目的,发明人提供了一种薄膜场效应晶体管结构的制作方法,包括如下步骤:
在基板上制作栅极;
在基板上制作覆盖栅极的栅极绝缘层;
沉积有源层材料,在有源层材料上涂布第一光阻层,以光阻为掩模蚀刻有源层材料并在栅极上面形成有源层,有源层在栅极绝缘层上,去除有源层两侧表面上的第一光阻层,然后保留有源层上的第一光阻层;
沉积金属,在金属上涂布第二光阻层,显影后去除有源层区域上的第二光阻层,以光阻为掩模蚀刻有源层的区域上的金属至第一光阻层,在有源层的一侧形成源极,在有源层的另一侧形成漏极,源极、漏极分别与有源层的两侧连接,去除第一光阻层和第二光阻层。
进一步地,在去除有源层两侧表面上的第一光阻层时,包括如下步骤:
用氧气处理或者离子轰击的方式去除有源层两侧表面上的第一光阻层。
进一步地,还包括如下步骤:
对有源层的两侧进行离子掺 杂,减小源极、漏极与有源层的接触阻抗。
进一步地,还包括如下步骤:
通过四氟化碳以及氧气处理的方式减薄残留在第一光阻层边缘的金属。
进一步地,还包括如下步骤:
在栅极绝缘层上制作覆盖源极、漏极和有源层的绝缘层;
在绝缘层上制作连通漏极的开口;
在绝缘层上制作平坦层,在平坦层上制作开口,平坦层上的开口与绝缘层在漏极上的开口相通;
在平坦层上制作阳极,阳极通过平坦层上的开口与漏极连接;
在阳极上制作覆盖阳极的画素定义层,在画素定义层上制作连通阳极的孔;
在画素定义层上制作至少为一列的支撑层,支撑层用以支撑基板与盖板;
在画素定义层上的孔内制作发光层;
在画素定义层上制作阴极,阴极与画素定义层、支撑层和发光层连接。
进一步地,所述有源层为铟镓锌氧化物。
本发明提供了一种薄膜场效应晶体管结构,所述薄膜场效应晶体管结构由上述任意一项所述的制作薄膜场效应晶体管结构的方法制得。
区别于现有技术,上述技术方案利用有源层上的第一光阻层便能起到保护有源层在制程工艺中不受破坏;降低薄膜晶体管结构的复杂性;有效提高电子迁移率,提高器件性能减小器件面积,可以应用于高像素密度显示面板;相较于常规背沟道结构薄膜场效应晶体管的制程更少,成本更低。
附图说明
图1为本发明在基板上制作栅极的剖面结构示意图;
图2为本发明在基板上制作栅极绝缘层的剖面结构示意图;
图3为本发明在基板上制作有源层的剖面结构示意图;
图4为本发明在基板上保留有源层上的第一光阻层的剖面结构示意图;
图5为本发明在基板上去除有源层两侧表面上的第一光阻层的工艺流程图;
图6为本发明在基板上沉积金属的剖面结构示意图;
图7为本发明在基板上图形化第二光阻层的剖面结构示意图;
图8为本发明在基板上蚀刻有源层的区域上的金属的剖面结构示意图;
图9为本发明在基板上减薄第一光阻层边缘上的金属的工艺流程图;
图10为本发明在基板上制作有源层的剖面结构示意图;
图11为本发明在基板上制作绝缘层的剖面结构示意图;
图12为本发明在基板上制作平坦层的剖面结构示意图;
图13为本发明在平坦层上制作孔的剖面结构示意图;
图14为本发明在基板上制作阳极的剖面结构示意图;
图15为本发明在基板上制作画素定义层和支撑层的剖面结构示意图;
图16为本发明在基板上制作发光层的剖面结构示意图;
图17为本发明在基板上制作阴极的剖面结构示意图;
附图标记说明:
1、基板;
2、栅极;
3、栅极绝缘层;
4、有源层;
5、第一光阻层;
6、第二光阻层;
7、金属;
71、源极;
72、漏极;
8、绝缘层;
9、平坦层;
10、阳极;
11、画素定义层;
12、支撑层;
13、发光层;
14、阴极。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至17,本实施例提供了一种制作薄膜场效应晶体管的制作方法,所述制作方法可以在基板1上制作,基板1的材料可以是玻璃,包括如下步骤:在基板1上制作栅极2;请参阅图1,具体工艺为,在基板1上涂布光阻,通过光刻图形化定义出栅极2的形状与位置,接着采用蒸镀、电镀或溅镀的方式镀上栅极金属,在基板1上形成栅极2,最后金属举离和去胶清洗。
为了实现栅极2与其它金属之间的隔离,在栅极2上制作栅极绝缘层3;请参阅图2,具体工艺为,在基板1上采用化学气相沉积法镀上绝缘材料,绝缘材料如氮化物(氮化硅等)或者其它绝缘材料,然后进行光刻图形化,在基板1上形成覆盖栅极2的栅极绝缘层3。
栅极绝缘层3制作完毕后,在栅极绝缘层3上制作有源层4;请参阅图3 至图5,具体工艺为,在栅极绝缘层3上沉积有源层材料,结构如图3所示,有源层材料可以是铟镓锌氧化物(IGZO),在有源层材料上涂布第一光阻层5,图形化光阻,即曝光显影使得要蚀刻有源层材料的区域开口,而后以光阻为掩模蚀刻多余的有源层材料,在栅极2上的栅极绝缘层3上形成有源层4,保留有源层4上的第一光阻层5作为保护有源层4沟道的屏障,结构如图4所示。对有源层4两侧表面上的第一光阻层5进行氧气处理(O2 treatment) 或者离子轰击(氢离子、氦离子等),露出有源层4的两侧表面作为与源极71 和漏极72连接的搭接区,搭接区制作后还可以采用氢离子注入或其它离子注入(氦离子等)的方式对有源层4的两侧进行掺杂,以减小有源层4与源漏极搭接区的接触阻抗,结构如图5所示。
薄膜场效应晶体管中金属成膜以及蚀刻过程中沟道区易受到破坏而造成器件不良,为保证薄膜场效应晶体管具有较好电学特性,目前常用做法是在有源层上方制作刻蚀阻挡层(Etching-Stop-Layer)用以保护沟道,但这增加工艺复杂性。本发明采用工艺中原有的第一光阻层作为保护层,第一光阻层可以具有与阻挡层一样的功能,对有源层进行保护后有源层不受后续制程的影响,如在栅极绝缘层3上的有源层4两侧制作源极71和漏极72;请参阅图 6至图10,具体工艺为,可以采用蒸镀、电镀或溅镀的方式镀上金属7,这层金属7覆盖栅极绝缘层3、有源层4及有源层上的第一光阻层5,结构如图6 所示,然后在金属7上涂布第二光阻层6,图形化光阻,即对有源层4的区域上的第二光阻层6进行曝光显影,使要蚀刻金属7的部位开口,结构如图7 所示。接着以光阻为掩模蚀刻有源层4的区域上的金属7至第一光阻层5,具体的可以采用湿法蚀刻的方式蚀刻有源层4的区域上的金属7,但不蚀刻有源层上4的第一光阻层5,结构如图8所示,此时的第一光阻层5为有源层4提供保护,防止蚀刻过程中有源层4受到破坏。在某些情况下,第一光阻层5 边缘上残留有金属7,为了更精准地得到源极71和漏极72,通过四氟化碳(CF4) 以及氧气(O2)进行处理将第一光阻层5边缘上的金属7减薄,使金属断面的倾斜度(taper)小于或等于60°,结构如图9所示。在有源层4上第一光阻层的一侧形成源极71,在有源层4上第一光阻层5的另一侧形成漏极72,源极71、漏极72分别与有源层4的两侧连接,即接搭区部位,源极71和漏极 72具有间隙,最后金属举离和去除第一光阻层5、第二光阻层6,结构如图 10所示。在不增加工艺复杂性的前提下,第一光阻层5在蚀刻过程中保护有源层4;降低薄膜晶体管结构的复杂性;有效提高铟镓锌氧化物(IGZO)的电子迁移率,提高器件性能并减小器件面积,使其可以应用于高像素密度(PPI) 显示面板;相较于常规背沟道结构TFT制程更少,成本更低。
为了实现源极71、漏极72与其它金属之间的隔离,进行绝缘层8的制作;请参阅图11至图12,具体工艺为,采用化学气相沉积法镀上绝缘材料,绝缘材料如氮化物(氮化硅等)或者其它绝缘材料,然后进行光刻图形化,在栅极绝缘层3上形成覆盖源极71、漏极72和有源层4的绝缘层8。绝缘层8制作完毕后,在绝缘层8上制作连通漏极72的开口,在绝缘层8上涂布光阻,曝光显影使得漏极72上的区域开口,而后以光阻为掩模蚀刻绝缘层8至漏极 72,形成连通漏极72的开口,最后去除光阻。
为了平整基板1的高度差,在绝缘层8上制作平坦层9;请参阅图13,具体工艺为,在绝缘层8上镀上平坦层材料,在绝缘层8上形成平坦层9,平坦层9具有一定的厚度,降低了基板1上多道制程造成的高度差,提供了一个平整的基板平面,也有利于后续的金属制程。平坦层9制作完毕后,在平坦层9上制作开口;具体工艺为,在平坦层9上涂布光阻,曝光显影使得漏极72上的区域开口,而后以光阻为掩模蚀刻平坦层9,在漏极72上形成连通漏极72的开口,平坦层9上的开口与绝缘层8上连通漏极72的开口相通,最后去除光阻。
然后在平坦层9上制作阳极10;请参阅图14,具体工艺为,在平坦层9 上可以采用蒸镀、电镀或溅镀的方式镀上阳极金属,在平坦层9上的开口及开口周围处形成高发射率的阳极10,阳极10通过平坦层9上的开口与漏极 72连接,最后金属举离和去胶清洗。
然后在阳极10上制作画素定义层11;请参阅图15,具体工艺为,在阳极10上制作覆盖阳极10的画素定义层11,画素定义层11在阳极10和平坦层9上并填平平坦层9上的开口。接着在画素定义层11上蚀刻出用于制作发光层13的孔,具体工艺为在画素定义层11上涂布光阻,图形化光阻,即曝光显影使得要制孔的部位开口,优选的,制孔的部位在平坦层9上的开口外侧的平坦的区域,随后以光阻为掩模蚀刻画素定义层11至阳极10,形成连通阳极11的孔,孔制作完成清除光阻。
然后在画素定义层11上制作支撑层12,用以制支撑基板1和盖板;请参阅图15,具体工艺为,在画素定义层11上制作至少为一列的支撑层12,优选的,在画素定义层11的两端各设置一列支撑层12,起到能够支撑基板1和盖板即可。
在画素定义层11上的孔内制作发光层13;请参阅图16,具体工艺为,在画素定义层11上蒸镀上有机发光层材料,在孔内形成发光层13,优选的,发光层13填平画素定义层11的孔并与画素定义层11的表面相平。
最后在画素定义层11上制作阴极14;请参阅图17,具体工艺为,在画素定义层11上蒸镀上阴极金属,阴极金属可以是镁银合金等透明金属材料,在画素定义层11上形成覆盖画素定义层11的阴极14,阴极14与画素定义层 11、支撑层12和发光层13连接。
本发明提供了一种薄膜场效应晶体管结构,请参阅图10至图17,薄膜场效应晶体管结构包括:在基板1上设置有栅极2,为了实现栅极2与其它金属之间的隔离,在基板1上设置有覆盖栅极2的栅极绝缘层3。
在栅极绝缘层3上设置有有源层4、源极71和漏极72,有源层4在栅极 2上面的区域,源极71在有源层4的一侧并与有源层4连接,漏极71在有源层4的另一侧并与有源层4连接。
为了实现源极71、漏极72与其它金属之间的隔离,在栅极绝缘层3上设置有覆盖栅极绝缘层3、有源层4、源极71和漏极72的绝缘层8。
在绝缘层8上设置有平坦层9,在平坦层9上设置有连通漏极72的开口,平坦层9降低了基板1上的高度差,提供了一个平整的基板平面,有利于后续的金属制程,降低薄膜场效应晶体管的损耗与提升晶体管性能。
在平坦层9上设置有阳极10,阳极10通过平坦层9上的开口与漏极72 连接;
在画素定义层11上设置有连通阳极10的孔,在孔内设置有发光层13,在孔外的画素定义层11上设置有数列支撑层12,优选的,在画素定义层11 的两端各设置一列支撑层12。
在画素定义层上设置有阴极14,阴极14覆盖画素定义层11、支撑层12 和发光层13。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (6)
1.一种薄膜场效应晶体管结构的制作方法,其特征在于,包括如下步骤:
在基板上制作栅极;
在基板上制作覆盖栅极的栅极绝缘层;
沉积有源层材料,在有源层材料上涂布第一光阻层,以光阻为掩模蚀刻有源层材料并在栅极上面形成有源层,有源层在栅极绝缘层上,去除有源层两侧表面上的第一光阻层,然后保留有源层上的第一光阻层;
沉积金属,在金属上涂布第二光阻层,显影后去除有源层的区域上的第二光阻层,以光阻为掩模蚀刻有源层的区域上的金属至第一光阻层,通过四氟化碳以及氧气处理的方式减薄残留在第一光阻层边缘的金属,在有源层的一侧形成源极,在有源层的另一侧形成漏极,源极、漏极分别与有源层的两侧连接,源极靠近漏极的侧壁和漏极靠近源极的侧壁均为倾斜的,源极靠近漏极的侧壁和漏极靠近源极的侧壁之间形成倒梯形状,去除第一光阻层和第二光阻层。
2.根据权利要求1所述的一种薄膜场效应晶体管结构的制作方法,其特征在于,在去除有源层两侧表面上的第一光阻层时,包括如下步骤:
用氧气处理或者离子轰击的方式去除有源层两侧表面上的第一光阻层。
3.根据权利要求2所述的一种薄膜场效应晶体管结构的制作方法,其特征在于,还包括如下步骤:
对有源层的两侧进行离子掺 杂,减小源极、漏极与有源层的接触阻抗。
4.根据权利要求1所述的一种薄膜场效应晶体管结构的制作方法,其特征在于,还包括如下步骤:
在栅极绝缘层上制作覆盖源极、漏极和有源层的绝缘层;
在绝缘层上制作连通漏极的开口;
在绝缘层上制作平坦层,在平坦层上制作开口,平坦层上的开口与绝缘层在漏极上的开口相通;
在平坦层上制作阳极,阳极通过平坦层上的开口与漏极连接;
在阳极上制作覆盖阳极的画素定义层,在画素定义层上制作连通阳极的孔;
在画素定义层上制作至少为一列的支撑层,支撑层用以支撑基板与盖板;
在画素定义层上的孔内制作发光层;
在画素定义层上制作阴极,阴极与画素定义层、支撑层和发光层连接。
5.根据权利要求1所述的一种薄膜场效应晶体管结构的制作方法,其特征在于,所述有源层为铟镓锌氧化物。
6.一种薄膜场效应晶体管结构,其特征在于,所述薄膜场效应晶体管结构由权利要求1至5任意一项所述的薄膜场效应晶体管结构的制作方法制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911134158.7A CN111048592B (zh) | 2019-11-19 | 2019-11-19 | 一种薄膜场效应晶体管结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911134158.7A CN111048592B (zh) | 2019-11-19 | 2019-11-19 | 一种薄膜场效应晶体管结构及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111048592A CN111048592A (zh) | 2020-04-21 |
CN111048592B true CN111048592B (zh) | 2022-10-25 |
Family
ID=70232193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911134158.7A Active CN111048592B (zh) | 2019-11-19 | 2019-11-19 | 一种薄膜场效应晶体管结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111048592B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111968945A (zh) * | 2020-07-31 | 2020-11-20 | 福建华佳彩有限公司 | 一种bce结构tft的制作方法及结构 |
CN112164765A (zh) * | 2020-08-26 | 2021-01-01 | 福建华佳彩有限公司 | 一种显示面板及制作方法 |
CN112103327A (zh) * | 2020-09-24 | 2020-12-18 | 福建华佳彩有限公司 | 一种显示面板及制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1195121A (zh) * | 1997-03-27 | 1998-10-07 | 先进显示份有限公司 | 电气光学元件的制造方法 |
CN101013709A (zh) * | 2007-02-07 | 2007-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列结构及其制作方法 |
CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
CN106601668A (zh) * | 2016-12-08 | 2017-04-26 | 深圳市华星光电技术有限公司 | 平板显示设备、薄膜晶体管基板及其制作方法 |
CN106783953A (zh) * | 2016-12-26 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
CN109638020A (zh) * | 2018-12-06 | 2019-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示模组 |
-
2019
- 2019-11-19 CN CN201911134158.7A patent/CN111048592B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1195121A (zh) * | 1997-03-27 | 1998-10-07 | 先进显示份有限公司 | 电气光学元件的制造方法 |
CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
CN101013709A (zh) * | 2007-02-07 | 2007-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列结构及其制作方法 |
CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
CN106601668A (zh) * | 2016-12-08 | 2017-04-26 | 深圳市华星光电技术有限公司 | 平板显示设备、薄膜晶体管基板及其制作方法 |
CN106783953A (zh) * | 2016-12-26 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
CN109638020A (zh) * | 2018-12-06 | 2019-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示模组 |
Also Published As
Publication number | Publication date |
---|---|
CN111048592A (zh) | 2020-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
US9240487B2 (en) | Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor | |
US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
CN111129104B (zh) | 一种显示面板及显示面板制程方法 | |
US20120108018A1 (en) | Method for manufacturing thin film transistor substrate | |
KR101530459B1 (ko) | 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 | |
WO2016029541A1 (zh) | 薄膜晶体管及其的制备方法、阵列基板和显示装置 | |
CN113078172B (zh) | 显示基板及其制备方法和显示面板 | |
CN111341849A (zh) | 显示基板及其制备方法、显示面板 | |
US10529750B2 (en) | LTPS array substrate and method for producing the same | |
CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
CN211265481U (zh) | 一种双面oled显示结构 | |
TW201523738A (zh) | 薄膜電晶體基板及其製造方法 | |
CN111584423B (zh) | 阵列基板及其制备方法和显示装置 | |
CN111162112A (zh) | 一种双面oled显示结构及制作方法 | |
US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
KR20160089592A (ko) | 산화물 박막트랜지스터의 제조방법 | |
CN109860118B (zh) | 一种阵列基板及其制备方法 | |
CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
US20180315808A1 (en) | Organic light emitting (oled) display panels, and the manufacturing methods and display devices thereof | |
CN110942995A (zh) | 顶栅型氧化物阵列基板及其制备方法 | |
KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |