CN113196494B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN113196494B CN113196494B CN201980002732.5A CN201980002732A CN113196494B CN 113196494 B CN113196494 B CN 113196494B CN 201980002732 A CN201980002732 A CN 201980002732A CN 113196494 B CN113196494 B CN 113196494B
- Authority
- CN
- China
- Prior art keywords
- substrate
- spacer
- pixel
- signal line
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 340
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 239
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 39
- 239000004642 Polyimide Substances 0.000 claims description 29
- 229920001721 polyimide Polymers 0.000 claims description 29
- 230000008093 supporting effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 320
- 230000008569 process Effects 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 15
- 238000000059 patterning Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 14
- 239000010409 thin film Substances 0.000 description 13
- 238000003860 storage Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000003086 colorant Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 239000002346 layers by function Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 6
- 239000004926 polymethyl methacrylate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920000573 polyethylene Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000006748 scratching Methods 0.000 description 3
- 230000002393 scratching effect Effects 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 2
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 2
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- ILJSQTXMGCGYMG-UHFFFAOYSA-N triacetic acid Chemical compound CC(=O)CC(=O)CC(O)=O ILJSQTXMGCGYMG-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置。该显示基板包括衬底基板、像素界定层以及至少一个隔垫物。像素界定层设置在衬底基板上，包括多个开口，至少一个隔垫物设置在像素界定层的远离衬底基板的一侧。至少一个隔垫物的与像素界定层接触的底部的任意一点距离多个开口的侧壁的上边缘的距离大于或等于5μm。该显示基板的制备过程中，隔垫物具有更好的支撑效果，可以防止制备过程中使用的FMM刮伤显示基板的结构，因此该显示基板具有更好的信赖性。
Description
技术领域
本公开的实施例涉及一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示面板具有自发光、对比度高、清晰度高、视角宽、功耗低、响应速度快、以及制造成本低等一系列优势，已经成为新一代显示面板的重点发展方向之一，因此受到越来越多的关注。
OLED显示面板的有机发光层等功能层通常利用高精度金属掩模板(Fine MetalMask,FMM)通过蒸镀等方式制备，制备时，FMM通常与显示基板相距一定的距离，以防止FMM刮坏显示基板上的功能结构。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、像素界定层以及至少一个隔垫物。像素界定层设置在衬底基板上，包括多个开口，至少一个隔垫物设置在所述像素界定层的远离所述衬底基板的一侧。所述至少一个隔垫物的与所述像素界定层接触的底部的任意一点距离多个所述开口的上表面的侧壁的距离大于或等于5μm。
例如，本公开至少一实施例提供的显示基板还包括像素电路结构，像素电路结构设置在所述衬底基板与所述像素界定层之间，包括相互平行设置的第一信号线和第二信号线，其中，所述至少一个隔垫物设置在所述衬底基板上的第一正投影位于所述第一信号线在所述衬底基板上的第二正投影和所述第二信号线在所述衬底基板上的第三正投影之间。
例如，本公开至少一实施例提供的显示基板中，所述第一信号线为发光控制信号线，所述第二信号线为复位信号线。
例如，本公开至少一实施例提供的显示基板中，所述第一正投影的中心距离所述第二正投影的中轴线的距离大于所述第一正投影的中心距离所述第三正投影的中轴线的距离。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物包括排布为多行多列的多个隔垫物；所述像素电路结构包括排列为多行多列的多个像素电路，每行像素电路共用一条发光控制信号线和一条复位信号线，其中，其中，一行像素电路的发光控制信号线在所述衬底基板上的正投影和下一行像素电路的复位信号线在所述衬底基板上的正投影之间包括一行隔垫物在所述衬底基板的正投影。
例如，本公开至少一实施例提供的显示基板中，在每行像素电路中，每四个相邻的像素电路对应设置一个所述隔垫物。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物包括排布为多行多列的多个隔垫物，位于奇数行的多个隔垫物与位于偶数行的多个隔垫物错位1/2节距。
例如，本公开至少一实施例提供的显示基板中，所述多个开口包括用于蓝色子像素的第一开口、用于红色子像素的第二开口和用于绿色子像素的第三开口，并且所述第一开口、所述第二开口和所述第三开口的开口大小依次减小。
例如，本公开至少一实施例提供的显示基板中，以一个蓝色子像素、一个红色子像素和两个绿色子像素为一个重复单元，所述显示基板包括排布为多行多列的多个重复单元；每个所述重复单元对应设置一个所述隔垫物；在每个重复单元中，所述两个绿色子像素的第三开口沿行方向排列，所述蓝色子像素的第一开口和所述红色子像素的第三开口沿列方向排列，所述隔垫物被所述两个绿色子像素的第三开口、所述蓝色子像素的第一开口和所述红色子像素的第三开口围绕。
例如，本公开至少一实施例提供的显示基板中，每个重复单元中两个绿色子像素的所述第三开口的中心的连线穿过所述隔垫物，且所述连线平行于所述隔垫物的长度方向。
例如，本公开至少一实施例提供的显示基板中，所述隔垫物的长度方向为所述显示基板的水平显示方向。
例如，本公开至少一实施例提供的显示基板中，所述隔垫物在所述衬底基板上的正投影与所述红色子像素的像素电路所在的区域在所述衬底基板上的正投影重叠。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物的高度为0.8μm-1.5μm。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物在所述衬底基板上的正投影形状为矩形。
例如，本公开至少一实施例提供的显示基板中，所述矩形的长为20μm-30μm，所述矩形的宽为10μm-16μm。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物的材料为聚酰亚胺。
例如，本公开至少一实施例提供的显示基板中，所述至少一个隔垫物包括呈阵列排布的多个隔垫物。
例如，本公开至少一实施例提供的显示基板中，所述多个开口包括用于蓝色子像素的第一开口、用于红色子像素的第二开口和用于绿色子像素的第三开口，并且所述第一开口、所述第二开口和所述第三开口的开口大小依次减小。
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板，像素电路结构，设置在所述衬底基板上，包括相互平行设置的第一信号线和第二信号线，像素界定层，设置在所述像素电路结构的远离所述衬底基板的一侧，包括多个开口，以及至少一个隔垫物，设置在所述像素界定层的远离所述衬底基板的一侧；其中，所述至少一个隔垫物设置在所述衬底基板上的第一正投影位于所述第一信号线在所述衬底基板上的第二正投影和所述第二信号线在所述衬底基板上的第三正投影之间。
例如，本公开至少一实施例提供的显示基板中，所述第一信号线为发光控制信号线，所述第二信号线为复位信号线。
例如，本公开至少一实施例提供的显示基板中，所述像素电路结构还包括电源线，所属电源线包括交替连接的多个第一部分和多个第二部分；所述多个第一部分彼此平行且延伸方向与所述第一信号线和所述第二信号线的延伸方向相同，所述第二部分的延伸方向与所述第一部分的延伸方向均相交；所述第一部分在所述衬底基板上的正投影与所述第一正投影部分重叠，所述第二部分在所述衬底基板上的正投影与所述第一正投影部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素电路结构还包括数据线，所述数据线的延伸方向与所述第一信号线和所述第二信号线的延伸方向垂直，所述数据线在所述衬底基板上的正投影与所述第一正投影不重叠。
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板，像素界定层，设置在所述衬底基板上，包括多个开口，以及至少一个隔垫物，设置在所述像素界定层的远离所述衬底基板的一侧；其中，所述多个开口包括开口大小依次减小的第一开口、第二开口和第三开口，在第一方向上，所述至少一个隔垫物的两侧分别为所述第一开口和所述第二开口，在与所述第一方向垂直的第二方向上，所述至少一个隔垫物的两侧均为所述第三开口。
例如，本公开至少一实施例提供的显示基板中，所述第一开口内包括蓝色发光层，所述第二开口内包括红色发光层，所述第三开口内包括绿色发光层。
例如，本公开至少一实施例提供的显示基板中，所述第一开口的形状为第一正方形，所述第二开口的形状为第二正方形，所述第一正方形的边长大于所述第二正方形的边长，所述第三开口的形状为长方形，所述长方形的长边与相邻的所述第一开口的第一正方形的边长平行，所述长方形的短边与相邻的所述第二开口的第二正方形的边长平行。
本公开至少一实施例提供一种显示装置，该显示装置包括上述任一所述的显示基板。
本公开至少一实施例提供一种显示基板的制备方法，包括：提供衬底基板，在所述衬底基板上形成像素界定层，所述像素界定层包括多个开口，以及在所述像素界定层的远离所述衬底基板的一侧形成至少一个隔垫物；其中，所述至少一个隔垫物的与像素界定层接触的底部的任意一点距离多个所述开口的上表面的侧壁的距离大于或等于5μm。
例如，本公开至少一实施例提供的显示基板的制备方法中，在所述像素界定层的远离所述衬底基板的一侧形成至少一个隔垫物包括：定位所述至少一个隔垫物的形成位置，使得形成的所述至少一个隔垫物的与像素界定层接触的底部的任意一点距离多个所述开口的上表面的侧壁的距离大于或等于5μm。
例如，本公开至少一实施例提供的显示基板的制备方法还包括：在所述衬底基板与所述像素界定层之间形成像素电路结构，所述像素电路结构包括相互平行设置的第一信号线和第二信号线，其中，定位所述至少一个隔垫物的形成位置包括：定位所述第一信号线和所述第二信号线的位置，以所述第一信号线和所述第二信号线的位置为基准定位所述至少一个隔垫物的形成位置，使得形成的所述至少一个隔垫物设置在所述衬底基板上的第一正投影位于所述第一信号线在所述衬底基板上的第二正投影和所述第二信号线在所述衬底基板上的第三正投影之间。
例如，本公开至少一实施例提供的显示基板的制备方法中，所述第一信号线为发光控制信号线，所述第二信号线为复位信号线。
例如，本公开至少一实施例提供的显示基板的制备方法中，所述至少一个隔垫物的材料为聚酰亚胺，形成所述至少一个隔垫物包括：在所述像素界定层的远离所述衬底基板的一侧形成聚酰亚胺材料层，通过掩模板对所述聚酰亚胺材料层进行曝光和显影，以形成所述至少一个隔垫物。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一实施例提供的一种显示基板的平面示意图；
图1B为本公开至少一实施例提供的一种显示基板的另一平面示意图；
图2A和图2B为本公开至少一实施例提供的一种显示基板中像素电路的电路图；
图3为本公开至少一实施例提供的一种显示基板的平面示意图；
图4A-图4E为本公开至少一实施例提供的一种显示基板的像素电路结构的部分功能层的平面示意图；
图4F为图4E中的显示基板沿A-A’的截面示意图；
图5为本公开至少一实施例提供的一种显示基板的隔垫物的平面示意图；
图6为本公开至少一实施例提供的一种显示基板的制备方法的流程图；
图7为本公开至少一实施例提供的一种显示基板在制备过程中的截面示意图；以及
图8为本公开至少一实施例提供的一种显示基板在制备过程中的另一截面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示基板的制备工艺中，有机发光层等功能层通常利用高精度金属掩模板(FMM)通过蒸镀等方式形成，此时，FMM通常与显示基板相距一定的距离，以防止FMM刮坏显示基板上的功能层。但是，在制备过程中，显示基板或者FMM由于重力等原因，中间部位会下凹，使得显示基板与FMM的距离变小，甚至显示基板会与FMM接触。此时，可以在显示基板上设置隔垫物(Photo Space,PS)以支撑FMM，由此避免FMM与显示基板上的功能结构接触而刮坏显示基板上的功能结构。此时，隔垫物的设置位置以及隔垫物的结构等会影响隔垫物的支撑效果，同时也会影响后续蒸镀工艺中蒸镀材料的蒸镀均匀性。
本公开至少一实施例提供一种显示基板及其制备方法、显示装置。该显示基板包括衬底基板、像素界定层以及至少一个隔垫物。像素界定层设置在衬底基板上，包括多个开口，每个开口限定一个子像素的发光区域。至少一个隔垫物设置在像素界定层的远离衬底基板的一侧。在像素界定层远离衬底基板一侧的表面上，至少一个隔垫物的与像素界定层接触的底部的任意一点距离与其直接相邻的多个开口的边界的距离大于或等于5μm。
在上述显示基板的制备过程中，隔垫物可以支撑FMM并隔离FMM与显示基板，从而防止FMM刮坏显示基板上的功能层；另外，隔垫物与像素界定层的开口的边界距离大于或等于5μm，由于FMM或显示基板产生凹陷时变形的部位主要在被隔垫物支撑的部位，而远离隔垫物的部位变形较小且较均匀，使得像素界定层的开口底部与FMM基本保持平行，而不会因为FMM或显示基板在相邻的隔垫物之间产生的下凹等变形造成像素界定层的开口底部与FMM的平行关系产生较大变化，从而使得通过FMM蒸镀到像素界定层的开口中的材料更均匀，提高显示基板的质量。
下面通过几个具体的实施例对本公开一些实施例的显示基板及其制备方法、显示装置进行说明。
本公开至少一实施例提供一种显示基板，图1A示出了该显示基板的平面示意图。如图1A所示，该显示基板包括衬底基板101、像素界定层以及至少一个隔垫物402。像素界定层设置在衬底基板101上，包括多个开口401，多个开口401中形成用于发光元件的发光层等。至少一个隔垫物402设置在像素界定层的远离衬底基板101的一侧。至少一个隔垫物402的与像素界定层接触的底部的任意一点距离多个开口401的侧壁的上边缘(即多个开口401的侧壁的远离衬底基板101一侧的边缘，或者说，是像素界定层与隔垫物402接触的表面上多个开口401的边缘)的距离D大于或等于5μm。
例如，如图1A所示，多个开口包括开口大小不同的第一开口4011、第二开口4012和第三开口4013，在像素界定层远离衬底基板101一侧的表面上，隔垫物402距离与其直接相邻的各开口的边界的最短距离D，即隔垫物402的与像素界定层接触的底部的任意一点距离与其直接相邻的多个开口401的边界的最短距离D大于或等于5μm。
例如，在一些实施例中，显示基板包括可发出不同颜色光(例如红色、蓝色和绿色)的多个子像素。由于可发出不同颜色光的发光层的发光效率和寿命的不同，因此可以在大小不同的开口中分别形成可发出不同颜色光的发光层，以形成可发出不同颜色光的多个子像素。例如，开口大小较大的开口中形成发光效率较小的子像素的发光层或者开口数量较少的子像素的发光层，开口大小较小的开口中形成发光效率较大的子像素的发光层或者开口数量较多的子像素的发光层，由此平衡不同颜色子像素的发光亮度。
例如，在一个示例中，蓝色发光层、红色发光层和绿色发光层可分别形成在开口大小依次减小的第一开口4011、第二开口4012和第三开口4013中，由此，第一开口4011用于形成蓝色子像素，第二开口4012用于红色子像素，第三开口4013用于形成绿色子像素，由此平衡不同颜色子像素的发光亮度。
例如，隔垫物102被第一开口4011、第二开口4012和两个第三开口4013环绕。例如，在一些示例中，如图1A所示，在第一方向D1(即图1A中的竖直方向)上，隔垫物402的两侧分别为第一开口4011和第二开口4012，在与第一方向D1垂直的第二方向D2(即图1A中的水平方向)上，隔垫物402的两侧均为第三开口4013。
例如，第一开口4011的形状为第一正方形，第二开口4012的形状为第二正方形，第一正方形的边长大于第二正方形的边长。第三开口4013的形状为长方形，长方形的长边与相邻的第一开口4011的第一正方形的边长平行，长方形的短边与相邻的第二开口4012的第二正方形的边长平行。例如，在其他实施例中，第一开口4011的形状也可以替换为第一圆形，第二开口4012的形状也可以替换为第二圆形，第三开口4013的形状也可以替换为椭圆形，此时，第一圆形的直径大于第二圆形的直径，椭圆形的长轴所在的直线穿过与其相邻的两个第二开口4012的中心，椭圆形的短轴所在的直线穿过与其相邻的两个第一开口4011的中心。由此，隔垫物402距离多个开口，即第一开口4011、第二开口4012和第三开口4013的距离基本相同，使得隔垫物在各个开口周围对FMM产生充分且均匀的支撑作用，从而通过FMM蒸镀到各个开口中的材料更均匀。
需要说明的是，上述开口401一般会设计为规则的形状，比如四边形、五边形、六边形、圆形或椭圆形等。然而，在实际制造工艺中，所形成的开口401的形状一般会与上述设计的规则形状有一定的偏差。例如，上述规则的形状的各个角可能会变成圆角，因此，开口401的形状可以为圆角图形。此外，实际制造的开口401的形状还可能会与设计的形状有其他的变化。例如，设计为矩形的有效发光区的形状在实际制造中可能变成近似椭圆形。此时，上述正方形或长方形可能形成为圆角正方形或圆角长方形。
例如，以第一开口4011、第二开口4012和两个第三开口4013作为一个重复单元，每个重复单元可以对应设置两个隔垫物，此时，每个隔垫物设置在显示基板上每相邻的两个第三开口4013之间，并且多个隔垫物在显示基板上均匀设置为呈多行多列排布的阵列。
例如，如图1A所示，在每个重复单元中，两个第三开口4013的形状呈镜像对称，两个第三开口4013的中心的连线穿过二者之间的隔垫物402，并且两个第三开口4013的最靠近隔垫物402的顶角的连线也穿过二者之间的隔垫物402。例如，第一开口4011的中心和第二开口4012的中心的连线穿过隔垫物402，例如穿过隔垫物402的中心，即第一开口4011的中心、第二开口4012的中心和隔垫物402的中心位于一条直线上。例如，隔垫物402的长度方向与两个第三开口4013的中心的连线方向平行，隔垫物402的宽度方向与第一开口4011的中心和第二开口4012的中心的连线方向平行。
在一些实施例中，也可以每个重复单元对应设置一个隔垫物，此时，如图1B所示，该隔垫物402可以设置在每个重复单元的两个第三开口4013之间，多个隔垫物402在显示基板上交错且均匀分布；例如位于奇数行的隔垫物与位于偶数行的隔垫物错位1/2节距，一个节距是指每行隔垫物中相邻的两个隔垫物的距离；或者，也可以每两个重复单元对应设置一个隔垫物，此时，每个隔垫物可以设置相间隔的重复单元的两个第三开口4013之间；或者，也可以每四个重复单元(该四个重复单元例如排列为2×2的阵列)对应设置一个隔垫物，此时，每个隔垫物可以设置在每四个重复单元中位于相同位置的重复单元的两个第三开口4013之间。在上述排布下，隔垫物均可以显示充分且均匀的支撑效果。
例如，显示基板还包括像素电路结构，该像素电路结构设置在衬底基板与像素界定层之间。像素电路结构包括相互平行设置的第一信号线(例如图1A中示出的EM线，稍后详细介绍)和第二信号线(例如图1A中示出的RST线，稍后详细介绍)，至少一个隔垫物402在衬底基板上的第一正投影位于第一信号线在衬底基板上的第二正投影和第二信号线在衬底基板上的第三正投影之间，即第一正投影在第二正投影和第三正投影限定的范围内。
例如，在一些示例中，第一正投影的中心距离第二正投影的中轴线(例如图1A中示出的EM0)线的距离大于第一正投影的中心距离第三正投影的中轴线(例如图1A中示出的RST0线)的距离，即至少一个隔垫物402在第一信号线和第二信号线之间且更靠近第二信号线。
例如，显示基板的像素电路结构包括用于驱动多个子像素发光的像素电路，例如2T1C(即包括两个薄膜晶体管T和一个存储电容C)像素电路、3T1C(即包括三个薄膜晶体管T和一个存储电容C)像素电路或者7T1C(即包括七个薄膜晶体管T和一个存储电容C)像素电路等。该驱动电路中的两条平行设置的信号线可以实现为上述第一信号线和第二信号线。下面，以7T1C驱动电路为例进行介绍。
例如，图2A示出了一种7T1C像素电路的电路图。如图2A所示，该像素电路包括驱动电路122、数据写入电路126、补偿电路128、存储电路127、第一发光控制电路123、第二发光控制电路124及复位电路129。
例如，驱动电路122包括控制端131、第一端132和第二端133，其配置为控制流经发光元件120的驱动电流，且驱动电路122的控制端131和第一节点N1连接，驱动电路122的第一端132和第二节点N2连接，驱动电路122的第二端133和第三节点N3连接。
例如，数据写入电路126包括控制端、第一端和第二端，其控制端配置为接收第一扫描信号，第一端配置为接收数据信号，第二端与驱动电路122的第一端132(第二节点N2)连接，且配置为响应于该第一扫描信号Ga1将该数据信号写入驱动电路122的第一端132。例如，数据写入电路126的第一端与数据线12连接以接收该数据信号，控制端与扫描线11连接以接收该第一扫描信号Ga1。
例如，在数据写入阶段，数据写入电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动电路122的第一端132(第二节点N2)，并将数据信号存储在存储电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。
例如，补偿电路128包括控制端、第一端和第二端，其控制端配置为接收第二扫描信号Ga2，其第一端和第二端分别与驱动电路122的控制端131和第二端133电连接，该补偿电路配置为响应于该第二扫描信号对该驱动电路120进行阈值补偿。
例如，存储电路127与驱动电路122的控制端131及第一电压端VDD电连接，配置为存储数据写入电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入电路126写入的数据信号存储在该存储电路127中。例如，同时在数据写入和补偿阶段，补偿电路128可以将驱动电路122的控制端131和第二端133电连接，从而可以使驱动电路122的阈值电压的相关信息也相应地存储在该存储电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动电路122进行控制，使得驱动电路122的输出得到补偿。
例如，第一发光控制电路123与驱动电路122的第一端132(第二节点N2)以及第一电压端VDD连接，且配置为响应于第一发光控制信号将第一电压端VDD的第一电源电压施加至驱动电路122的第一端132。例如，如图2A所示，第一发光控制电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。
例如，第二发光控制电路124和第二发光控制端EM2、发光元件120的第一端510以及驱动电路122的第二端132连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光元件122。
例如，在发光阶段，第二发光控制电路123响应于第二发光控制端EM2提供的第二发光控制信号而开启，从而驱动电路122可以通过第二发光控制电路123将驱动电流施加至发光元件120以使其发光；而在非发光阶段，第二发光控制电路123响应于第二发光控制信号而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动电路122以及发光元件120进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同或不同，例如二者可以连接到相同或不同的信号输出端。
例如，复位电路129与复位电压端Vinit以及发光元件122的第一端134(第四节点N4)连接，且配置为响应于复位信号将复位电压施加至发光元件120的第一端134。在另一些示例中，如图2A所示，该复位信号还可以施加至驱动电路的控制端131，也即第一节点N1。例如，复位信号为该第二扫描信号，复位信号还可以是和第二扫描信号同步的其他信号，本公开的实施例对此不作限制。例如，如图2A所示，该复位电路129分别和发光元件120的第一端134、复位电压端Vinit以及复位控制端Rst(复位控制线)连接。例如，在初始化阶段，复位电路129可以响应于复位信号而开启，从而可以将复位电压施加至发光元件120的第一端134及第一节点N1，从而可以对驱动电路122、补偿电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。
例如，发光元件120包括第一端134和第二端135，发光元件120的第一端134配置为从驱动电路122的第二端133接收驱动电流，发光元件120的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图2A所示，发光元件120的第一端134可以通过第二发光电路124连接至第三节点N3。本公开的实施例包括但不限于此情形。例如，发光元件120可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或白光等，该OLED的第一电极和第二电极分别作为该发光元件的第一端134和第二端135。本公开的实施例对发光元件的具体结构不作限制。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符合Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst既可以表示复位控制端又可以表示复位信号，符号Vinit既可以表示复位电压端又可以表示复位电压，符号VDD既可以表示第一电压端又可以表示第一电源电压，符号VSS既可以表示第二电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
图2B为图2A所示的像素电路的一种具体实现示例的电路图。如图2B所示，该像素电路包括：第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。
例如，如图2B所示，驱动电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动电路122的控制端131，和第一节点N1连接；第一晶体管T1的第一极作为驱动电路122的第一端132，和第二节点N2连接；第一晶体管T1的第二极作为驱动电路122的第二端133，和第三节点N3连接。
例如，如图2B所示，数据写入电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动电路122的第一端132(第二节点N2)连接。例如，该第二晶体管T2为P型晶体管，例如有源层为低温掺杂多晶硅的薄膜晶体管。
例如，如图2B所示，补偿电路128可以实现为第三晶体管T3。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极和驱动电路122的控制端131(第一节点N1)连接，第三晶体管T3的第二极和驱动电路122的第二端133(第三节点N3)连接。
例如，如图2B所示，存储电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电压端VDD连接，该第二电容电极Cb和驱动电路122的控制端131连接。
例如，如图2B所示，第一发光控制电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动电路122的第一端132(第二节点N2)连接。
例如，发光元件120可以具体实现为OLED，其的第一电极134(这里为阳极)和第四节点N4连接配置为通过第二发光控制电路124从驱动电路122的第二端133接收驱动电流，发光元件120的第二电极135(这里为阴极)配置为和第二电压端VSS连接以接收第二电源电压。例如第二电压端可以接地，即VSS可以为0V。
例如，第二发光控制电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动电路122的第二端133(第三节点N3)连接，第五晶体管T5的第二极和发光元件120的第一端134(第四节点N4)连接。
例如，复位电路129可以包括第一复位电路和第二复位电路，该第一复位电路配置为响应于第一复位信号Rst1将第一复位电压Vini1施加到第一节点N1，该第二复位电路配置为响应于第二复位信号Rst2将第二复位电压Vini2施加到第四节点N4。例如，如图2B所示，该第一复位电路实现为第六晶体管T6，该第二复位电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
例如，参见图1A，第一信号线为发光控制线EM，用于传输上述第一发光控制信号和第二发光控制信号；第二信号线为复位控制线RST，用于传输上述第一复位信号Rst1和第二复位信号Rst2。由此，隔垫物402在衬底基板101上的第一正投影位于发光控制线EM在衬底基板101上的第二正投影和复位控制线RST在衬底基板101上的第三正投影之间，例如更靠近第三正投影。
例如，在图1A中，发光控制线EM和复位控制线RST之间具有复位电压线VT，用于传输上述第一复位电压Vinit1和第二复位电压Vini2。例如，隔垫物402在衬底基板101上的正投影与上述复位电压线VT在衬底基板101上的正投影部分重叠。
下面详细介绍上述像素电路的版图设计。
图3为本公开至少一个实施例提供的显示基板的平面示意图。该显示基板包括衬底基板101，多个子像素100位于该衬底基板101上，且在衬底基板101上且沿行方向(即图中的横向)和列方向(即图中的纵向)排列为阵列。设定该子像素阵列的列方向为第一方向D1，行方向为第二方向D2，第一方向D1与第二方向D2交叉，例如正交。图3中示例性地示出了一行子像素电路中直接相邻的四个子像素(即第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d)的像素电路，虚线框示出了各个子像素的像素电路所在的区域，本公开的实施例不限于此布局。
图4A对应于图3示意出了该四个子像素100中晶体管T1-T7的半导体层102和第一导电层(栅极层)201，图4B在图4A的基础上还示出了第二导电层202，图4C在图4B的基础上还示出了第三导电层203，图4D在图4C的基础上还示出了第四导电层204。需要说明的是，图中仅示意性地示出了一行子像素中相邻的四个子像素的相应结构，但这不应作为对本公开的限制。该半导体层102、第一导电层201、第二导电层202、第三导电层203、第四导电层204依次设置于衬底基板101上，从而形成如图3所示的显示基板的结构。
为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和有源层，其中n为1-7。
需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，如图4A所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图4A中用大虚线框示出了每个子像素100的像素电路所在的区域，用小虚线框示出了一个子像素100中第一到第七晶体管T1-T7的栅极T1g-T7g。
该半导体层102包括第一到第七晶体管T1-T7的有源层T1a-T7a。如图3A所示，该第一到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层20为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。
例如，如图4A所示，该第一导电层104包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，第三晶体管T3和第六晶体管T6采用双栅结构，这样可以提高晶体管的栅控能力，降低漏电流。
例如，该第一导电层104还包括彼此绝缘的多条扫描线210、多条复位控制线220/RST和多条发光控制线230/EM。例如，每行子像素分别对应连接一条扫描线210、一条复位控制线220/RST和一条发光控制线230/EM。
扫描线210与对应一行子像素中的第二晶体管T2的栅极电连接(或为一体的结构)以提供第一扫描信号Ga1，复位控制线220/RST与对应一行子像素中的第六晶体管T6的栅极电连接以提供第一复位信号Rst1，发光控制线230/EM与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。
例如，如图4A所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2；该发光控制线230/EM还与第五晶体管T5的栅极电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。
例如，如图4A所示，本行子像素的第七晶体管T7的栅极与下一行子像素所对应的复位控制线220/RST电连接以接收第二复位信号Rst2。
例如，从图4A可知，划分子像素的像素电路区的行方向的线可以是该复位控制线220/RST或该发光控制线230/EM。
例如，如图4A所示，该显示基板20采用自对准工艺，利用第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别该晶体管的第一极和第二极。
例如，如图4B所示，该第二导电层202包括第一到第七晶体管T1-T7的第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板101的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括过孔301，该过孔301暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。
例如，该第二导电层202还可以包括多条复位电压线240/VT，该多条复位电压线240/VT与多行子像素一一对应连接。该复位电压线240/VT与对应一行子像素中的第六晶体管T6的第一极电连接以提供第一复位电压Vinit1。
例如，如图4B所示，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的复位电压线240/VT电连接以接收第二复位电压Vinit2。
例如，如图4B所示，该第二导电层202还可以包括屏蔽电极221，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。
例如，如图4C所示，该第三导电层203包括沿第一方向D1延伸的多条第一电源线250。例如，该多条第一电源线250与多列子像素一一对应电连接以提供第一电源电压VDD。该第一电源线250通过过孔302与所对应的一列子像素中的第一电容电极Ca电连接，通过过孔303与第四晶体管T4的第一极电连接。例如，该第一电源线250还通过过孔304与屏蔽电极221电连接，从而使得屏蔽电极221具有固定电位，提高了该屏蔽电极的屏蔽能力。
例如，该第三导电层203还包括该多条数据线12。该多条数据线12与多列子像素一一对应电连接以提供数据信号。例如，该数据线12与所对应的的一列子像素中的第二晶体管T2的第一极T2s通过过孔305电连接以提供该数据信号。
例如，如图4C所示，该第三导电层203还包括第一连接电极231，该第一连接电极231的一端通过过孔301与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端与该第三晶体管T3的第一极电连接，从而将该第二电容电极Cb与该第三晶体管T3的第一极T3s电连接。
例如，如图4C所示，该第三导电层203还包括第二连接电极232，该第二连接电极232的两端分别与第六晶体管T6的第一极T6s以及复位电压线240/VT电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240/VT接收第一复位电压Vinit1。
例如，如图4C所示，该第三导电层203还包括第三连接电极233，该第三连接电极233与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接，后文将对此详细说明。
例如，如图4D所示，该第四导电层204包括第二电源线260，该第二电源线260沿第二方向D2延伸，并将多条第一电源线240电连接，从而形成网状的电源线结构。这种结构有助于降低电源线上的电阻从而降低电源线的压降，并有助于将第一电源电压均匀地输送至显示基板的各个子像素中。
例如，该第四导电层204还包括多条第三电源线270，该第三电源线270沿第一方向D1延伸，且分别与多条第一电源线250一一对应电连接。如图3D所示，该第三电源线270与对应的第一电源线250在垂直于衬底基板101的方向上彼此重叠，并通过过孔306彼此电连接。例如，对应于每个子像素分别设置一个该过孔306，从而每条第三电源线270与对应的第一电源线250形成并联结构，这有助于降低电源线的电阻。
例如，该第二电源线260与第三电源线270彼此电连接或为一体的结构，从而该多条第一电源线250、多条第二电源线260及多条第三电源线270形成为网状的电源线结构。
例如，该第四导电层204还包括与该第三电源线270绝缘的第四连接电极234，该第四连接电极234通过过孔307与第三连接电极233电连接，以将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接。
图4E在图4D的基础上还示出了第五导电层205，该第五导电层205包括发光元件120的第一电极134。如图4E所示，第二电源线260在垂直于衬底基板101的方向上不重叠。这种设置可以避免发光元件的第一电极134因与第二电源线260重叠而不平整。该第一电极134上直接形成发光元件120的发光层并形成有效发光区域(开口区)，第一电极134的平整度会直接影响发光层的发光效率，从而影响发光元件120的发光性能。
例如，该第二电源线260可以为曲线结构以与第一电极134的图案相适应。例如，相邻的两条第二电源线260界定一行子像素100。例如，如图4所示，该第二电源线260包括交替连接的第一部分261和第二部分262，该第一部分261的延伸方向彼此平行并平行于第二方向D2，第二部分262的延伸方向与第一方向D1及第二方向D2均相交。例如，每列子像素分别对应一个第一部分261。
图4E示出了该相邻的四个子像素的第一电极134a、134b、134c和134d，之后该第一电极134a、134b、134c和134d上形成像素界定层，并且像素界定层中的多个开口分别暴露这些第一电极。对应于图1A，第一开口4011暴露第一电极134c，此时，第一开口4011的形状可以与第一电极134c的形状相同或相似，第一开口4011的尺寸可以略小于第一电极134c的尺寸，从而第一开口4011在衬底基板101上的正投影完全位于第一电极134c在衬底基板101上的正投影内；相应地，第二开口4012暴露第一电极134a，第二开口4012的形状可以与第一电极134a的形状相同或相似，第二开口4012的尺寸可以略小于第一电极134a的尺寸，从而第二开口4012在衬底基板101上的正投影完全位于第一电极134a在衬底基板101上的正投影内；两个第三开口4013的形状可以分别与第一电极134b和第一电极134d的形状相同或相似，两个第三开口4013的尺寸可以分别略小于第一电极134b和第一电极134d，从而两个第三开口4013在衬底基板101上的正投影分别完全位于第一电极134b和第一电极134d在衬底基板101上的正投影内。
例如，第一电极134a、134b、134c和134d上分别形成发光层和第二电极，从而形成第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d的发光元件。第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d构成该显示基板的重复单元。
例如，在每个重复单元中，第二子像素100b的发光元件发出的光的颜色和第四子像素100d的发光元件发出的光的颜色相同，也就是说，第二子像素100b和第四子像素100d为相同颜色的子像素。例如，第二子像素100b和第四子像素100d为敏感颜色子像素，当显示基板采用红绿蓝(RGB)显示模式时，上述的敏感颜色为绿色，即第二子像素100b和第四子像素100d均为绿色子像素。例如，第一子像素100a可以为红色子像素，第三子像素100c可以为蓝色子像素。
例如，每个重复单元中的四个子像素可以形成两个虚拟像素，重复单元中的第一子像素100a和第三子像素100c分别被所述两个虚拟像素共用。多个重复单元中的子像素形成像素阵列，在像素阵列的行方向上，子像素密度是虚拟像素密度的1.5倍，在像素阵列的列方向上，子像素密度是虚拟像素密度的1.5倍。例如，第二子像素100b和第四子像素100d分别属于两个虚拟像素。
需要说明的是，第一，由于第一子像素100a和第三子像素100c是被相邻的两个虚拟像素共享，因而每个虚拟像素的边界也是非常模糊的，因而，本公开实施例并不对每个虚拟像素的形状进行限定。第二、虚拟像素的划分与驱动方式相关，虚拟像素的具体划分方式可以根据实际的驱动方式确定，本公开对此不作具体限制。
例如，子像素100对应的多个开口区的形状和大小可以根据发出不同颜色的光的发光层的发光效率、使用寿命等而改变，例如，可以将发光寿命较短的发光层的对应的开口区设置得较大，从而提高发光的稳定性。例如，可以将蓝色子像素、红色子像素、绿色子像素的开口的大小依次减小。由于开口区设置于第一电极134上，相应地，如图4所示，第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d的第一电极134a、121b、121c和121d的面积依次减小。
例如，相邻的两行重复单元沿行方向错位1/2节距设置，节距为沿行方向相邻的两个重复单元中的两个第一子像素100a的中心之间的距离。需要说明的是，节距也可为沿行方向相邻的两个重复单元中的两个第三子像素100c的中心之间的距离；上述的中心可为子像素的几何中心。当然，本公开实施例包括但不限于此，相邻的两行重复单元也可以错位其他距离，或者不错位。
例如，相邻的两行重复单元中，列方向相邻的两个重复单元中第一子像素和第三子像素位置互换，第二子像素和第四子像素位置对应。
例如，第一子像素和第三子像素在行和列方向交替排列成行或列，第二子像素和第四子像素在行和列方向排列成行或列。第一子像素和第三子像素组成的行与第二子像素和第四子像素组成的行在列方向交替排列。第一子像素和第三子像素组成的列与第二子像素和第四子像素组成的列在行方向交替排列。第一子像素和第三子像素组成的矩阵中，分布于两行两列形成2*2矩阵的两个第一子像素和两个第三子像素分别覆盖一个虚拟矩形的顶点，一个第二子像素或一个第四子像素位于该虚拟矩形内，其中，两个第一子像素覆盖该虚拟矩形的一对角线上的两个顶角，两个第三子像素覆盖该虚拟矩形的另一对角线上的两个顶角。
例如，如图4E所示，各子像素的第一电极134通过过孔308与第四连接电极234电连接，从而使得第五晶体管T5的第二极T5d与发光元件120的第一电极134电连接。
如图4E所示，之后在像素界定层上形成的至少一个隔垫物402的位置如虚线框所示，此时，隔垫物402在衬底基板上的第一正投影与各第一电极134a、134b、134c和134d在衬底基板上的正投影均不重叠，并且隔垫物402与其直接相邻的第一开口4011、第二开口4012和第三开口4013的边界的最短距离均大于或等于5μm。
例如，在一些示例中，每个重复单元对应设置一个隔垫物，该隔垫物设置在每个重复单元的两个绿色子像素(即第二子像素100b和第四子像素100d)的第三开口4013之间，而相邻重复单元的两个绿色子像素的第三开口4013之间不设置隔垫物，此时，显示基板上的隔垫物的数量与绿色子像素的数量之比为1:2。
例如，在每个重复单元中，两个绿色子像素的第三开口4013的中心的连线穿过二者之间的隔垫物402，且该连线平行于隔垫物402的长度方向。例如，当隔垫物402的形状为矩形时，该长度方向为矩形的长边的延伸方向。
例如，隔垫物402的长度方向为显示基板的水平显示方向，即在显示基板进行显示时，人眼所看到的图像的水平方向。此时，由于隔垫物402在该水平方向上的两侧均为绿色子像素，因此当观看者从两侧分别观看显示基板时，可能被隔垫物402遮挡的子像素为相同的子像素，从而观看者从显示基板的不同侧进行观看时，也不会产生色偏现象。
例如，第二电源线的第一部分261在衬底基板上的正投影与隔垫物402在衬底基板上的第一正投影部分重叠，第二电源线的第二部分262在衬底基板上的正投影也与隔垫物402在衬底基板上的第一正投影部分重叠。例如，第三电源线270在衬底基板上的正投影也与隔垫物402在衬底基板上的第一正投影部分重叠。此时，隔垫物402形成在第二电源线的第一部分261、第二部分262以及第三电源线270相交的位置。
例如，每条数据线12在衬底基板上的正投影与隔垫物402在衬底基板上的第一正投影均不重叠。例如，隔垫物402形成在相邻的两条数据线12之间，即本列像素电路的数据线和后一列像素电路的数据线之间，例如在图4E中，位于第二开口4012左侧的数据线12即为本列像素电路的数据线，位于第二开口4012右侧的数据线12为后一列像素电路的数据线。
例如，至少一个隔垫物402位于本行像素电路(例如如图4A和图4B框出的一行像素电路)的发光控制线230/EM(用于驱动本行像素电路的第四薄膜晶体管T4和第五行薄膜晶体管T5)与下一行像素电路的复位控制线220/RST(用于驱动本行像素电路的第七薄膜晶体管T7和下一行像素电路的第六薄膜晶体管T6)之间，且更靠近复位控制线220/RST。
例如，上述发光控制线230/EM与上述复位控制线220/RST之间还具有下一行像素电路的复位电压线240/VT(电连接本行像素电路的第七薄膜晶体管T7的第一极和下一行像素电路的第六薄膜晶体管T6的第一极)。此时，至少一个隔垫物402在衬底基板101上的正投影与该复位电压线240/VT在衬底基板101上的正投影部分重叠。
例如，在上述以第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d构成该显示基板的重复单元时，每个重复单元可以对应设置两个隔垫物402，此时，每相邻的第二子像素100b和第四子像素100d之间均设置一个隔垫物402，多个隔垫物402在显示基板上均匀设置为呈多行多列排布的阵列。由此，呈阵列排布的多个隔垫物402可以在显示基板的多个位置隔离显示基板和FMM，防止FMM与显示基板相接触而刮坏显示基板。
在一些实施例中，也可以每个重复单元对应设置一个隔垫物，即图1A、图1B以及图4E示出的情况，此时，多个隔垫物402在显示基板上交错且均匀分布，例如位于奇数行的隔垫物与位于偶数行的隔垫物错位1/2节距，一个节距是指每行隔垫物中相邻的两个隔垫物的距离；或者，也可以每两个重复单元对应设置一个隔垫物；或者，也可以每四个重复单元(该四个重复单元例如排列为2×2的阵列)对应设置一个隔垫物。在上述排布下，隔垫物均可以显示充分且均匀的支撑效果。
例如，在图3和图4A-图4F示出的示例中，每个重复单元对应设置一个隔垫物，此时，显示基板上隔垫物402的数量与子像素的总的数量的比大致为1:4。例如，在每个重复单元中，隔垫物402在衬底基板上的正投影与红色子像素的像素电路所在的区域(即虚线框框出的子像素100a的像素电路的区域)在衬底基板上的正投影重叠，此时显示基板上隔垫物402的数量与红色子像素的数量的比大致为1:1。需要说明的是，以上比例关系是按照显示区中部区域来限定的，对于边缘的部分区域，考虑周边结构或冗余像素的设计，有些位置可以有隔垫物缺失，或者隔垫物位置和数量的调整，或者子像素位置和数量的调整，所以以上比例关系可以有所浮动，例如可以上下10％范围内浮动。
例如，如图4E所示，隔垫物402在衬底基板101上的正投影形状可以为矩形，如图5所示，该矩形的长L可以为20μm-30μm，例如22μm、25μm或者28μm等，所述矩形的宽W可以为10μm-16μm，例如12μm或者15μm等。此时，隔垫物402在衬底基板101上的第一正投影的中心O即为矩形的中心。
例如，在其他示例中，隔垫物402在衬底基板101上的第一正投影的形状也可以为圆形、椭圆形、三角形或者其他多边形，此时，隔垫物402在衬底基板101上的第一正投影的中心O即为圆形或椭圆形的中心或者三角形或者其他多边形的重心。当然，在一些示例中，隔垫物402在衬底基板101上的第一正投影的形状也可以为不规则图形，此时，隔垫物402在衬底基板101上的第一正投影的中心O即为该不规则图形的重心。
例如，在一些实施例中，隔垫物402的高度可以为0.8μm-1.5μm，例如1μm或者1.2μm等。由此，隔垫物402可以充分隔离FMM与显示基板，防止FMM与显示基板相接触而刮坏显示基板。
例如，隔垫物402的材料可以为聚酰亚胺(PI)。由于聚酰亚胺是一种光敏材料，并可作为光刻胶材料，因此在制备过程中，隔垫物402可以直接通过曝光工艺和显影工艺形成。
图4F示出了图4E中的显示基板沿A-A’的截面示意图。如图4F所示，半导体层102、第一绝缘层103、第一导电层201、第二绝缘层104、第二导电层202、第三绝缘层105、第三导电层203、第四绝缘层106、第四导电层204、第五绝缘层107、第五导电层205依次设置于衬底基板101上，从而形成如图4E所示的显示基板的结构。
例如，如图4F所示，显示基板还包括位于发光元件120的第一电极134a上的像素界定层430。像素界定层430中形成开口401(截面图中为第二开口4012)从而限定一个子像素的发光区域。发光层136形成于该开口401内，第二电极135形成于发光层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板中。
如图4F所示，隔垫物402设置在像素界定层上，并且隔垫物402在衬底基板101上的第一正投影位于发光控制线230/EM在衬底基板101上的第二正投影和复位控制线220/RST在衬底基板101上的第三正投影之间，并且更靠近第三正投影。发光控制线230/EM和复位控制线220/RST之间具有复位电压线240/VT，隔垫物402在衬底基板101上的正投影与复位电压线240/VT在衬底基板101上的正投影重叠。另外，隔垫物402在衬底基板101上的第一正投影与第一电极134a在衬底基板101上的正投影不重叠，并且隔垫物402与其直接相邻的开口401(第二开口4012)的边界的最短距离D均大于或等于5μm。
例如，在上述显示基板中，衬底基板101可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。
例如，该半导体层102的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，该第一到第四导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，该发光元件120为顶发射结构，第一电极具134有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
例如，第一绝缘层103、第二绝缘层104、第三绝缘层105例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，第四绝缘层106、第五绝缘层107和像素界定层108包括有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第四绝缘层106和第五绝缘层107为平坦化层。例如，在第四绝缘层106和第三导电层之间还可以有一层无机绝缘层，例如为钝化层，例如为氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。
在上述显示基板的制备过程中，由于隔垫物402在衬底基板101上的第一正投影位于第一信号线在衬底基板101上的第二正投影和第二信号线在衬底基板101上的第三正投影之间，即隔垫物402在衬底基板101上的第一正投影不超出第一信号线在衬底基板101上的第二正投影和第二信号线在衬底基板101上的第三正投影限定的范围内，因此在制备隔垫物402时，可以以第一信号线和第二信号线的位置为参考，精准定位隔垫物402的形成位置。
例如，在一些实施例中，隔垫物402在衬底基板101上的第一正投影的中心O距离第一信号线(例如发光控制线EM)在衬底基板101上的第二正投影的中轴线EM0的距离大于第一正投影的中心O距离第二信号线(例如复位控制线RST)在衬底基板101上的第三正投影的中轴线RST0的距离。此时，隔垫物402相对于第一信号线和第二信号线来说更靠近第二信号线。由于像素电路与像素界定层中的多个开口的相对位置是确定的，当隔垫物402更靠近第二信号线时，可以保证隔垫物402的与像素界定层接触的底部的任意一点距离多个开口401的上表面的侧壁的距离大于或等于5μm，并且隔垫物402距离多个开口401的距离更接近或者基本相同。
本公开至少一实施例提供一种显示装置，该显示装置包括上述任一的显示基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开至少一实施例提供一种显示基板的制备方法，如图6所示，该方法包括步骤S101-S103。
步骤S101：提供衬底基板。
例如，如图7所示，提供的衬底基板101可以是玻璃基板、硅基板等各种类型的基板，本公开的实施例对此不做限定。
例如，衬底基板101上可以形成阻挡层和缓冲层的叠层(图中未示出)，以防止衬底基板101中的杂质进入到之后将要形成的像素电路结构等功能层中。
例如，在阻挡层和缓冲层的叠层上形成像素电路结构，像素电路结构包括用于驱动显示面板进行显示的像素电路，如上所述，该像素电路可以为2T1C驱动电路、3T1C驱动电路或者7T1C驱动电路等。本公开的实施例对驱动电路的类型以及形成方式不做限定。
例如，图7示出了显示基板在制备过程中的部分截面示意图，参考图4A-图4E以及图7，形成像素电路结构包括在阻挡层和缓冲层的叠层上形成多个薄膜晶体管、存储电容以及发光元件120的第一电极134a等，下面将详细介绍像素电路结构的制备方法，例如，该像素电路结构的制备方法包括步骤S11-S22像素电路结构。
步骤S11：在衬底基板上形成半导体材料层，并对该半导体材料层进行构图工艺从而形成如图4A所示的半导体层102，半导体层102包括在每个子像素区内第一到第七晶体管T1-T7的有源层T1a-T7a和掺杂区图案(即对应第一到第七晶体管T1-T7的源极区域和漏极区域)，且同一像素区中的各晶体管的有源层图案和掺杂区图案一体设置。
需要说明的是，有源层可以包括一体形成的低温多晶硅层，其中的源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个子像素的各晶体管的有源半导体层为由p-硅形成的整体图案，且同一像素区中的各晶体管包括掺杂区图案(即源极区域和漏极区域)和有源层图案，不同晶体管的有源层之间由掺杂结构隔开。
步骤S12：在半导体层102层上形成第一绝缘层103(例如可以为透明层)，例如为栅绝缘层，并在第一绝缘层上形成多个第一绝缘层过孔用于与后续形成的第三导电层203的图案连接。例如对应半导体层中的源极区域和漏极区域的位置，分别在第一绝缘层中形成对应的第一绝缘层过孔，即第一绝缘层过孔分别与半导体层中的源极区域和漏极区域交叠，以用于源极区域和漏极区域与第三导电层中的数据线12、第一电源线250、第一连接电极231、第二连接电极232和第三连接电极233等结构进行连接，例如贯穿第一绝缘层的过孔402，过孔405，过孔303，过孔305等。
步骤S13：在第一绝缘层上形成第一导电材料层，并对该第一导电材料层进行构图工艺从而形成如图4A所示的第一导电层201，也即形成彼此绝缘且沿第二方向延伸的扫描线210、复位控制线220和发光控制线230。例如，对于一行像素电路，其对应连接的复位控制线220、扫描线210和发光控制线230沿第一方向依次排布。
例如，该第一导电层201还包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，第六晶体管T6的栅极T6g和复位控制线220为一体的结构，即复位控制线220的一部分作为第六晶体管T6的栅极T6g；第二晶体管T2的栅极T2g和扫描线210为一体的结构，即扫描线210的部分作为第二晶体管T2的栅极T2g；第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g均与发光控制线230为一体的结构，即发光控制线230的一部分作为第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g；第七晶体管T7的栅极T7g与下一行像素电路所对应的复位控制线220为一体的结构。例如，第六晶体管T6和第三晶体管T3均为双栅结构，第六晶体管T6的两个栅极T6g均为复位控制线220的一部分，第三晶体管T3的一个栅极为扫描线210的一部分，第三晶体管T3的另一个栅极为在扫描线210一体连接并朝向复位控制线220上突出的一部分。
例如，该半导体层102与该第一导电层201在垂直于衬底基板的方向上重叠的部分定义出该第一到第七晶体管T1-T7的有源层(沟道区)T1a-T7a。
例如，在D1方向上，第二晶体管(例如为数据写入晶体管)T2的栅极、第三晶体管(例如为阈值补偿晶体管)T3的栅极、第六晶体管(例如为第一复位晶体管)T6的栅极和第七晶体管(例如为第二复位晶体管)T7的栅极均位于第一晶体管(例如为驱动晶体管)T1的栅极的第一侧，第四晶体管(例如为第一发光控制晶体管)T4的栅极、第五晶体管(例如为第二发光控制晶体管)T5的栅极均位于第一晶体管T1的栅极的第二侧。在平行于衬底基板的平面内，同一个像素区的第一晶体管T1的栅极的第一侧可以为第一晶体管T1的栅极的上侧，第一晶体管T1的栅极的第二侧可以为第一晶体管T1的栅极的下侧。所述下侧，例如显示基板的用于绑定IC的一侧为显示基板的下侧，第一晶体管T1的栅极的下侧，为第一晶体管T1的栅极的更靠近IC的一侧。所述上侧为下侧的相对侧，例如为第一晶体管T1的栅极的更远离IC的一侧。
例如，在D2方向上，第二晶体管T2的栅极和第四晶体管T4的栅极均位于第一晶体管T1的栅极的第三侧，第三晶体管T3的第一个栅极(与扫描线210为一体的栅极)、第五晶体管T5的栅极和第七晶体管T7的栅极均位于第一晶体管T1的栅极的第四侧。例如同一像素区(像素电路所在的区域)的第一晶体管T1的栅极的第三侧和第四侧为在D2方向上第一晶体管T1的栅极的彼此相对的两侧。例如，同一像素区(像素电路所在的区域)的第一晶体管T1的栅极的第三侧可以为第一晶体管T1的栅极的左侧，第一晶体管T1的栅极的第四侧可以为第一晶体管T1的栅极的右侧。所述左侧和右侧，例如在同一像素区(像素电路所在的区域)中，数据线在第一电源线250左侧，第一电源线250在数据线右侧。
步骤S14：如图4A所示，采用自对准工艺，利用该第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，从而使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而使得该半导体层102位于各晶体管的有源层两侧的部分被导体化而分别形成第一到第七晶体管T1-T7的源极区域或漏极区域,也即第一到第七晶体管T1-T7的第一极(T1s-T7s)和第二极(T1d-T2d)。
步骤S15：在第一导电层201上形成第二绝缘层104(例如可以为透明层)，例如可以为第二栅绝缘层。并在第二绝缘层上至少形成与第一绝缘层过孔对应的第二绝缘层过孔。例如对应至少贯穿第一绝缘层和第二绝缘层的过孔至少包括过孔402，过孔405，过孔303，过孔305等。
步骤S16：在该第二绝缘层104并在该第二绝缘层上形成第二导电材料层，对该第二导电材料层进行构图工艺形成如图4B所示的第二导电层202，也即形成彼此绝缘的屏蔽电极221、第一电容电极Ca以及沿第一方向延伸的复位电压线240。
例如，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。
例如，该第一电容电极Ca与该第一晶体管T1的栅极T1g在垂直于衬底基板101的方向上至少部分重叠。该构图工艺还在该第一电容电极Ca中形成过孔301，该过孔301暴露出第一晶体管T1的栅极T1g的至少部分。
步骤S17：在该第二导电层202上形成第三绝缘层105。第三绝缘层例如可以为层间绝缘层。在第三绝缘层中形成用于连接与后续形成的第三导电层的连接的过孔。至少部分过孔与第一绝缘层过孔和第二绝缘层过孔位置对应，且同时贯穿第一绝缘层、第二绝缘层和第三绝缘层，例如过孔402，过孔405，过孔303，过孔305。
步骤S18：在该第三绝缘层105上形成第三导电材料层，对该第三导电材料层进行构图工艺形成如图4C所示的第三导电层203，也即形成彼此绝缘的数据线12、第一电源线250、第一连接电极231、第二连接电极232和第三连接电极233。该数据线12和该第一电源线250沿第一方向D1延伸。
例如，如图4C所示，该数据线12与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠并通过过孔305与该第二晶体管T2的第一极T2s电连接，该过孔305例如贯穿第一绝缘103、第二绝缘层104和第三绝缘层105。
例如，如图4C和图7所示，该第一电源线250与该屏蔽电极221在垂直于衬底基板101的方向上重叠并通过过孔304与该屏蔽电极221电连接，例如该过孔304贯穿第三绝缘层105。
例如，如图4C所示，该第一电源线250通过过孔302与所对应的一列子像素中的第一电容电极Ca电连接，并通过过孔303与第四晶体管T4的第一极T4s电连接。例如，该过孔302贯穿第三绝缘层105，该过孔303贯穿第一绝缘103、第二绝缘层104和第三绝缘层105。
例如，如图4C和图7所示，该第一连接电极231的一端通过第一电容电极Ca中的过孔301以及绝缘层中的过孔401与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔402与该第三晶体管T3的第一极电连接，从而将该第二电容电极Cb与该第三晶体管T3的第一极T3s电连接。例如，该过孔401贯穿第二绝缘层104和第三绝缘层105，该过孔402贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。
例如，如图4C所示，该第二连接电极232的一端通过过孔403与复位电压线电连接，另一端通过过孔404与第六晶体管T6电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240接收第一复位电压Vinit1。例如，该过孔403贯穿第三绝缘层105，该过孔404贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。
例如，如图4C和图7所示，该第三连接电极233通过通过过孔405与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d与发光元件的第一电极134电连接，例如，该过孔405贯穿第一绝缘层103、第二绝缘层104和第三绝缘层105。
步骤S19：在第三导电层203上形成第四绝缘层106。并在第三绝缘层中形成用于与后续形成的第四导电层连接的过孔。在一些实施例中，例如第四绝缘层106包括第一平坦层。在另一些实施例中，例如第四绝缘层106包括钝化层和第一平坦层两层，则形成在第四绝缘层中的过孔需要贯穿钝化层和第一平坦层两层。例如，第一平坦层位于钝化层远离第三导电层的一侧。
步骤S20：在该第四绝缘层106上形成第四导电材料层，对该第四导电材料层进行构图工艺形成如图4D所示的第四导电层204，也即形成第二电源线260、第三电源线270以及第四连接电极234，该第二电源线260和该第三电源线270彼此连接，并与第四连接电极234绝缘。
例如，如图4D所示，多条第三电源线270沿第一方向D1延伸，并分别与多条第一电源线250通过过孔306一一对应电连接。例如，每条第三电源线270与对应的第一电源线250在垂直于衬底基板101的方向上彼此重叠。例如，该过孔306贯穿第四绝缘层106。
例如，如图4D所示，该第四连接电极234与第三连接电极233在垂直于衬底基板101的方向上重叠，并且该第三连接电极234通过贯穿第四绝缘层106的过孔307与第三连接电极233电连接。
步骤S21：例如，参考图7，该显示基板的制作方法还可以包括在该第四导电层204上形成第五绝缘层107，并在第五绝缘层107中形成用于与后续形成的第五导电层进行连接的过孔。例如第五绝缘层107可以为第二平坦层。第五绝缘层过孔例如用于连接第一晶体管漏极和发光器件的第一电极，第五绝缘层过孔与第一晶体管的漏极可以有交叠，也可以没有交叠，没有交叠的情况，可以额外在第三导电层中设置连接线连接，哪种连接方式与子像素排列结构例如第一电极的位置和形状有关。
步骤S22：在该第五绝缘层107上形成第五导电材料层，对该第五导电材料层进行构图工艺形成第五导电层205，即形成彼此绝缘的多个用于形成发光元件的第一电极134(图中示出为134a)。
例如，每个第一电极134包括主体部141和连接部142，主体部141主要用于驱动发光层发光，连接部142主要用于与像素电路进行电连接。
例如，如图7所示，该连接部142通过第五绝缘层107中的过孔308与第四连接电极234电连接，例如，在平行于衬底基板101板面的方向上，过孔308相较于过孔307更加远离第一电极134的主体部141，也即该子像素的开口401，也即该过孔308在衬底基板101上的正投影相较于过孔307在衬底基板101上的正投影更加远离该开口401在衬底基板上的正投影。
例如，如图7所示，该显示基板的制作方法还可以包括依次在该第五导电层205上形成像素界定层108，并在该像素界定层108中对应于每个第一电极134的主体部141形成开口401，然后至少在该开口401中形成发光层136，并在该发光层上形成第二电极135。
例如，该半导体材料层的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，上述第一导电材料层、第二导电材料层、第三导电材料层、第四导电材料层、第五导电材料层及第二电极的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者透明金属氧化物导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，第一绝缘层103、第二绝缘层104、第三绝缘层105、第四绝缘层106、第五绝缘层107例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，这些绝缘层部分层也可以是有机材料，例如第一平坦层和第二平坦层，例如聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等，本公开实施例对此不作限制。例如，第四绝缘层106和第五绝缘层107可以包括平坦层。
例如，上述构图工艺可以采用常规的光刻工艺，例如包括光刻胶的涂布、曝光、显影、烘干、刻蚀等步骤。
步骤S102：在衬底基板上形成像素界定层。
例如，参考图7，在上述像素电路结构形成后，通过构图工艺形成像素界定层403，该像素界定层403包括多个开口401，每个开口401暴露第一电极134，用于形成一个子像素的发光元件120。
例如，一次构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀等多个步骤，当被构图的材料本身即是光刻胶材料时，一次构图工艺可以仅包括曝光和显影的步骤。
例如，像素界定层403的材料可以为聚酰亚胺(PI)，由于聚酰亚胺本身可作为光刻胶材料，因此可以通过在像素电路结构上涂覆聚酰亚胺材料层，然后对聚酰亚胺材料层进行曝光与显影而形成具有多个开口的像素界定层。
步骤S103：在像素界定层的远离衬底基板的一侧形成至少一个隔垫物。
例如，形成至少一个隔垫物包括形成呈阵列排布的多个隔垫物，每个隔垫物具有相似的形成位置。
例如，首先定位隔垫物的形成位置，然后在该位置形成隔垫物，使得形成的隔垫物的与像素界定层接触的底部的任意一点距离多个开口的上表面的侧壁的距离D大于或等于5μm。
例如，可以采用多种方法定位隔垫物的形成位置。例如，在一个示例中，可以通过像素界定层中多个开口的位置定位隔垫物的形成位置。由此将隔垫物形成在多个开口之间，并使得形成的隔垫物的与像素界定层接触的底部的任意一点距离多个开口的上表面的侧壁的距离D大于或等于5μm。
例如，在一个示例中，显示基板上形成的像素电路结构包括相互平行设置的第一信号线和第二信号线，此时，可以定位第一信号线和第二信号线的位置，然后以第一信号线和第二信号线的位置为基准定位隔垫物的形成位置，使得形成的隔垫物在衬底基板上的第一正投影位于第一信号线在衬底基板上的第二正投影和第二信号线在衬底基板上的第三正投影之间。
例如，在制备工艺中，可以采用光学检测装置扫描第一信号线和第二信号线的位置，然后以第一信号线和第二信号线的位置为基准设定隔垫物的形成位置，进而设置用于形成隔垫物的掩模板的位置，使得利用该掩膜板形成的隔垫物位于上述设定的位置。
例如，如上所示，第一信号线可以为发光控制信号线230/EM，第二信号线可以为复位信号线220/RST。
例如，通过定位后，隔垫物在衬底基板上的第一正投影的中心距离第一信号线在衬底基板上的第二正投影的中轴线的距离大于第一正投影的中心距离第二信号线在衬底基板上的第三正投影的中轴线的距离，即隔垫物在第一信号线和第二信号线之间且更靠近第二信号线。
例如，隔垫物的材料可以为聚酰亚胺(PI)，由于聚酰亚胺本身可作为光刻胶材料，此时，如图7所示，形成隔垫物402包括：在像素界定层403的远离衬底基板101的一侧形成聚酰亚胺材料层，通过掩模板对聚酰亚胺材料层进行曝光和显影，以形成隔垫物402。例如，当所需求的隔垫物的高度H为0.8μm-1.5μm时，聚酰亚胺材料层的形成厚度即为0.8μm-1.5μm，例如1μm或者1.2μm等。
例如，隔垫物的材料可以和像素界定层的材料相同。例如，隔垫物可以和像素界定层一体形成。例如采用半色调掩膜通过一次构图工艺形成隔垫物和像素界定层。
需要说明的是，每个子像素包括像素电路结构和发光器件，发光器件位于像素界定层开口内的部分为实际发光区域，本发明实施例中，隔垫物与像素电路结构的重叠关系中，例如与各条信号线的位置关系，是以像素电路区域即如图4B所示的虚线框的区域进行说明，隔垫物与各个子像素的第一电极或像素界定层开口的位置关系，是以第一电极或像素界定层开口的实际位置和覆盖区域进行说明。
例如，参考图4，隔垫物402在衬底基板101上的正投影形状为矩形，该矩形的长L可以为20μm-30μm，例如22μm、25μm或者28μm等，该矩形的宽D可以为10μm-16μm，例如12μm或者15μm等。例如，在其他实施例中，隔垫物402在衬底基板101上的第一正投影的形状也可以为圆形、椭圆形、三角形或者其他多边形等，本公开的实施例对隔垫物402的具体形状不做限定。
例如，如图7所示，在隔垫物402形成好后，可以采用喷墨打印或者蒸镀等方法通过掩模板420(例如FMM)在像素界定层403的多个开口401中形成发光层136，发光层136至少覆盖像素界定层的开口，还可以覆盖部分像素界定层远离衬底基板的表面，以保证位于开口内的发光层更均匀可靠。在设置掩模板420的过程中，隔垫物402和掩模板420的设置距离往往较近，由于重力等原因，隔垫物402和掩模板420的中间部分可能会接触，此时，隔垫物402可以对掩模板420起到支撑作用，以避免掩模板420刮伤显示基板上已经形成好的功能结构。
如图8所示，在发光层136形成后，采用溅射等方法在发光层136上形成第二电极135。例如，第二电极135可以在显示基板上整面形成。之后，在第二电极135上形成封装层410，以对显示基板进行封装与保护。
例如，封装层410可以包括多个封装子层，例如多个无机子绝缘层和有机子绝缘层的叠层。例如无机封装子层的材料包括氧化硅、氮化硅或者氮氧化硅等无机材料，有机封装子层的材料包括树脂、聚酰亚胺等有机材料。其中，无机子绝缘层可以采用沉积等方式形成，有机封装子层可以采用涂覆等方式形成。
例如，显示基板上还可以覆盖有透明盖板等其他结构，本公开的实施例对显示基板的其他结构不做具体限定。
在利用本公开实施例提供的制备方法制备显示基板的过程中，通过对隔垫物的位置以及形状、大小等的设计，使得隔垫物可以对其上设置的掩模板(例如FMM)起到充分地支撑作用，以避免掩模板刮伤显示基板上已形成的其他功能结构。因此，利用该制备方法得到的显示基板具有更好的信赖性。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (24)
1.一种显示基板，包括：
衬底基板，
像素界定层，设置在所述衬底基板上，包括多个开口，以及
至少一个隔垫物，设置在所述像素界定层的远离所述衬底基板的一侧；
其中，所述至少一个隔垫物的与所述像素界定层接触的底部的任意一点距离多个所述开口的侧壁的上边缘的距离大于或等于5μm；
所述至少一个隔垫物包括排布为多行多列的多个隔垫物；
所述显示基板还包括像素电路结构，所述像素电路结构设置在所述衬底基板与所述像素界定层之间，所述像素电路结构包括排列为多行多列的多个像素电路，每行像素电路共用一条发光控制信号线和一条复位信号线，
其中，一行像素电路的发光控制信号线在所述衬底基板上的正投影和下一行像素电路的复位信号线在所述衬底基板上的正投影之间包括一行隔垫物在所述衬底基板的正投影。
2.根据权利要求1所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影为第一正投影，所述发光控制信号线在所述衬底基板上的正投影为第二正投影，所述复位信号线在所述衬底基板上的正投影为第三正投影，
所述第一正投影的中心距离所述第二正投影的中轴线的距离大于所述第一正投影的中心距离所述第三正投影的中轴线的距离。
3.根据权利要求1所述的显示基板，其中，在每行像素电路中，每四个相邻的像素电路对应设置一个所述隔垫物。
4.根据权利要求1-3任一所述的显示基板，其中，
位于奇数行的多个隔垫物与位于偶数行的多个隔垫物错位1/2节距。
5.根据权利要求4所述的显示基板，其中，所述多个开口包括用于蓝色子像素的第一开口、用于红色子像素的第二开口和用于绿色子像素的第三开口，并且所述第一开口、所述第二开口和所述第三开口的开口大小依次减小。
6.根据权利要求5所述的显示基板，其中，以一个蓝色子像素、一个红色子像素和两个绿色子像素为一个重复单元，所述显示基板包括排布为多行多列的多个重复单元；每个所述重复单元对应设置一个所述隔垫物；
在每个重复单元中，所述两个绿色子像素的第三开口沿行方向排列，所述蓝色子像素的第一开口和所述红色子像素的第三开口沿列方向排列，所述隔垫物被所述两个绿色子像素的第三开口、所述蓝色子像素的第一开口和所述红色子像素的第三开口围绕。
7.根据权利要求6所述的显示基板，其中，每个重复单元中两个绿色子像素的所述第三开口的中心的连线穿过所述隔垫物，且所述连线平行于所述隔垫物的长度方向。
8.根据权利要求7所述的显示基板，其中，所述隔垫物的长度方向为所述显示基板的水平显示方向。
9.根据权利要求6所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影与所述红色子像素的像素电路所在的区域在所述衬底基板上的正投影重叠。
10.根据权利要求1-3任一所述的显示基板，其中，所述至少一个隔垫物的高度为0.8μm-1.5μm。
11.根据权利要求1-3任一所述的显示基板，其中，所述至少一个隔垫物在所述衬底基板上的正投影形状为矩形。
12.根据权利要求11所述的显示基板，其中，所述矩形的长为20μm-30μm，所述矩形的宽为10μm-16μm。
13.根据权利要求1-3任一所述的显示基板，其中，所述至少一个隔垫物的材料为聚酰亚胺。
14.一种显示基板，包括：
衬底基板，
像素电路结构，设置在所述衬底基板上，包括相互平行设置的第一信号线和第二信号线，
像素界定层，设置在所述像素电路结构的远离所述衬底基板的一侧，包括多个开口，以及
至少一个隔垫物，设置在所述像素界定层的远离所述衬底基板的一侧；
其中，所述至少一个隔垫物设置在所述衬底基板上的第一正投影位于所述第一信号线在所述衬底基板上的第二正投影和所述第二信号线在所述衬底基板上的第三正投影之间；
所述第一信号线为发光控制信号线，所述第二信号线为复位信号线；
所述至少一个隔垫物包括排布为多行多列的多个隔垫物；
所述像素电路结构包括排列为多行多列的多个像素电路，每行像素电路共用一条发光控制信号线和一条复位信号线，
其中，一行像素电路的发光控制信号线在所述衬底基板上的正投影和下一行像素电路的复位信号线在所述衬底基板上的正投影之间包括一行隔垫物在所述衬底基板的正投影。
15.根据权利要求14所述的显示基板，其中，所述像素电路结构还包括电源线，所述电源线包括交替连接的多个第一部分和多个第二部分；
所述多个第一部分彼此平行且延伸方向与所述第一信号线和所述第二信号线的延伸方向相同，所述第二部分的延伸方向与所述第一部分的延伸方向均相交；
所述第一部分在所述衬底基板上的正投影与所述第一正投影部分重叠，所述第二部分在所述衬底基板上的正投影与所述第一正投影部分重叠。
16.根据权利要求15所述的显示基板，其中，所述像素电路结构还包括数据线，所述数据线的延伸方向与所述第一信号线和所述第二信号线的延伸方向垂直，
所述数据线在所述衬底基板上的正投影与所述第一正投影不重叠。
17.一种显示基板，包括：
衬底基板，
像素界定层，设置在所述衬底基板上，包括多个开口，以及
至少一个隔垫物，设置在所述像素界定层的远离所述衬底基板的一侧；
其中，所述多个开口包括开口大小依次减小的第一开口、第二开口和第三开口，在第一方向上，所述至少一个隔垫物的两侧分别为所述第一开口和所述第二开口，在与所述第一方向垂直的第二方向上，所述至少一个隔垫物的两侧均为所述第三开口；
所述至少一个隔垫物包括排布为多行多列的多个隔垫物；
所述显示基板还包括像素电路结构，所述像素电路结构设置在所述衬底基板与所述像素界定层之间，所述像素电路结构包括排列为多行多列的多个像素电路，每行像素电路共用一条发光控制信号线和一条复位信号线，
其中，一行像素电路的发光控制信号线在所述衬底基板上的正投影和下一行像素电路的复位信号线在所述衬底基板上的正投影之间包括一行隔垫物在所述衬底基板的正投影。
18.根据权利要求17所述的显示基板，其中，所述第一开口内包括蓝色发光层，所述第二开口内包括红色发光层，所述第三开口内包括绿色发光层。
19.根据权利要求17所述的显示基板，其中，所述第一开口的形状为第一正方形，所述第二开口的形状为第二正方形，所述第一正方形的边长大于所述第二正方形的边长，
所述第三开口的形状为长方形，所述长方形的长边与相邻的所述第一开口的第一正方形的边长平行，所述长方形的短边与相邻的所述第二开口的第二正方形的边长平行。
20.一种显示装置，包括权利要求1-19任一所述的显示基板。
21.一种显示基板的制备方法，包括：
提供衬底基板，
在所述衬底基板上形成像素界定层，所述像素界定层包括多个开口，以及
在所述像素界定层的远离所述衬底基板的一侧形成至少一个隔垫物；
其中，所述至少一个隔垫物的与所述像素界定层接触的底部的任意一点距离多个所述开口的上表面的侧壁的距离大于或等于5μm；
所述至少一个隔垫物包括排布为多行多列的多个隔垫物；
所述制备方法还包括：
形成像素电路结构，其中，所述像素电路结构形成在所述衬底基板与所述像素界定层之间，所述像素电路结构包括排列为多行多列的多个像素电路，每行像素电路共用一条发光控制信号线和一条复位信号线，
其中，一行像素电路的发光控制信号线在所述衬底基板上的正投影和下一行像素电路的复位信号线在所述衬底基板上的正投影之间包括一行隔垫物在所述衬底基板的正投影。
22.根据权利要求21所述的显示基板的制备方法，其中，在所述像素界定层的远离所述衬底基板的一侧形成至少一个隔垫物包括：
定位所述至少一个隔垫物的形成位置，使得形成的所述至少一个隔垫物的与像素界定层接触的底部的任意一点距离多个所述开口的上表面的侧壁的距离大于或等于5μm。
23.根据权利要求22所述的显示基板的制备方法，其中，
定位所述至少一个隔垫物的形成位置包括：
定位所述发光控制信号线和所述复位信号线的位置，
以所述发光控制信号线和所述复位信号线的位置为基准定位所述至少一个隔垫物的形成位置，使得形成的所述至少一个隔垫物设置在所述衬底基板上的第一正投影位于所述发光控制信号线在所述衬底基板上的第二正投影和所述复位信号线在所述衬底基板上的第三正投影之间。
24.根据权利要求21-23任一所述的显示基板的制备方法，其中，所述至少一个隔垫物的材料为聚酰亚胺，形成所述至少一个隔垫物包括：
在所述像素界定层的远离所述衬底基板的一侧形成聚酰亚胺材料层，
通过掩模板对所述聚酰亚胺材料层进行曝光和显影，以形成所述至少一个隔垫物。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/122156 WO2021102988A1 (zh) | 2019-11-29 | 2019-11-29 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113196494A CN113196494A (zh) | 2021-07-30 |
| CN113196494B true CN113196494B (zh) | 2024-04-02 |
Family
ID=76129073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980002732.5A Active CN113196494B (zh) | 2019-11-29 | 2019-11-29 | 显示基板及其制备方法、显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11974473B2 (zh) |
| EP (1) | EP4068378A4 (zh) |
| CN (1) | CN113196494B (zh) |
| WO (1) | WO2021102988A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022016685A1 (zh) * | 2020-07-24 | 2022-01-27 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及其驱动方法、显示面板 |
| CN115835701B (zh) * | 2022-04-29 | 2023-10-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN117356188A (zh) * | 2022-04-29 | 2024-01-05 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN117501832A (zh) * | 2022-05-31 | 2024-02-02 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124263A (zh) * | 2013-04-26 | 2014-10-29 | 三星显示有限公司 | 有机发光二极管显示器 |
| CN104282717A (zh) * | 2013-07-05 | 2015-01-14 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN108563353A (zh) * | 2017-12-25 | 2018-09-21 | 友达光电股份有限公司 | 触控显示装置 |
| CN108598136A (zh) * | 2018-06-21 | 2018-09-28 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738034B2 (en) | 2000-06-27 | 2004-05-18 | Hitachi, Ltd. | Picture image display device and method of driving the same |
| KR102096051B1 (ko) | 2013-03-27 | 2020-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| US9614021B2 (en) * | 2013-07-24 | 2017-04-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and manufacturing method thereof |
| KR102211966B1 (ko) | 2013-10-14 | 2021-02-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR102151639B1 (ko) * | 2013-10-16 | 2020-09-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102118920B1 (ko) * | 2014-01-28 | 2020-06-05 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
| US9507222B2 (en) * | 2014-03-14 | 2016-11-29 | Innolux Corporation | Display device |
| CN105720071A (zh) | 2014-12-02 | 2016-06-29 | 上海和辉光电有限公司 | 有机发光二极管显示装置 |
| KR102239843B1 (ko) | 2014-12-29 | 2021-04-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102525051B1 (ko) * | 2015-01-30 | 2023-04-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102409500B1 (ko) | 2015-02-02 | 2022-06-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102381288B1 (ko) | 2015-03-04 | 2022-03-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102426715B1 (ko) | 2015-07-23 | 2022-08-01 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR102500271B1 (ko) | 2015-08-19 | 2023-02-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102447435B1 (ko) | 2016-03-11 | 2022-09-23 | 삼성전자주식회사 | Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들 |
| KR20180030363A (ko) | 2016-09-13 | 2018-03-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN106298865B (zh) | 2016-11-16 | 2019-10-18 | 京东方科技集团股份有限公司 | 像素排列结构、有机电致发光器件、显示装置、掩模板 |
| KR102384774B1 (ko) | 2017-03-27 | 2022-04-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN106910765B (zh) * | 2017-05-04 | 2020-02-18 | 京东方科技集团股份有限公司 | 一种电致发光显示面板、其制作方法及显示装置 |
| KR102386906B1 (ko) | 2017-05-11 | 2022-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102391918B1 (ko) | 2017-05-23 | 2022-04-29 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
| KR102352312B1 (ko) | 2017-09-29 | 2022-01-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102532307B1 (ko) | 2017-11-02 | 2023-05-15 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102595916B1 (ko) | 2018-03-09 | 2023-10-31 | 삼성디스플레이 주식회사 | 표시장치 |
| CN208335702U (zh) | 2018-05-14 | 2019-01-04 | 北京京东方技术开发有限公司 | 显示面板及显示装置 |
| KR102571354B1 (ko) | 2018-05-16 | 2023-08-28 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| KR102541255B1 (ko) | 2018-07-31 | 2023-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109148522B (zh) | 2018-08-10 | 2020-09-01 | 上海天马微电子有限公司 | 有机发光显示面板、显示面板的制作方法及显示装置 |
| KR102516058B1 (ko) | 2018-08-17 | 2023-03-31 | 삼성디스플레이 주식회사 | 표시 패널 |
| CN109119028B (zh) | 2018-09-07 | 2020-04-28 | 武汉华星光电半导体显示技术有限公司 | Amoled显示面板及相应的显示装置 |
| CN109378329A (zh) * | 2018-09-28 | 2019-02-22 | 昆山国显光电有限公司 | 有机发光显示装置及其制备方法、制备支撑柱的掩膜板 |
| US11335237B2 (en) | 2018-09-28 | 2022-05-17 | Sharp Kabushiki Kaisha | Display device |
| KR102588594B1 (ko) * | 2018-10-16 | 2023-10-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN109360851B (zh) | 2018-11-30 | 2021-03-26 | 武汉天马微电子有限公司 | 一种显示面板和一种显示装置 |
| TWI742339B (zh) | 2019-01-28 | 2021-10-11 | 友達光電股份有限公司 | 顯示面板 |
| CN109962096B (zh) | 2019-04-15 | 2021-02-23 | 京东方科技集团股份有限公司 | 显示背板及其制作方法、显示装置 |
| CN110071158B (zh) * | 2019-04-29 | 2021-08-31 | 上海天马有机发光显示技术有限公司 | 一种掩膜版和有机发光显示面板 |
| CN110265458B (zh) | 2019-06-27 | 2021-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| KR20210028319A (ko) * | 2019-09-03 | 2021-03-12 | 삼성디스플레이 주식회사 | 표시장치 |
| CN115206235A (zh) | 2019-11-29 | 2022-10-18 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
-
2019
- 2019-11-29 US US16/977,866 patent/US11974473B2/en active Active
- 2019-11-29 EP EP19945468.7A patent/EP4068378A4/en active Pending
- 2019-11-29 CN CN201980002732.5A patent/CN113196494B/zh active Active
- 2019-11-29 WO PCT/CN2019/122156 patent/WO2021102988A1/zh unknown
-
2024
- 2024-02-29 US US18/591,771 patent/US20240206267A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124263A (zh) * | 2013-04-26 | 2014-10-29 | 三星显示有限公司 | 有机发光二极管显示器 |
| CN104282717A (zh) * | 2013-07-05 | 2015-01-14 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN108563353A (zh) * | 2017-12-25 | 2018-09-21 | 友达光电股份有限公司 | 触控显示装置 |
| CN108598136A (zh) * | 2018-06-21 | 2018-09-28 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4068378A1 (en) | 2022-10-05 |
| US20240206267A1 (en) | 2024-06-20 |
| EP4068378A4 (en) | 2023-04-12 |
| CN113196494A (zh) | 2021-07-30 |
| WO2021102988A1 (zh) | 2021-06-03 |
| US20220399423A1 (en) | 2022-12-15 |
| US11974473B2 (en) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US10084030B2 (en) | Backplane substrate and organic light emitting diode display using the same | |
| CN113196494B (zh) | 显示基板及其制备方法、显示装置 | |
| CN113196495B (zh) | 显示基板及显示装置 | |
| CN113196374B (zh) | 显示基板及显示装置 | |
| CN114679914B (zh) | 显示基板及其制作方法、显示装置 | |
| US20220102460A1 (en) | Display Substrate and Manufacturing Method Therefor, and Display Device | |
| US20240212599A1 (en) | Display panel and display apparatus | |
| WO2023184163A1 (zh) | 显示基板及显示装置 | |
| WO2023000215A1 (zh) | 显示基板及显示装置 | |
| US20240188357A1 (en) | Display substrate and display device | |
| US20240172480A1 (en) | Display Substrate, Manufacturing Method Thereof, and Display Apparatus | |
| CN116134507A (zh) | 显示面板和显示装置 | |
| CN115769375A (zh) | 显示基板和显示装置 | |
| CN116918490A (zh) | 显示基板和显示装置 | |
| CN115226412A (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |