CN117501832A - 显示基板以及显示装置 - Google Patents
显示基板以及显示装置 Download PDFInfo
- Publication number
- CN117501832A CN117501832A CN202280001603.6A CN202280001603A CN117501832A CN 117501832 A CN117501832 A CN 117501832A CN 202280001603 A CN202280001603 A CN 202280001603A CN 117501832 A CN117501832 A CN 117501832A
- Authority
- CN
- China
- Prior art keywords
- sub
- substrate
- pixel
- light
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 271
- 125000006850 spacer group Chemical group 0.000 claims abstract description 83
- 238000002834 transmittance Methods 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims description 28
- 238000005538 encapsulation Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract description 12
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 282
- 239000004793 Polystyrene Substances 0.000 description 36
- 239000010409 thin film Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 238000001612 separation test Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示基板以及显示装置，该显示基板具有多个子像素，且包括衬底基板(110)、像素驱动电路层(120)、像素界定层(PDL)和隔垫物层(140)，像素驱动电路层(120)设置在衬底基板(110)上，像素界定层(PDL)设置在像素驱动电路层(120)的远离衬底基板(110)的一侧，包括多个子像素开口(130)，其中，多个子像素中的每个包括设置在像素驱动电路层(120)中的像素驱动电路以及至少部分设置在子像素开口(130)中的发光器件(EM)，隔垫物层(140)设置在像素界定层(PDL)的远离衬底基板(110)的一侧，包括多个隔垫物(PS)，其中，多个隔垫物(PS)的透光率小于5％。该显示基板基本不会产生色分离等不良现象，具有更好的显示效果。
Description
本公开的实施例涉及一种显示基板以及显示装置。
OLED(Organic Light Emitting Diode，有机发光二极管)显示装置具有自发光、对比度高、清晰度高、视角宽、功耗低、响应速度快、以及制造成本低等一系列优势，已经成为新一代显示装置的重点发展方向之一，因此受到越来越多的关注。在OLED显示装置中，各个结构的设置方式以及各个结构之间的位置关系是影响显示装置的显示效果的重要因素。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板具有多个子像素，且包括衬底基板、像素驱动电路层、像素界定层以及隔垫物层。像素驱动电路层设置在所述衬底基板上，像素界定层设置在所述像素驱动电路层的远离所述衬底基板的一侧，包括多个子像素开口，其中，所述多个子像素中的每个包括设置在所述像素驱动电路层中的像素驱动电路以及至少部分设置在所述子像素开口中的发光器件，隔垫物层设置在所述像素界定层的远离所述衬底基板的一侧，包括多个隔垫物，其中，所述多个隔垫物的透光率小于5％。
例如，本公开至少一实施例提供的显示基板中，所述像素界定层在除所述多个子像素开口以外的部分的透光率小于5％。
例如，本公开至少一实施例提供的显示基板中，所述隔垫物层与所述像素界定层的材料相同。
例如，本公开至少一实施例提供的显示基板中，所述多个隔垫物与所述多个子像素开口的最小距离为L，且1微米＜L＜8微米。
例如，本公开至少一实施例提供的显示基板中，所述多个隔垫物中至少部分隔垫物的平面形状为矩形。
例如，本公开至少一实施例提供的显示基板中，所述矩形的长和宽的尺 寸范围为13微米-19微米，在垂直于所述衬底基板的方向上，所述多个隔垫物的高度为0.5微米-2.0微米。
例如，本公开至少一实施例提供的显示基板中，所述像素驱动电路层多个像素驱动电路以及为所述多个像素驱动电路提供扫描信号的多条扫描信号线以及为所述多个像素驱动电路提供复位控制信号的多条复位控制信号线，在平行于所述衬底基板的方向上，所述多个隔垫物中的至少部分分别位于一条复位控制信号线以及与所述一条复位控制信号线最近的一条扫描信号线之间。
例如，本公开至少一实施例提供的显示基板中，所述像素驱动电路层多个像素驱动电路以及为所述多个像素驱动电路提供扫描信号的多条扫描信号线以及为所述多个像素驱动电路提供复位控制信号的多条复位控制信号线，在垂直于所述衬底基板的方向上，所述多个隔垫物中的至少部分分别与一条复位控制信号线以及与所述一条复位控制信号线最近的一条扫描信号线中的至少一个交叠。
例如，本公开至少一实施例提供的显示基板还包括设置在所述发光器件的远离所述衬底基板一侧的黑矩阵层，其中，所述黑矩阵层包括多个第一透光开口，所述多个子像素开口在所述衬底基板上的正投影分别位于所述多个第一透光开口在所述衬底基板上的正投影内部，且所述多个子像素开口在所述衬底基板上的正投影的边界分别与所述多个第一透光开口在所述衬底基板上的正投影的边界的距离为1.0微米-6.5微米。
例如，本公开至少一实施例提供的显示基板还包括多个彩色滤光片，其中，所述多个彩色滤光片分别至少部分设置在所述多个第一透光开口中；对于一个第一透光开口以及至少部分设置在所述一个第一透光开口中的一个彩色滤光片，所述一个第一透光开口在所述衬底基板上的正投影位于所述一个彩色滤光片在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，所述黑矩阵层还包括多个第二透光开口，所述多个第二透光开口分别设置在所述多个第一透光开口中相邻的两个第一透光开口之间。
例如，本公开至少一实施例提供的显示基板还包括设置在所述衬底基板上的遮光层，其中，所述像素驱动电路层设置在所述遮光层的远离所述衬底基板的一侧，所述遮光层包括多个第三透光开口，所述多个第三透光开口中 的至少部分在所述衬底基板上的正投影分别与所述多个第二透光开口在所述衬底基板上的正投影至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述多个第三透光开口在所述衬底基板上的正投影分别位于所述多个第二透光开口在所述衬底基板上的正投影内。
例如，本公开至少一实施例提供的显示基板中，所述多个第三透光开口中的至少部分在所述衬底基板上的正投影的边界分别与所述多个第二透光开口在所述衬底基板上的正投影的边界的距离为0.5微米-1.5微米。
例如，本公开至少一实施例提供的显示基板中，所述多个子像素包括第一子像素、第二子像素和第三子像素，所述多个第二透光开口中的至少部分位于相邻的第一子像素和第三子像素对应的第一透光开口之间，且与第一子像素对应的第一透光开口的距离不同于与第三子像素对应的第一透光开口的距离。
例如，本公开至少一实施例提供的显示基板中，所述第一子像素和所述第三子像素排列为多行多列，位于同一列的多个第一子像素和多个第三子像素交替排列，且位于同一列的相邻的第一子像素和第三子像素对应的第一透光开口之间设置一个第二透光开口。
例如，本公开至少一实施例提供的显示基板中，一个第一子像素、两个第二子像素和一个第三子像素组成一个重复单元，多个重复单元阵列排布，多个重复单元中的多个第二子像素排列为多行多列，所述一个第二透光开口还设置在行方向上相邻的第二子像素对应的第一透光开口之间。
例如，本公开至少一实施例提供的显示基板中，所述多个隔垫物的每个在所述衬底基板上的正投影分别位于在列方向上相邻的第二子像素的子像素开口在所述衬底基板上的正投影之间，且分别位于在行方向上相邻的第一子像素和第三子像素的子像素开口在衬底基板上的正投影之间。
例如，本公开至少一实施例提供的显示基板中，所述多个隔垫物的每个在所述衬底基板上的正投影与所述相邻的第一子像素和第三子像素中的第一子像素的子像素开口在衬底基板上的正投影的最短距离大于与所述相邻的第一子像素和第三子像素中的第三子像素的子像素开口在衬底基板上的正投影的最短距离。
例如，本公开至少一实施例提供的显示基板中，所述多个隔垫物的每个 在所述衬底基板上的正投影与所述相邻的第二子像素的子像素开口在衬底基板上的正投影的最短距离基本相同。
例如，本公开至少一实施例提供的显示基板中，所述第一子像素为红色子像素，所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
例如，本公开至少一实施例提供的显示基板还包括设置在所述发光器件的远离所述衬底基板一侧的封装层以及设置在所述封装层的远离所述衬底基板的一侧的触控层，其中，所述黑矩阵层设置在所述封装层的远离所述衬底基板的一侧，所述黑矩阵层设置在所述触控层的远离所述衬底基板的一侧，所述触控层包括多条触控走线，所述多条触控走线在所述衬底基板上的正投影与所述多个第二透光开口在所述衬底基板上的正投影不交叠。
例如，本公开至少一实施例提供的显示基板中，所述第一子像素和所述第三子像素排列为多行多列，位于同一列的多个第一子像素和多个第三子像素交替排列，其中，所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素之间具有缺口。
例如，本公开至少一实施例提供的显示基板中，所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素中靠近所述第三子像素的一侧或者靠近所述第一子像素的一侧具有缺口；或者所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素中靠近所述第三子像素的一侧以及靠近所述第一子像素的一侧均具有缺口。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的显示基板。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种显示基板的部分截面示意图；
图1B为图1A中的显示基板的色分离测试结果图；
图2为本公开至少一实施例提供的显示基板的部分截面示意图；
图3为本公开至少一实施例提供的显示基板中黑矩阵层与隔垫物层叠层的部分平面示意图；
图4为本公开至少一实施例提供的显示基板的色分离测试结果图；
图5为本公开至少一实施例提供的显示基板中黑矩阵层与隔垫物层、第一颜色滤光片叠层的部分平面示意图；
图6为本公开至少一实施例提供的显示基板中黑矩阵层与隔垫物层、彩色滤光片叠层的部分截面示意图；
图7为本公开至少一实施例提供的显示基板中黑矩阵层与隔垫物层、第一颜色滤光片和第二颜色滤光片叠层的部分平面示意图；
图8为本公开至少一实施例提供的显示基板中黑矩阵层与隔垫物层、第一颜色滤光片、第二颜色滤光片和第三颜色滤光片叠层的部分平面示意图；
图9为本公开至少一实施例提供的显示基板的另一部分截面示意图；
图10为本公开至少一实施例提供的显示基板中第二透光开口与第三透光开口叠层的平面示意图；
图11为本公开至少一实施例提供的显示基板中黑矩阵层与触控层、第一颜色滤光片、第二颜色滤光片和第三颜色滤光片叠层的部分平面示意图；
图12为本公开至少一实施例提供的一种8T1C像素驱动电路的等效电路示意图；
图13为本公开至少一实施例提供的为一种像素驱动电路的工作时序图；以及
图14-图25为本公开至少一实施例提供的显示基板中各个层的平面示意图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件 或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1A示出了一种显示面板的截面示意图，如图1A所示，显示面板包括发光器件EM以及驱动发光器件的像素驱动电路等结构，像素驱动电路包括薄膜晶体管TFT和存储电容等结构，像素驱动电路上方设置有像素界定层PDL，用于界定发光器件EM的发光区域，像素界定层PDL上方设置有隔垫物PS，例如用于在显示面板的制备过程中支撑掩模版等结构。像素界定层PDL和隔垫物PS通常采用聚酰亚胺等有机绝缘材料制作。
在一些实施例中，显示面板还包括彩色滤光片CF，发光器件EM发出的光通过彩色滤光片出射，以形成更纯的单色光。在一些情况下，例如强光下，外界环境光还可能通过彩色滤光片CF射入到显示面板中，并被显示面板中的一些结构反射，例如在像素界定层PDL和隔垫物PS的倒角部分(图中圆形虚线框的部分)反射，反射光会继续从彩色滤光片CF出射，影响显示面板的正常显示，且使显示面板的暗态效果不佳，视觉表现为反射色分离现象。
例如，图1B示出了图1A中显示面板的色分离实测结果图，在测试过程中，采用色分离测试设备，测试72个方向(每5°一个台阶)的6个点位，总共432个点位的拟合的色分离情况，制作出如图1B所示的云图，在显示面板处于暗态情况下，当有光源照射到屏幕上的时候，如图1B所示，从深色到浅色说明，颜色分离越严重，该色分离现象会严重影响显示面板的显示效果。
本公开至少一实施例提供一种显示基板以及显示装置，该显示基板具有多个子像素，且包括衬底基板、像素驱动电路层、像素界定层和隔垫物层，像素驱动电路层设置在衬底基板上，像素界定层设置在像素驱动电路层的远离衬底基板的一侧，包括多个子像素开口，其中，多个子像素中的每个包括设置在像素驱动电路层中的像素驱动电路以及至少部分设置在子像素开口中的发光器件，隔垫物层设置在像素界定层的远离衬底基板的一侧，包括多个隔垫物，其中，多个隔垫物的透光率小于5％。
本公开实施例提供的上述显示基板中，隔垫物基本不透光，且会吸收光，因此外界环境光不会在显示面板内被反射并出射，因此，该显示面板基本不会产生色分离等不良现象，具有更好的显示效果。
下面通过几个具体的实施例对本公开实施例提供的显示基板以及显示装置进行说明。
本公开至少一实施例提供一种显示基板，图2示出了该显示面板的部分截面示意图，图3示出了显示面板的部分结构的平面示意图。如图2和图3所示，该显示基板具有多个子像素，且包括衬底基板110、像素驱动电路层120、像素界定层PDL以及隔垫物层140。
像素驱动电路层120设置在衬底基板110上，包括多个像素驱动电路，每个像素驱动电路包括薄膜晶体管TFT和存储电容(未示出)等结构，例如可以形成为3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或者8T1C等结构，稍后详述。例如，如图2所示，薄膜晶体管TFT包括有源层121、栅极122、第一极123和第二极124等结构。
像素界定层PDL设置在像素驱动电路层120的远离衬底基板110的一侧，包括多个子像素开口130。多个子像素中的每个包括设置在像素驱动电路层120中的像素驱动电路以及至少部分设置在子像素开口130中的发光器件EM。
例如，如图2所示，发光器件EM包括第一电极141、发光材料层142以及第二电极143。例如，第一电极141作为阳极，与薄膜晶体管TFT的源漏电极123电连接。发光材料层142包括有机发光材料，配置为发出单色光或者白光。第二电极143作为阴极，例如形成为面电极，也即，多个子像素的第二电极143连续设置为面状，以整体覆盖衬底基板110；或者，在一些实施例中，在显示基板需要提高透光率的位置，第二电极143可以具有与第一电极141正对的图案，也即第二电极143图案化，以提高显示基板在该位置的透光率。
隔垫物层140设置在像素界定层PDL的远离衬底基板110的一侧，包括多个隔垫物PS，多个隔垫物PS的透光率小于5％，例如小于2％。多个隔垫物PS可以在显示基板的制备过程中支撑例如掩模板等装置。
例如，在一些实施例中，多个隔垫物PS可以采用黑色不透光材料形成，例如在树脂材料中掺杂黑色染料形成的黑色不透光材料，该材料对光有很好 的吸收效果，因此在外界环境光照射在隔垫物PS上，外界环境光不会被反射而是被吸收，因此可以减弱色分离现象甚至消除色分离现象。
例如，在一些实施例中，像素界定层PDL在除多个子像素开口130以外的部分的透光率小于5％，例如小于2％。例如，像素界定层PDL的材料可以与多个隔垫物PS的材料相同，由此在制备工艺中可以采用半色调掩模板在相同的构图工艺中形成，或者，二者也可以采用相同或者不同的材料分别形成。
由此，当有外界环境光照射在像素界定层PDL上，外界环境光也不会被像素界定层PDL反射，因此可以进一步减弱色分离现象甚至消除色分离现象。
例如，图4示出了本公开实施例提供的显示面板的色分离实测结果图，如图4所示，从深色到浅色所展现的颜色分离现象相比于图1B有很大程度的减弱，甚至不容易被肉眼发现，由此可以极大的提高显示面板的显示效果。例如，相对于CIE1976Lab坐标系，色分离效果可实现lab＜4的效果(
a轴代表红绿相对色，+a代表红色，-a代表绿色，b轴代表黄蓝相对色，+b代表黄色，-b代表蓝色)，从而可以较大改善户外阳光下显示基板的使用效果。
例如，在一些实施例中，多个隔垫物PS与多个子像素开口130的最小距离为L，且1微米＜L＜8微米，例如，L为2微米、4微米、6微米或者8微米等。由此，多个隔垫物PS与多个子像素开口130相隔一定的距离，由于子像素开口130的侧壁通常具有一定的倾斜角度，若多个隔垫物PS与多个子像素开口130的距离过近，隔垫物PS可能形成在子像素开口130的侧壁上，从而降低了隔垫物PS相对于衬底基板110的高度，难以实现充分的隔垫作用。
例如，在一些实施例中，如图3所示，多个隔垫物PS中至少部分隔垫物PS的平面形状为矩形。例如，矩形的长L1和宽W1的尺寸范围为13微米-19微米，例如，长L1可以为15微米、17微米或者19微米等，宽W1可以为13微米、15微米或者17微米等，在一些实施例中，至少部分隔垫物PS的平面形状也可以为正方形，此时，正方形的边长可以为12微米、15微米、17微米或者19微米等。
例如，在另一些实施例中，多个隔垫物PS中至少部分隔垫物PS的平面 形状也可以为圆形，此时，圆形的直径可以为13微米-19微米，例如15微米或者17微米等；或者，在再一些实施例中，多个隔垫物PS可以包括主隔垫物和副隔垫物，主隔垫物和副隔垫物的平面形状均可以为圆形，此时，主隔垫物和副隔垫物的圆形的直径之和可以为13微米-19微米，例如15微米或者17微米等。
例如，如图1所示，在垂直于衬底基板110的方向上，也即图中的竖直方向上，多个隔垫物PS的高度H为0.5微米-2.0微米，例如1.0微米或者1.5微米等，以充分实现隔垫作用。
例如，如图2所示，显示基板还包括设置在发光器件EM的远离衬底基板110一侧的黑矩阵层BM，黑矩阵层BM包括多个第一透光开口BM1，图5示出了第一透光开口BM1的平面排布示意图，如图5所示，多个子像素开口130在衬底基板110上的正投影分别位于多个第一透光开口BM1在衬底基板110上的正投影内部。例如，多个子像素开口130在衬底基板110上的正投影的边界分别与多个第一透光开口BM1在衬底基板110上的正投影的边界的距离L2为1.0微米-6.5微米，例如3微米-6微米，例如3.5微米、4微米、4.5微米、5微米或者5.5微米等。也即，第一透光开口BM1相对于对应的子像素开口130外扩1.0微米-6.5微米，以使发光器件EM发出的光可以充分通过第一透光开口BM1出射。
例如，在一些实施例中，如图2所示，显示基板还包括多个彩色滤光片CF，多个彩色滤光片CF分别至少部分设置在多个第一透光开口BM1中；对于一个第一透光开口BM1以及至少部分设置在该一个第一透光开口BM1中的一个彩色滤光片CF，该一个第一透光开口BM1在衬底基板110上的正投影位于该一个彩色滤光片CF在衬底基板110上的正投影内部，也即，彩色滤光片CF的设置范围大于第一透光开口BM1的设置范围。
例如，在一些实施例中，多个子像素包括第一子像素R、第二子像素G和第三子像素B，多个彩色滤光片CF包括用于第一子像素R的第一颜色滤光片RCF、用于第二子像素G的第二颜色滤光片GCF和用于第三子像素B第三颜色滤光片BCF。
例如，在一些实施例中，第一子像素为红色子像素，第二子像素为绿色子像素，第三子像素为蓝色子像素；相应地，第一颜色滤光片RCF为红色滤光片，第二颜色滤光片GCF为绿色滤光片，第三颜色滤光片BCF为蓝色 滤光片。
或者，在另一些实施例中，第一子像素R也可以为绿色子像素或者蓝色子像素，第二子像素G也可以为红色子像素或者蓝色子像素，第三子像素B也可以为红色子像素或者绿色子像素。此时，各个子像素上设置相应颜色的彩色滤光片。
例如，在另一些实施例中，显示基板还可以包括设置在黑矩阵层BM的远离衬底基板一侧的彩色滤光层，彩色滤光层具有网格状结构。例如，彩色滤光层包括第一颜色滤光层(例如红色滤光层)、第二颜色滤光层(例如绿色滤光层)以及第三颜色滤光层(例如蓝色滤光层)中至少之一。此时，第一颜色滤光层在第二子像素G以及第三子像素B对应的第二透光开口BM2处镂空，例如在镂空处填充第一颜色滤光片RCF；第二颜色滤光层在第一子像素R以及第三子像素B对应的第二透光开口BM2处镂空，例如在镂空处填充第二颜色滤光片GCF；第三颜色滤光层在第一子像素R以及第二子像素G对应的第二透光开口BM2处镂空，例如在镂空处填充第三颜色滤光片BCF。由此可以进一步降低光在显示基板中的反射率。
例如，图5示出了多个第一颜色滤光片RCF的平面排布示意图。如图15所示，第一颜色滤光片RCF的设置范围大于第一子像素R对应的第一透光开口BM1的设置范围。例如，图6示出了第一透光开口BM1、第一颜色滤光片RCF以及子像素开口130的部分截面示意图，如图5和图6所示，第一透光开口BM1的设置范围大于子像素开口130的设置范围，第一颜色滤光片RCF的设置范围大于第一透光开口BM1的设置范围，且子像素开口130在衬底基板110上的正投影的边界与第一透光开口BM1在衬底基板110上的正投影的边界的距离L2为1.0微米-6.5微米，例如3微米-6微米。
例如，如图6所示，隔垫物PS的设置宽度可以小于黑矩阵层BM的非透光区域的设置宽度，在其他实施例中，隔垫物PS的设置宽度也可以大于黑矩阵层BM的非透光区域的设置宽度，此时，即使有光照射到隔垫物PS，隔垫物PS也不会反射光而造成色分离现象，由此可以提高黑矩阵层BM的设计自由度。
例如，图7示出了在图5的基础上设置了第二颜色滤光片GCF的情形，图8示出了在图7的基础上设置了第三颜色滤光片BCF的情形。如图7和图8所示，在第二子像素和第三子像素中，也均是第一透光开口BM1的设 置范围大于子像素开口130的设置范围，第二颜色滤光片GCF/第三颜色滤光片BCF的设置范围大于第一透光开口BM1的设置范围，且子像素开口130在衬底基板110上的正投影的边界与第一透光开口BM1在衬底基板110上的正投影的边界的距离L2为1.0微米-6.5微米，例如3微米-6微米。
例如，在一些实施例中，如图5、图7和图8所示，黑矩阵层BM还包括多个第二透光开口BM2，多个第二透光开口BM2分别设置在多个第一透光开口BM1中相邻的两个第一透光开口BM1之间。多个第二透光开口BM2可以透过例如用于指纹识别的信号光或者摄像头、距离传感器、红外传感器等器件所需的信号光等。
例如，在一些实施例中，如图9所示，显示基板还包括设置在衬底基板110上的遮光层S，像素驱动电路层120设置在遮光层S的远离衬底基板110的一侧。遮光层S包括多个第三透光开口S1，多个第三透光开口S1中的至少部分在衬底基板110上的正投影分别与多个第二透光开口BM2在衬底基板110上的正投影至少部分交叠。
由此，第三透光开口S1与第二透光开口BM2形成套孔，以透过例如用于指纹识别的信号光，此时，衬底基板110的远离发光器件EM的一侧可以设置图像传感器，该图像可以接收通过第二透光开口BM2和第三透光开口S1的信号光来进行纹路采集与识别功能。
例如，在一些实施例中，遮光层110的材料可以为铜、铝等金属材料或者合金材料；或者，遮光层110也可以为采用树脂材料中掺杂黑色染料形成的黑色不透光层。
本公开的实施例中，遮光层S可以在第一透光开口S1处透过用于指纹识别的信号光，并且在其他位置遮挡显示基板的发光器件EM发出的光以及环境光等非信号光，以避免非信号光照射到设置在显示基板非显示侧的图像传感器，由此可以提升图像传感器的识别速度和准确性。
例如，在一些实施例中，像素驱动电路层包括多个金属层，例如上述栅极122、第一极123、第二极124等所在的金属层，这些金属层构成的电路图案在衬底基板110上的正投影与多个第一透光开口S1在衬底基板110上的正投影不交叠，也与第三透光开口BM2在衬底基板110上的正投影不交叠，以避免电路图案影响信号光的传输。
例如，图10示出了一个第三透光开口S1与对应的第二透光开口BM2 在衬底基板110上的正投影的示意图，如图10所示，多个第三透光开口S1在衬底基板110上的正投影分别位于多个第二透光开口BM2在衬底基板110上的正投影内。
例如，如图10所示，在一些实施例中，多个第三透光开口S1中的至少部分在衬底基板110上的正投影的边界分别与多个第二透光开口BM2在衬底基板110上的正投影的边界的距离L3为0.5微米-1.5微米，例如0.8微米、1.0微米、1.2微米或者1.5微米等，从而信号光可以充分通过第二透光开口BM2和第三透光开口S1达到图像传感器。
例如，在一些实施例中，如图7所示，多个第二透光开口BM2中的至少部分位于相邻的第一子像素R和第三子像素B对应的第一透光开口BM1之间，且与第一子像素R对应的第一透光开口BM1的距离不同于与第三子像素B对应的第一透光开口BM1的距离，例如与第三子像素B对应的第一透光开口BM1的距离更近。
例如，在一些实施例中，如图7所示，第一子像素R和第三子像素B排列为多行多列，位于同一列的多个第一子像素R和多个第三子像素B交替排列，且位于同一列的相邻的第一子像素R和第三子像素B对应的第一透光开口BM1之间设置一个第二透光开口BM2。
例如，在一些实施例中，如图7所示，一个第一子像素R、两个第二子像素G和一个第三子像素B组成一个重复单元，多个重复单元阵列排布，多个重复单元中的多个第二子像素G排列为多行多列，第二透光开口BM2还设置在行方向上相邻的第二子像素R对应的第一透光开口BM1之间。
通过上述排布，第二透光开口BM2和第三透光开口S1的设置不会影响显示基板上原有的电路设置，并且原有的电路设置也不会影响信号光依次通过第二透光开口BM2和第三透光开口S1达到图像传感器。
例如，参考图5，多个隔垫物PS的每个在衬底基板110上的正投影分别位于在列方向上相邻的第二子像素G的子像素开口130在衬底基板110上的正投影之间，且分别位于在行方向上相邻的第一子像素R和第三子像素B的子像素开口130在衬底基板110上的正投影之间。
例如，参考图3，多个隔垫物PS的每个在衬底基板110上的正投影与相邻的第一子像素R和第三子像素B中的第一子像素R的子像素开口130在衬底基板110上的正投影的最短距离L11大于与相邻的第一子像素R和第 三子像素B中的第三子像素B的子像素开口130在衬底基板110上的正投影的最短距离L12，也即相邻的第一子像素R和第三子像素B之间设置的隔垫物PS相比于第一子像素R的子像素开口130，更靠近第三子像素B的子像素开口130。
例如，在一些实施例中，参考图3，多个隔垫物PS的每个在衬底基板110上的正投影与相邻的第二子像素G的子像素开口130在衬底基板110上的正投影的最短距离L13基本相同，也即相邻的第二子像素G之间设置的隔垫物PS与该相邻的第二子像素G的子像素开口130的距离基本相同。
由此，多个隔垫物PS与第三透光开口S1在显示基板中周期排布，互不影响。
例如，在一些实施例中，如图8所示，一个第一子像素R、两个第二子像素G和一个第三子像素B组成一个重复单元，每个重复单元对应设置两个第三透光开口S1。例如，每个第三透光开口S1对应设置一个第二透光开口BM2，或者，在一些实施例中，每两个或者更多个第三透光开口S1中的一个第三透光开口S1对应设置一个第二透光开口BM2，也即每两个或者更多个第三透光开口S1中的一个第三透光开口S1对应与一个第二透光开口BM2以形成套孔，而其他第三透光开口S1被黑矩阵层BM遮挡，不用于形成套孔。
例如，在一些实施例中，如图8所示，每个重复单元对应设置一个隔垫物PS，或者，在其他实施例中，也可以两个或更多个重复单元对应设置一个隔垫物PS，本公开的实施例对此不做限定。
例如，在一些实施例中，如图2和图9所示，显示基板还包括设置在发光器件EM的远离衬底基板110一侧的封装层EN，黑矩阵层BM设置在封装层EN的远离衬底基板110的一侧。例如，封装层EN可以为复合封装层，包括依次设置在发光器件EM上的第一无机封装层、第一有机封装层和第二无机封装层(图中未示出)，以提高封装效果。
例如，在一些实施例中，用于多个子像素的彩色滤光片可以设置在复合封装层中，例如复合封装层中相邻的两个子封装层之间。例如，在一个示例中，复合封装层包括依次设置在发光器件EM上的第一无机封装层、第一有机封装层、第二无机封装层和第三无机封装层，此时，彩色滤光片可以设置在第二无机封装层和第三无机封装层之间。
例如，在一些实施例中，如图9所示，显示基板还包括设置在封装层EN的远离衬底基板110的一侧的触控层FM，黑矩阵层BM设置在触控层FM的远离衬底基板110的一侧。
例如，图11示出了触控层FM的平面示意图，如图9和图11所示，触控层FM包括多条触控走线TL，多条触控走线TL在衬底基板110上的正投影与多个第二透光开口BM2在衬底基板110上的正投影不交叠。例如，多条触控走线TL在衬底基板110上的正投影与多个第一透光开口BM1在衬底基板110上的正投影也不交叠。由此，多条触控走线TL被黑矩阵层BM遮挡，以避免光照射到触控走线TL而影响触控走线TL的信号传输性能等。
例如，在一些实施例中，如图11所示，在平行于衬底基板110的同一方向上，多条触控走线TL与第一颜色滤光片RCF、第二颜色滤光片GCF和第三颜色滤光片BCF中至少两个的距离不同。例如，在虚线框位置处，在图11中的水平方向上，触控走线TL与第三颜色滤光片BCF的距离大于与第一颜色滤光片RCF的距离。由于第三颜色滤光片BCF的形状、排布不规则，因此在该方向上将触控走线TL与第三颜色滤光片BCF的距离设置的较大，可以避免触控走线TL与第三颜色滤光片BCF在该方向上交叠，或者交叠尺寸过大。
例如，在一些实施例中，如图11所示，第一子像素R和第三子像素B排列为多行多列，位于同一列的多个第一子像素R和多个第三子像素B交替排列，例如，多条触控走线TL中的至少部分在位于同一列的相邻的第一子像素R和第三子像素B之间具有缺口NT1/NT2/NT3。
例如，如图11所示，多条触控走线TL中的至少部分在位于同一列的相邻的第一子像素R和第三子像素B中靠近第三子像素B的一侧或者靠近第一子像素R的一侧具有缺口NT1，此时，多条触控走线TL中的至少部分在位于同一列的相邻的第一子像素R和第三子像素B之间具有一个缺口；或者，多条触控走线TL中的至少部分在位于同一列的相邻的第一子像素R和第三子像素B中靠近第三子像素B的一侧以及靠近第一子像素R的一侧均具有缺口NT2/NT3，此时，多条触控走线TL中的至少部分在位于同一列的相邻的第一子像素R和第三子像素B之间具有两个缺口。
例如，在一些实施例中，如图11所示，多条触控走线TL中的至少部分在位于第N列的相邻的第一子像素R和第三子像素B中靠近第三子像素B 的一侧或者靠近第一子像素R的一侧均具有缺口NT1，并且多条触控走线TL中的至少部分在位于第N+1列的相邻的第一子像素R和第三子像素B中靠近第三子像素B的一侧以及靠近第一子像素R的一侧均具有缺口NT2/NT3。此时，每相邻的两列第一子像素R和第三子像素B中，其中的一列中相邻的第一子像素R和第三子像素B之间具有一个缺口，另一列中相邻的第一子像素R和第三子像素B之间具有两个缺口。
例如，显示基板还可以包括盖板等其他结构，具体可以参考相关技术，这里不再赘述。
例如，在本公开的各个实施例中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或者8T1C结构。例如，图12为一种8T1C像素驱动电路的等效电路示意图。如图12所示，该像素驱动电路可以包括8个晶体管(第一晶体管T1到第八晶体管T8)、1个存储电容C和多个信号线(例如数据信号线Data、第一扫描信号线Gate、第二扫描信号线GateN、复位控制信号线Reset、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD、第二电源线VSS和发光控制信号线EM等)。
例如，第一晶体管T1的栅极与复位控制信号线Reset连接，第一晶体管T1的第一极与第二初始信号线INIT2连接，第一晶体管T1的第二极与第五节点N5连接。第二晶体管T2的栅极与第一扫描信号线Gate连接，第二晶体管T2的第一极与第五节点N5连接，第二晶体管T2的第二极与第三节点N3连接。第三晶体管T3的栅极与第一节点N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的栅极与第一扫描信号线Gate连接，第四晶体管T4的第一极与数据信号线Data连接，第四晶体管T4的第二极与第二节点N2连接。第五晶体管T5的栅极与发光控制信号线EM连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第二节点N2连接。第六晶体管T6的栅极与发光控制信号线EM连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4(即发光器件的第一极)连接。第七晶体管T7的栅极与第一扫描信号线Gate或者复位控制信号线Reset连接，第七晶体管T7的第一极与第一初始信号线INIT1连接，第七晶体管T7的第二极与第四节点N4连接。第八晶体管T8的栅极与第二扫描信号线GateN连接，第八晶体管T8的第一极与第五节点N5连接，第 八晶体管T8的第二极与第一节点N1连接。存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第一节点N1连接。
在一些实施例中，第一晶体管T1到第七晶体管T7可以是N型薄膜晶体管，第八晶体管T8可以是P型薄膜晶体管；或者，第一晶体管T1到第七晶体管T7可以是P型薄膜晶体管，第八晶体管T8可以是N型薄膜晶体管。
在一些实施例中，第一晶体管T1到第七晶体管T7可以是低温多晶硅(Low Temperature Poly Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)，第八晶体管T8可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管。
在上述实施例中，铟镓锌氧化物薄膜晶体管与低温多晶硅薄膜晶体管相比，产生的漏电流更少，因此，将第八晶体管T8设置为铟镓锌氧化物薄膜晶体管，可以显著减少漏电流的产生，从而改善显示面板的低频、低亮度闪烁的问题。此外，第一晶体管T1和第二晶体管T2无需设置为铟镓锌氧化物薄膜晶体管，由于低温多晶硅薄膜晶体管的尺寸一般都要小于铟镓锌氧化物薄膜晶体管，因此，本公开实施例的像素驱动电路的占用空间会比较小，利于提高显示面板的分辨率。
本公开实施例提供的上述像素驱动电路，集合了LTPS-TFT的良好开关特性和Oxide-TFT的低漏电特性，可以实现低频驱动(1Hz～60Hz)，大幅降低显示屏功耗。
在一些实施例中，发光器件的第二电极与第二电源线VSS连接，第二电源线VSS的信号为持续提供低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线Gate的信号为本显示行像素驱动电路中的扫描信号，复位控制信号线Reset的信号为上一显示行像素驱动电路中的扫描信号，即对于第n显示行，第一扫描信号线Gate为Gate(n)，复位控制信号线Reset为Gate(n-1)，本显示行的复位控制信号线Reset的信号与上一显示行像素驱动电路中的第一扫描信号线Gate的信号可以为同一信号，以减少显示面板的信号线，实现显示面板的窄边框。
在一些实施例中，第一扫描信号线Gate、第二扫描信号线GateN、复位控制信号线Reset、发光控制信号线EM、第一初始信号线INIT1和第二初始信号线INIT2均沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线DATA均沿竖直方向延伸。
在一些实施例中，第一初始信号线INIT1，第二初始信号线INIT2，第二电源线VSS、第一电源线VDD的至少部分可以为网状结构，即同时包含水平方向延伸和竖直方向延伸的部分。
图13为一种像素驱动电路的工作时序图。下面通过图12示例的像素驱动电路的工作过程说明本公开示例性实施例，图12中的像素驱动电路包括8个晶体管(第一晶体管T1到第八晶体管T8)和1个存储电容C，本实施例以第一晶体管T1到第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管，第七晶体管T7的栅极连接第一扫描信号线Gate为例进行说明。
例如，在一些实施例中，像素驱动电路的工作过程可以如下几个阶段。
第一阶段t1，称为复位阶段，第一扫描信号线Gate、复位控制信号线Reset、第二扫描信号线GateN和发光控制信号线EM的信号均为高电平信号，复位控制信号线Reset的信号为低电平信号。发光控制信号线EM的高电平信号使得第五晶体管T5和第六晶体管T6关闭，第二扫描信号线GateN的高电平信号使得第八晶体管T8导通，复位控制信号线Reset的低电平信号使得第一晶体管T1导通，因此，第一节点N1的电压被复位为第二初始信号线INIT2提供的第二初始电压Vinit2，然后复位控制信号线Reset的电位置高，第一晶体管T1关闭。由于第五晶体管T5和第六晶体管T6关闭，此阶段发光器件EL不发光。
第二阶段t2，称为数据写入阶段，第一扫描信号线Gate的信号为低电平信号，第四晶体管T4、第二晶体管T2和第七晶体管T7导通，数据信号线Data输出数据电压，第四节点N4的电压被复位为第一初始电压线INIT1提供的第一初始电压Vinit1，完成初始化。此阶段由于第一节点N1为低电平，因此第三晶体管T3导通。第四晶体管T4和第二晶体管T2导通使得数据信号线Data输出的数据电压经过导通的第四晶体管T4、第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2、第五节点N5和第八晶体管T8提供至第一节点N1，并将数据信号线Data输出的数据电压与第三晶体管T3的阈值电压之和充入存储电容C，存储电容C的第二端(第一节点N1)的电压为Vdata+Vth，Vdata为数据信号线Data输出的数据电压，Vth为第三晶体管T3的阈值电压。发光控制信号线EM的信号为高电平信号，第五晶体管T5和第六晶体管T6关闭，确保发光器件EL不发光。
第三阶段t3，称为发光阶段，第一扫描信号线Gate和复位控制信号线 Reset的信号为高电平信号，发光控制信号线EM和第二扫描信号线GateN的信号均为低电平信号。复位控制信号线Reset的高电平信号，使第七晶体管T7关闭，发光控制信号线EM的低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光器件EL的第一极(即第四节点N4)提供驱动电压，驱动发光器件EL发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(即第三晶体管)的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata+Vth，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)
2＝K*[(Vdata+Vth-Vdd)-Vth]
2＝K*[(Vdata-Vdd)]
2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光器件EL的驱动电流，K为常数，Vgs为第三晶体管T3的栅极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线Data输出的数据电压，Vdd为第一电源端VDD输出的电源电压。
由上述公式可以看出，流经发光器件EL的电流I与第三晶体管T3的阈值电压Vth无关，消除了第三晶体管T3的阈值电压Vth对电流I的影响，保证了亮度的均一性。
基于上述工作时序，该像素驱动电路消除了发光器件EL在上次发光后残余的正电荷，实现了对第三晶体管栅极电压的补偿，避免了第三晶体管的阈值电压漂移对发光器件EL驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。
本公开实施例的像素驱动电路，通过将第四节点N4初始化为第一初始信号线INIT1的信号，通过将第五节点N5初始化为第二初始信号线INIT2的信号，能够对发光器件EL的复位电压和第一节点N1的复位电压分别进行调整，从而实现更佳的显示效果，改善低频闪烁等问题。
例如，图14-图25示出了本公开至少一实施例提供的显示基板的各个层依次叠层的平面示意图。
例如，图14示出了遮光层的平面示意图，遮光层包括多个第一透光开口(第三开口)S1。
图15示出了第一半导体层叠层在遮光层后的平面示意图，第一半导体层包括多个薄膜晶体管的有源层。第一半导体层可以采用硅材料，硅材料包 括非晶硅和多晶硅；在一些实施例中，第一半导体层可以采用非晶硅a-Si，经过结晶化或激光退火等方式形成多晶硅。
图15中虚线框示出的范围为一个子像素的像素驱动电路的设置范围。如图15所示，第一半导体层可以包括第一晶体管T1的第一有源层10、第二晶体管T2的第二有源层20、第三晶体管T3的第三有源层30、第四晶体管T4的第四有源层40、第五晶体管T5的第五有源层50、第六晶体管T6的第六有源层60和第七晶体管T7的第七有源层70。第一有源层10、第二有源层20、第三有源层30、第四有源层40、第五有源层50、第六有源层60和第七有源层70为相互连接的一体结构。
在一些实施例中，第三有源层30的形状可以呈“几”字形，第一有源层10、第二有源层20、第四有源层40、第五有源层50、第六有源层60和第七有源层70的形状可以呈“1”字形。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第一半导体层为镜像对称结构。
在一些实施例中，第三有源层30的沟道区沿行方向延伸，第一有源层10、第二有源层20、第四有源层40、第五有源层50、第六有源层60和第七有源层70的沟道区沿列方向延伸。
例如，第三透光开口S1在衬底基板110上的正投影与第六有源层60和第七有源层70在衬底基板110上的正投影相邻，相应地，第二透光开口BM2在衬底基板110上的正投影与第六有源层60和第七有源层70在衬底基板110上的正投影相邻。
在一些实施例中，第一半导体层可以采用多晶硅(p-Si)，即第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管可以均为LTPS薄膜晶体管。
例如，图16示出了第一导电层叠层在第一半导体层后的平面示意图。在一些实施例中，如图16所示，第一导电层可以包括：第一扫描信号线Gate_P、复位控制信号线Reset_P、发光控制信号线EM_P和储存电容C的第一极板Ce1。在一些实施例中，第一导电层可以称为第一栅金属(GATE 1)层。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第一导电层为镜像对称结构。
在一些实施例中，第一扫描信号线Gate_P、复位控制信号线Reset_P和发光控制信号线EM_P均沿第一方向X延伸。在每个子像素内，复位控制信号线Reset_P位于第一扫描信号线Gate_P远离发光控制信号线EM_P的一侧，存储电容的第一极板Ce1设置在第一扫描信号线Gate_P和发光控制信号线EM_P之间。
例如，像素驱动电路层(例如上述第一导电层)包括相互平行设置且周期排布的第一信号线(例如在一些实施例中为发光控制信号线EM_P)和第二信号线(例如在一些实施例中为复位控制线Reset_P)，第一信号线和第二信号线配置为向多个子像素提供不同的电信号，多个第三透光开口S1在衬底基板110上的正投影分别位于一条第一信号线(例如为发光控制信号线EM_P)在衬底基板110上的正投影和与该一条第一信号线距离最近的一条第二信号线(例如为复位控制线Reset_P)在衬底基板110上的正投影之间。相应地，多个第二透光开口BM2在衬底基板110上的正投影分别位于一条第一信号线(例如为发光控制信号线EM_P)在衬底基板110上的正投影和与该一条第一信号线距离最近的一条第二信号线(例如为复位控制线Reset_P)在衬底基板110上的正投影之间。
例如，多个子像素包括第一行子像素RO1和与第一行子像素RO1相邻且位于第一行子像素RO1下级的第二行子像素RO2，第一行子像素RO1的像素驱动电路共用一条发光控制信号线EM_P和一条复位控制线Reset_P，第二行子像素RO2的像素驱动电路共用一条发光控制信号线EM_P和一条复位控制线Reset_P，其中，第一行子像素RO1的像素驱动电路共用的发光控制信号线EM_P在衬底基板110上的正投影和第二行子像素RO2的像素驱动电路共用的复位控制线Reset_P在衬底基板110上的正投影之间包括一行第三透光开口S1在衬底基板110上的正投影。相应地，第一行子像素RO1的像素驱动电路共用的发光控制信号线EM_P在衬底基板110上的正投影和第二行子像素RO1的像素驱动电路共用的复位控制线Reset_P在衬底基板110上的正投影之间包括一行第二透光开口BM2在衬底基板110上的正投影。
在一些实施例中，第一极板Ce1可以为矩形状，矩形状的角部可以设置倒角，第一极板Ce1在衬底基板110上的正投影与第三晶体管T3的第三有源层30在衬底基板110上的正投影存在重叠区域。在一些实施例中，第一 极板Ce1同时作为第三晶体管T3的栅极。
在一些实施例中，复位控制信号线Reset_P与第一晶体管T1的第一有源层相重叠的区域作为第一晶体管T1的栅极，第一扫描信号线Gate_P与第二晶体管T2的第二有源层相重叠的区域作为第二晶体管T2的栅极，第一扫描信号线Gate_P与第四晶体管T4的第四有源层相重叠的区域作为第四晶体管T4的栅极，发光控制信号线EM_P与第五晶体管T5的第五有源层相重叠的区域作为第五晶体管T5的栅极，发光控制信号线EM_P与第六晶体管T6的第六有源层相重叠的区域作为第六晶体管T6的栅极。每行子像素的下一行子像素中的复位控制信号线Reset_P(与本行子像素中的第一扫描信号线Gate_P的信号相同)与本行子像素中的第七晶体管T7的第七有源层相重叠的区域作为第七晶体管T7的栅极。
例如，图17示出了第二导电层叠层在第一导电层后的平面示意图。如图17所示，第二导电层包括：存储电容C的第二极板Ce2和第二扫描信号线GateN的第一分支GateN_B1。在一些实施例中，第二导电层可以称为第二栅金属(GATE 2)层。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第二导电层为镜像对称结构。
在一些实施例中，第二扫描信号线GateN的第一分支GateN_B1沿第一方向X延伸。在每个子像素内，存储电容的第二极板Ce2位于第二扫描信号线GateN的第一分支GateN_B1和发光控制信号线EM_P之间。
在一些实施例中，第二极板Ce2的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板Ce2在衬底基板110上的正投影与第一极板Ce1在衬底基板110上的正投影存在重叠区域。第二极板Ce2上设置有开口H，开口H可以位于第二极板Ce2的中部。开口H可以为正六边形，使第二极板Ce2形成环形结构。开口H暴露出覆盖第一极板Ce1的第三绝缘层，且第一极板Ce1在衬底基板110上的正投影包含开口H在衬底基板110上的正投影。在一些实施例中，开口H配置为容置后续形成的第四过孔，第四过孔位于开口H内并暴露出第一极板Ce1，使后续形成的第八晶体管T8的第二极与第一极板Ce1连接。
例如，图18示出了第二半导体层叠层在第二导电层后的平面示意图。在一些实施例中，如图18所示，每个子像素的第二半导体层可以包括第八 晶体管T8的第八有源层80。在一些实施例中，第八有源层80沿第二方向Y延伸，第八有源层80的形状可以呈哑铃形。
在第二方向Y上，任意相邻两列子像素的第二半导体层为镜像对称结构。
在一些实施例中，第二半导体层可以采用氧化物，即第八晶体管为氧化物薄膜晶体管。
例如，图19示出了第三导电层叠层在第二导电层后的平面示意图。如图19所示，第三导电层包括：第二扫描信号线GateN的第二分支GateN_B2和第二初始信号线INIT2。在一些实施例中，第三导电层可以称为第三栅金属(GATE3)层。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第三导电层为镜像对称结构。
在一些实施例中，第二扫描信号线GateN的第二分支GateN_B2沿第一方向X延伸，第二扫描信号线GateN的第二分支GateN_B2与第一扫描信号线Gate的第二分支Gate_B2靠近。在一些实施例中，第二扫描信号线GateN的第二分支GateN_B2与第八有源层80重叠的区域作为第八晶体管的栅极。
在一些实施例中，第二扫描信号线的第二分支GateN_B2在衬底基板110上的正投影与第二扫描信号线的第一分支GateN_B1在衬底基板110上的正投影交叠。在一些实施例中，第二扫描信号线的第一分支GateN_B1与第二扫描信号线的第二分支GateN_B2可以在周边区域通过信号线连接。
在一些实施例中，第二初始信号线INIT2沿第一方向X延伸，在每行子像素内，第二初始信号线INIT2设置在复位控制信号线Reset_P远离第一扫描信号线Gate_P的一侧。
例如，第三透光开口S1在衬底基板110上的正投影还位于发光控制信号线EM_P以及与该发光控制信号线EM_P最近邻的一条第二初始信号线INIT2在衬底基板110上的正投影之间。相应地，第二透光开口BM2在衬底基板110上的正投影还还位于在发光控制信号线EM_P以及与该发光控制信号线EM_P最近邻的一条第二初始信号线INIT2在衬底基板110上的正投影之间。
例如，图20示出了第三导电层上形成的绝缘层中的多个过孔的平面分布图。如图20所示，该绝缘层中设置有多个过孔，多个过孔包括：第一过 孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10和第十一过孔V11。
例如，第一过孔V1暴露出第八有源层80的第二区的表面。第二过孔暴露出第八有源层80的第一区的表面。第三过孔V3暴露出第二有源层的第一区的表面。第三过孔V3配置为使后续形成的第二晶体管T2的第一极通过该过孔与第二有源层连接。
第四过孔V4位于第二极板Ce2的开口H内，第四过孔V4在衬底基板110上的正投影位于开口H在衬底基板110上的正投影的范围之内，第四过孔V4暴露出第一极板Ce1的表面。第四过孔V4配置为使后续形成的第三连接电极43与通过该过孔与第一极板Ce1连接。
第五过孔V5暴露出第五有源层的第一区的表面。第五过孔V5配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五有源层连接。
第六过孔V6位于第二极板Ce2所在区域，第六过孔V6在衬底基板110上的正投影位于第二极板Ce2在衬底基板110上的正投影的范围之内，第六过孔V6内的第六绝缘层、第五绝缘层和第四绝缘层被刻蚀掉，暴露出第二极板Ce2的表面。第六过孔V6配置为使后续形成的第五连接电极45通过该过孔与第二极板Ce2连接。
第七过孔V7暴露出第一有源层的第一区的表面。第七过孔V7配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一有源层连接。第八过孔V8暴露出第七有源层的第一区的表面。第八过孔V8配置为使后续形成的第一初始信号线通过该过孔与第七有源层连接。第九过孔V9暴露出第六有源层的第二区的表面。第九过孔V9配置为使后续形成的第六晶体管T6的第二极通过该过孔与第六有源层连接，以及使后续形成的第七晶体管T7的第二极通过该过孔与第七有源层连接。
第十过孔V10暴露出第四有源层的第一区的表面。第十过孔V10配置为使后续形成的第二连接电极42通过该过孔与第四有源层连接。第十一过孔V11暴露出第二初始信号线INIT2的表面。第十一过孔V11配置为使后续形成的第六连接电极46通过该过孔与第二初始信号线INIT2连接。
图21示出了第四导电层叠层在第三导电层后的平面示意图。如图21所示，第四导电层包括：第一初始信号线INIT1、第一连接电极41、第二连接 电极42、第三连接电极43、第四连接电极44、第五连接电极45和第六连接电极46。在一些实施例中，第四导电层可以称为第一源漏金属(SD1)层。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第四导电层为镜像对称结构。
在一些实施例中，第一初始信号线INIT1沿着第一方向X延伸，第一初始信号线INIT1通过第八过孔V8与第七有源层的第一区连接，使第七晶体管T7的第一极与第一初始信号线INIT1具有相同的电位。
在一些实施例中，第一连接电极41的一端通过第三过孔V3与第二有源层的第一区(也是第一有源层的第二区)连接，另一端通过第二过孔V2与第八有源层的第一区连接。在一些实施例中，第一连接电极41可以作为第八晶体管T8的第一极、第二晶体管的第一极和第一晶体管的第二极。
在一些实施例中，第二连接电极42一方面通过第十过孔V10与第四有源层的第一区连接，另一方面通过后续形成的第十三过孔V13与后续形成的数据信号线Data连接。在一些实施例中，第二连接电极42可以作为第四晶体管T4的第一极。
在一些实施例中，第三连接电极43的一端通过第一过孔V1与第八有源层的第二区连接，其另一端通过第四过孔V4与第一极板Ce1连接。在一些实施例中，第三连接电极43可以作为第八晶体管T8的第二极。
在一些实施例中，第四连接电极44一方面通过第九过孔V9与第六有源层的第二区(也是第七有源层的第二区)，另一方面，通过后续形成的第十二过孔V12与后续形成的第一电极连接电极连接。在一些实施例中，第四连接电极44可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极。
在一些实施例中，第五连接电极45(电源连接电极)，一方面通过第六过孔V6与第二极板Ce2连接，另一方面通过第五过孔V5与第五有源层的第一区连接，第五连接电极45配置为通过后续形成的第十四过孔V14与后续形成的第一电源线VDD连接。
在一些实施例中，第六连接电极46的一端通过第七过孔V7与第一有源层的第一区连接，另一端通过第十一过孔V11与第二初始信号线连接，使第一晶体管T1的第一极与第二初始信号线INIT2具有相同的电位。
图22示出了第一平坦化层叠层在第四导电层以及第五导电层叠层在第 一平坦化层后的平面示意图。在一些实施例中，如图22所示，第一平坦化层97包括：第十二过孔V12、第十三过孔V13和第十四过孔V14，第五导电层包括：数据信号线Data、第一电源线VDD和第一电极连接电极51。在一些实施例中，第五导电层可以称为第二源漏金属(SD2)层。
在一些实施例中，在第二方向Y上，任意相邻两列子像素的第五导电层为镜像对称结构。在另一些示例性实施方式中，在第二方向Y上，任意相邻两列子像素的第五导电层也可以不为镜像对称结构，可以根据需要增加第二开口或第三开口下方的第二源漏金属层的面积，以增加上层形成的第一电极(阳极)的平坦度，使得子像素整***于一个平面上，从而可以降低色偏，提高显示质量。
在一些实施例中，如图22所示，在一个重复单元内，相邻两列子像素中的第一电源线VDD可以为相互连接的一体结构。通过使相邻两列子像素中的第一电源线VDD形成相互连接的一体结构，可以使上层形成的阳极更加平坦。
例如，驱动电路层包括相互平行设置且周期排布的第三信号线(例如上述第一电源线VDD)，第三信号线沿第二方向Y延伸，分别与第一信号线和第二信号线相交，第三信号线配置为向多个子像素提供电源信号，如图18所示，第三信号线包括镂空部OD，第三透光开口S1在衬底基板110上的正投影位于镂空部OD在衬底基板110上的正投影内。相应地，第二透光开口BM2在衬底基板110上的正投影位于镂空部OD1在衬底基板110上的正投影内。
在一些实施例中，第一电极连接电极51可以为矩形状，第一电极连接电极51通过第十二过孔V12与第四连接电极44连接。
在一些实施例中，第一电源线VDD通过第十四过孔V14与第五连接电极45连接。
在一些实施例中，数据信号线Data沿着第二方向Y延伸，数据信号线Data通过第十三过孔V13与第二连接电极42连接，由于第二连接电极42通过第十过孔V10与第四有源层的第一区连接，因而实现了数据信号线与第四晶体管的第一极的连接，使数据信号线Data传输的数据信号可以写入第四晶体管。
例如，图23示出了第二平坦化层叠层在第五导电层后的平面示意图。 在一些实施例中，如图23所示，第二平坦层98包括第十五过孔V15。
在一些实施例中，第十五过孔V15位于第一电极连接电极51所在区域，第十五过孔V15内的第二平坦层被去掉，暴露出第一电极连接电极51的表面，第十五过孔V15配置为使后续形成的第一电极(例如阳极)通过该过孔与第一电极连接电极51连接。
例如，为清楚示出，图24示出了第一电极层的平面示意图。如图24所示，第一电极层包括多个子像素的第一电极141，每个第一电极141包括主体部141A和连接部141B，主体部141A被子像素开口130暴露，连接部141B通分别过第十五过孔V15与第一电极连接电极51。
由于第一电极连接电极51通过第十二过孔V12与第四连接电极44连接，第四连接电极44还通过第九过孔V9与第六有源层连接，因而实现了像素驱动电路可以驱动发光器件发光。
例如，图25示出了像素界定层PDL的平面示意图，如图25所示，像素界定层PDL包括多个子像素开口130，多个子像素开口130的形状与第一电极141的主体部141A的形状基板相同，且尺寸略小于主体部141A的尺寸，以充分暴露主体部141A。
例如，像素界定层PDL上方的隔垫物层140、触控层FM、黑矩阵层BM以及彩色滤光片的结构以及位置关系可以参见图3、图5、图7-图9以及图11等，这里不再赘述。
例如，在一些实施例中，参考图23，像素驱动电路层多个像素驱动电路以及为多个像素驱动电路提供扫描信号的多条扫描信号线Gate(例如以Gate_P作为示例)以及为多个像素驱动电路提供复位控制信号的多条复位控制信号线Reset(例如以Reset_P作为示例)，在平行于衬底基板的方向上，多个隔垫物PS中的至少部分分别位于一条复位控制信号线Reset(例如Reset_P)以及与该一条复位控制信号线Reset最近的一条扫描信号线Gate(例如Gate_P)之间；例如，上述复位控制信号线Reset以及与上述复位控制信号线Reset最近的扫描信号线Gate用于为同一行像素驱动电路提供电信号。
或者，在另一些实施例中，由于隔垫物PS的尺寸较大或者对位差异等，在垂直于衬底基板的方向上，多个隔垫物PS中的至少部分分别与一条复位控制信号线Reset(例如Reset_P)以及与该一条复位控制信号线最近的一条 扫描信号线Gate(例如Gate_P)中的至少一个交叠，例如图中示出为与扫描信号线Gate(例如Gate_P)交叠，在其他实施例中也可以与复位控制信号线Reset(例如Reset_P)交叠，或者与上述二者同时交叠。此时，隔垫物PS的至少部分结构位于上述一条复位控制信号线Reset(例如Reset_P)以及与该一条复位控制信号线最近的一条扫描信号线Gate之间。
在本公开的实施例中，衬底基板110可以是柔性基板，或者可以是刚性基板。刚性基板可以为但不限于玻璃、石英中的一种或多种，柔性基板可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些实施例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
例如，第一导电层、第二导电层、第三导电层、第四导电层和第五导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。平坦化层可以采用有机材料，触控层FM的多条走线TL可以采用氧化铟锡ITO或氧化铟锌IZO等金属氧化物材料。第一半导体层可以采用多晶硅(p-Si)，第二半导体层(SML2)可以采用氧化物。
本公开实施例提供的显示基板的叠层结构仅仅是一种示例性说明，在一些实施例中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开的实施例在此不做限定。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的显示基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。
Claims (25)
- 一种显示基板，具有多个子像素，且包括：衬底基板，像素驱动电路层，设置在所述衬底基板上，像素界定层，设置在所述像素驱动电路层的远离所述衬底基板的一侧，包括多个子像素开口，其中，所述多个子像素中的每个包括设置在所述像素驱动电路层中的像素驱动电路以及至少部分设置在所述子像素开口中的发光器件，以及隔垫物层，设置在所述像素界定层的远离所述衬底基板的一侧，包括多个隔垫物，其中，所述多个隔垫物的透光率小于5％。
- 根据权利要求1所述的显示基板，其中，所述像素界定层在除所述多个子像素开口以外的部分的透光率小于5％。
- 根据权利要求1或2所述的显示基板，其中，所述隔垫物层与所述像素界定层的材料相同。
- 根据权利要求1-3任一所述的显示基板，其中，所述多个隔垫物与所述多个子像素开口的最小距离为L，且1微米＜L＜8微米。
- 根据权利要求1-4任一所述的显示基板，其中，所述多个隔垫物中至少部分隔垫物的平面形状为矩形。
- 根据权利要求5所述的显示基板，其中，所述矩形的长和宽的尺寸范围为13微米-19微米，在垂直于所述衬底基板的方向上，所述多个隔垫物的高度为0.5微米-2.0微米。
- 根据权利要求1-6任一所述的显示基板，其中，所述像素驱动电路层多个像素驱动电路以及为所述多个像素驱动电路提供扫描信号的多条扫描信号线以及为所述多个像素驱动电路提供复位控制信号的多条复位控制信号线，在平行于所述衬底基板的方向上，所述多个隔垫物中的至少部分分别位于一条复位控制信号线以及与所述一条复位控制信号线最近的一条扫描信号线之间。
- 根据权利要求7所述的显示基板，其中，所述像素驱动电路层多个 像素驱动电路以及为所述多个像素驱动电路提供扫描信号的多条扫描信号线以及为所述多个像素驱动电路提供复位控制信号的多条复位控制信号线，在垂直于所述衬底基板的方向上，所述多个隔垫物中的至少部分分别与一条复位控制信号线以及与所述一条复位控制信号线最近的一条扫描信号线中的至少一个交叠。
- 根据权利要求1-8任一所述的显示基板，还包括设置在所述发光器件的远离所述衬底基板一侧的黑矩阵层，其中，所述黑矩阵层包括多个第一透光开口，所述多个子像素开口在所述衬底基板上的正投影分别位于所述多个第一透光开口在所述衬底基板上的正投影内部，且所述多个子像素开口在所述衬底基板上的正投影的边界分别与所述多个第一透光开口在所述衬底基板上的正投影的边界的距离为1.0微米-6.5微米。
- 根据权利要求9所述的显示基板，还包括多个彩色滤光片，其中，所述多个彩色滤光片分别至少部分设置在所述多个第一透光开口中；对于一个第一透光开口以及至少部分设置在所述一个第一透光开口中的一个彩色滤光片，所述一个第一透光开口在所述衬底基板上的正投影位于所述一个彩色滤光片在所述衬底基板上的正投影内部。
- 根据权利要求10所述的显示基板，其中，所述黑矩阵层还包括多个第二透光开口，所述多个第二透光开口分别设置在所述多个第一透光开口中相邻的两个第一透光开口之间。
- 根据权利要求11所述的显示基板，还包括设置在所述衬底基板上的遮光层，其中，所述像素驱动电路层设置在所述遮光层的远离所述衬底基板的一侧，所述遮光层包括多个第三透光开口，所述多个第三透光开口中的至少部分在所述衬底基板上的正投影分别与所述多个第二透光开口在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求12所述的显示基板，其中，所述多个第三透光开口在所述衬底基板上的正投影分别位于所述多个第二透光开口在所述衬底基板上的正投影内。
- 根据权利要求13所述的显示基板，其中，所述多个第三透光开口中的至少部分在所述衬底基板上的正投影的边界分别与所述多个第二透光开口在所述衬底基板上的正投影的边界的距离为0.5微米-1.5微米。
- 根据权利要求12-14任一所述的显示基板，其中，所述多个子像素包括第一子像素、第二子像素和第三子像素，所述多个第二透光开口中的至少部分位于相邻的第一子像素和第三子像素对应的第一透光开口之间，且与第一子像素对应的第一透光开口的距离不同于与第三子像素对应的第一透光开口的距离。
- 根据权利要求15所述的显示基板，其中，所述第一子像素和所述第三子像素排列为多行多列，位于同一列的多个第一子像素和多个第三子像素交替排列，且位于同一列的相邻的第一子像素和第三子像素对应的第一透光开口之间设置一个第二透光开口。
- 根据权利要求16所述的显示基板，其中，一个第一子像素、两个第二子像素和一个第三子像素组成一个重复单元，多个重复单元阵列排布，多个重复单元中的多个第二子像素排列为多行多列，所述一个第二透光开口还设置在行方向上相邻的第二子像素对应的第一透光开口之间。
- 根据权利要求17所述的显示基板，其中，所述多个隔垫物的每个在所述衬底基板上的正投影分别位于在列方向上相邻的第二子像素的子像素开口在所述衬底基板上的正投影之间，且分别位于在行方向上相邻的第一子像素和第三子像素的子像素开口在衬底基板上的正投影之间。
- 根据权利要求18所述的显示基板，其中，所述多个隔垫物的每个在所述衬底基板上的正投影与所述相邻的第一子像素和第三子像素中的第一子像素的子像素开口在衬底基板上的正投影的最短距离大于与所述相邻的第一子像素和第三子像素中的第三子像素的子像素开口在衬底基板上的正投影的最短距离。
- 根据权利要求19所述的显示基板，其中，所述多个隔垫物的每个在所述衬底基板上的正投影与所述相邻的第二子像素的子像素开口在衬底基板上的正投影的最短距离基本相同。
- 根据权利要求15-20任一所述的显示基板，其中，所述第一子像素为红色子像素，所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
- 根据权利要求11-21任一所述的显示基板，还包括设置在所述发光器件的远离所述衬底基板一侧的封装层以及设置在所述封装层的远离所述 衬底基板的一侧的触控层，其中，所述黑矩阵层设置在所述封装层的远离所述衬底基板的一侧，所述黑矩阵层设置在所述触控层的远离所述衬底基板的一侧，所述触控层包括多条触控走线，所述多条触控走线在所述衬底基板上的正投影与所述多个第二透光开口在所述衬底基板上的正投影不交叠。
- 根据权利要求22所述的显示基板，其中，所述第一子像素和所述第三子像素排列为多行多列，位于同一列的多个第一子像素和多个第三子像素交替排列，其中，所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素之间具有缺口。
- 根据权利要求23所述的显示基板，其中，所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素中靠近所述第三子像素的一侧或者靠近所述第一子像素的一侧具有缺口；或者所述多条触控走线中的至少部分在位于同一列的相邻的第一子像素和第三子像素中靠近所述第三子像素的一侧以及靠近所述第一子像素的一侧均具有缺口。
- 一种显示装置，包括权利要求1-24任一所述的显示基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/096141 WO2023230811A1 (zh) | 2022-05-31 | 2022-05-31 | 显示基板以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117501832A true CN117501832A (zh) | 2024-02-02 |
Family
ID=89026566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001603.6A Pending CN117501832A (zh) | 2022-05-31 | 2022-05-31 | 显示基板以及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117501832A (zh) |
| WO (1) | WO2023230811A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9507222B2 (en) * | 2014-03-14 | 2016-11-29 | Innolux Corporation | Display device |
| CN110504275B (zh) * | 2018-05-17 | 2021-11-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| EP4068378A4 (en) * | 2019-11-29 | 2023-04-12 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE |
| CN110993661A (zh) * | 2019-12-02 | 2020-04-10 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN113690271B (zh) * | 2020-05-18 | 2024-03-19 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN112420956B (zh) * | 2020-11-18 | 2024-04-09 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN112864205B (zh) * | 2021-01-18 | 2024-02-09 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板及显示装置 |
| CN113707697A (zh) * | 2021-08-27 | 2021-11-26 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
-
2022
- 2022-05-31 WO PCT/CN2022/096141 patent/WO2023230811A1/zh active Application Filing
- 2022-05-31 CN CN202280001603.6A patent/CN117501832A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023230811A9 (zh) | 2024-02-01 |
| WO2023230811A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11362146B2 (en) | Display panel, display screen, and display terminal with plurality of film layer and multiple optical lengths | |
| US20210126075A1 (en) | Oled array substrate and oled display device | |
| US20220352292A1 (en) | Display substrate and display device | |
| US10916613B1 (en) | Array substrate and OLED display device | |
| WO2022001434A1 (zh) | 显示面板和显示装置 | |
| CN113745273A (zh) | 显示基板和显示装置 | |
| US20190363155A1 (en) | Wiring structure and manufacture method thereof, oled array substrate and display device | |
| CN113871420A (zh) | 显示基板和显示装置 | |
| WO2021254049A1 (zh) | 显示基板和显示装置 | |
| CN114203769A (zh) | 显示设备及制造该显示设备的方法 | |
| GB2620086A (en) | Display substrate and display apparatus | |
| CN117501832A (zh) | 显示基板以及显示装置 | |
| WO2023230805A1 (zh) | 显示基板以及显示装置 | |
| WO2024020864A1 (zh) | 显示基板和显示装置 | |
| CN217387164U (zh) | 显示装置 | |
| US20240161691A1 (en) | Display Substrate and Display Apparatus | |
| WO2023137766A1 (zh) | 显示面板、显示模组及显示装置 | |
| US20240164156A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| US20240038163A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
| US20240172522A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| WO2023184163A1 (zh) | 显示基板及显示装置 | |
| WO2023039886A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023245557A1 (zh) | 显示基板及其制备方法、显示装置 | |
| EP4333022A1 (en) | Display panel and display apparatus | |
| US20220246710A1 (en) | Light emitting display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |