CN113169143A - 半导体封装结构及其封装方法 - Google Patents

半导体封装结构及其封装方法 Download PDF

Info

Publication number
CN113169143A
CN113169143A CN202180000676.9A CN202180000676A CN113169143A CN 113169143 A CN113169143 A CN 113169143A CN 202180000676 A CN202180000676 A CN 202180000676A CN 113169143 A CN113169143 A CN 113169143A
Authority
CN
China
Prior art keywords
substrate
conductive
pads
core substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180000676.9A
Other languages
English (en)
Other versions
CN113169143B (zh
Inventor
陈鹏
周厚德
曾心如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113169143A publication Critical patent/CN113169143A/zh
Application granted granted Critical
Publication of CN113169143B publication Critical patent/CN113169143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/43985—Methods of manufacturing wire connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92164—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装方法包括：提供衬底结构，该衬底结构包括核心衬底、在核心衬底的第一表面处的多个第一导电焊盘、以及在核心衬底的第二表面处的多个封装焊盘；以及在核心衬底的第二表面处将多个半导体芯片封装到衬底结构上，该操作包括形成第一金属线以与半导体芯片的芯片接触焊盘连接以及在核心衬底的第二表面上形成模制化合物以包封多个半导体芯片。第一金属线的一端连接到芯片接触焊盘，并且第一金属线的另一端在模制化合物的表面处暴露。该封装方法还包括在模制化合物的表面上形成第一金属焊盘以与第一金属线电连接。

Description

半导体封装结构及其封装方法
技术领域
本公开总体上涉及半导体制作技术领域，并且更具体地涉及半导体封装结构及其封装方法。
背景技术
在当前封装技术中，半导体芯片必须附接到基础衬底，并且在使用金属线将半导体芯片上的触点电连接到设置在基础衬底上的接触焊盘之后，要对该结构密封以形成半导体封装结构。通常，半导体封装结构具有带有六个表面的长方体形状，而且在基础衬底的暴露暴露表面上形成多个导电结构(例如，多个焊料球)。也就是说，仅在长方体的六个表面中的一个表面上形成多个导电结构。之后，三维半导体封装结构可以通过多个导电结构连接到印刷电路板(PCB)。
在将包括半导体封装结构的多个器件部件连接到PCB之后，可以通过设置在PCB的导电层中的金属线在不同部件之间交换电信号。由于每个半导体封装结构与其他器件部件之间的电连接必须通过形成多个导电结构的表面，因而为了保持某一连接线密度，必须使用长连接线。然而，已知长线将诱发噪声并且引起信号损耗，尤其是当半导体器件在高频率下操作时。此外，由于必须将所有连接设计到同一平面中，因而二维布局大，并且因此不利于半导体器件的微型化。此外，在将所有连接线布置在单个PCB中的情况下，半导体结构的制作可能更加复杂，而且制造成本也可能更加高昂。
所公开的半导体封装结构和封装方法致力于解决上文阐述的一个或多个问题以及本领域中的其他问题。
发明内容
本公开的一个方面提供了一种封装方法。该封装方法包括：提供衬底结构，该衬底结构包括核心衬底、在核心衬底的第一表面处的多个第一导电焊盘以及在核心衬底的与第一表面相对的第二表面处的多个封装焊盘；以及在核心衬底的第二表面处将多个半导体芯片封装到衬底结构上，该操作包括形成第一金属线以与半导体芯片的芯片接触焊盘连接以及在核心衬底的第二表面上形成模制化合物以包封多个半导体芯片。第一金属线的一端连接到芯片接触焊盘，并且第一金属线的另一端在模制化合物的表面处暴露。该封装方法还包括在模制化合物的表面上形成第一金属焊盘以与第一金属线电连接。
本公开的另一方面提供了一种半导体封装结构。该半导体封装结构包括：衬底结构，其包括核心衬底、在核心衬底的第一表面处的多个第一导电焊盘以及在核心衬底的与第一表面相对的第二表面处的多个封装焊盘；多个半导体芯片，该多个半导体芯片在核心衬底的第二表面处附接到衬底结构；模制化合物，该模制化合物形成在核心衬底的第二表面上并且包封多个半导体芯片；第一金属焊盘，该第一金属焊盘形成在模制化合物的表面上；以及第一金属线，该第一金属线位于模制化合物中并且将第一金属焊盘连接到半导体芯片的芯片接触焊盘。
本公开的另一方面提供了一种封装方法。该封装方法包括：提供衬底结构，该衬底结构包括核心衬底、在核心衬底的第一表面处的多个第一导电焊盘以及在核心衬底的与第一表面相对的第二表面处的多个封装焊盘；以及在核心衬底的第二表面处将多个半导体芯片和内插衬底附接到衬底结构上。该内插衬底包括衬底接触焊盘以及电连接到衬底接触焊盘的第二导电焊盘。该封装方法还包括：形成第一金属线以将内插衬底的衬底接触焊盘连接到半导体芯片的芯片接触焊盘；以及在核心衬底的第二表面上形成模制化合物以包封多个半导体芯片。模制化合物覆盖内插衬底的衬底接触焊盘并且暴露第二导电焊盘。
本公开的另一方面提供了一种半导体封装结构。该半导体封装结构包括：衬底结构，其包括核心衬底、在核心衬底的第一表面处的多个第一导电焊盘以及在核心衬底的与第一表面相对的第二表面处的多个封装焊盘；以及在核心衬底的第二表面处附接到衬底结构的多个半导体芯片和内插衬底。该内插衬底包括衬底接触焊盘以及电连接到衬底接触焊盘的第二导电焊盘。该半导体封装结构还包括形成在核心衬底的第二表面上并且包封多个半导体芯片的模制化合物。模制化合物覆盖内插衬底的衬底接触焊盘并且暴露第二导电焊盘。该半导体封装结构还包括第一金属线，该第一金属线位于模制化合物中并且将内插衬底的衬底接触焊盘连接到半导体芯片的芯片接触焊盘。
本领域技术人员根据本公开的说明书、权利要求和附图能够理解本公开的其他方面。
附图说明
下文的附图只是根据各种公开实施例的用于说明性目的的示例，而非旨在限制本公开的范围。
图1-4示出了处于封装方法的特定阶段处的半导体结构的示意图；
图5-12示出了根据本公开的各种实施例的处于示例性封装方法的特定阶段处的半导体结构的示意图；
图13示出了根据本公开的各种实施例的示例性封装方法的示意性流程图；
图14示出了在将至少一个示例性半导体封装结构连接到两个印刷电路板之后获得的半导体结构的示意图；
图15示出了根据本公开的各种实施例的示例性半导体封装结构的示意图；
图16示出了根据本公开的各种实施例的另一示例性半导体封装结构的示意图；
图17示出了根据本公开的各种实施例的另一示例性半导体封装结构的示意图；
图18示出了根据本公开的各种实施例的另一示例性封装方法的示意性截面图；并且
图19示出了根据本公开的各种实施例的另一示例性封装方法的示意性截面图。
具体实施方式
现在将详细参考附图中示出的本发明的示例性实施例。只要有可能，就将在所有附图中使用相同的附图标记以指示相同或相似的部分。
尽管讨论了特定的构造和布置，但是应当理解，这样做仅出于说明的目的。相关领域中的技术人员应当认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用在多种其他应用中。
应当注意，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构、或特性，但每个实施例不一定都包括该特定的特征、结构、或特性。而且，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性将在相关领域中的技术人员的知识范围内。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构、或特性，或者可以用于描述复数意义上的特征、结构、或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或表达复数用法。另外，至少部分地根据上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定清楚描述的附加因素。
应当容易理解，在本公开中“上”、“上方”和“之上”的含义应当以最广义的方式进行解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征与另一个(一个或多个)元件或(一个或多个)特征的如图中所示的关系。除了在图中描述的取向以外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或以其他取向)，并且在本文使用的空间相对描述语可以以类似方式被相应地解释。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上覆结构之上延伸，或者可以具有小于下层结构或上覆结构的范围。此外，层可以是均质或不均质连续结构的区域，所述区域具有的厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以横向地、垂直地和/或沿着锥形表面延伸。衬底可以是一层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成互连线和/或过孔触点)和一个或多个电介质层。
如本文所使用的，术语“标称的/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以归因于制造工艺或公差的微小变化。如本文所使用的，术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示在例如该值的10％-30％(例如，该值的±10％、±20％或±30％)内变化的给定量的值。
如本文所使用的，术语“3D存储器件”是指半导体器件，该半导体器件在横向定向的衬底上具有垂直定向的存储单元晶体管串(在本文中称为“存储串”，例如NAND存储串)，使得存储串相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意味着标称地垂直于衬底的横向表面。
图1示出了用于封装的基础衬底的示意性截面图。参考图1，基础衬底包括核心衬底10，核心衬底10包括第一表面和与第一表面相对的第二表面。基础衬底还包括设置在核心衬底10的第一表面上的多个封装焊盘21a、多条导电线21b和第一阻焊剂(SR)层20以及设置在核心衬底10的第二表面上的多个焊料焊盘31和第二SR层30。第一SR层20覆盖核心衬底10的第一表面以及多条导电线21b，并且第二SR层30覆盖核心衬底10的第二表面。第一SR层20使多个封装焊盘21a中的每个封装焊盘21a至少部分地暴露。第二SR层30使多个焊料焊盘31中的每个焊料焊盘31至少部分地暴露。因此，第二SR层30充当焊料掩模以用于随后形成焊料球。此外，基础衬底还包括多个接触插塞25，该多个接触插塞25被设置为穿过核心衬底10并且均连接核心衬底10的第一表面上的封装焊盘21a和核心衬底10的第二表面上的焊料焊盘31。
图2示出了具有附接在图1中所示的基础衬底上的多个半导体芯片的半导体结构的示意图。参考图2，于是多个半导体芯片40被附接到基础衬底的第一SR层20的一侧。每个半导体芯片40使用粘合剂层50附接到基础衬底。出于说明性目的，如图2中所示，两个半导体芯片40以特定位移垂直堆叠在基础衬底上，以确保暴露设置在每个半导体芯片40的顶表面上的芯片接触焊盘41，以用于进一步的线键合。然而，基于实际的需求，附接在基础衬底上的半导体芯片40的数量可以不同于两个，并且半导体芯片40可以在彼此上垂直堆叠，和/或被横向隔开。
之后，使用金属线42通过线键合将在半导体芯片40的顶表面上暴露的每个芯片接触焊盘41连接到对应的封装焊盘21a。此外，使用环氧树脂模制化合物(EMC)层60密封设置在第一SR层20上方的半导体芯片40。EMC层60不仅为半导体结构提供机械保护，而且防止外部湿气和灰尘触及半导体芯片40、封装焊盘21a和金属线42。
图3示出了在将多个焊料球放置在图2中所示的半导体封装结构的焊料焊盘上之后的半导体封装结构的示意图。参考图3，在附接并密封半导体芯片40之后，将多个焊料球32放置在被第二SR层30暴露的多个焊料焊盘31上。
图4示出了在将多个器件部件连接到印刷电路板(PCB)之后的半导体结构的示意图。参考图4，提供了包括核心衬底81、导电线层82、第一阻焊剂(SR)层83和第二SR层84的PCB 80。导电线层82包括多条导电线(未示出)和多个导电焊盘(未示出)。多个器件部件包括至少一个如上所述获得的半导体封装结构70。也就是说，图4中所示的每个半导体封装结构70与图3中所示的结构一致。半导体封装结构70通过多个焊料球32连接到PCB 80。多个器件部件还可以包括其他类型的半导体结构。例如，如图4中所示，电阻器90通过两条线91连接到PCB 80。每条线91连接到PCB 80的导电线层82中的对应导电线。照此，多个器件部件彼此电连接以形成半导体器件。
根据图4中所示的半导体器件，半导体封装结构具有带有六个表面的长方体形状，并且半导体封装结构作为块框操作。例如，半导体封装结构内的部件和器件是不可见和不可触及的，这增大了操作测试的难度。此外，从每个半导体封装结构70到其他器件部件的电连接全部通过半导体封装结构70的底表面延伸。就现有制作工艺允许的给定连接密度而言，半导体封装结构70的底表面的面积尺寸必须足够大，以容纳所有电连接。因此，连接半导体封装结构中的不同部件的线也必须足够长。这样的长连接线经常诱发噪声并且引起信号损耗，尤其是当半导体器件在高频率下操作时。此外，由于必须将所有电连接设计在同一平面中，因而二维布局可能不利于半导体器件的微型化。而且，在将所有连接线布置在单个PCB中的情况下，半导体结构的制作可能变得更加复杂，而且制造成本可能更加高昂。
本公开提供了一种用于形成半导体封装结构的封装方法。图13示出了根据本公开的各种实施例的示例性封装方法的示意性流程图，并且图5-12示出了处于示例性封装方法的特定阶段处的半导体结构的示意图。
参考图13，可以提供衬底结构，该衬底结构包括核心衬底、处于核心衬底的第一表面处的多个第一导电焊盘、以及处于核心衬底的与第一表面相对的第二表面处的多个封装焊盘(S1010)。图5示出了与本公开的各种实施例一致的衬底结构的示意性截面图。
参考图5，可以提供衬底结构。该衬底结构可以包括核心衬底100。该核心衬底100可以包括第一表面(未标示)和与第一表面相对的第二表面(未标示)。该衬底结构还可以包括设置在核心衬底100的第一表面上的多个第一导电焊盘120。多个第一导电焊盘120可以由金属制成，所述金属例如铜、铝、钨、金或其组合。该衬底结构还可以包括形成在核心衬底100的第一表面上的第一阻焊剂(SR)层140。第一SR层可以部分地覆盖每个第一导电焊盘120的一部分。
衬底结构可以包括设置在核心衬底100的第二表面上的多个封装焊盘110。多个封装焊盘110可以由金属制成，所述金属例如铜、铝、钨、金或其组合。该衬底结构还可以包括形成在核心衬底100的第二表面上的第二SR层130。第二SR层可以部分地覆盖每个封装焊盘110。
该衬底结构还可以包括多个导电插塞115，多个导电插塞115形成为穿过核心衬底100并且将核心衬底100的第二表面上的封装焊盘110与核心衬底100的第一表面上的第一导电焊盘120连接。
此外，返回到图13，均包括多个芯片接触焊盘的多个半导体芯片可以附接到核心衬底的第二表面(S1020)。图6示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图6，多个半导体芯片200可以附接到核心衬底100的第二表面。每个半导体芯片200可以使用粘合剂层210附接到衬底结构。此外，每个半导体芯片200可以被提供有多个芯片接触焊盘221。出于说明性目的，如图6中所示，三个半导体芯片200以特定位移垂直堆叠在衬底结构上，以确保暴露设置在每个半导体芯片200的顶表面上的芯片接触焊盘221，从而用于进一步的线键合。然而，基于实际的需求，附接到该衬底结构的半导体芯片200的数量可以不同于三个，并且这些半导体芯片200可以在彼此上垂直堆叠，和/或横向隔开。
此外，返回到图13，可以形成多条第一金属线和多条第二金属线，每条第一金属线可以将芯片接触焊盘连接到封装焊盘或者另一芯片接触焊盘，并且每条第二金属线可以具有连接到芯片接触焊盘的一端以及保持开放(例如，未连接到任何结构或部件)的另一端(S1030)。图7示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图7，在将多个半导体芯片200附接到核心衬底100的第二表面上之后，多条第一金属线222a和多条第二金属线222b可以连接到设置在多个半导体芯片200上的多个芯片接触焊盘221。每条第一金属线222a的一端可以连接到芯片接触焊盘221，并且第一金属线222a的另一端可以连接到另一芯片接触焊盘221或封装焊盘110。每条第二金属线222b的一端可以连接到芯片接触焊盘221，并且第二金属线222b的另一端可以是开口端(例如，不连接到任何其他部件或器件的端部)。也就是说，每条第二金属线222b的两端中的一个可以不连接到任何部件或结构。每条第二金属线222b可以基本上在垂直于衬底结构的方向上延伸，从而在形成模制化合物以包封多个半导体芯片200、多条第一金属线222a、和多条第二金属线222b之后，每条第二金属线222b可以从模制化合物的顶表面伸出。
在一个实施例中，多条第一金属线222a和多条第二金属线222b可以通过线键合工艺连接到对应焊盘。用于形成多条第二金属线222b的线键合工艺可以是垂直线键合工艺。应当指出，对于芯片接触焊盘221而言，将芯片接触焊盘221连接到第一金属线222a和将芯片接触焊盘221连接到第二金属线222b未必相互排斥。也就是说，在一些示例中，芯片接触焊盘221不仅可以连接到第一金属线222a，还可以连接到第二金属线222b。在其他实施例中，多条第二金属线222b可以由电镀工艺形成。例如，多条第二金属线222b可以是垂直铜柱，并且可以通过电镀工艺形成。与使用金来通过线键合工艺形成多条第二金属线相比，使用铜来通过电镀工艺形成多条第二金属线能够降低制造成本。
此外，返回到图13，模制化合物可以设置在核心衬底的第二表面上，以包封多个半导体芯片，并且每条第二金属线可以具有从模制化合物的表面伸出的开口端(S1040)。图8示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图8，在将多条第一金属线222a和多条第二金属线222b连接到多个芯片接触焊盘221之后，模制化合物300可以设置在核心衬底100的第二表面上，以包封多个半导体芯片200和多条第一金属线222a。在一个实施例中，模制化合物300可以由环氧树脂制成。
在一个实施例中，模制化合物300可以覆盖多个封装焊盘110和第二SR层130。模制化合物300可以基本上覆盖具有第二金属线222b的从模制化合物300的表面伸出的开口端的每条第二金属线222b。模制化合物300不仅可以为包封的部件和结构提供机械保护，还可以防止外部湿气和灰尘触及半导体芯片200、封装焊盘110、第一金属线222a和第二金属线222b。
在一些实施例中，在形成多条第一金属线以将芯片接触焊盘连接到对应的封装焊盘时，可以不形成多条第二金属线。相反，在形成模制化合物以包封多个半导体芯片和多条第一金属线之后，可以在模制化合物中形成多个孔，以暴露需要连接到模制化合物的顶表面的芯片接触焊盘。此外，可以形成金属柱或金属插塞以填充每个孔，从而在金属柱或金属插塞的暴露的顶表面上形成第二导电焊盘之后，对应的芯片接触焊盘可以电连接到第二导电焊盘。为了降低制造成本，金属柱或金属插塞可以由铜制成。
此外，返回到图13，在形成模制化合物以将多个半导体芯片包封到核心衬底的第二表面上之后，可以在每个第一导电焊盘上形成第一导电结构(S1050)。图9示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图9，在形成模制化合物300以将多个半导体芯片200包封到核心衬底100的第二表面上之后，可以在每个第一导电焊盘120上形成第一导电结构121。应当指出，在一个实施例中，描述了用于具有形成在每个第一导电焊盘120上的焊料球的方法，并且多个焊料球可以充当半导体封装结构与第一PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以是用于在半导体封装结构和第一PCB之间提供电连接的替代结构。因此，在本公开中，例如，形成在衬底结构上的用于提供到第一PCB的电连接的焊料球、导电柱、导电凸块等全部可以被称为第一导电结构121。
此外，返回到图13，多个第一金属焊盘可以设置在模制化合物的表面上，并且每条第二金属线电连接到对应的第一金属焊盘(S1060)。图10示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图10，多个第一金属焊盘410可以设置在模制化合物300的表面上，使得每条第二金属线222b的开口端可以电连接到对应的第一金属焊盘410。
在一个实施例中，在形成多个第一金属焊盘410之前，可以去除每条第二金属线222b的从模制化合物300伸出的部分，从而第二金属线222b和对应的第一金属焊盘410之间的接触点可以是经修整的第二金属线222b的在模制化合物300的表面处暴露的端点。在其他实施例中，可以保留每条第二金属线的从模制化合物伸出的部分，从而第二金属线的从模制化合物伸出的整个部分可以与对应的第一金属焊盘接触。
此外，返回到图13，可以在模制化合物上形成包括多个第二导电焊盘的再分布层，从而与多个第一金属焊盘电连接(S1070)。图11示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图11，可以在模制化合物300上形成再分布层400。再分布层400可以包括多个第二导电焊盘420，并且每个第一金属焊盘410可以电连接到对应的第二导电焊盘420。照此，第二导电焊盘420可以通过第一金属焊盘410和连接到第一金属焊盘410的第二金属线222b电连接到芯片接触焊盘221。再分布层400可以通过用于根据现有技术来制作再分布层的任何适当方法形成。
此外，返回到图13，可以在每个第二导电焊盘上形成第二导电结构(S1080)。图12示出了与本公开的各种实施例一致的半导体结构的示意性截面图。
参考图12，在形成再分布层400之后，可以在每个第二导电焊盘420上形成第二导电结构421。应当指出，在一个实施例中，描述了具有形成在每个第二导电焊盘420上的焊料球的方法，并且多个焊料球可以充当半导体封装结构与第二PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以是用于在半导体封装结构和第二PCB之间提供电连接的替代结构。因此，在本公开中，形成在衬底结构上的用于提供到第二PCB的电连接的焊料球、导电柱、导电凸块等全部可以被称为第二导电结构421。
图14示出了在至少一个示例性半导体封装结构(例如，第一半导体封装结构)连接到两个印刷电路板之后获得的半导体结构的示意图。参考图14，与如上所述的各种实施例一致的多个第一半导体封装结构600a可以连接到第一PCB 700和第二PCB 800。出于说明性目的，将第一PCB 700和第二PCB 800分别描述为底部PCB和顶部PCB。
在一个实施例中，第一PCB 700可以包括第一衬底710、形成在第一衬底710的第一表面上的第一电路层720和第三SR层730、以及形成在第一衬底710的与第一表面相对的第二表面上的第一保护层740。第二PCB800可以包括第二衬底810、形成在第二衬底810的第一表面上的第二电路层820和第四SR层830、以及形成在第二衬底810的与第一表面相对的第二表面上的第二保护层840。对于每个第一半导体封装结构600a，形成在第一半导体封装结构600a的表面上的多个第一导电结构121(例如，多个第一焊料球)可以电连接到第一电路层720，并且形成在第一半导体封装结构600a的另一表面上的多个第二导电结构421(例如，多个第二焊料球)可以电连接到第一电路层720。应当指出，“第一PCB”和“第二PCB”的定义仅用于区分两个PCB，并且在实际应用中，第二PCB可以连接到形成在衬底结构的表面上的多个导电结构，并且第一PCB可以连接到形成在模制化合物的表面上的多个导电结构。此外，尽管每个第一半导体封装结构600a与图12中所示的半导体封装结构一致，但是图14中所示的第一半导体封装结构600a的图示可以对应于图12中所示的半导体封装结构的翻转图。
此外，图14中所示的半导体结构还可以包括连接到两个PCB中的一个的多个第二半导体封装结构600b。每个第二半导体封装结构600b可以被提供有仅位于六个表面中的一个表面上的导电结构。也就是说，第二半导体封装结构600b上的导电结构布置可以与现有半导体封装结构上的导电结构布置一致。此外，诸如电阻器、电容器、电感器等的其他电子部件也可以直接连接到两个PCB中的一个，以确保半导体结构能够实施设计的功能。
根据上文所述的封装方法，可以获得半导体封装结构。该半导体封装结构被提供有处于半导体封装结构的顶表面和底表面两者上的焊料球。与用于形成半导体封装结构的现有方法相比，所公开的方法允许将焊料球布置在所形成的半导体封装结构的六个表面中的不止一个表面上，从而半导体封装结构可以从不同方向连接到至少两个PCB。例如，半导体封装结构可以分别从顶表面和底表面连接到两个PCB，由此改善空间利用率。而且，与现有半导体封装结构中的线相比，能够有效地缩短连接所公开的半导体封装结构中的不同部件的线。照此，可以充分降低寄生电阻、电容和电感，其还可以改善半导体封装结构的高频性能。此外，由于半导体封装结构能够与不止一个PCB交换电信号，因而也可以使每个PCB更小。因此，不仅可以缩短PCB的电路层中的线，还可以简化PCB的制作工艺。
相应地，本公开还提供了通过所公开的封装方法形成的半导体封装结构。图12示出了根据本公开的各种实施例的示例性半导体封装结构的示意性截面图。
参考图12，半导体封装结构可以包括衬底结构。该衬底结构可以包括核心衬底100。核心衬底100可以包括第一表面(未标示)和与第一表面相对的第二表面(未标示)。衬底结构还可以包括设置在核心衬底100的第一表面上的多个第一导电焊盘120。多个第一导电焊盘120可以由金属制成，所述金属例如铜、铝、钨、金或其组合。衬底结构还可以包括形成在核心衬底100的第一表面上的第一SR层140。第一SR层可以部分地覆盖每个第一导电焊盘120的一部分。
该衬底结构可以包括设置在核心衬底100的第二表面上的多个封装焊盘110。多个封装焊盘110可以由金属制成，所述金属例如铜、铝、钨、金或其组合。该衬底结构还可以包括形成在核心衬底100的第二表面上的第二SR层130。第二SR层可以部分地覆盖每个封装焊盘110。
该衬底结构还可以包括多个导电插塞115，该多个导电插塞115形成为穿过核心衬底100并且将核心衬底100的第二表面上的封装焊盘110与核心衬底100的第一表面上的第一导电焊盘120连接。
半导体封装结构可以包括形成在每个第一导电焊盘120上的第一导电结构121。应当指出，在一个实施例中，半导体封装结构被描述为具有形成在每个第一导电焊盘120上的焊料球，并且多个焊料球可以充当半导体封装结构与第一PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以是用于在半导体封装结构和第一PCB之间提供电连接的替代结构。因此，在本公开中，例如，形成在衬底结构上的用于提供到第一PCB的电连接的焊料球、导电柱、导电凸块等全部可以被称为第一导电结构121。
半导体封装结构可以包括附接到核心衬底100的第二表面的多个半导体芯片200。每个半导体芯片200可以使用粘合剂层210附接到衬底结构。此外，每个半导体芯片200可以被提供有多个芯片接触焊盘221。出于说明性目的，如图12中所示，三个半导体芯片200以特定位移垂直堆叠在衬底结构上，以确保暴露设置在每个半导体芯片200的顶表面上的芯片接触焊盘221，从而用于进一步的线键合。然而，基于实际的需求，附接到该衬底结构的半导体芯片200的数量可以不同于三个，并且这些半导体芯片200可以在彼此上垂直堆叠，和/或横向隔开。
半导体封装结构可以包括连接到设置在多个半导体芯片200上的多个芯片接触焊盘221的多条第一金属线222a和多条第二金属线222b、以及设置在核心衬底100的第二表面上的模制化合物300。模制化合物300可以包封多个半导体芯片200、多条第一金属线222a和多条第二金属线222b。模制化合物300不仅可以为包封的部件和结构提供机械保护，还可以防止外部湿气和灰尘触及半导体芯片200、封装焊盘110、第一金属线222a和第二金属线222b。
半导体封装结构还可以包括设置在模制化合物300的表面上的多个第一金属焊盘410。在一个实施例中，每条第一金属线222a的一端可以连接到芯片接触焊盘221，并且第一金属线222a的另一端可以连接到另一芯片接触焊盘221或封装焊盘110。每条第二金属线222b的一端可以连接到芯片接触焊盘221，并且第二金属线222b的另一端可以连接到第一金属焊盘410。
半导体封装结构可以包括形成在模制化合物300上的再分布层400。再分布层400可以包括多个第二导电焊盘420，并且每个第一金属焊盘410可以电连接到对应的第二导电焊盘420。照此，第二导电焊盘420可以通过第一金属焊盘410和连接到第一金属焊盘410的第二金属线222b电连接到芯片接触焊盘221。
此外，该半导体封装结构还可以包括形成在每个第二导电焊盘420上的第二导电结构421。应当指出，在一个实施例中，半导体封装结构被描述为具有形成在每个第二导电焊盘420上的焊料球，并且多个焊料球可以充当半导体封装结构与第二PCB之间的电连接器。然而，根据实际需求，导电柱或导电凸块可以是用于在半导体封装结构和第二PCB之间提供电连接的替代结构。因此，在本公开中，形成在衬底结构上的用于提供到第二PCB的电连接的焊料球、导电柱、导电凸块等全部可以被称为第二导电结构421。
根据所公开的半导体封装结构，焊料球形成在半导体封装结构的顶表面和底表面两者上。因此，半导体封装结构能够从不同方向连接到至少两个PCB。例如，半导体封装结构可以分别从顶表面和底表面连接到两个PCB，由此改善空间利用率。而且，与现有半导体封装结构中的线相比，能够有效地缩短公开的半导体封装结构中的用于与不同部件连接的线。照此，可以充分降低寄生电阻、电容和电感，其还可以改善半导体封装结构的高频性能。此外，由于半导体封装结构能够与不止一个PCB交换电信号，因而也可以使每个PCB更小。因此，不仅可以缩短PCB的电路层中的线，还可以简化PCB的制作工艺。
图15示出了根据本公开的各种实施例的示例性半导体封装结构的示意性三维图。应当指出，出于说明性目的，图15仅示出了核心衬底100、设置在核心衬底100之上的模制化合物300、设置在核心衬底100的背离模制化合物300的表面上的多个第一导电结构121、以及设置在模制化合物300的背离核心衬底100的表面上的多个第二导电结构421。在实际应用中，该半导体封装结构还可以包括在上文提供的实施例中描述的各种部件。参考图15，在一个实施例中，设置在模制化合物300上的每个第二导电结构421可以是焊料球。焊料球(例如，第二导电结构421)可以形成在对应的第二导电焊盘420上(参考图11)。
图16示出了根据本公开的各种实施例的另一示例性半导体封装结构的示意性三维图。参考图16和图15，图16中所示的半导体封装结构可以基本上与图15中所示的半导体封装结构相同，并且唯一的差异在于，在图16中，设置在模制化合物300上的每个第二导电结构421可以是金属接触焊盘而不是焊料球。在一个实施例中，金属接触焊盘可以是形成在再分布层400中的第二导电焊盘420(参考图11)。替代性地，金属接触焊盘(例如，第二导电结构421)可以是形成在第二导电焊盘420上的金属柱或金属凸块(参考图11)，使得金属接触焊盘(例如，第二导电结构421)可以从再分布层400的表面突出。
图17示出了根据本公开的各种实施例的另一示例性半导体封装结构的示意性三维图。参考图17，在一个实施例中，多个第二导电结构421可以被第三保护层500覆盖。第三保护层500可以在存放或运输期间为半导体封装结构提供保护，并且可以在需要将多个第二导电结构421连接到测试平台或PCB以用于测试或操作时将第三保护层500去除。在一个实施例中，第三保护层500可以由临时键合材料制成，并且第三保护层500可以在施加激光、热等之后被解除键合并且被去除。
应当指出，设置在模制化合物上的每个第二导电结构可以是任何适当类型的导电结构，包括焊料球、金属柱、金属凸块、电插座等，并且本领域技术人员可以根据实际需求为每个第二导电结构选择适当的类型。
图18示出了根据本公开的各种实施例的另一示例性封装方法的示意性截面图。图18中所示的半导体封装结构可以基本上与图12中所示的半导体封装结构相同，并且下文的描述将聚焦在两种半导体封装结构之间的差异上。
与图12中所示的使用多个第一金属焊盘410来与多个芯片接触焊盘221电连接的半导体封装结构不同，图18中所示的半导体封装结构可以包括设置在半导体芯片200上的内插衬底900以与多个芯片接触焊盘221电连接。内插衬底900可以使用粘合剂层210附接到半导体芯片200的顶表面。内插衬底900可以包括多个衬底接触焊盘911和多个第三导电焊盘910。每个衬底接触焊盘911可以使用第三金属线222c电连接到芯片接触焊盘221。衬底接触焊盘911还可以连接到对应的第三导电焊盘910。照此，芯片接触焊盘221的一部分可以电连接到内插衬底900。
此外，设置在核心衬底100的第二表面上的模制化合物300也可以部分地覆盖内插衬底900。例如，多个衬底接触焊盘911连同对应的第三金属线222c可以被模制化合物300包封，并且多个第三导电焊盘910可以不被模制化合物300覆盖。在一个实施例中，在从核心衬底100到模制化合物300的顶表面的方向上，模制化合物300的一部分可以超过内插衬底900的顶表面。该半导体封装结构可以包括设置在内插衬底900上的第四保护层920。第四保护层920可以覆盖多个第三导电焊盘910。此外，该半导体封装结构还可以包括设置在第四保护层920上的盖板930。在一个实施例中，模制化合物300的顶表面可以与盖板930的顶表面平齐。
第四保护层920可以由能够在施加激光、热等之后被解除键合并去除的材料制成。例如，第四保护层920可以由在被激光束照射之后变得可去除的材料制成。在一个实施例中，盖板930可以由玻璃或者任何其他适当的透明材料制成以允许激光束穿透，并且盖板930可以是可去除的。
相应地，本公开提供了用于形成上文所述的半导体封装结构的封装方法。该封装方法可以基本上与上文描述的用于形成具有设置在模制化合物的顶部上的多个第二导电结构421(参考图12)的半导体封装结构的封装方法相同。下文对用于形成图18中所示的半导体封装结构的封装方法的描述将聚焦在两种封装方法的差异上。
在将多个半导体芯片200封装到核心衬底100的第二表面上之后，可以将内插衬底900附接到半导体芯片200的暴露顶表面上。内插衬底900可以包括多个衬底接触焊盘911和多个第三导电焊盘910。此外，每个衬底接触焊盘911可以使用第三金属线222c电连接到芯片接触焊盘221。衬底接触焊盘911还可以连接到对应的第三导电焊盘910。照此，芯片接触焊盘221的一部分可以电连接到内插衬底900。
此外，设置在核心衬底100的第二表面上的模制化合物300也可以部分地覆盖内插衬底900。例如，多个衬底接触焊盘911连同对应的第三金属线222c可以被模制化合物300包封，并且多个第三导电焊盘910可以不被模制化合物300覆盖。在一个实施例中，在从核心衬底100到模制化合物300的顶表面的方向上，模制化合物300的一部分可以超过内插衬底900的顶表面。之后，可以将第四保护层920设置在内插衬底900上，以覆盖多个第三导电焊盘910。此外，可以将盖板930设置在第四保护层920上。在一个实施例中，模制化合物300的顶表面可以与盖板930的顶表面平齐。
第四保护层920可以由能够在施加激光、热等之后被解除键合并去除的材料制成。例如，第四保护层920可以由在被激光束照射之后变得可去除的材料制成。在一个实施例中，盖板930可以由玻璃或者任何其他适当的透明材料制成以允许激光束穿透，并且盖板930可以是可去除的。
根据所公开的半导体封装结构和封装方法，在半导体封装结构的顶表面和底表面两者上形成导电结构。因此，半导体封装结构能够从不同方向连接到至少两个PCB。例如，半导体封装结构可以分别从顶表面和底表面连接到两个PCB，由此改善空间利用率。而且，与现有半导体封装结构中的线相比，能够有效地缩短公开的半导体封装结构中的用于与不同部件连接的线。照此，可以充分降低寄生电阻、电容和电感，其还可以改善半导体封装结构的高频性能。此外，由于半导体封装结构能够与不止一个PCB交换电信号，因而也可以使每个PCB更小。因此，不仅可以缩短PCB的电路层中的线，还可以简化PCB的制作工艺。
在上文提供的实施例中，多个第二导电结构被描述为形成在模制化合物的顶表面上(例如，参考图12)。然而，应当指出，多个第二导电结构可以形成在半导体封装结构的任何表面上。图19示出了根据本公开的各种实施例的另一示例性封装方法的示意性截面图。与图12中所示的多个第二导电结构421形成在模制化合物300的顶表面上的半导体封装结构不同，图19中所示的半导体封装结构可以包括被模制化合物300包封并且电连接到芯片接触焊盘221的第四金属线222d、以及形成在模制化合物300的侧表面上并且电连接到第四金属线222d的第一金属焊盘410。在一个实施例中，形成在模制化合物300的侧表面上的第一金属焊盘410可以是能够连接到PCB或者任何其他适当衬底的导电结构。在其他实施例中，还可以在第一金属焊盘410上形成导电结构，以提供通往PCB或者任何其他适当的衬底的电连接器。
相应地，在形成图19中所示的半导体封装结构时，该方法可以包括在形成模制化合物300之前形成第四金属线222d以与芯片接触焊盘221电连接。第四金属线222d可以基本上在平行于衬底结构的方向上延伸，从而在形成模制化合物300之后，第四金属线222d可以从模制化合物300的侧表面(例如，模制化合物300的垂直于基础衬底的表面)伸出。
此外，在形成模制化合物300之后，第二金属焊盘411可以形成在模制化合物300的侧表面上，从而与第四金属线222d电连接。在一个实施例中，第二金属焊盘411可以直接充当连接结构，从而PCB、器件或部件能够通过第二金属焊盘411连接到半导体封装结构。在其他实施例中，还可以在第二金属焊盘上形成再分布层和/或导电结构，从而为PCB、器件或部件提供电连接。
应当指出，在一个实施例中，半导体封装结构可以包括多条第二金属线222b和多条第四金属线222d从而将芯片接触焊盘221的一部分连接到模制化合物300的两个或更多表面。照此，半导体封装结构可以被提供有处于至少三个表面上的导电结构，以用于连接其他PCB、器件和部件。
根据所公开的半导体封装结构和封装方法，在半导体封装结构的多个表面上形成导电结构。因此，半导体封装结构能够从不同方向连接到至少两个PCB。而且，与现有半导体封装结构中的线相比，能够有效地缩短公开的半导体封装结构中的用于与不同部件连接的线。照此，可以充分降低寄生电阻、电容和电感，其还可以改善半导体封装结构的高频性能。此外，由于半导体封装结构能够与不止一个PCB交换电信号，因而也可以使每个PCB更小。因此，不仅可以缩短PCB的电路层中的线，还可以简化PCB的制作工艺。
上文的详细描述仅说明了本发明的特定示例性实施例，而非意在限制本发明的范围。本领域技术人员可以理解的是，说明书作为整体并且各种实施例中的技术特征可以被组合到对于本领域中的普通技术人员是可理解的其他实施例中。在不脱离本发明的精神和原理的情况下，其任何等同物或修改均落在本发明的实际范围内。

Claims (39)

1.一种封装方法，包括：
提供衬底结构，所述衬底结构包括核心衬底、在所述核心衬底的第一表面处的多个第一导电焊盘、以及在所述核心衬底的与所述第一表面相对的第二表面处的多个封装焊盘；
在所述核心衬底的所述第二表面处将多个半导体芯片封装到所述衬底结构上，包括：
形成第一金属线以与半导体芯片的芯片接触焊盘连接，以及在所述核心衬底的所述第二表面上形成模制化合物以包封所述多个半导体芯片，其中，所述第一金属线的一端连接到所述芯片接触焊盘，并且所述第一金属线的另一端在所述模制化合物的表面处暴露；以及
在所述模制化合物的所述表面上形成第一金属焊盘以与所述第一金属线电连接。
2.根据权利要求1所述的封装方法，还包括：
在所述多个第一导电焊盘中的每个第一导电焊盘上提供第一导电结构。
3.根据权利要求2所述的封装方法，其中：
所述第一导电结构包括焊料球、导电柱和导电凸块中的一种。
4.根据权利要求1所述的封装方法，还包括：
在所述模制化合物上形成再分布层，其中，所述再分布层包括第二导电焊盘，所述第二导电焊盘在所述再分布层的表面处暴露并且电连接到所述第一金属焊盘。
5.根据权利要求4所述的封装方法，还包括：
在所述第二导电焊盘上形成第二导电结构。
6.根据权利要求5所述的封装方法，其中：
所述第二导电结构包括焊料球、导电柱和导电凸块中的一种；并且
所述方法还包括：
设置保护层以覆盖所述第二导电结构。
7.根据权利要求1所述的封装方法，其中：
在形成所述模制化合物之前形成所述第一金属线；并且
形成所述第一金属线包括线键合工艺或电镀工艺。
8.根据权利要求1所述的封装方法，其中：
在形成所述模制化合物之后形成所述第一金属线；并且
形成所述第一金属线以与所述芯片接触焊盘连接包括：
在所述模制化合物中形成孔，以至少暴露所述芯片接触焊盘的一部分，以及
通过用金属材料填充所述孔而形成所述第一金属线。
9.根据权利要求1所述的封装方法，其中：
所述模制化合物的所述表面包括处于基本上平行于所述核心衬底的所述第二表面的平面中的表面，在所述模制化合物的所述表面上形成所述第一金属焊盘。
10.根据权利要求1所述的封装方法，其中：
所述模制化合物的所述表面包括处于与所述核心衬底的所述第二表面相交的平面中的表面，在所述模制化合物的所述表面上形成所述第一金属焊盘。
11.根据权利要求1-10中的任一项所述的封装方法，其中，在所述核心衬底的所述第二表面处将所述多个半导体芯片封装到所述衬底结构上还包括：
将所述多个半导体芯片附接在所述核心衬底的所述第二表面处；以及
在形成所述模制化合物之前，形成多条第二金属线以将所述多个半导体芯片的芯片接触焊盘连接到所述多个封装焊盘，其中，每条第二金属线将芯片接触焊盘连接到封装焊盘和另一芯片接触焊盘中的一个。
12.根据权利要求1所述的封装方法，其中：
通过垂直线键合工艺形成所述第一金属线。
13.一种半导体封装结构，包括：
衬底结构，所述衬底结构包括核心衬底、在所述核心衬底的第一表面处的多个第一导电焊盘、以及在所述核心衬底的与所述第一表面相对的第二表面处的多个封装焊盘；
多个半导体芯片，所述多个半导体芯片在所述核心衬底的所述第二表面处附接到所述衬底结构；
模制化合物，所述模制化合物形成在所述核心衬底的所述第二表面上并且包封所述多个半导体芯片；以及
第一金属焊盘，所述第一金属焊盘形成在所述模制化合物的表面上；以及
第一金属线，所述第一金属线位于所述模制化合物中并且将所述第一金属焊盘连接到半导体芯片的芯片接触焊盘。
14.根据权利要求13所述的半导体封装结构，还包括：
第一导电结构，所述第一导电结构形成在所述多个第一导电焊盘中的每个第一导电焊盘上。
15.根据权利要求14所述的半导体封装结构，其中：
所述第一导电结构包括焊料球、导电柱和导电凸块中的一种。
16.根据权利要求13所述的半导体封装结构，还包括：
再分布层，所述再分布层形成在所述模制化合物上，其中，所述再分布层包括第二导电焊盘，所述第二导电焊盘在所述再分布层的表面处暴露并且电连接到所述第一金属焊盘。
17.根据权利要求16所述的半导体封装结构，还包括：
第二导电结构，所述第二导电结构形成在所述第二导电焊盘上。
18.根据权利要求17所述的半导体封装结构，其中：
所述第二导电结构包括焊料球、导电柱和导电凸块中的一种。
19.根据权利要求17-18中的任一项所述的半导体封装结构，还包括：
保护层，所述保护层覆盖所述第二导电结构。
20.根据权利要求13所述的半导体封装结构，其中：
所述模制化合物的所述表面包括处于基本上平行于所述核心衬底的所述第二表面的平面中的表面，在所述模制化合物的所述表面上形成所述第一金属焊盘。
21.根据权利要求13所述的半导体封装结构，其中：
所述模制化合物的所述表面包括处于与所述核心衬底的所述第二表面相交的平面中的表面，在所述模制化合物的所述表面上形成所述第一金属焊盘。
22.根据权利要求13-21中的任一项所述的半导体封装结构，其中，所述衬底结构还包括：
第一阻焊剂(SR)层，所述第一阻焊剂(SR)层形成在所述核心衬底的所述第一表面上，其中，所述多个第一导电焊盘中的每个第一导电焊盘至少部分地不被所述第一SR层覆盖。
23.根据权利要求13-21中的任一项所述的半导体封装结构，其中，所述衬底结构还包括：
第二SR层，所述第二SR层形成在所述核心衬底的所述第二表面上，其中，所述多个封装焊盘中的每个封装焊盘至少部分地不被所述第二SR层覆盖。
24.根据权利要求13-21中的任一项所述的半导体封装结构，还包括：
多条第二金属线，所述多条第二金属线将所述多个半导体芯片的芯片接触焊盘连接到所述多个封装焊盘，其中，每条第二金属线将芯片接触焊盘连接到封装焊盘和另一芯片接触焊盘中的一个。
25.一种封装方法，包括：
提供衬底结构，所述衬底结构包括核心衬底、在所述核心衬底的第一表面处的多个第一导电焊盘、以及在所述核心衬底的与所述第一表面相对的第二表面处的多个封装焊盘；
在所述核心衬底的所述第二表面处将多个半导体芯片和内插衬底附接到所述衬底结构上，其中，所述内插衬底包括衬底接触焊盘和电连接到所述衬底接触焊盘的第二导电焊盘；
形成第一金属线以将所述内插衬底的所述衬底接触焊盘连接到半导体芯片的芯片接触焊盘；以及
在所述核心衬底的所述第二表面上形成模制化合物以包封所述多个半导体芯片，其中，所述模制化合物覆盖所述内插衬底的所述衬底接触焊盘并且暴露所述第二导电焊盘。
26.根据权利要求25所述的封装方法，还包括：
在所述多个第一导电焊盘中的每个第一导电焊盘上提供第一导电结构。
27.根据权利要求26所述的封装方法，其中：
所述第一导电结构包括焊料球、导电柱和导电凸块中的一种。
28.根据权利要求25所述的封装方法，还包括：
设置保护层以覆盖所述第二导电焊盘。
29.根据权利要求28所述的封装方法，还包括：
在所述保护层上设置盖板。
30.根据权利要求25-29中的任一项所述的封装方法，其中，在所述核心衬底的所述第二表面处将所述多个半导体芯片和所述内插衬底附接到所述衬底结构之后并且在形成所述模制化合物之前，还包括：
形成多条第二金属线以将所述多个半导体芯片的芯片接触焊盘连接到所述多个封装焊盘，其中，每条第二金属线将芯片接触焊盘连接到封装焊盘和另一芯片接触焊盘中的一个。
31.一种半导体封装结构，包括：
衬底结构，所述衬底结构包括核心衬底、在所述核心衬底的第一表面处的多个第一导电焊盘、以及在所述核心衬底的与所述第一表面相对的第二表面处的多个封装焊盘；
多个半导体芯片和内插衬底，所述多个半导体芯片和内插衬底在所述核心衬底的所述第二表面处附接到所述衬底结构，其中，所述内插衬底包括衬底接触焊盘和电连接到所述衬底接触焊盘的第二导电焊盘；
模制化合物，所述模制化合物形成在所述核心衬底的所述第二表面上并且包封所述多个半导体芯片，其中，所述模制化合物覆盖所述内插衬底的所述衬底接触焊盘并且暴露所述第二导电焊盘；以及
第一金属线，所述第一金属线位于所述模制化合物中并且将所述内插衬底的所述衬底接触焊盘连接到半导体芯片的芯片接触焊盘。
32.根据权利要求31所述的半导体封装结构，还包括：
第一导电结构，所述第一导电结构形成在所述多个第一导电焊盘中的每个第一导电焊盘上。
33.根据权利要求32所述的半导体封装结构，其中：
所述第一导电结构包括焊料球、导电柱和导电凸块中的一种。
34.根据权利要求31所述的半导体封装结构，还包括：
保护层，所述保护层覆盖所述第二导电焊盘。
35.根据权利要求34所述的半导体封装结构，其中：
所述保护层由能够在施加激光或热之后被去除的材料制成。
36.根据权利要求34所述的半导体封装结构，还包括：
盖板，所述盖板设置在所述保护层上。
37.根据权利要求31-36中的任一项所述的半导体封装结构，其中，所述衬底结构还包括：
第一阻焊剂(SR)层，所述第一阻焊剂(SR)层形成在所述核心衬底的所述第一表面上，其中，所述多个第一导电焊盘中的每个第一导电焊盘至少部分地不被所述第一SR层覆盖。
38.根据权利要求31-36中的任一项所述的半导体封装结构，其中，所述衬底结构还包括：
第二SR层，所述第二SR层形成在所述核心衬底的所述第二表面上，其中，所述多个封装焊盘中的每个封装焊盘至少部分地不被所述第二SR层覆盖。
39.根据权利要求31-36中的任一项所述的半导体封装结构，还包括：
多条第二金属线，所述多条第二金属线将所述多个半导体芯片的芯片接触焊盘连接到所述多个封装焊盘，其中，每条第二金属线将芯片接触焊盘连接到封装焊盘和另一芯片接触焊盘中的一个。
CN202180000676.9A 2021-02-26 2021-02-26 半导体封装结构及其封装方法 Active CN113169143B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/078056 WO2022178806A1 (en) 2021-02-26 2021-02-26 Semiconductor package structure and packaging method thereof

Publications (2)

Publication Number Publication Date
CN113169143A true CN113169143A (zh) 2021-07-23
CN113169143B CN113169143B (zh) 2024-05-24

Family

ID=76875973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000676.9A Active CN113169143B (zh) 2021-02-26 2021-02-26 半导体封装结构及其封装方法

Country Status (3)

Country Link
US (2) US11721686B2 (zh)
CN (1) CN113169143B (zh)
WO (1) WO2022178806A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
CN102487051A (zh) * 2010-12-02 2012-06-06 索尼公司 半导体装置及其制造方法
US20140312503A1 (en) * 2013-04-23 2014-10-23 ByoungRim SEO Semiconductor packages and methods of fabricating the same
CN107305875A (zh) * 2016-04-19 2017-10-31 现代摩比斯株式会社 双向半导体封装件
US20180090468A1 (en) * 2016-09-29 2018-03-29 Intel Corporation Integrated circuit package assembly with wire end above a topmost component
CN111834330A (zh) * 2020-06-30 2020-10-27 江苏长电科技股份有限公司 一种新型半导体封装结构及其制造工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
WO2014063287A1 (en) * 2012-10-22 2014-05-01 Sandisk Information Technology (Shanghai) Co., Ltd. Wire tail connector for a semiconductor device
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US20200035586A1 (en) * 2018-07-25 2020-01-30 Semiconductor Components Industries, Llc Chip-on-lead semiconductor device packages with electrically isolated signal leads

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
CN102487051A (zh) * 2010-12-02 2012-06-06 索尼公司 半导体装置及其制造方法
US20140312503A1 (en) * 2013-04-23 2014-10-23 ByoungRim SEO Semiconductor packages and methods of fabricating the same
CN107305875A (zh) * 2016-04-19 2017-10-31 现代摩比斯株式会社 双向半导体封装件
US20180090468A1 (en) * 2016-09-29 2018-03-29 Intel Corporation Integrated circuit package assembly with wire end above a topmost component
CN111834330A (zh) * 2020-06-30 2020-10-27 江苏长电科技股份有限公司 一种新型半导体封装结构及其制造工艺

Also Published As

Publication number Publication date
US20220278089A1 (en) 2022-09-01
US20230343773A1 (en) 2023-10-26
CN113169143B (zh) 2024-05-24
US11721686B2 (en) 2023-08-08
WO2022178806A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US10566320B2 (en) Method for fabricating electronic package
TWI469309B (zh) 積體電路封裝系統
US7737545B2 (en) Multi-surface IC packaging structures and methods for their manufacture
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US20210057388A1 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
CN111279474B (zh) 具有分层保护机制的半导体装置及相关***、装置及方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
KR20080001395A (ko) 반도체 패키지 및 그 제조 방법
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN110581107A (zh) 半导体封装及其制造方法
KR20150038497A (ko) 재구성된 웨이퍼-레벨 마이크로전자 패키지
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20050093152A1 (en) Multi-surface contact IC packaging structures and assemblies
CN111725146A (zh) 电子封装件及其制法
CN113169143B (zh) 半导体封装结构及其封装方法
US11495574B2 (en) Semiconductor package
CN111370397A (zh) 半导体封装装置及其制造方法
CN111009500A (zh) 半导体封装件及其制造方法以及制造再分布结构的方法
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR102091619B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant