CN113168806B - 像素驱动电路、像素驱动方法、显示面板及显示装置 - Google Patents

像素驱动电路、像素驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN113168806B
CN113168806B CN201980001597.2A CN201980001597A CN113168806B CN 113168806 B CN113168806 B CN 113168806B CN 201980001597 A CN201980001597 A CN 201980001597A CN 113168806 B CN113168806 B CN 113168806B
Authority
CN
China
Prior art keywords
transistor
electrically connected
signal
electrode
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001597.2A
Other languages
English (en)
Other versions
CN113168806A (zh
Inventor
玄明花
陈小川
刘冬妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113168806A publication Critical patent/CN113168806A/zh
Application granted granted Critical
Publication of CN113168806B publication Critical patent/CN113168806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素驱动电路(100)，包括：驱动信号控制子电路(1)和驱动时长控制子电路(2)。其中，驱动信号控制子电路(1)与第一扫描信号端(GATE1)、第一数据信号端(DATA1)、第一电压信号端(VDD)、使能信号端(EM)及驱动时长控制子电路(2)电连接，被配置为在第一扫描信号端(GATE1)和使能信号端(EM)的控制下，向驱动时长控制子电路(2)提供驱动信号；驱动信号与在第一数据信号端(DATA1)处接收的第一数据信号和在第一电压信号端(VDD)处接收的第一电压信号有关。驱动时长控制子电路(2)还与第二扫描信号端(GATE2)、第二数据信号端(DATA2)、使能信号端(EM)及待驱动元件(3)电连接，被配置为在第二扫描信号端(GATE2)和使能信号端(EM)的控制下，将驱动信号传输至待驱动元件(3)；驱动信号传输至待驱动元件(3)的时长与在第二数据信号端(DATA2)处接收的第二数据信号有关。

Description

像素驱动电路、像素驱动方法、显示面板及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法、显示面板及显示装置。
背景技术
在显示技术领域，显示装置中应用HDR(高动态范围图像，High-Dynamic Range)技术能够实现显示画面的画质提升，同时也对显示装置的色域和亮度提出更高的要求，微型发光二极管显示装置因其亮度高，色域广的特点，更适合实现高动态范围图像的显示。
发明内容
第一方面，提供一种像素驱动电路，包括：驱动信号控制子电路和驱动时长控制子电路；其中，所述驱动信号控制子电路与第一扫描信号端、第一数据信号端、第一电压信号端、使能信号端及所述驱动时长控制子电路电连接，被配置为在所述第一扫描信号端和所述使能信号端的控制下，向所述驱动时长控制子电路提供驱动信号。所述驱动信号与在所述第一数据信号端处接收的第一数据信号和在所述第一电压信号端处接收的第一电压信号有关。所述驱动时长控制子电路还与第二扫描信号端、第二数据信号端、使能信号端及待驱动元件电连接，被配置为在所述第二扫描信号端和所述使能信号端的控制下，将所述驱动信号传输至所述待驱动元件。所述驱动信号传输至所述待驱动元件的时长与在所述第二数据信号端处接收的第二数据信号有关。
在一些实施例中，所述驱动信号控制子电路包括：第一数据写入单元、第一驱动单元及第一控制单元；其中，所述第一数据写入单元与所述第一扫描信号端、所述第一数据信号端及所述第一驱动单元电连接，被配置为在所述第一扫描信号端的控制下，将在所述第一数据信号端处接收的第一数据信号写入至所述第一驱动单元。
所述第一驱动单元还与所述第一电压信号端及所述第一控制单元电连接，被配置为根据所写入的第一数据信号和在所述第一电压信号端处接收的第一电压信号，产生所述驱动信号，并将所述驱动信号传输至所述第一控制单元。
所述第一控制单元还与所述使能信号端、所述第一电压信号端及所述驱动时长控制子电路电连接，被配置为在所述使能信号端的控制下，根据所述第一电压信号，将所述驱动信号传输至所述驱动时长控制子电路。
在一些实施例中，所述第一数据写入单元包括：第一晶体管和第二晶体管。所述第一晶体管的控制极与所述第一扫描信号端电连接，所述第一晶体管的第一极与所述第一数据信号端电连接，所述第一晶体管的第二极与所述第一驱动单元电连接。所述第二晶体管的控制极与所述第一扫描信号端电连接，所述第二晶体管的第一极和第二极与所述第一驱动单元电连接。
所述第一驱动单元包括：第一存储电容器和第三晶体管。所述第一存储电容器的第一端与所述第一数据写入单元及所述第一控制单元电连接，所述第一存储电容器的第二端与所述第一数据写入单元电连接。所述第三晶体管的控制极与所述第一存储电容器的第二端及所述第一数据写入单元电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极与所述第一数据写入单元及所述第一控制单元电连接。
所述第一控制单元包括：第四晶体管和第五晶体管。所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电压信号端电连接，所述第四晶体管的第二极与所述第一驱动单元电连接。所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第一极与所述第一驱动单元电连接，所述第五晶体管的第二极与所述驱动时长控制子电路电连接。
在一些实施例中，所述驱动信号控制子电路还包括：第一复位单元。所述第一复位单元与所述第一电压信号端、复位信号端、初始化信号端及所述第一驱动单元电连接，被配置为在所述复位信号端的控制下，根据在所述第一电压信号端处接收的第一电压信号和在所述初始化信号端处接收的初始化信号，对所述第一驱动单元的电压进行复位。
在一些实施例中，所述第一复位单元包括：第六晶体管和第七晶体管。所述第六晶体管的控制极与所述复位信号端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第一驱动单元电连接。第七晶体管的控制极与所述复位信号端电连接，所述第七晶体管的第一极与所述初始化信号端电连接，所述第七晶体管的第二极与所述第一驱动单元电连接。
在一些实施例中，所述驱动信号控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第一存储电容器。所述第一晶体管的控制极与所述第一扫描信号端电连接，所述第一晶体管的第一极与所述第一数据信号端电连接，所述第一晶体管的第二极与所述第一存储电容器的第一端电连接。所述第二晶体管的控制极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述第三晶体管的第二极电连接，所述第二晶体管的第二极与所述第一存储电容器的第二端及所述第三晶体管的控制极电连接。
所述第三晶体管的控制极还与所述第一存储电容器的第二端电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极还与所述第五晶体管的第一极电连接。所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电压信号端电连接，所述第四晶体管的第二极与所述第一存储电容器的第一端电连接。
所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第二极与所述驱动时长控制子电路电连接。所述第六晶体管的控制极与复位信号端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第一存储电容器的第一端电连接。所述第七晶体管的控制极与所述复位信号端电连接，所述第七晶体管的第一极与初始化信号端电连接，所述第七晶体管的第二极与所述第一存储电容器的第二端及所述第三晶体管的控制极电连接。
在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及第七晶体管均为P型晶体管或者均为N型晶体管。
在一些实施例中，所述驱动时长控制子电路包括：第二数据写入单元、第二控制单元及第二驱动单元；其中，所述第二数据写入单元与所述第二扫描信号端、所述第二数据信号端及所述第二驱动单元电连接，被配置为在所述第二扫描信号端的控制下，将在所述第二数据信号端处接收的具有设定工作电位的第二数据信号写入至所述第二驱动单元。
所述第二控制单元与所述使能信号端、所述第二数据信号端及所述第二驱动单元电连接，被配置为在所述使能信号端的控制下，将在所述第二数据信号端处接收的电位在设定范围内变化的第二数据信号传输至所述第二驱动单元。
所述第二驱动单元还与所述驱动信号控制子电路电连接，被配置为根据所述具有设定工作电位的第二数据信号和所述电位在设定范围内变化的第二数据信号，将所述驱动信号传输至所述第二控制单元，并控制所述驱动信号传输至所述第二控制单元的时长。所述第二控制单元还与所述待驱动元件电连接，还被配置为将所述驱动信号传输至所述待驱动元件。
在一些实施例中，所述第二数据写入单元包括：第八晶体管，所述第八晶体管的控制极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二数据信号端电连接，所述第八晶体管的第二极与所述第二驱动单元电连接。
所述第二控制单元包括：第九晶体管和第十晶体管，所述第九晶体管的控制极与所述使能信号端电连接，所述第九晶体管的第一极与所述第二数据信号端电连接，所述第九晶体管的第二极与所述第二驱动单元电连接。所述第十晶体管的控制极与所述使能信号端电连接，所述第十晶体管的第一极与所述第二驱动单元电连接，所述第十晶体管的第二极与所述待驱动元件电连接。
所述第二驱动单元包括：第二存储电容器和第十一晶体管，所述第二存储电容器的第一端与所述第二数据写入单元及所述第二控制单元电连接；所述第十一晶体管的控制极与所述第二存储电容器的第二端电连接，所述第十一晶体管的第一极与所述驱动信号控制子电路电连接，所述第十一晶体管的第二极与所述第二控制单元电连接。
在一些实施例中，所述驱动时长控制子电路还包括：第二复位单元；所述第二复位单元与复位信号端、初始化信号端及所述第二驱动单元电连接，被配置为在所述复位信号端的控制下，根据在所述初始化信号端处接收的初始化信号，对所述第二驱动单元的电压进行复位。
在一些实施例中，所述第二复位单元包括：第十二晶体管和第十三晶体管。所述第十二晶体管的控制极与所述复位信号端电连接，所述第十二晶体管的第一极与所述初始化信号端电连接，所述第十二晶体管的第二极与所述第二驱动单元电连接。所述第十三晶体管的控制极与所述复位信号端能接，所述第十三晶体管的第一极和第二极与所述第二驱动单元电连接。
在一些实施例中，所述驱动时长控制子电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管及第二存储电容器。所述第八晶体管的控制极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二数据信号端电连接，所述第八晶体管的第二极与所述第二存储电容器的第一端电连接。所述第九晶体管的控制极与所述使能信号端电连接，所述第九晶体管的第一极与所述第二数据信号端电连接，所述第九晶体管的第二极与所述第二存储电容器的第一端电连接。
所述第十晶体管的控制极与所述使能信号端电连接，所述第十晶体管的第一极与所述第十一晶体管的第二极电连接，所述第十晶体管的第二极与所述待驱动元件电连接。所述第十一晶体管的控制极与所述第二存储电容器的第二端电连接，所述第十一晶体管的第一极与所述驱动信号控制子电路及所述第十二晶体管的第二极电连接，所述第十一晶体管的第二极还与所述第十三晶体管的第一极电连接。
所述十二晶体管的控制极与复位信号端电连接，所述十二晶体管的第一极与初始化信号端电连接。所述第十三晶体管的控制极与所述复位信号端电连接，所述第十三晶体管的第二极与所述第二存储电容器的第二端及所述第十一晶体管的控制极电连接。
在一些实施例中，所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管及所述第十三晶体管均为P型晶体管或者均为N型晶体管。
第二方面，提供一种像素驱动方法，应用于如第一方面中任选一项所述像素驱动电路，所述像素驱动方法包括：一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描时段。所述多个行扫描时段中的每个行扫描时段包括：驱动信号控制子电路在第一扫描信号端的控制下，写入第一数据信号；驱动时长控制子电路在所述第二扫描信号端的控制下，写入具有设定工作电位的第二数据信号。
所述工作阶段包括：所述驱动信号控制子电路在使能信号端的控制下，向所述驱动时长控制子电路提供驱动信号；所述驱动信号与所述第一数据信号和第一电压信号端提供的第一电压信号有关。所述驱动时长控制子电路在所述使能信号端的控制下，接收电位在设定范围内变化的第二数据信号，将所述驱动信号传输至待驱动元件；所述驱动信号传输至所述待驱动元件的时长与所述具有设定工作电位的第二数据信号和所述电位在设定范围内变化的第二数据信号有关。
在一些实施例中，设定工作电位的绝对值与相应的待驱动元件需要工作的工作时长相关。
在一些实施例中，所述设定范围的两个端点值分别为：所述第二数据信号的非工作电位和参考工作电位；所述参考工作电位的绝对值大于或等于所述第二数据信号的全部设定工作电位的绝对值中的最大值；所述设定工作电位在所述设定范围之内。
第三方面，提供一种显示面板，包括如第一方面中任一项所述的像素驱动电路。
在一些实施例中，所述显示面板包括多个亚像素，每个亚像素对应一个所述像素驱动电路，所述多个亚像素呈多行多列的阵列式布置。所述显示面板还包括：多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、及多条第二数据信号线。同一行亚像素对应的各像素驱动电路与同一条第一扫描信号线及同一条第二扫描信号线电连接。同一列亚像素对应的各像素驱动电路与同一条第一数据信号线及同一条第二数据信号线电连接。
在一些实施例中，上述显示面板还包括：衬底基板，所述像素驱动电路设置于所述衬底基板上，所述衬底基板为玻璃基板。
第四方面，提供一种显示装置，包括如第三方面所述的显示面板。
附图说明
为了更清楚地说明本公开一些实施例中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为根据本公开的一些实施例的一种像素驱动电路的结构示意图；
图2为根据本公开的一些实施例的一种像素驱动电路的另一种结构示意图；
图3为根据本公开的一些实施例的一种像素驱动电路的再一种结构示意图；
图4为根据本公开的一些实施例的一种像素驱动电路的又一种结构示意图；
图5为根据本公开的一些实施例的一种像素驱动电路的又一种结构示意图；
图6为根据本公开的一些实施例的像素驱动方法的时序图；
图7为根据本公开的一些实施例的显示面板的结构示意图；
图8为根据本公开的一些实施例的显示装置的示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
在显示技术领域，Micro LED(微型发光二极管)显示装置的亮度高，色域广，能够满足应用HDR(高动态范围图像，High-Dynamic Range)技术对显示装置的亮度和色域的要求，更适合实现HDR的显示。
在相关技术中，微型发光二极管显示装置的像素驱动电路通常采用电流驱动控制，通过控制输入微型发光二极管的驱动电流的大小来实现控制微型发光二极管的发光强度，进而实现不同灰阶的显示。例如，在实现较低的灰阶的显示时，会提供较小的驱动电流，使微型发光二极管的发光亮度降低；在实现较高的灰阶的显示时，提供较大的驱动电流，使微型发光二极管的发光亮度提高。
本公开的发明人经研究发现，微型发光二极管具有在高电流密度下发光效率高，在低电流密度下发光效率低且主波峰偏移的特性。具体表现为：在输入微型发光二极管的驱动电流达到一定值时，微型发光二极管的发光效率达到最高；在驱动电流没有达到该值时，微型发光二极管的发光效率一直处于爬坡阶段，即随着所提供的驱动电流的增大，微型发光二极管的发光强度逐渐增大，同时发光效率逐渐增大。
这样，在采用相关技术中通过驱动电流幅值大小控制微型发光二极管的发光强度的驱动方式的情况下，在实现较低灰阶的显示时，输入微型发光二极管的驱动电流较低，这样微型发光二极管就处于低电流密度下，造成微型发光二极管的发光效率较低，能耗较高，显示装置进行显示时功耗较大，造成能源损耗。
本公开的一些实施例提供了一种像素驱动电路100，如图1所示，该像素驱动电路100包括：驱动信号控制子电路1和驱动时长控制子电路2。
驱动信号控制子电路1与第一扫描信号端GATE1、第一数据信号端DATA1、第一电压信号端VDD、使能信号端EM及驱动时长控制子电路2电连接。其中，第一扫描信号端GATE1被配置为接收第一扫描信号Gate1，并向驱动信号控制子电路1输入该第一扫描信号Gate1；第一数据信号端DATA1被配置为接收第一数据信号Data1，并向驱动信号控制子电路1输入该第一数据信号Data1；第一电压信号端VDD被配置为接收第一电压信号Vdd，并向驱动信号控制子电路1输入该第一电压信号Vdd；使能信号端EM被配置为接收使能信号Em，并向驱动信号控制子电路1输入该使能信号Em。
驱动信号控制子电路1被配置为在第一扫描信号端GATE1和使能信号端EM的控制下，向驱动时长控制子电路2提供驱动信号。该驱动信号与在第一数据信号端DATA1处接收的第一数据信号Data1和在第一电压信号端VDD处接收的第一电压信号Vdd有关。
驱动时长控制子电路2还与第二扫描信号端GATE2、第二数据信号端DATA2、使能信号端EM及待驱动元件3电连接。其中，第二扫描信号端GATE2被配置为接收第二扫描信号Gate2，并向驱动信号控制子电路1输入该第二扫描信号Gate2；第二数据信号端DATA2被配置为接收第二数据信号Data2，并向驱动时长控制子电路2输入该第二数据信号Data2；使能信号端EM被配置为接收使能信号Em，并向驱动信号控制子电路1输入该使能信号Em。
驱动时长控制子电路2被配置为在第二扫描信号端GATE2和使能信号端EM的控制下，将驱动信号传输至待驱动元件3。该驱动信号传输至待驱动元件3的时长与在第二数据信号端DATA2处接收的第二数据信号Data2有关。
由此，上述像素驱动电路100包括驱动信号控制子电路1和驱动时长控制子电路2，驱动信号控制子电路1被配置为向驱动时长控制子电路2提供驱动信号，并且驱动信号的大小与第一数据信号Data1和第一电压信号Vdd有关；驱动时长控制子电路2被配置为将驱动信号传输至待驱动元件3，且驱动信号传输至待驱动元件3的时长与第二数据信号Data2有关，在驱动信号传输至待驱动元件3的情况下，待驱动元件3工作，也就是待驱动元件3的工作时长与第二数据信号Data2有关。
这样，在驱动信号控制子电路1和驱动时长控制子电路2的共同作用下，通过控制驱动信号的大小，以及驱动信号传输至待驱动元件3的时长，实现对待驱动元件3的驱动信号的大小以及工作时长的控制，进而实现对待驱动元件3的控制。
在一些实施例中，待驱动元件3为发光器件，例如，微型发光二极管，驱动信号控制子电路1通过控制驱动信号的大小，从而控制传输至发光器件的驱动电流的大小，驱动时长控制子电路2通过控制驱动信号传输至发光器件的时长，从而控制发光器件的工作时长，这样在进行不同灰阶的显示时，通过控制发光器件的驱动电流大小以及发光时长实现改变发光器件的发光强度，进而实现对应的灰阶显示。
本公开的发明人经研究发现，在驱动电流较大时，微型发光二极管等发光器件处于高电流密度下，发光效率较高，能耗较低。利用上述像素驱动电路100，在实现较高灰阶的显示时，通过增大输入发光器件的驱动电流，提高发光器件的发光强度；在实现较低灰阶的显示时，通过缩短发光器件的工作时长，不需要降低输入发光器件的驱动电流，使得发光器件的发光强度降低。这样，传输至发光器件的驱动电流始终较大，发光器件始终处于高电流密度下，发光效率较高，进而实现了降低功耗，节约成本的效果。
在一些实施例中，如图2所示，上述驱动信号控制子电路1包括：第一数据写入单元11、第一驱动单元12及第一控制单元13。
第一数据写入单元11与第一扫描信号端GATE1、第一数据信号端DATA1及第一驱动单元12电连接，被配置为在第一扫描信号端GATE1的控制下，将在第一数据信号端DATA1处接收的第一数据信号Data1写入至第一驱动单元12。
第一驱动单元12还与第一电压信号端VDD及第一控制单元13电连接，被配置为根据所写入的第一数据信号Data1和在第一电压信号端VDD处接收的第一电压信号Vdd，产生驱动信号，并将驱动信号传输至第一控制单元13。
第一控制单元13还与使能信号端EM、第一电压信号端VDD及驱动时长控制子电路2电连接，被配置为在使能信号端EM的控制下，根据第一电压信号Vdd，将驱动信号传输至驱动时长控制子电路2。
在上述驱动信号控制子电路1中，通过第一数据写入单元11，将第一数据信号Data1写入至第一驱动单元12，第一驱动单元12根据第一数据信号Data1和第一电压信号Vdd，产生驱动信号，并将驱动信号传输至第一控制单元13，第一控制单元13将驱动信号传输至所述驱动时长控制子电路2，从而上述驱动信号控制子电路1实现了向驱动时长控制子电路2提供驱动信号，且驱动信号与第一数据信号Data1和第一电压信号Vdd有关。
示例性地，如图3所示，第一数据写入单元11包括：第一晶体管M1和第二晶体管M2。
第一晶体管M1的控制极与第一扫描信号端GATE1电连接，第一晶体管M1的第一极与第一数据信号端DATA1电连接，第一晶体管M1的第二极与第一驱动单元12电连接。第一晶体管M1被配置为在第一扫描信号Gate1的控制下导通，将第一数据信号Data1传输至第一驱动单元12。
第二晶体管M2的控制极与第一扫描信号端GATE1电连接，第二晶体管M2的第一极和第二极与第一驱动单元12电连接。在第一驱动单元12包括第三晶体管M3的情况下，第二晶体管M2被配置为在第一扫描信号Gate1的控制下导通，使第三晶体管M3处于自饱和状态。
上述第一驱动单元12包括：第一存储电容器C1和第三晶体管M3。
第一存储电容器C1的第一端与第一数据写入单元11及第一控制单元13电连接，第一存储电容器C1的第二端与第一数据写入单元11电连接。第一存储电容器C1被配置为接收第一数据写入单元11所输入的第一数据信号Data1，并存储该第一数据信号Data1。
第三晶体管M3的控制极与第一存储电容器C1的第二端及第一数据写入单元11电连接，第三晶体管M3的第一极与第一电压信号端VDD电连接，第三晶体管M3的第二极与所述第一数据写入单元11及第一控制单元13电连接。第三晶体管M3被配置为根据第一存储电容器C1所存储的第一数据信号Data1和在第一电压信号端VDD处接收的第一电压信号Vdd，产生驱动信号，并将驱动信号传输至所述第一控制单元13。
上述第一控制单元13包括：第四晶体管M4和第五晶体管M5。
第四晶体管M4的控制极与使能信号端EM电连接，第四晶体管M4的第一极与第一电压信号端VDD电连接，第四晶体管M4的第二极与第一驱动单元12电连接。第四晶体管M4被配置为在使能信号Em的控制下导通，将第一电压信号Vdd传输至第一驱动单元12。
第五晶体管M5的控制极与使能信号端EM电连接，第五晶体管M5的第一极与第一驱动单元12电连接，第五晶体管M5的第二极与驱动时长控制子电路2电连接。第五晶体管M5被配置为在使能信号Em的控制下导通，将驱动信号传输至驱动时长控制子电路2。
在一些实施例中，如图4所示，驱动信号控制子电路1还包括第一复位单元14。
第一复位单元14与第一电压信号端VDD、复位信号端RESET、初始化信号端VINIT及第一驱动单元12电连接。复位信号端RESET被配置为接收复位信号Reset，并向第一复位单元14输入该复位信号Reset；初始化信号端VINIT被配置为接收初始化信号Vinit，并向第一复位单元14输入该初始化信号Vinit。
第一复位单元14被配置为在复位信号端RESET的控制下，根据在第一电压信号端VDD处接收的第一电压信号Vdd和在初始化信号端VINIT处接收的初始化信号Vinit，对第一驱动单元12的电压进行复位。
在上述实施例中，通过第一复位单元14，对第一驱动单元12的电压进行复位，以对第一驱动单元12处的信号进行降噪，而使得第一数据写入单元11将第一数据信号Data1写入至第一驱动单元12时，所输入的第一数据信号Data1更加准确。
示例性的，如图5所示，第一复位单元14包括：第六晶体管M6和第七晶体管M7。
第六晶体管M6的控制极与复位信号端RESET电连接，第六晶体管M6的第一极与第一电压信号端VDD电连接，第六晶体管M6的第二极与第一驱动单元12电连接。第六晶体管M6被配置为在复位信号Reset的控制下导通，将第一电压信号Vdd传输至第一驱动单元12。
第七晶体管M7的控制极与复位信号端RESET电连接，第七晶体管M7的第一极与初始化信号端VINIT电连接，第七晶体管M7的第二极与第一驱动单元12电连接。第七晶体管M7被配置为在复位信号Reset的控制下导通，将初始化信号Vinit传输至第一驱动单元12。
在此基础上，下面对本公开实施例所提供的像素驱动电路100所包括的驱动信号控制子电路1的具体电路结构进行整体性的、示例性的介绍。
如图5所示，驱动信号控制子电路1包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7及第一存储电容器C1。
第一晶体管M1的控制极与第一扫描信号端GATE1电连接，第一晶体管M1的第一极与第一数据信号端DATA1电连接，第一晶体管M1的第二极与第一存储电容器C1的第一端电连接。第一晶体管M1被配置为在第一扫描信号Gate1的控制下导通，将第一数据信号Date1传输至第一存储电容器C1的第一端。
第二晶体管M2的控制极与第一扫描信号端GATE1电连接，第二晶体管M2的第一极与第三晶体管M3的第二极电连接，第二晶体管M2的第二极与第一存储电容器C1的第二端及第三晶体管M3的控制极电连接。第二晶体管M2被配置为在第一扫描信号Gate1的控制下导通，将第三晶体管M3的控制极与第三晶体管M3的第二极相连，使第三晶体管M3达到自饱和状态。
第三晶体管M3的控制极还与第一存储电容器C1的第二端电连接，第三晶体管M3的第一极与第一电压信号端VDD电连接，第三晶体管M3的第二极还与第五晶体管M5的第一极电连接。第三晶体管M3被配置为根据第一存储电容器C1所存储的第一数据信号Date1和第一电压信号Vdd，产生驱动信号，并将驱动信号传输至第五晶体管M5的第一极。
第四晶体管M4的控制极与使能信号端EM电连接，第四晶体管M4的第一极与第一电压信号端VDD电连接，第四晶体管M4的第二极与第一存储电容器C1的第一端电连接。第四晶体管M4被配置为在使能信号Em的控制下导通，将第一电压信号Vdd传输至第一存储电容器C1的第一端。
第五晶体管M5的控制极与使能信号端EM电连接，第五晶体管M5的第二极与驱动时长控制子电路2电连接。第五晶体管M5被配置为在使能信号Em的控制下导通，将驱动信号传输至驱动时长控制子电路2。
第六晶体管M6的控制极与复位信号端RESET电连接，第六晶体管M6的第一极与第一电压信号端VDD电连接，第六晶体管M6的第二极与第一存储电容器C1的第一端电连接。第六晶体管M6被配置为为在复位信号Reset的控制下导通，将第一电压信号Vdd传输至第一存储电容器C1的第一端。
第七晶体管M7的控制极与复位信号端RESET电连接，第七晶体管M7的第一极与初始化信号端VINIT电连接，第七晶体管M7的第二极与第一存储电容器C1的第二端及第三晶体管M3的控制极电连接。第七晶体管M7被配置为在复位信号Reset的控制下导通，将初始化信号Vinit传输至第一存储电容器C1的第二端。
如图5所示，以上所介绍的驱动信号控制子电路1中，与第四晶体管M4、第六晶体管M6电连接的第一电压信号端VDD，以及与第三晶体管M3电连接的第一电压信号端VDD，为同一个电压信号端，该电压信号端所接收的电压信号均为第一电压信号Vdd。在一些实施例中，与第四晶体管M4、第六晶体管M6电连接的电压信号端，和与第三晶体管M3电连接的电压信号端为两个不同的电压信号端，该两个不同的电压信号端所接收的电压信号为两个幅值不同的电压信号，本公开对此并不设限。
在一些实施例中，第三晶体管M3的控制极与第一存储电容器C1的第二端电连接的节点等效为第一节点N1，即第一节点N1的电位与第一存储电容器C1的第二端的电位，以及与第三晶体管M3的控制极的电位相同。第一晶体管M1的第二极与第一存储电容器C1的第一端电连接的节点等效为第二节点N2，即第二节点N2的电位与第一存储电容器C1的第一端的电位，以及与第一晶体管M1的第二极的电位相同。
在一些实施例中，本公开所提供的像素驱动电路100中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6及第七晶体管M7均为P型晶体管或者均为N型晶体管。
在一些实施例中，如图2所示，本公开所提供的像素驱动电路100中驱动时长控制子电路2包括：第二数据写入单元21、第二控制单元23及第二驱动单元22。
第二数据写入单元21与第二扫描信号端GATE2、第二数据信号端DATA2及第二驱动单元22电连接，被配置为在第二扫描信号端GATE2的控制下，将在第二数据信号端DATA2处接收的具有设定工作电位的第二数据信号Data2写入至第二驱动单元22。
需要说明的是，驱动信号传输至待驱动元件3的时长与上述具有设定工作电位的第二数据信号Data2有关，通过控制第二数据信号Data2的设定工作电位，可以改变驱动信号传输至待驱动元件3的时长，进而改变待驱动元件3的工作时长。
第二控制单元23与使能信号端EM、第二数据信号端DATA2及第二驱动单元22电连接，被配置为在使能信号端EM的控制下，将在第二数据信号端DATA2处接收的电位在设定范围内变化的第二数据信号Data2传输至第二驱动单元22。
需要说明的是，驱动信号传输至待驱动元件3的时长与上述电位在设定范围内变化的第二数据信号Data2有关，在第二数据信号Data2的电位变化至一定值时，会使第二驱动单元22打开，此时驱动信号传输至第二控制单元23。
第二驱动单元22还与驱动信号控制子电路1电连接，被配置为根据具有设定工作电位的第二数据信号Data2和电位在设定范围内变化的第二数据信号Data2，将驱动信号传输至第二控制单元23，并控制驱动信号传输至第二控制单元23的时长。
第二控制单元23还与待驱动元件3电连接，还被配置为将驱动信号传输至待驱动元件3。
在上述驱动时长控制子电路2中，通过第二数据写入单元21，将具有设定工作电位的第二数据信号Data2写入至第二驱动单元22，通过第二控制单元23，将电位在设定范围内变化的第二数据信号Data2传输至所述第二驱动单元22，通过第二驱动单元22，根据具有设定工作电位的第二数据信号Data2和电位在设定范围内变化的第二数据信号Data2，将驱动信号传输至第二控制单元23，并控制驱动信号传输至第二控制单元23的时长。从而上述驱动时长控制子电路2实现了控制驱动信号传输至第二控制单元23的时长，以控制待驱动元件3的工作时长，进而控制待驱动元件3的工作状态的效果。
示例性地，如图3所示，上述第二数据写入单元21包括：第八晶体管M8。
第八晶体管M8的控制极与第二扫描信号端GATE2电连接，第八晶体管M8的第一极与第二数据信号端DATA2电连接，第八晶体管M8的第二极与第二驱动单元22电连接。第八晶体管M8被配置为在第二扫描信号Gate2的控制下导通，将第二数据信号Data2传输至第二驱动单元22。
上述第二控制单元23包括：第九晶体管M9和第十晶体管M10。
第九晶体管M9的控制极与使能信号端EM电连接，第九晶体管M9的第一极与第二数据信号端DATA2电连接，第九晶体管M9的第二极与第二驱动单元22电连接。第九晶体管M9被配置为在使能信号Em的控制下导通，将第二数据信号Data2传输至第二驱动单元22。
第十晶体管M10的控制极与使能信号端EM电连接，第十晶体管M10的第一极与第二驱动单元22电连接，第十晶体管M10的第二极与待驱动元件3电连接。第十晶体管M10被配置为在使能信号Em的控制下导通，将驱动信号传输至待驱动元件3。
上述第二驱动单元22包括：第二存储电容器C2和第十一晶体管M11。
第二存储电容器C2的第一端与第二数据写入单元21及第二控制单元23电连接，被配置为接收第二数据信号Data2，并存储该第二数据信号Data2。
第十一晶体管M11的控制极与第二存储电容器C2的第二端电连接，第十一晶体管M11的第一极与驱动信号控制子电路1电连接，第十一晶体管M11的第二极与第二控制单元23电连接。第十一晶体管M11被配置为在第二存储电容器C2的第二端的电压的控制下导通，将驱动信号传输至第十晶体管M10。
在一些实施例中，如图4所示，驱动时长控制子电路2还包括：第二复位单元24。
第二复位单元24与复位信号端RESET、初始化信号端VINIT及第二驱动单元22电连接，被配置为在复位信号端RESET的控制下，根据在初始化信号端VINIT处接收的初始化信号Vinit，对第二驱动单元22的电压进行复位。
在上述实施例中，通过第二复位单元24，对第二驱动单元22的电压进行复位，以对第二驱动单元22处的信号进行降噪，而使得第二数据写入单元21将第二数据信号Data2写入至第二驱动单元22时，所输入的第二数据信号Data2更加准确。
示例性地，如图5所示，第二复位单元24包括：第十二晶体管M12和第十三晶体管M13。
第十二晶体管M12的控制极与复位信号端RESET电连接，第十二晶体管M12的第一极与初始化信号端VINIT电连接，第十二晶体管M12的第二极与第二驱动单元22电连接。第十二晶体管M12被配置为在复位信号Reset的控制下导通，将初始化信号Vinit传输至第二驱动单元22。
第十三晶体管M13的控制极与复位信号端RESET能接，第十三晶体管M13的第一极和第二极与第二驱动单元22电连接。第十三晶体管M13被配置为在复位信号Reset的控制下导通，将第十一晶体管M11的控制极与其第二极相连，使第十一晶体管M11处于自饱和状态。
在此基础上，下面对本公开实施例所提供的像素驱动电路100所包括的驱动时长控制子电路2的具体电路结构进行整体性的、示例性的介绍。
如图5所示，驱动时长控制子电路2包括：第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13及第二存储电容器C2。
第八晶体管M8的控制极与第二扫描信号端GATE2电连接，第八晶体管M8的第一极与第二数据信号端DATA2电连接，第八晶体管M8的第二极与第二存储电容器C2的第一端电连接。第八晶体管M8被配置为在第二扫描信号Gate2的控制下导通，将第二数据信号Data2传输至第二存储电容器C2的第一端。
第九晶体管M9的控制极与使能信号端EM电连接，第九晶体管M9的第一极与第二数据信号端DATA2电连接，第九晶体管M9的第二极与第二存储电容器C2的第一端电连接。第九晶体管M9被配置为在使能信号Em的控制下导通，将将第二数据信号Data2传输至第二存储电容器C2。
第十晶体管M10的控制极与使能信号端EM电连接，第十晶体管M10的第一极与第十一晶体管M11的第二极电连接，第十晶体管M10的第二极与待驱动元件3电连接。第十晶体管M10被配置为在使能信号Em的控制下导通，将驱动信号传输至待驱动元件3。
第十一晶体管M11的控制极与第二存储电容器C2的第二端电连接，第十一晶体管M11的第一极与驱动信号控制子电路1及第十二晶体管M12的第二极电连接，第十一晶体管M11的第二极还与第十三晶体管M13的第一极电连接。第十一晶体管M11被配置为在第二存储电容器C2的第二端的电压的控制下导通，将驱动信号传输至第十晶体管M10。
十二晶体管的控制极与复位信号端RESET电连接，十二晶体管的第一极与初始化信号端VINIT电连接。第十二晶体管M12被配置为在复位信号Reset的控制下导通，将初始化信号Vinit传输至第二驱动单元22。
第十三晶体管M13的控制极与复位信号端RESET电连接，第十三晶体管M13的第二极与第二存储电容器C2的第二端及第十一晶体管M11的控制极电连接。第十三晶体管M13被配置为在复位信号Reset的控制下导通，将第十一晶体管M11的控制极与其第二极相连，使第十一晶体管M11处于自饱和状态。
在一些实施例中，上述第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12及第十三晶体管M13均为P型晶体管或者均为N型晶体管。
上面已经驱动信号控制子电路1和驱动时长控制子电路2的具体结构分别进行了示例性的介绍，在一些实施例中，如图5所示，本公开的一些实施例所提供的像素驱动电路100中的驱动信号控制子电路1包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7及第一存储电容器C1，各元件的连接方式可参见上面相应部分的介绍。并且，像素驱动电路100中的驱动时长控制子电路2包括:第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12及第十三晶体管M13及第二存储电容器C2，各元件的连接方式如上面相应部分的介绍。上述各晶体管可均为P型晶体管或N型晶体管。
在一些实施例中，如图3和图5所示，待驱动元件3包括至少一个发光二极管31，所述至少一个发光二极管串联在电流通路中。其中一个发光二极管31的阳极与第十晶体管M10的第二极电连接，该发光二极管31的阳极与第十晶体管M10的第二极电连接的节点等效为第五节点N5。其中一个发光二极管31的阴极与一个信号端电连接，示例性地，该信号端为第二电压信号端VSS，在第十晶体管M10为P型晶体管的情况下，第二电压信号端VSS可以接地，或者为0V。
在一些实施例中，上述发光二极管31为微型发光二极管(micro LED)、迷你发光二极管(mini LED)或者有机发光二极管，量子点发光二极管其他具有在高电流密度下发光效率高，在低电流密度下发光效率低的特性的发光器件，本公开的实施例对此并不设限。
需要说明的是，本公开的实施例提供的电路中所采用的晶体管可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例对此并不设限。
在一些实施例中，像素驱动电路100所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
在本公开的实施例中，驱动信号控制子电路1和驱动时长控制子电路2的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。
本公开的一些实施例还提供了一种像素驱动方法，该像素驱动方法应用于如上所述像素驱动电路100，如图6所示，该像素驱动方法包括：一个帧周期(1Frame)包括扫描阶段t-s和工作阶段t-em。其中，扫描阶段t-s包括多个行扫描时段，例如，(n大于或等于2)，所述多个行扫描时段为n个行扫描时段，n个行扫描时段分别为t1～tn。
所述多个行扫描时段t1～tn中的每个行扫描时段包括S1～S2：
S1：驱动信号控制子电路1在第一扫描信号端GATE1的控制下，写入第一数据信号Data1。
结合图2，在驱动信号控制子电路1包括第一数据写入单元11、第一驱动单元12及第一控制单元13的情况下，第一数据写入单元11在第一扫描信号端GATE1的控制下打开，将在第一数据信号端DATA1处接收的第一数据信号Data1写入至第一驱动单元12。
示例性地，如图3所示，在第一数据写入单元11包括第一晶体管M1和第二晶体管M2，第一驱动单元12包括第一存储电容器C1和第三晶体管M3，第一控制单元13包括第四晶体管M4和第五晶体管M5的情况下：
在每个行扫描时段，第一晶体管M1在第一扫描信号Gate1的控制下导通，将在第一数据信号端DATA1处接收的第一数据信号Data1传输至第一存储电容器C1的第一端，此时第一存储电容器C1的第一端的电位为第一数据信号Data1的电位。
第二晶体管M2在第一扫描信号Gate1的控制下导通，将第三晶体管M3的控制极与其第二极相连，使第三晶体管M3处于自饱和状态，则第三晶体管M3的控制极的电压为其第一极的电压与其阈值电压之和，第三晶体管M3的第一极与第一电压信号端VDD相连，因此第三晶体管M3的第一极的电位为第一电压信号Vdd的电位，则第三晶体管M3的控制极的电位为第一电压信号Vdd的电位与第三晶体管M3的阈值电压之和。
第一存储电容器C1的第二端的电位与第三晶体管M3的控制极的电位相同，则第一存储电容器C1的第二端的电位为第一电压信号Vdd的电位与第三晶体管M3的阈值电压之和。此时，第一存储电容器C1的第一端和第二端存在电位差，实现了对第一存储电容器C1的充电。
S2：驱动时长控制子电路2在第二扫描信号端GATE2的控制下，写入具有设定工作电位的第二数据信号Data2。
结合图2，在驱动时长控制子电路2包括第二数据写入单元21、第二控制单元23及第二驱动单元22的情况下，第二数据写入单元21在第二扫描信号端GATE2的控制下打开，将在第二数据信号端DATA2处接收的第二数据信号Data2写入第二驱动单元22。第二数据信号Data2具有设定工作电位，该设定工作电位与待驱动元件3的工作时长有关，依待驱动元件3的工作时长而定。
示例性地，如图3所示，在第二数据写入单元21包括第八晶体管M8，第二控制单元23包括第九晶体管M9和第十晶体管M10，第二驱动单元22包括第二存储电容器C2和第十一晶体管M11的情况下：
在每个行扫描时段，第八晶体管M8在第二扫描信号Gate2的控制下导通，将第二数据信号Data2传输至第二存储电容器C2的第一端，第二存储电容器C2的第一端的电位为第二数据信号Data2的设定工作电位，实现了对第二存储电容器C2的充电。
在整个扫描时段t-s，n个行扫描时段中的每个行扫描时段均包括上述S1～S2，这样就实现了对n行亚像素进行扫描，完成了对n行亚像素的第一数据信号Data1和第二数据信号Data2的写入，并将第一数据信号Data1和第二数据信号Data2进行存储，为工作阶段t-em的驱动信号的输出做准备。
工作阶段t-em包括S3～S4：
S3、驱动信号控制子电路1在使能信号端EM的控制下，向驱动时长控制子电路2提供驱动信号。驱动信号与第一数据信号Data1和第一电压信号端VDD提供的第一电压信号Vdd有关。
结合图2，在驱动信号控制子电路1包括第一数据写入单元11、第一驱动单元12及第一控制单元13的情况下，第一控制单元13在使能信号端EM的控制下打开，将驱动信号传输至驱动时长控制子电路2。
示例性的，如图3所示，在第一数据写入单元11包括第一晶体管M1和第二晶体管M2，第一驱动单元12包括第一存储电容器C1和第三晶体管M3，第一控制单元13包括第四晶体管M4和第五晶体管M5的情况下：
在工作阶段t-em，第四晶体管M4在使能信号端EM的控制下导通，将在第一电压信号端VDD处接收的第一电压信号传输至第一存储电容器C1的第一端，第一存储电容器C1的第一端的电位变为第一电压信号Vdd的电位。
根据电容的电荷保持定律，第一存储电容器C1的第一端和第二端的电位差保持不变。由于第一存储电容器C1的第一端的电位由第一数据信号Data1的电位跳变为第一电压信号Vdd的电位，第一存储电容器C1的第一端的电位也会随之发生跳变。
第三晶体管M3导通，并产生驱动电流，该驱动电流从第三晶体管M3的第二极输出。第五晶体管M5在使能信号端EM的控制下导通，将驱动信号传输至驱动时长控制子电路2，也就是将第三晶体管M3产生的驱动电流经过第五晶体管M5，传输至驱动时长控制子电路2。
S4、驱动时长控制子电路2在使能信号端EM的控制下，接收电位在设定范围内变化的第二数据信号Data2，将驱动信号传输至待驱动元件3。驱动信号传输至待驱动元件3的时长与具有设定工作电位的第二数据信号Data2和电位在设定范围内变化的第二数据信号Data2有关。
结合图2，在驱动时长控制子电路2包括第二数据写入单元21、第二控制单元23及第二驱动单元22的情况下，第二控制单元23在使能信号端EM的控制下打开，将电位在设定范围内变化的第二数据信号Data2写入第二驱动单元22。第二数据信号Data2的电压在设定范围内变化，在第二数据信号Data2的电压变化至特定电压值时，第二驱动单元22打开，将驱动信号传输至第一控制单元13，并由第一控制单元13传输至待驱动元件3，进而使得待驱动元件3开始工作，其中，上述特定电压值与设定工作电位有关。
示例性地，如图3所示，在第二数据写入单元21包括第八晶体管M8，第二控制单元23包括第九晶体管M9和第十晶体管M10，第二驱动单元22包括第二存储电容器C2和第十一晶体管M11的情况下：在工作阶段，第九晶体管M9在使能信号端EM的控制下导通，将电位在设定范围内变化的第二数据信号传输至第二存储电容器C2的第一端，第二存储电容器C2的第一端的电位为第二数据信号Data2的电位，且电位在设定范围内变化。
根据电容的电荷保持定律，为保持第二存储电容器C2的第一端和第二端的电位差不变，在第二存储电容器C2的第一端的电位发生变化时，其第二端的电位也在随之变化。第十一晶体管M11的控制极的电位与第二存储电容器C2的第二端的电位相同，从而第十一晶体管M11的控制极的电位也在变化，当第十一晶体管M11的栅源电压差(控制极与第一极之间的电位差)的绝对值大于其阈值电压时，第十一晶体管M11打开，将驱动信号传输至第十晶体管M10的第一极。
第十晶体管M10在使能信号端EM的控制下导通，将驱动信号传输至待驱动元件3，从而待驱动元件3开始工作。
上述像素驱动方法，在一个帧周期(1Frame)内，在扫描阶段t-s实现各行亚像素的第一数据信号Data1和第二数据信号Data2的写入，在工作阶段t-em产生驱动信号，将驱动信号输出，并控制驱动信号传输至待驱动元件3的时长，这样，通过控制驱动信号的大小，以及通过控制待驱动元件3的工作时长，实现对待驱动元件3的控制。
在一些实施例中，待驱动元件3为发光器件，采用上述像素驱动方法，通过控制发光器件的驱动电流大小以及发光时长实现改变发光器件的发光强度，进而实现对应的灰阶显示。在实现较高灰阶的显示时，通过增大输入发光器件的驱动电流，提高发光器件的发光强度；在实现较低灰阶的显示时，通过缩短发光器件的工作时长，不需要降低输入发光器件的驱动电流，使得发光器件的发光强度降低，这样，传输至发光器件的驱动电流始终较大，发光器件始终处于高电流密度下，发光效率较高，进而降低功耗，节约成本。
在一些实施例中，像素驱动方法还包括：在每个行扫描时段，第一复位单元14在复位信号端RESET的控制下，对第一驱动单元12的电压进行复位。第二复位单元24在复位信号端RESET的控制下，对第二驱动单元22的电压进行复位。
示例性地，如图5所示，在第一复位单元14包括第六晶体管M6和第七晶体管M7的情况下，第六晶体管M6在复位信号Reset的控制下导通，将第一电压信号Vdd传输至第一驱动单元12，第七晶体管M7在复位信号Reset的控制下导通，将初始化信号Vinit传输至第一驱动单元12，从而对第一驱动单元12的电压进行复位。
在第二复位单元24包括第十二晶体管M12和第十三晶体管M13的情况下，第十三晶体管M13在复位信号端RESET的控制下导通，第十二晶体管M12在复位信号Reset的控制下导通，将初始化信号Vinit传输至第二驱动单元22，从而对第二驱动单元22的电压进行复位。
在上述实施例中，在每个行扫描时段，通过第一复位单元14对第一驱动单元12的电压进行复位，通过第二复位单元24对第二驱动单元22的电压进行复位，实现了对第一驱动单元12与第二驱动单元22处的信号进行降噪，使输入第一驱动单元12的第一数据信号Data1和输入第二驱动单元22的第二数据信号Data2不受干扰，更加准确。
在一些实施例中，设定工作电位的绝对值与相应的待驱动元件3需要工作的工作时长相关。每个像素驱动电路100被写入的第二数据信号Data2所具有的设定工作电位的绝对值与该像素驱动电路100所驱动的待驱动元件3需要工作的工作时长相关。在待驱动元件3为发光器件的情况下，每个像素驱动电路100被写入的第二数据信号Data2所具有的设定工作电位的绝对值与该像素驱动电路100对应的发光器件需要发光的发光时长相关，通过改变设定工作电位的绝对值，可以实现对发光器件的发光时长的控制，从而实现对亚像素的灰阶的控制。
在此基础上，下面对本公开实施例所提供的像素驱动方法进行整体性、示例性的介绍。以下的介绍，以图5所示出的像素驱动电路100为例，结合图6所示出的时序信号图进行描述。该像素驱动电路100包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一存储电容器C1及第二存储电容器C2，且上述晶体管均为P型晶体管，待驱动元件3包括发光二极管31。
如图6所示，像素驱动方法包括：一个帧周期1Frame包括扫描阶段t-s和工作阶段t-em，扫描阶段t-s包括多个行扫描时段t1～tn，多个行扫描时段t1～tn中的每个行扫描时段包括：第一子时段和第二子时段。例如：第一行扫描时段t1包括第一子时段t1-1和第二子时段t1-2，第二行扫描时段t2包括第一子时段t2-1和第二子时段t2-2，依次类推，第n行扫描时段tn包括第一子时段tn-1和第二子时段tn-2。
需要说明的是，在显示装置包括n行m列亚像素，每个亚像素对应一个像素驱动电路100的情况下，在扫描阶段t-s，对第一行至第n行的亚像素进行逐行扫描，依次将第一数据信号data1和不同的第二数据信号data2写入每一行亚像素对应的像素驱动电路100。在对第一行至第n行的亚像素逐行扫描完毕后，进入工作阶段t-em，在工作阶段t-em，n行m列亚像素对应的像素驱动电路100同时接收相同的第二数据信号data2，每个亚像素对应的像素驱动电路100所写入的第二数据信号data2的电位均在设定范围内变化。
在每个行扫描时段，同一行的m个亚像素所对应的m个像素驱动电路100同时被写入不同的第一数据信号data1，也就是说第一数据信号data1为一组信号；同一行的m个亚像素所对应的m个像素驱动电路100同时被写入不同的第二数据信号data2，也就是说第二数据信号data2为一组信号。同一行的m个亚像素所对应的m个像素驱动电路100所写入的第一数据信号data1和第二数据信号data2与对应亚像素需要显示的灰阶有关。以下以第一列亚像素所对应的像素驱动电路100为例，进行说明。
在扫描阶段t-s，称第一数据信号端DATA1所传输的第一数据信号data1的电位为V1。在第一行扫描时段t1，第一数据信号data1的电位为V1(1)，在第二行扫描时段t2，第一数据信号data1的电位为V1(2)，依次类推，在第n行扫描时段tn，第一数据信号data1的电位为V1(n)。
在每个行扫描时段的第一子时段，称第二数据信号端DATA2所传输的第二数据信号data2的电位为设定工作电位Vs。在第一行扫描时段t1的第一子时段t1-1，第二数据信号data2的设定工作电位为Vs(1)，在第二行扫描时段t2的第一子时段t2-1，第二数据信号data2的设定工作电位为Vs(2)，依次类推，在第二行扫描时段tn的第一子时段tn-1，第二数据信号data2的电位为Vs(n)。
在每个行扫描时段的第二子时段，称第二数据信号端DATA2所传输的第二数据信号data2的电位为Vs’。
在工作阶段t-em，称第二数据信号端DATA2所传输的第二数据信号data2的电位为Vg，且该电位Vg在设定范围内变化。从第一行至第n行，所写入的第二数据信号的电位Vg均在设定范围内变化，且各行对应的设定范围均相同。
在扫描阶段t-s中的第一行扫描时段t1，第一行扫描时段t1的第一子时段t1-1，第一行的第一个亚像素对应的像素驱动电路包括如下驱动过程：
复位信号端RESET传输的复位信号Reset和第二扫描信号端GATE2传输的第二扫描信号Gate2为低电平信号，第一扫描信号端GATE1传输的第一扫描信号Gate1和使能信号端EM传输的使能信号Em为高电平信号，第六晶体管M6、第七晶体管M7、第十二晶体管M12以及第十三晶体管M13在复位信号Reset的控制下导通，第八晶体管M8在第二扫描信号Gate2的控制下导通，其余晶体管均关断。
第六晶体管M6将在第一电压信号端VDD处接收的第一电压信号Vdd传输至第一存储电容器C1的第一端，此时第一存储电容器C1的第一端的电位(第一节点N1的电位)为第一电压信号Vdd的电位Vd。
第七晶体管M7将在初始化信号端VINIT处接收的初始化信号Vinit传输至第一存储电容器C1的第二端，此时第一存储电容器C1的第二端的电位(第二节点N2的电位)为初始化信号Vinit的电位，示例性的，初始化信号Vinit的电位Vinit为0V。
第八晶体管M8将在第二数据信号端DATA2处接收的第二数据信号Data2传输至第二存储电容器C2的第一端，此时第二存储电容器C2的第一端的电位(第三节点N3的电位)与第二数据信号Data2的电位相同，为设定工作电位Vs(1)。
第十二晶体管M12将在初始化信号端VINIT处接收的初始化信号Vinit传输至第十一晶体管M11的第一极，第十一晶体管M11的第一极的电位为初始化信号Vinit的电位；第十三晶体管M13导通，将第十一晶体管M11的控制极和第二极相连，使第十一晶体管M11处于自饱和状态，此时第十一晶体管M11的控制极的电位为其第一极的电位(初始化信号Vinit的电位)与其阈值电压Vth2之和，示例性地，初始化信号Vinit的电位为0V，则第十一晶体管M11的控制极的电位为Vth2，第二存储电容器C2的第二端的电位(第四节点N4的电位)也为Vth2。
在扫描阶段t-s的第一行扫描时段t1，第一行扫描时段t1的第二子时段t1-2，第一行的第一个亚像素对应的像素驱动电路包括如下驱动过程：
第一扫描信号端GATE1传输的第一扫描信号Gate1和第二扫描信号端GATE2传输的第二扫描信号Gate2为低电平信号，复位信号端RESET传输的复位信号Reset和使能信号端EM传输的使能信号Em为高电平信号，第一晶体管M1、第二晶体管M2在第一扫描信号Gate1的控制下导通，第八晶体管M8在第二扫描信号Gate2的控制下导通，其余晶体管均关断。
第一晶体管M1将在第一数据信号端DATA1处接收的第一数据电压Data1传输至第一存储电容器C1的第一端，此时第一存储电容器C1的第一端的电位(第一节点N1的电位)为第一数据信号Data1的电位V1(1)。
第二晶体管M2导通，将第三晶体管M3的控制极与其第二极相连，使第三晶体管M3处于自饱和状态，第三晶体管M3的控制极的电位为第三晶体管M3的第一极的电位与其阈值电压Vth1之和，第三晶体管M3的第一极的电位为第一电位信号Vdd的电位Vd，则第三晶体管M3的控制极的电位为Vd+Vth1，第一存储电容器C1的第二端的电位(第二节点N2的电位)也为Vd+Vth1。
第八晶体管M8将在第二数据信号端DATA2处接收的第二数据信号Data2传输至第二存储电容器C2的第一端，此时第二存储电容器C2的第一端的电位(第三节点N3的电位)与第二数据信号Data2的电位Vs’相同。示例性的，此时第二数据信号的电位Vs’为0V。
在第一子时段t1-1，第二存储电容器C2的第一端的电位为设定工作电位Vs(1)，第二存储电容器C2的第二端的电位为Vth2，根据电容的电荷保持定律，第二存储电容器C2的第一端和第二端之间的电位差保持不变，则在第二子时段t1-2，第二存储电容器C2的第一端的电位跳变为0V，则第二存储电容器C2的第二端的电位跳变为Vth2-Vs(1)。
第二行至第n行的亚像素对应的像素驱动电路100的驱动过程与第一行的亚像素对应的像素驱动电路100的驱动过程一致，对于在扫描阶段t-s的第二行扫描时段t2～第n行扫描时段tn的说明均参见对第一行扫描时段t1的说明。
在对第一行至第n行的亚像素逐行扫描完毕后，显示装置的各行亚像素进入工作阶段t-em。第一行的第一个亚像素的工作阶段t-em包括如下过程：
使能信号端EM传输的使能信号Em为低电平信号，第一扫描信号端GATE1传输的第一扫描信号Gate1、第二扫描信号端GATE2传输的第二扫描信号Gate2和复位信号端RESET传输的复位信号Reset为高电平信号，第四晶体管M4、第五晶体管M5和第十晶体管M10在使能信号Em的控制下导通，其余晶体管均关断。
第四晶体管M4将在第一电压信号端VDD处接收的第一电压信号Vdd传输至第一存储电容器C1的第一端，此时第一存储电容器C1的第一端的电位(第一节点N1的电位)为第一电压信号Vdd的电位Vd。
在第一行扫描时段t1的第二子时段t1-2，第一存储电容器C1的第一端的电位为第一数据信号Data1的电位V1(1)，第一存储电容器C1的第二端的电位为Vd+Vth1，根据电容的电荷保持定律，第一存储电容器C1的第一端和第二端之间的电位差保持不变，则在工作阶段t-em，第一存储电容器C1的第一端的电位变为Vd，则第一存储电容器C1的第二端的电位变为2Vd-V1(1)+Vth1。
第三晶体管M3根据第一电压信号Vdd和第二存储电容器C2的第二端的电位，产生驱动电流。
第五晶体管M5导通，将第三晶体管M3产生的驱动电流传输至第十一晶体管M11的第一极。
第九晶体管M9将在第二数据信号端DATA2处接收的第二数据信号Data2传输至第二存储电容器C2的第一端，此时第二存储电容器C2的第一端的电位(第三节点N3的电位)为第二数据信号Data2的电位Vg，第二数据信号Data2的电位Vg在设定范围内变化。
在一些实施例中，设定范围的两个端点值分别为：第二数据信号Data2的非工作电位Vgf和参考工作电位Vgc。参考工作电位Vgc的绝对值大于或等于第二数据信号Data2的全部设定工作电位Vs的绝对值中的最大值。设定工作电位Vs在设定范围之内。
示例性的，第二数据信号Data2的非工作电位Vgf为0V，在工作阶段t-em，第二数据信号的电位Vg由非工作电位Vgf(0V)逐渐变化至参考工作电位Vgc，第二存储电容器C2的第一端的电位(第三节点N3的电位)也为由非工作电位Vgf(0V)逐渐变化至参考工作电位Vgc。
根据电容的电荷保持定律，第二存储电容器C2的第一端和第二端之间的电位差保持不变，在第一行扫描时段t1的第二子时段t1-2，第二存储电容器C2的第一端的电位变为0V，第二存储电容器C2的第二端的电位为Vth2-Vs(1)，第二存储电容器C2的第一端和第二端之间的电位差为Vs(1)-Vth2，则在工作阶段t-em，第二存储电容器C2的第二端的电位(第四节点N4的电位)由Vth2-Vs(1)逐渐变化至Vth2-Vs(1)+Vgc。
在第二存储电容器C2的第二端的电位发生变化的过程中，第十一晶体管M11的控制极的电位(第四节点N4的电位)也从Vth2-Vs(1)逐渐变化至Vth2-Vs(1)+Vgc。在第十一晶体管M11的控制极的电位变化至某一电位时，第十一晶体管M11可以导通，设该电位为开启电位Vk，开启电位Vk所满足的条件如下：第十一晶体管M11的栅源电压差Vgs＝Vk-Vd(1)，其中，Vd(1)为经过第三晶体管M3后的第一电压信号Vdd的电位，当第十一晶体管M11的栅极电压差的绝对值大于或者等于其阈值电压Vth2的绝对值时，第十一晶体管M11导通，也就是当开启电位Vk满足│Vk-Vd(1)│≥│Vth2│，Vk≤Vth2+Vd(1)时，第十一晶体管M11导通，从而使驱动信号通过。在此之前，第十一晶体管M11关断，驱动信号无法通过。
示例性地，请参见图6，当第二数据信号Data2的电位Vg由非工作电位Vgf(0V)变化至在第一行扫描时段t1的第一子时段t1-1所具有的设定工作电位Vs(1)时，此时第二存储电容器C2的第一端的电位为Vs(1)，第二存储电容器C2的第二端的电位为Vth2，即第十一晶体管M11的控制极的电位为Vth2，由于Vth2≤Vth2+Vd(1)，满足开启电位Vk的条件，因此第十一晶体管M11导通。此后，第二数据信号Data2的电位Vg由设定工作电位Vs(1)变化至参考工作电位Vgc的这一时间段内，第十一晶体管M11一直保持导通状态，将驱动信号传输至第十晶体管M10，直到工作阶段结束。
参考工作电位Vgc的绝对值大于或等于第二数据信号Data2的全部设定工作电位Vs的绝对值中的最大值，示例性地，如图6所示，参照以上对第一行的亚像素在工作阶段t-em的描述，参考工作电位Vgc的绝对值大于在第一行扫描时段t1的第一子时段t1-1第二数据信号Data2的设定工作电位Vs(1)的绝对值，这样可以保证在工作阶段t-em，在第二数据信号Data2的电位Vg由非工作电位Vgf逐渐变化至参考工作电位Vgc的过程中，在达到开启电位Vk(例如设定工作电位Vs(1))时，第十一晶体管M11能够导通，使驱动信号得以传输。同样，对于第二行～第n行的亚像素，在工作阶段t-em第二数据信号Data2的参考工作电位Vgc的绝对值大于或等于在第二数据信号Data2的设定工作电位Vs(2)、Vs(3)…Vs(n)的绝对值，以使第十一晶体管M11能够导通。
在第十一晶体管M11导通的时段内，第十一晶体管M11将驱动信号传输至第十晶体管M10，第十晶体管M10在使能信号Em的控制下导通，将驱动信号传输至待驱动元件3，从而使待驱动元件3工作。
对于第二行至第n行的亚像素对应的像素驱动电路100在工作阶段t-em的驱动过程，可参见上面对第一行的亚像素对应的像素驱动电路100在工作阶段t-em的驱动过程的驱动过程的描述。
在一些实施例中，在扫描阶段t-s，对每一行的亚像素对应的像素驱动电路100所写入的第一数据信号Data1的电位V1，与该行的亚像素对应的像素驱动电路100在工作阶段t-em所产生的驱动信号的大小有关。
由上面可知，在工作阶段t-em，每一行的亚像素对应的像素驱动电路100的第一存储电容器C1的第二端的电位为2Vd-V1+Vth1，则第三晶体管的控制极的电位为2Vd-V1+Vth1，第三晶体管的控制极的电位为Vd，因此第三晶体管M3的栅源电压差Vgs为2Vd-V1+Vth1-Vd＝Vd-V1+Vth1。因此在工作阶段t-em，根据电流饱和公式，第三晶体管M3产生的驱动电流为：
其中，其中Ids为第三晶体管M3的饱和电流，也就是输入发光二极管31的工作电流；W/L为第三晶体管M3的沟道宽长比；μ为载流子迁移率；Cox为第三晶体管M3的单位面积沟道电容；Vgs为第三晶体管M3的栅源电压差；Vth1为第三晶体管M3的阈值电压。
可见，第三晶体管M3所产生的驱动电流仅与第一电压信号Vdd的电位Vd和所写入的第一数据信号Data1的电位V1有关，与第三晶体管M3的阈值电压Vth1无关，因此第三晶体管M3所产生的驱动电流的大小不受阈值电压的影响，避免了因制备工艺引起的第三晶体管M3的阈值电压的不同影响驱动电流，进而影响显示效果。
通过控制在第一行扫描时段t1～第n行扫描时段对每行亚像素多对应的像素驱动电路100所写入的第一数据信号Data1的电位V1(1)～V1(n)，控制每一行的像素驱动电路100所产生的驱动电流的大小，从而实现控制发光二极管31的发光强度。
在一些实施例中，每个行扫描时段的第一子时段，第二数据信号data2的所具有的设定工作电位Vs的绝对值与相应的待驱动元件3需要工作的工作时长相关。
如图6所示，在第一行扫描时段t1的第一子时段t1-1中，第一行的亚像素对应的像素驱动电路100所写入的第二数据信号data2的设定工作电位为Vs(1)，在第二行扫描时段t2的第一子时段t2-1中，第二行的亚像素对应的像素驱动电路100所写入的第二数据信号data2的设定工作电位为Vs(2)…，在第n行扫描时段tn的第一子时段tn-1中，第三行的亚像素对应的像素驱动电路100所写入的第二数据信号data2的设定工作电位为Vs(n)，其中，Vs(1)、Vs(2)和Vs(n)的绝对值的大小依次减小。
在进入工作阶段t-em之后，每一行的亚像素对应的像素驱动电路100所写入的第二数据信号data2的电位在设定范围内变化，在第二数据信号data2的电位由非工作电位Vgf(0V)变化至设定工作电位Vs时，第十一晶体管M11导通，将驱动信号传输至待驱动元件。
再次参见图6，在工作阶段t-em，第二数据信号data2的电位由非工作电位Vgf(0V)变化至设定工作电位Vs的过程中，设定工作电位Vs的绝对值越小，第二数据信号data2的电位由非工作电位(0V)变化至设定工作电位Vs所需要的时长越短，从而在工作阶段t-em，第十一晶体管M11导通的时间越长，将驱动信号传输至待发光二极管31的时长越长，发光二极管31在一个帧周期1Frame工作时长越长，其发光强度越强。
示例性的，如图5所示，在发光二极管31的阳极与第十晶体管M10的第二极电连接，二者电连接的节点等效为第五节点N5，发光二极管31的阴极接地的情况下：在第五节点N5的电位为高电平时，发光二极管31开始发光。从图6中可知，Vs(1)、Vs(2)和Vs(n)的绝对值的大小依次减小，所对应的发光二极管31的发光时长tN5(1)、tN5(2)、tN5(n)依次增大，从而可以实现不同灰阶的显示。
综上，本公开提供的像素驱动方法，通过控制在扫描阶段t-s写入驱动信号控制子电路的第一数据信号Data1的电位，可以实现对所生的驱动信号的大小的控制，通过控制在扫描阶段t-s写入驱动时长控制子路2的第二数据信号Data2的设定工作电位的绝对值，可以实现对待驱动元件3的工作时长的控制，从而在不同驱动信号与不同工作时长的配合下，可以实现不同灰阶的显示。并且，通过缩短待驱动元件的工作时长，可以使驱动信号的大小维持在较高值范围内，提高待驱动元件的工作效率，节省能耗。
再者，上述对驱动信号的控制以及对工作时长的控制均与晶体管的阈值电压无关，避免了因工艺缺陷导致的晶体管的阈值电压不稳定而影响显示效果。
本公开的一些实施例还提供一种显示面板，包括如上所述的像素驱动电路。
本公开所提供的显示面板采用上述像素驱动电路，在待驱动元件为微型发光二极管的情况下，根据微型发光二极管具有在高电流密度下发光效率高，在低电流密度下发光效率低的特性，采用电流控制和发光时长的控制相互结合方式，在实现不同灰阶的显示时，通过控制微型发光二极管的发光时长实现对其发光强度的控制，使得输入微型发光二极管的电流值保持在较高范围内，从而使微型发光二极管始终处于高电流密度下，发光效率较高，进而降低功耗，节约成本。
在一些实施例中，如图7所示，显示面板200包括多个亚像素101，每个亚像素101对应一个像素驱动电路100，所述多个亚像素101呈多行多列的阵列式布置，示例性地，多个亚像素101呈n行m列的阵列式布置。
显示面板200还包括：多条第一扫描信号线G1(1)～G1(n)、多条第一数据信号线D1(1)～D1(m)、多条第二扫描信号线G2(1)～G2(n)、及多条第二数据信号线D2(1)～D2(m)。
同一行亚像素101对应的各像素驱动电路100与同一条第一扫描信号线及同一条第二扫描信号线电连接。同一列亚像素101对应的各像素驱动电路100与同一条第一数据信号线及同一条第二数据信号线电连接。示例性地，第一行亚像素101对应的像素驱动电路100与第一扫描信号线G1(1)及第二扫描信号线G2(1)电连接，第一列亚像素101对应的像素驱动电路100与第一数据信号线D1(1)及第二数据信号线D2(1)电连接。
这样，多条第一扫描信号线为第一扫描信号端GATE1提供第一扫描信号Gate1，多条第二扫描信号线为第二扫描信号端GATE2提供第二扫描信号Gate2，多条第一数据信号线为第一数据信号端DATA1提供第一数据信号Data1，多条第二数据信号线为第二数据信号端DATA2提供第二数据信号Data2，从而为像素驱动电路100提供第一扫描信号Gate1、第二扫描信号Gate2、第一数据信号Data1和第二数据信号Data2。
显示面板200还包括：多条复位信号线R(1)～R(n)、多条使能信号线E1(1)～E1(n)、多条初始化信号线VN、及多条第一电压信号线LVDD。
同一行亚像素101对应的各像素驱动电路100与同一条复位信号线及同一条使能信号线电连接。同一列亚像素101对应的各像素驱动电路100与同一条初始化信号线电连接。
多条第一电压信号线LVDD分别沿行方向且沿列方向呈网格状排布，同一列亚像素101对应的各像素驱动电路100与同一条沿列方向排布的第一电压信号线LVDD电连接。多条沿行方向排布的第一电压信号线LVDD分别与多条沿列方向排布的第一电压信号线LVDD电连接，多条沿行方向排布的第一电压信号线LVDD被配置为降低多条沿列方向排布的第一电压信号线LVDD的电阻，减少第一电压信号Vdd的RC负载和IR压降(IR Drop)。
这样，多条复位信号线为复位信号端RESET提供复位信号Reset，多条使能信号线为使能信号端EM提供使能信号Em，多条初始化信号线为初始化信号端VINIT提供初始化信号Vinit，多条沿列方向排布的第一电压信号线为第一电压信号端VDD提供第一电压信号Vdd，从而为像素驱动电路100提供复位信号Reset、使能信号Em、初始化信号Vinit和第一电压信号Vdd。
需要说明的是，以上所述的显示面板200所包括的多条信号线的排布，以及图7示出的显示面板200的布线图仅是一种示例，并不构成对显示面板的结构的限制。
在一些实施例中，显示面板200还包括：
衬底基板，所述像素驱动电路设置于衬底基板上，该衬底基板为玻璃基板。
在一些实施例中，上述显示面板为Micro LED显示面板，显示面板所包括的多个亚像素中的每个亚像素均对应至少一个微型发光二极管。
由于本公开提供的像素驱动电路100针对微型发光二极管所具有的在高电流密度下发光效率高，在低电流密度下发光效率低的特性，采用电流控制和发光时长的控制相互结合方式，实现不同灰阶的显示，在进行较低灰阶的显示时，通过缩短微型发光二极管的发光时长，使输入微型发光二极管的电流保持在较高范围内，从而使微型发光二极管始终处于高电流密度下，发光效率较高，进而降低显示面板的功耗，节约成本，从而本公开提供的显示面板能够适用于有源驱动的方式。
本公开提供的显示面板采用有源驱动的方式，像素驱动电路100可以设置于以玻璃为材料的衬底基板上，由于玻璃基板的拼接工艺较成熟，因此可以根据显示尺寸，将显示面板进行拼接，得到具有较大显示尺寸的显示面板，适用于中等距离观看，示例性地，上述显示面板为电视屏幕。并且，由于上述显示面板采用有源驱动的方式，并采用玻璃基板作为衬底基板，可以采用制备工艺精度较高的曝光、显影、刻蚀等工艺进行像素驱动电路的制备，从而得到的像素驱动电路100的精度较高，亚像素的尺寸得以减小，例如，亚像素的尺寸可以做到400μm甚至更小，这样就使得显示面板的分辨率得以提升，显示画面的画质细腻度较好。在显示面板为Micro LED显示面板的情况下，显示面板的色域和亮度得以提升，能够实现HDR显示，提高显示面板的显示画面的显示效果。
在一些实施例中，显示面板200所包括的像素驱动电路100中的晶体管采用LTPS(Low Temperature Poly-silicon，低温多晶硅)工艺，在玻璃基板上进行制备得到，由于低温多晶硅具有迁移率较高，稳定性较好的特点，可以提高所制备得到的晶体管的响应速度，因此LTPS工艺更加适用于本公开所提供的采用驱动电流和驱动时长进行控制的像素驱动电路100。并且由于对像素驱动电路100的驱动方法中已进行了对第三晶体管M3和第十一晶体管M11的阈值电压的补偿，因此显示面板200的显示效果不会受到因LTPS工艺的缺陷造成的晶体管的阈值电压偏移的影响。
如图8所示，本公开的一些实施例还提供一种显示装置300，包括如上所述的显示面板200。
本公开提供的显示装置300包括上述显示面板200，因此该显示装置300具有显示尺寸较大，像素分辨率高，适用于HDR显示，显示效果优良等特点。
在一些示例中，上述显示装置300为电视机、手机、平板电脑、笔记本电脑、显示器、数码相框或导航仪等具有显示功能的产品，本公开对此并不设限。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种像素驱动电路，包括：驱动信号控制子电路和驱动时长控制子电路；其中，
所述驱动信号控制子电路与第一扫描信号端、第一数据信号端、第一电压信号端、使能信号端及所述驱动时长控制子电路电连接，被配置为在所述第一扫描信号端和所述使能信号端的控制下，向所述驱动时长控制子电路提供驱动信号；所述驱动信号与在所述第一数据信号端处接收的第一数据信号和在所述第一电压信号端处接收的第一电压信号有关；
所述驱动时长控制子电路还与第二扫描信号端、第二数据信号端、使能信号端及待驱动元件电连接，被配置为在所述第二扫描信号端和所述使能信号端的控制下，将所述驱动信号传输至所述待驱动元件；所述驱动信号传输至所述待驱动元件的时长与在所述第二数据信号端处接收的第二数据信号有关；
所述驱动时长控制子电路包括：第二数据写入单元、第二控制单元及第二驱动单元；其中，
所述第二数据写入单元与所述第二扫描信号端、所述第二数据信号端及所述第二驱动单元电连接，被配置为在所述第二扫描信号端的控制下，将在所述第二数据信号端处接收的具有设定工作电位的第二数据信号写入至所述第二驱动单元；所述第二数据写入单元包括：第八晶体管，所述第八晶体管的控制极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二数据信号端电连接，所述第八晶体管的第二极与所述第二驱动单元电连接；
所述第二控制单元与所述使能信号端、所述第二数据信号端及所述第二驱动单元电连接，被配置为在所述使能信号端的控制下，将在所述第二数据信号端处接收的电位在设定范围内变化的第二数据信号传输至所述第二驱动单元；所述第二控制单元包括：第九晶体管和第十晶体管；所述第九晶体管的控制极与所述使能信号端电连接，所述第九晶体管的第一极与所述第二数据信号端电连接，所述第九晶体管的第二极与所述第二驱动单元电连接；所述第十晶体管的控制极与所述使能信号端电连接，所述第十晶体管的第一极与所述第二驱动单元电连接，所述第十晶体管的第二极与所述待驱动元件电连接；
所述第二驱动单元还与所述驱动信号控制子电路电连接，被配置为根据所述具有设定工作电位的第二数据信号和所述电位在设定范围内变化的第二数据信号，将所述驱动信号传输至所述第二控制单元，并控制所述驱动信号传输至所述第二控制单元的时长；所述第二驱动单元包括：第二存储电容器和第十一晶体管；所述第二存储电容器的第一端与所述第二数据写入单元及所述第二控制单元电连接；所述第十一晶体管的控制极与所述第二存储电容器的第二端电连接，所述第十一晶体管的第一极与所述驱动信号控制子电路电连接，所述第十一晶体管的第二极与所述第二控制单元电连接；
所述第二控制单元还与所述待驱动元件电连接，还被配置为将所述驱动信号传输至所述待驱动元件。
2.根据权利要求1所述的像素驱动电路，其中，所述驱动信号控制子电路包括：第一数据写入单元、第一驱动单元及第一控制单元；其中，
所述第一数据写入单元与所述第一扫描信号端、所述第一数据信号端及所述第一驱动单元电连接，被配置为在所述第一扫描信号端的控制下，将在所述第一数据信号端处接收的第一数据信号写入至所述第一驱动单元；
所述第一驱动单元还与所述第一电压信号端及所述第一控制单元电连接，被配置为根据所写入的第一数据信号和在所述第一电压信号端处接收的第一电压信号，产生所述驱动信号，并将所述驱动信号传输至所述第一控制单元；
所述第一控制单元还与所述使能信号端、所述第一电压信号端及所述驱动时长控制子电路电连接，被配置为在所述使能信号端的控制下，根据所述第一电压信号，将所述驱动信号传输至所述驱动时长控制子电路。
3.根据权利要求2所述的像素驱动电路，其中，
所述第一数据写入单元包括：
第一晶体管，所述第一晶体管的控制极与所述第一扫描信号端电连接，所述第一晶体管的第一极与所述第一数据信号端电连接，所述第一晶体管的第二极与所述第一驱动单元电连接；
第二晶体管，所述第二晶体管的控制极与所述第一扫描信号端电连接，所述第二晶体管的第一极和第二极与所述第一驱动单元电连接；
所述第一驱动单元包括：
第一存储电容器，所述第一存储电容器的第一端与所述第一数据写入单元及所述第一控制单元电连接，所述第一存储电容器的第二端与所述第一数据写入单元电连接；
第三晶体管，所述第三晶体管的控制极与所述第一存储电容器的第二端及所述第一数据写入单元电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极与所述第一数据写入单元及所述第一控制单元电连接；
所述第一控制单元包括：
第四晶体管，所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电压信号端电连接，所述第四晶体管的第二极与所述第一驱动单元电连接；
第五晶体管，所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第一极与所述第一驱动单元电连接，所述第五晶体管的第二极与所述驱动时长控制子电路电连接。
4.根据权利要求2所述的像素驱动电路，其中，所述驱动信号控制子电路还包括：第一复位单元；
所述第一复位单元与所述第一电压信号端、复位信号端、初始化信号端及所述第一驱动单元电连接，被配置为在所述复位信号端的控制下，根据在所述第一电压信号端处接收的第一电压信号和在所述初始化信号端处接收的初始化信号，对所述第一驱动单元的电压进行复位。
5.根据权利要求4所述的像素驱动电路，其中，所述第一复位单元包括：
第六晶体管，所述第六晶体管的控制极与所述复位信号端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第一驱动单元电连接；
第七晶体管，所述第七晶体管的控制极与所述复位信号端电连接，所述第七晶体管的第一极与所述初始化信号端电连接，所述第七晶体管的第二极与所述第一驱动单元电连接。
6.根据权利要求1～5中任一项所述的像素驱动电路，其中，所述驱动信号控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第一存储电容器；
所述第一晶体管的控制极与所述第一扫描信号端电连接，所述第一晶体管的第一极与所述第一数据信号端电连接，所述第一晶体管的第二极与所述第一存储电容器的第一端电连接；
所述第二晶体管的控制极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述第三晶体管的第二极电连接，所述第二晶体管的第二极与所述第一存储电容器的第二端及所述第三晶体管的控制极电连接；
所述第三晶体管的控制极还与所述第一存储电容器的第二端电连接，所述第三晶体管的第一极与所述第一电压信号端电连接，所述第三晶体管的第二极还与所述第五晶体管的第一极电连接；
所述第四晶体管的控制极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电压信号端电连接，所述第四晶体管的第二极与所述第一存储电容器的第一端电连接；
所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第二极与所述驱动时长控制子电路电连接；
所述第六晶体管的控制极与复位信号端电连接，所述第六晶体管的第一极与所述第一电压信号端电连接，所述第六晶体管的第二极与所述第一存储电容器的第一端电连接；
所述第七晶体管的控制极与所述复位信号端电连接，所述第七晶体管的第一极与初始化信号端电连接，所述第七晶体管的第二极与所述第一存储电容器的第二端及所述第三晶体管的控制极电连接。
7.根据权利要求6所述的像素驱动电路，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及第七晶体管均为P型晶体管或者均为N型晶体管。
8.根据权利要求1所述的像素驱动电路，其中，所述驱动时长控制子电路还包括：第二复位单元；
所述第二复位单元与复位信号端、初始化信号端及所述第二驱动单元电连接，被配置为在所述复位信号端的控制下，根据在所述初始化信号端处接收的初始化信号，对所述第二驱动单元的电压进行复位。
9.根据权利要求8所述的像素驱动电路，其中，所述第二复位单元包括：
第十二晶体管，所述第十二晶体管的控制极与所述复位信号端电连接，所述第十二晶体管的第一极与所述初始化信号端电连接，所述第十二晶体管的第二极与所述第二驱动单元电连接；
第十三晶体管，所述第十三晶体管的控制极与所述复位信号端能接，所述第十三晶体管的第一极和第二极与所述第二驱动单元电连接。
10.根据权利要求1、8～9中任一项所述的像素驱动电路，其中，所述驱动时长控制子电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管及第二存储电容器；
所述第八晶体管的控制极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二数据信号端电连接，所述第八晶体管的第二极与所述第二存储电容器的第一端电连接；
所述第九晶体管的控制极与所述使能信号端电连接，所述第九晶体管的第一极与所述第二数据信号端电连接，所述第九晶体管的第二极与所述第二存储电容器的第一端电连接；
所述第十晶体管的控制极与所述使能信号端电连接，所述第十晶体管的第一极与所述第十一晶体管的第二极电连接，所述第十晶体管的第二极与所述待驱动元件电连接；
所述第十一晶体管的控制极与所述第二存储电容器的第二端电连接，所述第十一晶体管的第一极与所述驱动信号控制子电路及所述第十二晶体管的第二极电连接，所述第十一晶体管的第二极还与所述第十三晶体管的第一极电连接；
所述十二晶体管的控制极与复位信号端电连接，所述十二晶体管的第一极与初始化信号端电连接；
所述第十三晶体管的控制极与所述复位信号端电连接，所述第十三晶体管的第二极与所述第二存储电容器的第二端及所述第十一晶体管的控制极电连接。
11.根据权利要求10所述的像素驱动电路，其中，所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管及所述第十三晶体管均为P型晶体管或者均为N型晶体管。
12.一种像素驱动方法，应用于如权利要求1～11中任选一项所述像素驱动电路，所述像素驱动方法包括：一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描时段，
所述多个行扫描时段中的每个行扫描时段包括：
驱动信号控制子电路在第一扫描信号端的控制下，写入第一数据信号；
驱动时长控制子电路在所述第二扫描信号端的控制下，写入具有设定工作电位的第二数据信号；
所述工作阶段包括：
所述驱动信号控制子电路在使能信号端的控制下，向所述驱动时长控制子电路提供驱动信号；所述驱动信号与所述第一数据信号和第一电压信号端提供的第一电压信号有关；
所述驱动时长控制子电路在所述使能信号端的控制下，接收电位在设定范围内变化的第二数据信号，将所述驱动信号传输至待驱动元件；所述驱动信号传输至所述待驱动元件的时长与所述具有设定工作电位的第二数据信号和所述电位在设定范围内变化的第二数据信号有关。
13.根据权利要求12所述的像素驱动方法，其中，设定工作电位的绝对值与相应的待驱动元件需要工作的工作时长相关。
14.根据权利要求13所述的像素驱动方法，其中，所述设定范围的两个端点值分别为：所述第二数据信号的非工作电位和参考工作电位；
所述参考工作电位的绝对值大于或等于所述第二数据信号的全部工作电位的绝对值中的最大值；
所述设定工作电位在所述设定范围之内。
15.一种显示面板，包括如权利要求1～11中任一项所述的像素驱动电路。
16.根据权利要求15所述的显示面板，所述显示面板包括多个亚像素，每个亚像素对应一个所述像素驱动电路，所述多个亚像素呈多行多列的阵列式布置；
所述显示面板还包括：多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、及多条第二数据信号线；
同一行亚像素对应的各像素驱动电路与同一条第一扫描信号线及同一条第二扫描信号线电连接；
同一列亚像素对应的各像素驱动电路与同一条第一数据信号线及同一条第二数据信号线电连接。
17.根据权利要求15所述的显示面板，还包括：衬底基板，所述像素驱动电路设置于所述衬底基板上，所述衬底基板为玻璃基板。
18.一种显示装置，包括如权利要求15～17中任一项所述的显示面板。
CN201980001597.2A 2019-09-03 2019-09-03 像素驱动电路、像素驱动方法、显示面板及显示装置 Active CN113168806B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/104235 WO2021042271A1 (zh) 2019-09-03 2019-09-03 像素驱动电路、像素驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113168806A CN113168806A (zh) 2021-07-23
CN113168806B true CN113168806B (zh) 2023-07-21

Family

ID=74852003

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980001597.2A Active CN113168806B (zh) 2019-09-03 2019-09-03 像素驱动电路、像素驱动方法、显示面板及显示装置
CN201980002266.0A Active CN113168810B (zh) 2019-09-03 2019-11-01 像素驱动电路、像素驱动方法、显示面板及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980002266.0A Active CN113168810B (zh) 2019-09-03 2019-11-01 像素驱动电路、像素驱动方法、显示面板及显示装置

Country Status (4)

Country Link
US (3) US11893939B2 (zh)
EP (1) EP4027327B1 (zh)
CN (2) CN113168806B (zh)
WO (2) WO2021042271A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837649B (zh) * 2019-11-01 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112542144A (zh) * 2020-12-02 2021-03-23 Tcl华星光电技术有限公司 面板驱动电路和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700342A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN104821150A (zh) * 2015-04-24 2015-08-05 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
CN107909966A (zh) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及显示装置
CN109920371A (zh) * 2019-04-26 2019-06-21 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151587A (ja) * 2002-10-31 2004-05-27 Fuji Electric Holdings Co Ltd 電気光学表示装置
KR100889681B1 (ko) * 2007-07-27 2009-03-19 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR100893481B1 (ko) 2007-11-08 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
CN105659311B (zh) * 2013-10-21 2018-01-23 夏普株式会社 显示装置
CN104732926B (zh) * 2015-04-03 2017-03-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
JP2017003894A (ja) * 2015-06-15 2017-01-05 ソニー株式会社 表示装置及び電子機器
CN107342047B (zh) * 2017-01-03 2020-06-23 京东方科技集团股份有限公司 像素电路及其驱动方法、以及显示面板
EP3588480B1 (en) * 2017-02-22 2021-09-01 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel driving circuit and driving method thereof, and layout structure of transistor
JP6911406B2 (ja) 2017-03-13 2021-07-28 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器
EP3389039A1 (en) 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN107068059B (zh) 2017-05-27 2019-10-08 北京大学深圳研究生院 像素装置、驱动像素装置的方法和显示设备
CN107068066A (zh) * 2017-06-22 2017-08-18 京东方科技集团股份有限公司 像素补偿电路及显示装置、驱动方法
CN109308872B (zh) * 2017-07-27 2021-08-24 京东方科技集团股份有限公司 像素电路、显示基板
CN116030764A (zh) * 2017-08-25 2023-04-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107452331B (zh) * 2017-08-25 2023-12-05 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN108389550B (zh) 2018-01-31 2020-04-03 上海天马有机发光显示技术有限公司 显示屏的驱动方法及有机发光显示装置
CN108417149B (zh) * 2018-05-23 2020-06-19 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN108538241A (zh) 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021263B (zh) 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110021264B (zh) * 2018-09-07 2022-08-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI683434B (zh) * 2018-09-21 2020-01-21 友達光電股份有限公司 畫素結構
CN109872680B (zh) * 2019-03-20 2020-11-24 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN109979378B (zh) 2019-05-15 2020-12-04 京东方科技集团股份有限公司 像素驱动电路和显示面板
CN110085164B (zh) 2019-05-29 2020-11-10 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700342A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN104821150A (zh) * 2015-04-24 2015-08-05 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
CN107909966A (zh) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及显示装置
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN109920371A (zh) * 2019-04-26 2019-06-21 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
EP4027327A1 (en) 2022-07-13
CN113168806A (zh) 2021-07-23
CN113168810B (zh) 2022-11-04
WO2021042480A1 (zh) 2021-03-11
CN113168810A (zh) 2021-07-23
EP4027327A4 (en) 2022-07-13
US20210241695A1 (en) 2021-08-05
US20240127756A1 (en) 2024-04-18
EP4027327B1 (en) 2023-11-01
US11263970B2 (en) 2022-03-01
WO2021042271A1 (zh) 2021-03-11
US11893939B2 (en) 2024-02-06
US20220319413A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US20210366364A1 (en) Driving Circuit, Driving Method Thereof and Display Apparatus
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US7158105B2 (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US11189228B2 (en) Pixel circuit, method for driving pixel circuit, and display device
JP2021510207A (ja) 画素回路、駆動方法、電界発光表示パネル及び表示装置
WO2020001027A1 (zh) 像素驱动电路及方法、显示装置
WO2020192734A1 (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
CN109887464B (zh) 像素电路及其驱动方法、显示面板和显示设备
US11694597B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
WO2021082840A1 (zh) 像素驱动电路及其驱动方法、显示面板
WO2021083014A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20240127756A1 (en) Pixel Driving Circuit, Pixel Driving Method, Display Panel and Display Device
CN111312160B (zh) 像素驱动电路及显示面板
US20210201773A1 (en) Pixel circuit and driving method thereof, display device
WO2021082970A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
WO2021083155A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
WO2018153096A1 (zh) 像素驱动电路、像素驱动电路的驱动方法及显示装置
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
WO2021179247A1 (zh) 像素电路及其驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant