CN110021263B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN110021263B
CN110021263B CN201810730985.1A CN201810730985A CN110021263B CN 110021263 B CN110021263 B CN 110021263B CN 201810730985 A CN201810730985 A CN 201810730985A CN 110021263 B CN110021263 B CN 110021263B
Authority
CN
China
Prior art keywords
circuit
transistor
signal
control
time data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810730985.1A
Other languages
English (en)
Other versions
CN110021263A (zh
Inventor
岳晗
陈小川
玄明花
王灿
张粲
丛宁
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810730985.1A priority Critical patent/CN110021263B/zh
Priority to EP19729432.5A priority patent/EP3818516A4/en
Priority to US16/475,086 priority patent/US20220005403A1/en
Priority to PCT/CN2019/070609 priority patent/WO2020007024A1/en
Publication of CN110021263A publication Critical patent/CN110021263A/zh
Application granted granted Critical
Publication of CN110021263B publication Critical patent/CN110021263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路及其驱动方法、显示面板，该像素电路包括电流控制电路、时间控制电路、发光元件、第一电压端和第二电压端。电流控制电路配置为根据显示数据信号控制流过所述电流控制电路的驱动电流的电流大小。时间控制电路配置为接收所述驱动电流并根据时间数据信号和开关控制信号控制所述时间控制电路的所述驱动电流的通过时间。发光元件配置为根据所述驱动电流的电流大小和所述通过时间发光。电流控制电路、时间控制电路、发光元件串联在所述第一电压端和所述第二电压端之间，用于提供所述驱动电流的电流路径。该像素电路可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。

Description

像素电路及其驱动方法、显示面板
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板。
背景技术
微发光二极管(Micro LED，或简称mLED或μLED)显示装置由于可以将发光二极管(Light Emitting Diode,LED)的长度微缩至原来的1％(例如缩小至100微米以下)以及相比于有机发光二极管(Organic Light Emitting Diode,OLED)显示器件具有更高的发光亮度、发光效率以及更低的运行功耗等优势，因而逐渐受到人们的广泛关注。由于上述特点，Micro LED可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
Micro LED技术，即LED微缩化和矩阵化技术，可以将显示微米等级的红、绿、蓝三色的Micro LED制作到阵列基板上。目前Micro LED技术基于传统的GaN LED技术。同时，阵列基板上的每一个Micro LED可以被视为一个单独的像素单元，即能够被单独地驱动点亮，从而使得显示装置呈现出细腻度更高、对比度更强的画面。
发明内容
本公开至少一个实施例提供一种像素电路，包括：电流控制电路、时间控制电路、发光元件、第一电压端和第二电压端；其中，所述电流控制电路配置为根据显示数据信号控制流过所述电流控制电路的驱动电流的电流大小；所述时间控制电路配置为接收所述驱动电流并根据时间数据信号和开关控制信号控制所述时间控制电路的所述驱动电流的通过时间；所述发光元件配置为根据所述驱动电流的电流大小和所述通过时间发光；其中，所述电流控制电路、所述时间控制电路、所述发光元件串联在所述第一电压端和所述第二电压端之间，用于提供所述驱动电流的电流路径。
例如，在本公开一实施例提供的像素电路中，所述时间控制电路包括开关电路、时间数据写入电路和第一存储电路；所述开关电路包括控制端，且配置为响应于所述时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路；所述时间数据写入电路与所述开关电路的控制端连接，且配置为响应于第一扫描信号将所述时间数据信号写入所述开关电路的控制端；所述第一存储电路与所述开关电路的控制端连接，且配置为存储所述时间数据写入电路写入的所述时间数据信号。
例如，在本公开一实施例提供的像素电路中，所述开关电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的栅极作为所述开关电路的控制端，所述第一晶体管的第一极配置为和所述第二晶体管的栅极连接，所述第一晶体管的第二极配置为和开关控制线连接以接收所述开关控制信号，所述第二晶体管的第一极配置为和所述电流控制电路连接，所述第二晶体管的第二极配置为和所述第三晶体管的第一极连接，所述第三晶体管的栅极配置为和所述第一晶体管的栅极连接，所述第三晶体管的第二极配置为和所述发光元件连接；所述时间数据写入电路包括第四晶体管，所述第四晶体管的栅极配置为和第一扫描线连接以接收所述第一扫描信号，所述第四晶体管的第一极配置为和时间数据线连接以接收所述时间数据信号，所述第四晶体管的第二极配置为和所述第一晶体管的栅极连接；所述第一存储电路包括第一电容，所述第一电容的第一极配置为和所述第一晶体管的栅极连接，所述第一电容的第二极配置为和第三电压端连接以接收第三电压。
例如，在本公开一实施例提供的像素电路中，所述电流控制电路包括驱动电路、显示数据写入电路和第二存储电路；所述驱动电路包括控制端、第一端和第二端，且配置为控制所述驱动电流的电流大小；所述显示数据写入电路与所述驱动电路的第一端或控制端连接，且配置为响应于第二扫描信号将所述显示数据信号写入所述驱动电路的第一端或控制端；所述第二存储电路与所述驱动电路的控制端连接，且配置为存储所述显示数据写入电路写入的所述显示数据信号。
例如，在本公开一实施例提供的像素电路中，所述电流控制电路还包括补偿电路、发光控制电路和复位电路；所述补偿电路与所述驱动电路的控制端以及第二端连接，且配置为响应于所述第二扫描信号以及写入到所述驱动电路的第一端的所述显示数据信号对所述驱动电路进行补偿；所述发光控制电路与所述驱动电路的第一端连接，且配置为响应于发光控制信号将所述第一电压端的第一电压施加至所述驱动电路的第一端；所述复位电路与所述驱动电路的控制端连接，且配置为响应于复位信号将复位电压施加至所述驱动电路的控制端。
例如，在本公开一实施例提供的像素电路中，所述驱动电路包括第五晶体管；所述第五晶体管的栅极作为所述驱动电路的控制端，所述第五晶体管的第一极作为所述驱动电路的第一端，所述第五晶体管的第二极作为所述驱动电路的第二端并配置为和所述时间控制电路连接。
例如，在本公开一实施例提供的像素电路中，所述显示数据写入电路包括第六晶体管；所述第六晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和显示数据线连接以接收所述显示数据信号，所述第六晶体管的第二极配置为和所述驱动电路的第一端或控制端连接。
例如，在本公开一实施例提供的像素电路中，所述第二存储电路包括第二电容；所述第二电容的第一极配置为和所述驱动电路的控制端连接，所述第二电容的第二极配置为和第四电压端连接以接收第四电压。
例如，在本公开一实施例提供的像素电路中，所述补偿电路包括第七晶体管；所述第七晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第七晶体管的第一极配置为和所述驱动电路的控制端连接，所述第七晶体管的第二极配置为和所述驱动电路的第二端连接。
例如，在本公开一实施例提供的像素电路中，所述发光控制电路包括第八晶体管；所述第八晶体管的栅极配置为和发光控制线连接以接收所述发光控制信号，所述第八晶体管的第一极配置为和所述第一电压端连接，所述第八晶体管的第二极配置为和所述驱动电路的第一端连接。
例如，在本公开一实施例提供的像素电路中，所述复位电路包括第九晶体管；所述第九晶体管的栅极配置为和复位信号线连接以接收所述复位信号，所述第九晶体管的第一极配置为和所述驱动电路的控制端连接，所述第九晶体管的第二极配置为和复位电压端连接以接收所述复位电压。
例如，在本公开一实施例提供的像素电路中，所述发光元件包括发光二极管。
本公开至少一个实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，所述像素单元包括本公开任一实施例所述的像素电路。
例如，在本公开一实施例提供的显示面板中，所述多个像素单元排列为多行多列，同一行像素单元中的像素电路连接到相同的开关控制线以接收同一个开关控制信号，同一行像素单元中的像素电路连接到相同的第一扫描线以接收同一个第一扫描信号，同一行像素单元中的像素电路连接到相同的第二扫描线以接收同一个第二扫描信号，同一列像素单元中的像素电路连接到相同的时间数据线以接收同一个时间数据信号，同一列像素单元中的像素电路连接到相同的显示数据线以接收同一个显示数据信号。
本公开至少一个实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，包括：输入所述显示数据信号、所述时间数据信号和所述开关控制信号，使得所述电流控制电路根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小，使得所述时间控制电路接收所述驱动电流并根据所述时间数据信号和所述开关控制信号控制所述时间控制电路的所述驱动电流的通过时间，由此所述发光元件由所述驱动电流驱动并根据所述通过时间发光。
本公开至少一个实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，包括：在显示数据写入阶段，输入所述第二扫描信号和所述显示数据信号以开启所述显示数据写入电路和所述驱动电路，所述显示数据写入电路将所述显示数据信号写入所述驱动电路，所述第二存储电路存储所述显示数据信号；在时间数据写入阶段，输入所述第一扫描信号和所述时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述时间数据信号写入所述开关电路，所述第一存储电路存储所述时间数据信号，所述开关电路响应于所述时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光。
例如，在本公开一实施例提供的像素电路的驱动方法中，在所述时间数据写入阶段，该方法包括：在第一时间数据写入阶段，输入所述第一扫描信号和第一时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第一时间数据信号写入所述开关电路，所述第一存储电路存储所述第一时间数据信号，所述开关电路响应于所述第一时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光；在第二时间数据写入阶段，输入所述第一扫描信号和第二时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第二时间数据信号写入所述开关电路，所述第一存储电路存储所述第二时间数据信号，所述开关电路响应于所述第二时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光；在第三时间数据写入阶段，输入所述第一扫描信号和第三时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第三时间数据信号写入所述开关电路，所述第一存储电路存储所述第三时间数据信号，所述开关电路响应于所述第三时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种Micro LED的发光效率与电流密度的关系曲线；
图2为本公开一实施例提供的一种像素电路的示意框图；
图3为本公开一实施例提供的一种像素电路的时间控制电路的示意框图；
图4为本公开一实施例提供的一种像素电路的电流控制电路的示意框图；
图5为本公开一实施例提供的另一种像素电路的电流控制电路的示意框图；
图6为本公开一实施例提供的另一种像素电路的示意框图；
图7为图6中所示的像素电路的一种具体实现示例的电路图；
图8为图2中所示的像素电路的一种具体实现示例的电路图；
图9为本公开一实施例提供的一种像素电路的信号时序图；
图10为本公开一实施例提供的一种显示面板的示意框图；以及
图11为本公开一实施例提供的另一种显示面板的示意框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
Micro LED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin Film Transistor,TFT)和一个存储电容Cs来实现驱动发光元件Micro LED发光的基本功能。该两个薄膜晶体管包括一个驱动晶体管和一个开关晶体管。例如，通过对薄膜晶体管和存储电容的控制，实现对流过Micro LED的电流大小的控制，从而使MicroLED根据需要的灰阶发光。
Micro LED作为一种自发光器件，其发光效率与电流密度的典型的关系曲线如图1所示。Micro LED的发光效率会随着电流密度的改变而变化，在低电流密度下，其发光效率会随着电流密度的降低而降低。如果采用电流密度(或电流大小)来调制灰阶，那么低灰阶会对应低电流密度，高灰阶会对应更高的电流密度，因此Micro LED在低灰阶下的发光效率较低。并且，随着电流密度的变化，Micro LED的色坐标也会发生变化，也即，Micro LED在灰阶变化时会发生色偏。如果使Micro LED工作在如图1所示的发光效率稳定区(发光效率较高区域)J1-J2，在仅采用电流密度调制灰阶的情形下，由于J1-J2的范围有限，所得到的显示装置的显示对比度有限。例如，J1＝0.2A/cm2，J2＝12A/cm2，则对比度(最高亮度与最低亮度的比值，例如，这里可以表示为最高亮度对应电流与最低亮度对应电流的比值)为12/0.2＝60，该对比度难以满足显示使用需求。
本公开至少一实施例提供一种像素电路及其驱动方法、显示面板，该像素电路通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域，且进一步使得色坐标漂移较少。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一实施例提供一种像素电路，该像素电路包括电流控制电路、时间控制电路、发光元件、第一电压端和第二电压端。所述电流控制电路配置为根据显示数据信号控制流过所述电流控制电路的驱动电流的电流大小。所述时间控制电路配置为接收所述驱动电流并根据时间数据信号和开关控制信号控制所述时间控制电路的所述驱动电流的通过时间。所述发光元件配置为根据所述驱动电流的电流大小和所述通过时间发光。所述电流控制电路、所述时间控制电路、所述发光元件串联在所述第一电压端和所述第二电压端之间，用于提供所述驱动电流的电流路径。
图2为本公开一实施例提供的一种像素电路的示意框图。参考图2，该像素电路10包括第一电压端VDD和第二电压端VSS以及以一定顺序串联在第一电压端VDD和第二电压端VSS之间的电流控制电路100、时间控制电路200和发光元件300。像素电路10例如用于MicroLED显示装置的子像素或像素单元。
电流控制电路100配置为根据显示数据信号控制流过电流控制电路100的驱动电流的电流大小。例如，电流控制电路100分别与显示数据线(显示数据端Vdata1)、第一电压端VDD和时间控制电路200连接，以接收显示数据端Vdata1提供的显示数据信号和第一电压端VDD提供的第一电压，并且向时间控制电路200提供驱动电流。例如，电流控制电路100在工作时可以通过时间控制电路200向发光元件300提供驱动电流，使得发光元件300可以根据驱动电流的大小发光。
时间控制电路200配置为接收驱动电流，并根据时间数据信号和开关控制信号，控制时间控制电路200的驱动电流的通过时间。例如，时间控制电路200分别与时间数据线(时间数据端Vdata2)、开关控制线(开关控制端Em1)、电流控制电路100和发光元件300连接，以接收时间数据端Vdata2提供的时间数据信号和开关控制端Em1提供的开关控制信号，并将来自电流控制电路100的驱动电流提供给发光元件300。例如，时间控制电路200在工作时可以控制驱动电流的通过时间，从而使发光元件300在相应时间内接收驱动电流并发光，而在其他时间内由于不能接收驱动电流而不发光。例如，通过时间数据信号和开关控制信号的配合，可以使驱动电流的通过时间的大小有多个可选数值，进一步增大了发光元件300的发光时间的调节范围，从而提高了对比度。
发光元件300配置为根据驱动电流的电流大小和通过时间发光。例如，发光元件300分别与时间控制电路200和第二电压端VSS连接，以接收来自时间控制电路200的驱动电流和第二电压端VSS的第二电压。例如，当时间控制电路200开启并将来自电流控制电路100的驱动电流提供给发光元件300时，发光元件300根据该驱动电流的大小而发光；当时间控制电路200关闭时，发光元件300不发光。例如，发光元件300可以采用发光二极管，例如Micro LED。上述工作方式通过电流大小和发光时间共同控制发光元件300发光以实现相应的灰阶，可以提高对比度，使发光元件300在全灰阶下工作在发光效率较高区域(例如，图1中所示的J1-J2区域)，且色坐标漂移较少。
例如，电流控制电路100、时间控制电路200、发光元件300串联在第一电压端VDD和第二电压端VSS之间，用于提供驱动电流的电流路径。需要说明的是，本公开的实施例中，电流控制电路100、时间控制电路200、发光元件300在第一电压端VDD和第二电压端VSS之间的连接顺序不受限制，可以为任意的串联顺序，只要能提供从第一电压端VDD至第二电压端VSS的电流路径即可。
例如，第一电压端VDD配置为保持输入直流高电平信号，将该直流高电平称为第一电压；第二电压端VSS配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第二电压。以下描述的各实施例与此相同，不再赘述。
例如，显示数据端Vdata1和时间数据端Vdata2可以连接到相同的信号线，配置为在不同的时刻分别接收显示数据信号和时间数据信号，从而可以减少信号线的数量。当然，本公开的实施例不限于此，显示数据端Vdata1和时间数据端Vdata2也可以连接到不同的信号线，从而使得显示数据信号和时间数据信号可以同时接收且互不影响。
图3为本公开一实施例提供的一种像素电路的时间控制电路的示意框图。参考图3，时间控制电路200包括开关电路210、时间数据写入电路220和第一存储电路230。
开关电路210包括控制端211，且配置为响应于时间数据信号和开关控制信号控制驱动电流是否通过时间控制电路200。例如，开关电路210分别与第一节点N1和开关控制线(开关控制端Em1)连接，以及还与电流控制电路100和发光元件300连接，以接收写入到第一节点N1的时间数据信号和开关控制端Em1提供的开关控制信号，并且将来自电流控制电路100的驱动电流提供给发光元件300。例如，开关电路210在工作时可以在时间数据信号和开关控制信号的共同控制下开启或关闭，从而根据需要的发光时间将驱动电流提供给发光元件300。
时间数据写入电路220与开关电路210的控制端211连接，且配置为响应于第一扫描信号将时间数据信号写入开关电路210的控制端211。例如，时间数据写入电路220分别与时间数据线(时间数据端Vdata2)、第一节点N1和第一扫描线(第一扫描端Gate1)连接，以分别接收时间数据端Vdata2提供的时间数据信号和第一扫描端Gate1提供的第一扫描信号。例如，来自第一扫描端Gate1的第一扫描信号被施加至时间数据写入电路220以控制时间数据写入电路220开启与否。例如，时间数据写入电路220可以响应于第一扫描信号而开启，从而可以将时间数据信号写入开关电路210的控制端211(第一节点N1)，并且可将时间数据信号存储在第一存储电路230中。
第一存储电路230与开关电路210的控制端211连接，且配置为存储时间数据写入电路220写入的时间数据信号。例如，第一存储电路230与第一节点N1连接，可以存储写入到第一节点N1的时间数据信号并利用存储的时间数据信号对开关电路210进行控制。例如，第一存储电路230还可以与另行提供的电压端(例如第二电压端VSS、其他低电压端或接地端)连接，以实现电压存储功能。
需要说明的是，本公开的实施例中，时间控制电路200可以包括任意适用的电路或模块，不局限于上述开关电路210、时间数据写入电路220和第一存储电路230，只要能实现相应功能即可。
图4为本公开一实施例提供的一种像素电路的电流控制电路的示意框图。参考图4，电流控制电路100包括驱动电路110、显示数据写入电路120和第二存储电路130。
驱动电路110包括第一端111、第二端112和控制端113，且配置为控制驱动电流的电流大小。例如，驱动电路110的控制端113和第二存储电路130连接，驱动电路110的第一端111和第一电压端VDD连接，驱动电路110的第二端112和时间控制电路200连接。例如，驱动电路110可以通过时间控制电路200(例如时间控制电路200中的开关电路210)向发光元件300提供驱动电流以驱动发光元件300发光，且可以驱动发光元件300根据需要的灰度(或灰阶)发光。
显示数据写入电路120与驱动电路110的第一端111连接，且配置为响应于第二扫描信号将显示数据信号写入驱动电路110的第一端111。例如，显示数据写入电路120分别与显示数据线(显示数据端Vdata1)、第二节点N2以及第二扫描线(第二扫描端Gate2)连接。例如，来自第二扫描端Gate2的第二扫描信号被施加至显示数据写入电路120以控制显示数据写入电路120开启与否。例如，显示数据写入电路120可以响应于第二扫描信号而开启，从而可以将显示数据端Vdata1提供的显示数据信号写入驱动电路110的第一端111(第二节点N2)，然后可将显示数据信号通过驱动电路110存储在第二存储电路130中，以根据该显示数据信号生成驱动发光元件300发光的驱动电流。
需要说明的是，本公开的实施例中，显示数据写入电路120和驱动电路110的具体连接方式不受限制。例如，在另一个示例中，显示数据写入电路120可以与驱动电路110的控制端113连接，从而可以将显示数据信号写入驱动电路110的控制端113并存储在第二存储电路130中。
第二存储电路130与驱动电路110的控制端113连接，且配置为存储显示数据写入电路120写入的显示数据信号。例如，第二存储电路130可以存储该显示数据信号并利用存储的显示数据信号对驱动电路110进行控制。例如，第二存储电路130还可以与第一电压端VDD或另行提供的高电压端连接，以实现电压存储功能。
图5为本公开一实施例提供的另一种像素电路的电流控制电路的示意框图。参考图5，电流控制电路100还可以包括补偿电路140、发光控制电路150和复位电路160，其他结构与图4中所示的电流控制电路100基本相同。
补偿电路140与驱动电路110的控制端113以及第二端112连接，且配置为响应于第二扫描信号以及写入到驱动电路110的第一端111的显示数据信号对驱动电路110进行补偿。例如，补偿电路140与第二扫描线(第二扫描端Gate2)、第三节点N3和第四节点N4连接。例如，来自第二扫描端Gate2的第二扫描信号被施加至补偿电路140以控制其开启与否。例如，补偿电路140可以响应于第二扫描信号而开启，将驱动电路110的控制端113(第三节点N3)和第二端112(第四节点N4)电连接，使驱动电路110的阈值电压的相关信息(阈值电压信息)与显示数据写入电路120写入的显示数据信号共同存储在第二存储电路130中，从而可以利用存储的包括显示数据信号以及阈值电压信息的电压值对驱动电路110进行控制，使得驱动电路110的输出得到补偿。
发光控制电路150与驱动电路110的第一端111连接，且配置为响应于发光控制信号将第一电压端VDD的第一电压施加至驱动电路110的第一端111。例如，发光控制电路150分别与发光控制线(发光控制端Em2)、第一电压端VDD和第二节点N2连接。例如，发光控制电路150可以响应于发光控制端Em2提供的发光控制信号而开启，从而可以将第一电压施加至驱动电路110的第一端111(第二节点N2)，在驱动电路110和时间控制电路200均开启(导通)的情况下，驱动电路110将此第一电压通过时间控制电路200施加至发光元件300以提供驱动电压，从而驱动发光元件300发光。
复位电路160与驱动电路110的控制端113连接，且配置为响应于复位信号将复位电压施加至驱动电路110的控制端113。例如，复位电路160分别与第三节点N3、复位电压端Vini和复位信号线(复位信号端RST)连接。例如，复位电路160可以响应于复位信号端RST提供的复位信号而开启，将复位电压端Vini提供的复位电压施加至驱动电路110的控制端113(第三节点N3)，从而可以对驱动电路110、第二存储电路130进行复位操作，消除之前的发光阶段的影响。并且，复位电路160施加的复位电压也可以存储在第二存储电路130之中，可以使驱动电路110保持开启状态，从而在下一次写入显示数据信号时，便于显示数据信号通过驱动电路110和补偿电路140写入第二存储电路130。
例如，复位电压端Vini可以连接到第二电压端VSS，将第二电压作为复位电压；或者，复位电压端Vini也可以是独立于第二电压端VSS的低电压端，本公开的实施例对此不作限制。例如，根据具体的电路结构，复位电路160也可以集成到其他电路中或者省略。
图6为本公开一实施例提供的另一种像素电路的示意框图。参考图6，该像素电路10的电流控制电路100与图5中所示的电流控制电路100基本相同，该像素电路10的时间控制电路200与图3中所示的时间控制电路200基本相同。该像素电路10的具体连接关系及相关描述可参照前述内容，此处不再赘述。需要说明的是，本公开的实施例提供的像素电路10还可以包括其他电路结构，例如具有其他补偿功能的电路结构，该补偿功能可以通过电压补偿、电流补偿或混合补偿来实现，本公开的实施例对此不作限制。
需要说明的是，本公开的实施例中，像素电路10可以由时间控制电路200与其他任意结构的具有驱动电流大小控制功能的像素电路的结合得到，而不限于上述的结构形式，只要本公开的实施例提供的像素电路10可以通过电流大小和发光时间共同控制灰阶即可。像素电路10可以提高对比度，使发光元件300(例如Micro LED)在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。
图7为图6中所示的像素电路的一种具体实现示例的电路图。参考图7，像素电路10包括第一至第九晶体管T1-T9以及包括第一电容C1、第二电容C2和发光元件L1。例如，第五晶体管T5被用作驱动晶体管，其他的晶体管被用作开关晶体管。例如，发光元件L1可以为各种类型的Micro LED，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，时间控制电路200包括开关电路210、时间数据写入电路220和第一存储电路230。开关电路210可以实现为第一晶体管T1、第二晶体管T2和第三晶体管T3。第一晶体管T1的栅极作为开关电路210的控制端211和第一节点N1连接，第一晶体管T1的第一极配置为和第二晶体管T2的栅极连接，第一晶体管T1的第二极配置为和开关控制线(开关控制端Em1)连接以接收开关控制信号，第二晶体管T2的第一极配置为和电流控制电路100连接，第二晶体管T2的第二极配置为和第三晶体管T3的第一极连接，第三晶体管T3的栅极配置为和第一晶体管T1的栅极连接，第三晶体管T3的第二极配置为和发光元件L1连接(例如，和发光元件L1的阳极连接)。
时间数据写入电路220可以实现为第四晶体管T4。第四晶体管T4的栅极配置为和第一扫描线(第一扫描端Gate1)连接以接收第一扫描信号，第四晶体管T4的第一极配置为和时间数据线(时间数据端Vdata2)连接以接收时间数据信号，第四晶体管T4的第二极配置为和第一晶体管T1的栅极连接。
第一存储电路230可以实现为第一电容C1。第一电容C1的第一极配置为和第一晶体管T1的栅极连接，第一电容C1的第二极配置为和第三电压端VGL连接以接收第三电压。例如，第三电压端VGL配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第三电压，以下各实施例与此相同，不再赘述。例如，第三电压端VGL可以连接到第二电压端VSS，将第二电压作为第三电压；或者，第三电压端VGL也可以是独立于第二电压端VSS的低电压端，本公开的实施例对此不作限制。
需要说明的是，本公开的实施例不限于此，时间控制电路200不限于仅包括开关电路210、时间数据写入电路220和第一存储电路230，且开关电路210、时间数据写入电路220和第一存储电路230不限于上述实现方式，可以是由其他的组件组成的电路。
例如，电流控制电路100包括驱动电路110、显示数据写入电路120、第二存储电路130、补偿电路140、发光控制电路150和复位电路160。驱动电路110可以实现为第五晶体管T5。第五晶体管T5的栅极作为驱动电路110的控制端113和第三节点N3连接，第五晶体管T5的第一极作为驱动电路110的第一端111和第二节点N2连接，第五晶体管T5的第二极作为驱动电路110的第二端112和第四节点N4连接并配置为和时间控制电路200连接(例如，和第二晶体管T2的第一极连接)。需要说明的是，本公开的实施例不限于此，驱动电路110也可以是由其他的组件组成的电路，例如，驱动电路110可以具有两组驱动晶体管，该两组驱动晶体管可以根据具体情况进行切换。
显示数据写入电路120可以实现为第六晶体管T6。第六晶体管T6的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第六晶体管T6的第一极配置为和显示数据线(显示数据端Vdata1)连接以接收显示数据信号，第六晶体管T6的第二极配置为和驱动电路110的第一端111(第五晶体管T5的第一极)连接。需要说明的是，本公开的实施例中，第六晶体管T6与第五晶体管T5的连接关系不受限制，例如，在另一个示例中，在不包括补偿电路140的情形下，第六晶体管T6的第二极可以和第五晶体管T5的栅极连接，以将显示数据信号写入第五晶体管T5的栅极。显示数据写入电路120可以是由其他的组件组成的电路，本公开的实施例对此不作限制。
第二存储电路130可以实现为第二电容C2。第二电容C2的第一极配置为和驱动电路110的控制端113连接(第三节点N3)，第二电容C2的第二极配置为和第四电压端连接以接收第四电压。例如，在该示例中，将第一电压端VDD作为第四电压端，以将第一电压作为第四电压提供给第二电容C2的第二极，这种方式可以减少信号线的数量。当然，本公开的实施例不限于此，在另一个示例中，第四电压端也可以是独立于第一电压端VDD的其他高电压端，这种方式可以提高存储到第二电容C2中的显示数据信号的准确性。需要说明的是，本公开的实施例不限于此，第二存储电路130也可以是由其他的组件组成的电路，例如，第二存储电路130可以包括两个彼此并联/串联的电容。
补偿电路140可以实现为第七晶体管T7。第七晶体管T7的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第七晶体管T7的第一极配置为和驱动电路110的控制端113(第三节点N3)连接，第七晶体管T7的第二极配置为和驱动电路110的第二端112(第四节点N4)连接。需要说明的是，本公开的实施例不限于此，补偿电路140也可以是由其他的组件组成的电路。
发光控制电路150可以实现为第八晶体管T8。第八晶体管T8的栅极配置为和发光控制线(发光控制端Em2)连接以接收发光控制信号，第八晶体管T8的第一极配置为和第一电压端VDD连接，第八晶体管T8的第二极配置为和驱动电路110的第一端111(第二节点N2)连接。需要说明的是，本公开的实施例不限于此，发光控制电路150也可以是由其他的组件组成的电路。
复位电路160可以实现为第九晶体管T9。第九晶体管T9的栅极配置为和复位信号线(复位信号端RST)连接以接收复位信号，第九晶体管T9的第一极配置为和驱动电路110的控制端113(第三节点N3)连接，第九晶体管T9的第二极配置为和复位电压端Vini连接以接收复位电压。需要说明的是，本公开的实施例不限于此，复位电路160也可以是由其他的组件组成的电路。
发光元件300可以实现为发光元件L1(例如，Micro LED)。发光元件L1的第一端(这里为阳极)和第三晶体管T3的第二极连接，发光元件L1的第二端(这里为阴极)和第二电压端VSS连接以接收第二电压。例如，在一个显示面板中，当像素电路10呈阵列排布时，发光元件L1的阴极可以电连接到同一个电压端，即采用共阴极连接方式。
例如，在该示例中，第八晶体管T8、第五晶体管T5、第二晶体管T2、第三晶体管T3和发光元件L1串联在第一电压端VDD和第二电压端VSS之间，从而提供驱动电流的电流路径，使发光元件L1在驱动电流的驱动下发光。需要说明的是，本公开的实施例中，第八晶体管T8、第五晶体管T5、第二晶体管T2、第三晶体管T3和发光元件L1的连接顺序不受图中所示情形的限制，可以为任意适当的串联顺序，只要能够提供驱动电流的电流路径即可。
图8为图2中所示的像素电路的一种具体实现示例的电路图。参考图8，像素电路10包括第一至第四晶体管T1-T4、第十晶体管T10、第十一晶体管T11、第一电容C1、第三电容C3和发光元件L1。第一至第四晶体管T1-T4、第一电容C1和发光元件L1的连接方式与图7中所示的像素电路10基本相同，此处不再赘述。
在该示例中，电流控制电路100仅包括驱动电路110、显示数据写入电路120和第二存储电路130，且电流控制电路100可以实现为基本的2T1C电路。例如，如图8所示，驱动电路110可以实现为第十晶体管T10，第十晶体管T10的栅极配置为和显示数据写入电路120连接，第十晶体管T10的第一极配置为和第一电压端VDD连接，第十晶体管T10的第二极配置为和第二晶体管T2的第一极连接。显示数据写入电路120可以实现为第十一晶体管T11，第十一晶体管T11的栅极配置为和第二扫描线(第二扫描端Gate2)连接以接收第二扫描信号，第十一晶体管T11的第一极配置为和显示数据线(显示数据端Vdata1)连接以接收显示数据信号，第十一晶体管T11的第二极配置为和第十晶体管T10的栅极连接。第二存储电路130可以实现为第三电容C3，第三电容C3的第一极配置为和第十晶体管T10的栅极连接，第三电容C3的第二极配置为和第一电压端VDD连接。
需要说明的是，本公开的实施例中，像素电路10中的电流控制电路100和发光元件300可以实现为通常的任意结构的像素电路，例如2T1C、4T1C、4T2C等。相应地，时间控制电路200中提供驱动电流的电流路径的晶体管(例如，第二晶体管T2和第三晶体管T3)与上述2T1C、4T1C、4T2C等电路中的驱动晶体管和发光元件的串联顺序不受限制，例如，在另一个示例中，第十晶体管T10也可以串联在第二晶体管T2和第三晶体管T3之间，或者第十晶体管T10也可以串联在第三晶体管T3和发光元件L1之间。
需要注意的是，在本公开的各个实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以P型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的像素电路10中的一个或多个晶体管也可以采用N型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端和信号端提供对应的高电平信号或低电平信号即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。当采用P型晶体管时，可以采用低温多晶硅(LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层。
图9为本公开一实施例提供的一种像素电路的信号时序图。下面结合图9所示的信号时序图，对图7所示的像素电路10的工作原理进行说明。并且，这里以各个晶体管为P型晶体管为例进行说明，即各个晶体管的栅极在接入低电平时导通，而在接入高电平时截止，但是本公开的实施例不限于此。
在图中以及下面的描述中，RST、Gate1、Gate2、Em1、Em2、Vdata1、Vdata2等既用于表示相应的信号端，也用于表示相应的信号。在图9所示的第一至第十阶段1-10中，该像素电路10可以分别进行如下操作。
在第一阶段1，复位信号端RST提供低电平信号，第九晶体管T9导通，将复位电压端Vini的低电平信号(图中未示出)输入到第三节点N3。第五晶体管T5的栅极和第二电容C2被第三节点N3的低电平信号复位。并且，第五晶体管T5在第三节点N3的低电平的作用下导通并保持至下一阶段，以便于在下一阶段中写入显示数据信号。
在第二阶段2，第二扫描端Gate2和显示数据端Vdata1提供低电平信号，第六晶体管T6和第七晶体管T7均导通。第五晶体管T5保持导通。因此显示数据端Vdata1提供的显示数据信号通过第六晶体管T6、第五晶体管T5和第七晶体管T7形成的路径对第三节点N3充电(即对第二电容C2充电)。容易理解，第二节点N2的电位保持为Vdata1，同时根据第五晶体管T5的自身特性，当第三节点N3的电位变为Vdata1+Vth时，第五晶体管T5截止，充电过程结束。这里，Vth表示第五晶体管T5的阈值电压，由于在本实施例中，第五晶体管T5是以P型晶体管为例进行说明的，所以此处阈值电压Vth可以是个负值。由于第三节点N3的电位为Vdata1+Vth，因此包括显示数据信号Vdata1和阈值电压Vth的相关信息存储在了第二电容C2中，以用于在后续的发光阶段中提供显示数据并对第五晶体管T5自身的阈值电压Vth进行补偿。
在第三阶段3，发光控制端Em2提供低电平信号，第八晶体管T8导通。由于此时第三节点N3的电位为Vdata1+Vth，第二节点N2的电位为VDD，所以第五晶体管T5导通。第一扫描端Gate1和时间数据端Vdata2提供低电平信号，第四晶体管T4导通，将时间数据端Vdata2提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1和第三晶体管T3在第一节点N1的低电平的作用下导通。开关控制端Em1提供的开关控制信号写入第二晶体管T2的栅极。此时，开关控制端Em1提供高电平信号，因此第二晶体管T2截止。发光元件L1在此阶段不发光。需要说明的是，在另一个示例中，时间数据端Vdata2此时也可以提供高电平信号，则第一晶体管T1和第三晶体管T3会相应地截止。
在第四阶段4，发光控制端Em2继续提供低电平信号，第八晶体管T8保持导通。第五晶体管T5和第三晶体管T3保持导通。开关控制端Em1提供低电平信号，第二晶体管T2导通。第一电压端VDD、第八晶体管T8、第五晶体管T5、第二晶体管T2、第三晶体管T3、发光元件L1和第二电压端VSS形成了一条电流路径，因此发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小根据第二阶段2中写入的显示数据信号Vdata1确定，是否发光由第三阶段3中写入的时间数据信号Vdata2确定，并且发光时间等于开关控制信号Em1在该阶段中的有效脉宽t1。需要说明的是，在另一个示例中，若第三阶段3中时间数据端Vdata2提供的是高电平信号，则第一晶体管T1和第三晶体管T3会保持截止，发光元件L1在此阶段不会发光；并且，当第一晶体管T1截止时，第二晶体管T2的栅极处于浮置状态，导致第二晶体管T2的状态不可控，而此时第三晶体管T3也截止，确保驱动电流的电流路径断开，从而保证发光元件L1不发光。
例如，流经发光元件L1的驱动电流IL1的值可以根据下述公式得出：
IL1＝K(VGS-Vth)2
＝K[(Vdata1+Vth-VDD)-Vth]2
＝K(Vdata1-VDD)2
在上述公式中，Vth表示第五晶体管T5的阈值电压，VGS表示第五晶体管T5的栅极和源极(这里为第一极)之间的电压，K为与第五晶体管T5本身相关的常数值。从上述公式可以看出，流经发光元件L1的驱动电流IL1不再与第五晶体管T5的阈值电压Vth有关，由此可以实现对该像素电路10的补偿，解决了驱动晶体管(例如第五晶体管T5)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流IL1的影响，从而可以改善采用该像素电路10的显示装置的显示效果。
在第五阶段5，开关控制端Em1提供高电平信号，第二晶体管T2截止，因此驱动电流的电流路径断开，发光元件L1不发光。
在第六阶段6，发光控制端Em2继续提供低电平信号，第八晶体管T8保持导通。第五晶体管T5也保持导通。第一扫描端Gate1和时间数据端Vdata2提供低电平信号，第四晶体管T4导通，将时间数据端Vdata2提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1和第三晶体管T3在第一节点N1的低电平的作用下导通。开关控制端Em1提供的开关控制信号写入第二晶体管T2的栅极。此时，开关控制端Em1提供高电平信号，因此第二晶体管T2截止。发光元件L1在此阶段不发光。需要说明的是，在另一个示例中，时间数据端Vdata2此时也可以提供高电平信号，则第一晶体管T1和第三晶体管T3会相应地截止。
在第七阶段7，发光控制端Em2继续提供低电平信号，第八晶体管T8保持导通。第五晶体管T5和第三晶体管T3保持导通。开关控制端Em1提供低电平信号，第二晶体管T2导通。发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小根据第二阶段2中写入的显示数据信号Vdata1确定，是否发光由第六阶段6中写入的时间数据信号Vdata2确定，并且发光时间等于开关控制信号Em1在该阶段中的有效脉宽t2。需要说明的是，在另一个示例中，若第六阶段6中时间数据端Vdata2提供的是高电平信号，则第一晶体管T1和第三晶体管T3会保持截止，发光元件L1在此阶段不会发光。
在第八阶段8，开关控制端Em1提供高电平信号，第二晶体管T2截止，因此驱动电流的电流路径断开，发光元件L1不发光。
在第九阶段9，发光控制端Em2继续提供低电平信号，第八晶体管T8保持导通。第五晶体管T5也保持导通。第一扫描端Gate1和时间数据端Vdata2提供低电平信号，第四晶体管T4导通，将时间数据端Vdata2提供的时间数据信号写入第一节点N1并被第一电容C1存储。第一晶体管T1和第三晶体管T3在第一节点N1的低电平的作用下导通。开关控制端Em1提供的开关控制信号写入第二晶体管T2的栅极。此时，开关控制端Em1提供高电平信号，因此第二晶体管T2截止。发光元件L1在此阶段不发光。需要说明的是，在另一个示例中，时间数据端Vdata2此时也可以提供高电平信号，则第一晶体管T1和第三晶体管T3会相应地截止。
在第十阶段10，发光控制端Em2继续提供低电平信号，第八晶体管T8保持导通。第五晶体管T5和第三晶体管T3保持导通。开关控制端Em1提供低电平信号，第二晶体管T2导通。发光元件L1被驱动电流驱动从而发光。此时，驱动电流的大小根据第二阶段2中写入的显示数据信号Vdata1确定，是否发光由第九阶段9中写入的时间数据信号Vdata2确定，并且发光时间等于开关控制信号Em1在该阶段中的有效脉宽t3。需要说明的是，在另一个示例中，若第九阶段9中时间数据端Vdata2提供的是高电平信号，则第一晶体管T1和第三晶体管T3会保持截止，发光元件L1在此阶段不会发光。
例如，在显示过程中，每帧画面由第四阶段4(t1时段)、第七阶段7(t2时段)和第十阶段10(t3时段)所显示的画面叠加而成。例如，t1、t2和t3的时间彼此不同。例如，在第三阶段3写入的时间数据信号Vdata2为Vdata2-1，在第六阶段6写入的时间数据信号Vdata2为Vdata2-2，在第九阶段9写入的时间数据信号Vdata2为Vdata2-3。三个时间数据信号Vdata2-1、Vdata2-2和Vdata2-3可以根据需要分别设置为高电平或低电平(即可以分别设置为逻辑“1”或逻辑“0”)。
当Vdata2-1、Vdata2-2和Vdata2-3分别为“0”、“0”、“0”时，即如图9所示，则发光元件L1在t1、t2和t3时段均发光，该帧画面由相应的三个画面叠加而成。例如，在另一个示例中，Vdata2-1、Vdata2-2和Vdata2-3分别为“1”、“0”、“0”，则发光元件L1仅在t2和t3时段发光，该帧画面由相应的2个画面叠加而成。例如，在又一个示例中，Vdata2-1、Vdata2-2和Vdata2-3分别为“1”、“1”、“0”，则发光元件L1仅在t3时段发光，该帧画面则为相应的一个画面显示而成。需要说明的是，Vdata2-1、Vdata2-2和Vdata2-3可以根据需要设置，不限于上述示例中描述的设置方式，因此每帧画面可以有多种叠加方式，以满足对灰度的要求，并且可以提高对比度。
在本公开的实施例中，时间数据信号Vdata2-1、Vdata2-2和Vdata2-3决定了发光元件L1的发光时间，显示数据信号Vdata1决定了驱动电流的大小，从而上述参数共同控制显示每帧画面。
例如，在一个示例中，按照Gamma值取2.2，灰阶与电流密度及发光时间的对应关系如下表所示。例如，当需要显示灰阶为45-255时，使Vdata2-1、Vdata2-2和Vdata2-3分别为“1”、“1”、“0”，使发光元件L1仅在t3时段发光，且发光时间为4000μs，并且在0.2-12A/cm2的范围内调节电流密度，从而可以显示45-255范围内的任意灰阶。同样地，当需要显示灰阶为7-44时，使Vdata2-1、Vdata2-2和Vdata2-3分别为“1”、“0”、“1”，使发光元件L1仅在t2时段发光，且发光时间为66.66μs，并且在0.2-12A/cm2的范围内调节电流密度，从而可以显示7-44范围内的任意灰阶。当需要显示灰阶为0-6时，使Vdata2-1、Vdata2-2和Vdata2-3分别为“0”、“1”、“1”，使发光元件L1仅在t1时段发光，且发光时间为1.11μs，并且在0.2-12A/cm2的范围内调节电流密度，从而可以显示0-6范围内的任意灰阶。
表1灰阶与电流密度及发光时间的对应关系表
灰阶 电流密度(A/cm<sup>2</sup>) 发光时间(μs)
45-255 0.2-12 t3＝4000
7-44 0.2-12 t2＝66.66
0-6 0.2-12 t1＝1.11
在上述方式的控制下，对比度为：(4000×12)/(1.11×0.2)＝216216≈210000，该对比度较高，可以满足通常的显示要求。并且，通过上述方式，可以实现Gamma曲线的256个灰阶，且电流密度的范围为0.2-12A/cm2。在0.2-12A/cm2范围内(即图1所示的J1-J2范围内)，发光元件L1(例如Micro LED)工作在发光效率稳定区域或发光效率较高区域，在显示低灰阶时并没有进入低电流密度区域(非辐射复合发光区域)，例如0.2A/cm2以下，因此在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。
需要说明的是，本公开的实施例中，t1、t2、t3的具体时间长度不受限制，t1、t2、t3与灰阶的对应关系不受限制，且每一灰阶图像所需要的叠加画面的数量也不受限制，可以根据实际需求而定，不限于上述示例中描述的方式。并且，由于不同的Micro LED的性能有所不同，发光效率稳定区域J1-J2对应的具体数值也会不同，不限于0.2-12A/cm2，这可以根据Micro LED的实际性能而定。
本公开至少一实施例还提供一种显示面板，包括呈阵列分布的多个像素单元，该像素单元包括本公开任一实施例所述的像素电路。该显示面板通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。
图10为本公开一实施例提供的一种显示面板的示意框图。参考图10，显示面板2000设置在显示装置20中，并与栅极驱动器2010和数据驱动器2030电连接。显示装置20还包括定时控制器2020。显示面板2000包括根据多条扫描线GL和多条数据线DL交叉限定的像素单元P；栅极驱动器2010用于驱动多条扫描线GL；数据驱动器2030用于驱动多条数据线DL；定时控制器2020用于处理从显示装置20外部输入的图像数据RGB，向数据驱动器2030提供处理的图像数据RGB以及向栅极驱动器2010和数据驱动器2030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器2010和数据驱动器2030进行控制。
例如，显示面板2000包括多个像素单元P，像素单元P包括上述任一实施例中提供的像素电路10，例如，包括如图7或图8所示的像素电路10。如图10所示，显示面板2000还包括多条扫描线GL和多条数据线DL。例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，每个像素单元P连接到5条扫描线GL(分别提供第一扫描信号、第二扫描信号、复位信号、发光控制信号和开关控制信号)、2条数据线DL(分别提供显示数据信号和时间数据信号)、用于提供第一电压的第一电压线、用于提供第二电压的第二电压线。例如，第一电压线或第二电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。需要说明的是，在图10中仅示出了部分的像素单元P、扫描线GL和数据线DL。
例如，栅极驱动器2010根据源自定时控制器2020的多个扫描控制信号GCS向多个扫描线GL提供多个选通信号。多个选通信号包括第一扫描信号、第二扫描信号、复位信号、发光控制信号和开关控制信号等。这些信号通过多个扫描线GL提供给每个像素单元P。
例如，数据驱动器2030使用参考伽玛电压根据源自定时控制器2020的多个数据控制信号DCS将从定时控制器2020输入的数字图像数据RGB转换成显示数据信号和时间数据信号。数据驱动器2030向多条数据线DL提供转换的显示数据信号和时间数据信号。例如，数据驱动器2030还可以与多条第一电压线和多条第二电压线连接以分别提供第一电压和第二电压。
例如，定时控制器2020对外部输入的图像数据RGB进行处理以匹配显示面板2000的大小和分辨率，然后向数据驱动器2030提供处理的图像数据。定时控制器2020使用从显示装置20外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器2020分别向栅极驱动器2010和数据驱动器2030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器2010和数据驱动器2030的控制。
例如，栅极驱动器2010和数据驱动器2030可以实现为半导体芯片。该显示装置20还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示面板2000可以应用于电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。例如，显示面板2000可以为Micro LED显示面板。
图11为本公开一实施例提供的另一种显示面板的示意框图。参考图11，多个像素单元P排列为多行多列，图中仅示出了部分像素单元P的连接关系。
例如，同一行像素单元P中的像素电路10连接到相同的开关控制线(EN-2、EN-1、EN等)以接收同一个开关控制信号Em1，同一行像素单元P中的像素电路10连接到相同的第一扫描线(GN-2、GN-1、GN等)以接收同一个第一扫描信号Gate1，同一行像素单元P中的像素电路10连接到相同的第二扫描线(SN-2、SN-1、SN等)以接收同一个第二扫描信号Gate2。
例如，同一列像素单元P中的像素电路10连接到相同的时间数据线(TM-2、TM-1、TM等)以接收同一个时间数据信号Vdata2，同一列像素单元P中的像素电路10连接到相同的显示数据线(DM-2、DM-1、DM等)以接收同一个显示数据信号Vdata1。例如，在另一个示例中，每一列像素单元P对应的时间数据线和显示数据线可以为同一根信号线，以在不同的时刻分别提供显示数据信号Vdata1和时间数据信号Vdata2，从而可以减少信号线的数量。
本公开至少一实施例还提供一种本公开任一实施例所述的像素电路的驱动方法，利用该驱动方法可以通过电流大小和发光时间共同控制灰阶，可以提高对比度，使发光元件(例如Micro LED)在全灰阶下工作在发光效率较高区域，且色坐标漂移较少。
例如，在一个示例中，像素电路10的驱动方法包括如下操作：
输入显示数据信号、时间数据信号和开关控制信号，使得电流控制电路100根据显示数据信号控制流过电流控制电路100的驱动电流的电流大小，使得时间控制电路200接收驱动电流并根据时间数据信号和开关控制信号控制时间控制电路200的驱动电流的通过时间，由此发光元件300由驱动电流驱动并根据通过时间发光。
例如，在一个示例中，驱动电流使得发光元件300工作在发光效率稳定区，例如图1中所示的J1-J2区域。
例如，在另一个示例中，像素电路10的驱动方法包括如下操作：
在显示数据写入阶段(例如第二阶段2)，输入第二扫描信号和显示数据信号以开启显示数据写入电路120和驱动电路110，显示数据写入电路120将显示数据信号写入驱动电路110，第二存储电路130存储显示数据信号；
在时间数据写入阶段(例如第三阶段3及第四阶段4，第六阶段6及第七阶段7，或者第九阶段9及第十阶段10)，输入第一扫描信号和时间数据信号以开启时间数据写入电路220，时间数据写入电路220将时间数据信号写入开关电路210，第一存储电路230存储时间数据信号，开关电路210响应于时间数据信号和开关控制信号控制驱动电流是否通过时间控制电路200，发光元件300根据是否接收到驱动电流以及接收到的驱动电流的电流大小而发光。
例如，时间数据写入阶段可以包括第一时间数据写入阶段、第二时间数据写入阶段和第三时间数据写入阶段，在上述各个阶段，像素电路10的驱动方法可以包括如下操作：
在第一时间数据写入阶段(例如第三阶段3和第四阶段4)，输入第一扫描信号和第一时间数据信号(例如Vdata2-1)以开启时间数据写入电路220，时间数据写入电路220将第一时间数据信号写入开关电路210，第一存储电路230存储第一时间数据信号，开关电路210响应于第一时间数据信号和开关控制信号控制驱动电流是否通过时间控制电路200，发光元件300根据是否接收到驱动电流以及接收到的驱动电流的电流大小而发光；
在第二时间数据写入阶段(例如第六阶段6和第七阶段7)，输入第一扫描信号和第二时间数据信号(例如Vdata2-2)以开启时间数据写入电路220，时间数据写入电路220将第二时间数据信号写入开关电路210，第一存储电路230存储第二时间数据信号，开关电路210响应于第二时间数据信号和开关控制信号控制驱动电流是否通过时间控制电路200，发光元件300根据是否接收到驱动电流以及接收到的驱动电流的电流大小而发光；
在第三时间数据写入阶段(例如第九阶段9和第十阶段10)，输入第一扫描信号和第三时间数据信号(例如Vdata2-3)以开启时间数据写入电路220，时间数据写入电路220将第三时间数据信号写入开关电路210，第一存储电路230存储第三时间数据信号，开关电路210响应于第三时间数据信号和开关控制信号控制驱动电流是否通过时间控制电路200，发光元件300根据是否接收到驱动电流以及接收到的驱动电流的电流大小而发光。
需要说明的是，关于该驱动方法的详细说明可以参考本公开的实施例中对于像素电路10和显示面板2000的工作原理的描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种像素电路，包括：电流控制电路、时间控制电路、发光元件、第一电压端和第二电压端；其中，
所述电流控制电路配置为根据显示数据信号控制流过所述电流控制电路的驱动电流的电流大小；
所述时间控制电路配置为接收所述驱动电流并根据时间数据信号和开关控制信号控制所述时间控制电路的所述驱动电流的通过时间；
所述发光元件配置为根据所述驱动电流的电流大小和所述通过时间发光；
其中，所述电流控制电路、所述时间控制电路、所述发光元件串联在所述第一电压端和所述第二电压端之间，用于提供所述驱动电流的电流路径；
所述时间控制电路还配置为响应于第一扫描信号进行所述时间数据信号的写入；
所述电流控制电路还配置为响应于第二扫描信号进行所述显示数据信号的写入。
2.根据权利要求1所述的像素电路，其中，所述时间控制电路包括开关电路、时间数据写入电路和第一存储电路；
所述开关电路包括控制端，且配置为响应于所述时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路；
所述时间数据写入电路与所述开关电路的控制端连接，且配置为响应于所述第一扫描信号将所述时间数据信号写入所述开关电路的控制端；
所述第一存储电路与所述开关电路的控制端连接，且配置为存储所述时间数据写入电路写入的所述时间数据信号。
3.根据权利要求2所述的像素电路，其中，
所述开关电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的栅极作为所述开关电路的控制端，所述第一晶体管的第一极配置为和所述第二晶体管的栅极连接，所述第一晶体管的第二极配置为和开关控制线连接以接收所述开关控制信号，所述第二晶体管的第一极配置为和所述电流控制电路连接，所述第二晶体管的第二极配置为和所述第三晶体管的第一极连接，所述第三晶体管的栅极配置为和所述第一晶体管的栅极连接，所述第三晶体管的第二极配置为和所述发光元件连接；
所述时间数据写入电路包括第四晶体管，所述第四晶体管的栅极配置为和第一扫描线连接以接收所述第一扫描信号，所述第四晶体管的第一极配置为和时间数据线连接以接收所述时间数据信号，所述第四晶体管的第二极配置为和所述第一晶体管的栅极连接；
所述第一存储电路包括第一电容，所述第一电容的第一极配置为和所述第一晶体管的栅极连接，所述第一电容的第二极配置为和第三电压端连接以接收第三电压。
4.根据权利要求2或3所述的像素电路，其中，所述电流控制电路包括驱动电路、显示数据写入电路和第二存储电路；
所述驱动电路包括控制端、第一端和第二端，且配置为控制所述驱动电流的电流大小；
所述显示数据写入电路与所述驱动电路的第一端或控制端连接，且配置为响应于所述第二扫描信号将所述显示数据信号写入所述驱动电路的第一端或控制端；
所述第二存储电路与所述驱动电路的控制端连接，且配置为存储所述显示数据写入电路写入的所述显示数据信号。
5.根据权利要求4所述的像素电路，其中，所述电流控制电路还包括补偿电路、发光控制电路和复位电路；
所述补偿电路与所述驱动电路的控制端以及第二端连接，且配置为响应于所述第二扫描信号以及写入到所述驱动电路的第一端的所述显示数据信号对所述驱动电路进行补偿；
所述发光控制电路与所述驱动电路的第一端连接，且配置为响应于发光控制信号将所述第一电压端的第一电压施加至所述驱动电路的第一端；
所述复位电路与所述驱动电路的控制端连接，且配置为响应于复位信号将复位电压施加至所述驱动电路的控制端。
6.根据权利要求4所述的像素电路，其中，所述驱动电路包括第五晶体管；
所述第五晶体管的栅极作为所述驱动电路的控制端，所述第五晶体管的第一极作为所述驱动电路的第一端，所述第五晶体管的第二极作为所述驱动电路的第二端并配置为和所述时间控制电路连接。
7.根据权利要求4所述的像素电路，其中，所述显示数据写入电路包括第六晶体管；
所述第六晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第六晶体管的第一极配置为和显示数据线连接以接收所述显示数据信号，所述第六晶体管的第二极配置为和所述驱动电路的第一端或控制端连接。
8.根据权利要求4所述的像素电路，其中，所述第二存储电路包括第二电容；
所述第二电容的第一极配置为和所述驱动电路的控制端连接，所述第二电容的第二极配置为和第四电压端连接以接收第四电压。
9.根据权利要求5所述的像素电路，其中，所述补偿电路包括第七晶体管；
所述第七晶体管的栅极配置为和第二扫描线连接以接收所述第二扫描信号，所述第七晶体管的第一极配置为和所述驱动电路的控制端连接，所述第七晶体管的第二极配置为和所述驱动电路的第二端连接。
10.根据权利要求5所述的像素电路，其中，所述发光控制电路包括第八晶体管；
所述第八晶体管的栅极配置为和发光控制线连接以接收所述发光控制信号，所述第八晶体管的第一极配置为和所述第一电压端连接，所述第八晶体管的第二极配置为和所述驱动电路的第一端连接。
11.根据权利要求5所述的像素电路，其中，所述复位电路包括第九晶体管；
所述第九晶体管的栅极配置为和复位信号线连接以接收所述复位信号，所述第九晶体管的第一极配置为和所述驱动电路的控制端连接，所述第九晶体管的第二极配置为和复位电压端连接以接收所述复位电压。
12.根据权利要求1-3任一所述的像素电路，其中，所述发光元件包括发光二极管。
13.一种显示面板，包括呈阵列分布的多个像素单元，所述像素单元包括如权利要求1-12任一所述的像素电路。
14.根据权利要求13所述的显示面板，其中，所述多个像素单元排列为多行多列，同一行像素单元中的像素电路连接到相同的开关控制线以接收同一个开关控制信号，同一行像素单元中的像素电路连接到相同的第一扫描线以接收同一个第一扫描信号，同一行像素单元中的像素电路连接到相同的第二扫描线以接收同一个第二扫描信号，
同一列像素单元中的像素电路连接到相同的时间数据线以接收同一个时间数据信号，同一列像素单元中的像素电路连接到相同的显示数据线以接收同一个显示数据信号。
15.一种如权利要求1所述的像素电路的驱动方法，包括：
输入所述显示数据信号、所述时间数据信号和所述开关控制信号，使得所述电流控制电路根据所述显示数据信号控制流过所述电流控制电路的驱动电流的电流大小，使得所述时间控制电路接收所述驱动电流并根据所述时间数据信号和所述开关控制信号控制所述时间控制电路的所述驱动电流的通过时间，由此所述发光元件由所述驱动电流驱动并根据所述通过时间发光。
16.一种如权利要求4所述的像素电路的驱动方法，包括：
在显示数据写入阶段，输入所述第二扫描信号和所述显示数据信号以开启所述显示数据写入电路和所述驱动电路，所述显示数据写入电路将所述显示数据信号写入所述驱动电路，所述第二存储电路存储所述显示数据信号；
在时间数据写入阶段，输入所述第一扫描信号和所述时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述时间数据信号写入所述开关电路，所述第一存储电路存储所述时间数据信号，所述开关电路响应于所述时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光。
17.根据权利要求16所述的像素电路的驱动方法，其中，在所述时间数据写入阶段，该方法包括：
在第一时间数据写入阶段，输入所述第一扫描信号和第一时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第一时间数据信号写入所述开关电路，所述第一存储电路存储所述第一时间数据信号，所述开关电路响应于所述第一时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光；
在第二时间数据写入阶段，输入所述第一扫描信号和第二时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第二时间数据信号写入所述开关电路，所述第一存储电路存储所述第二时间数据信号，所述开关电路响应于所述第二时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光；
在第三时间数据写入阶段，输入所述第一扫描信号和第三时间数据信号以开启所述时间数据写入电路，所述时间数据写入电路将所述第三时间数据信号写入所述开关电路，所述第一存储电路存储所述第三时间数据信号，所述开关电路响应于所述第三时间数据信号和所述开关控制信号控制所述驱动电流是否通过所述时间控制电路，所述发光元件根据是否接收到所述驱动电流以及接收到的所述驱动电流的电流大小而发光。
CN201810730985.1A 2018-07-05 2018-07-05 像素电路及其驱动方法、显示面板 Active CN110021263B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810730985.1A CN110021263B (zh) 2018-07-05 2018-07-05 像素电路及其驱动方法、显示面板
EP19729432.5A EP3818516A4 (en) 2018-07-05 2019-01-07 PIXEL CIRCUIT, DRIVE METHOD THEREOF AND DISPLAY PANEL
US16/475,086 US20220005403A1 (en) 2018-07-05 2019-01-07 Pixel circuit, driving method thereof, and display panel
PCT/CN2019/070609 WO2020007024A1 (en) 2018-07-05 2019-01-07 Pixel circuit, driving method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810730985.1A CN110021263B (zh) 2018-07-05 2018-07-05 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN110021263A CN110021263A (zh) 2019-07-16
CN110021263B true CN110021263B (zh) 2020-12-22

Family

ID=67188329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810730985.1A Active CN110021263B (zh) 2018-07-05 2018-07-05 像素电路及其驱动方法、显示面板

Country Status (4)

Country Link
US (1) US20220005403A1 (zh)
EP (1) EP3818516A4 (zh)
CN (1) CN110021263B (zh)
WO (1) WO2020007024A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110728946A (zh) * 2018-06-29 2020-01-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109584788A (zh) * 2019-01-22 2019-04-05 京东方科技集团股份有限公司 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US11615747B2 (en) 2019-08-14 2023-03-28 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, array substrate and display apparatus
CN113168806B (zh) * 2019-09-03 2023-07-21 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
WO2021047562A1 (zh) 2019-09-12 2021-03-18 京东方科技集团股份有限公司 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
TWI707328B (zh) * 2019-09-17 2020-10-11 友達光電股份有限公司 驅動晶片與相關的顯示器
CN112820236B (zh) * 2019-10-30 2022-04-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112750392B (zh) * 2019-10-30 2022-04-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112767873B (zh) 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
CN112767874B (zh) 2019-11-01 2022-05-27 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111312154B (zh) * 2019-11-15 2022-06-17 威创集团股份有限公司 一种amled驱动方法及装置
CN113012622B (zh) 2019-12-19 2022-07-01 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN113077751B (zh) * 2020-01-03 2022-08-09 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111179836B (zh) 2020-02-19 2022-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及其驱动方法、显示装置
CN111145686B (zh) * 2020-02-28 2021-08-17 厦门天马微电子有限公司 一种像素驱动电路、显示面板及驱动方法
CN111243514B (zh) * 2020-03-18 2023-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111243499B (zh) * 2020-03-24 2021-10-15 京东方科技集团股份有限公司 像素驱动电路和显示设备
WO2021189497A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板及其驱动方法
CN111462679A (zh) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477163B (zh) * 2020-04-21 2021-09-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111556614B (zh) * 2020-05-09 2021-06-01 深圳市华星光电半导体显示技术有限公司 驱动电路的数据处理方法及驱动电路
CN113724640B (zh) * 2020-05-26 2023-01-06 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法、显示面板及显示装置
CN111785201B (zh) 2020-07-02 2021-09-24 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及其驱动方法、显示面板以及显示装置
TWI735333B (zh) * 2020-09-09 2021-08-01 友達光電股份有限公司 顯示裝置及其驅動方法
CN114283738A (zh) * 2020-09-17 2022-04-05 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
WO2022059933A1 (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 디스플레이 모듈
CN114255691B (zh) * 2020-09-24 2023-06-09 京东方科技集团股份有限公司 一种像素电路及其驱动方法、以及显示装置
CN114600184B (zh) * 2020-09-28 2024-04-09 京东方科技集团股份有限公司 像素电路及其控制方法、显示装置
US11557246B2 (en) 2020-09-30 2023-01-17 Boe Technology Group Co., Ltd. Pixel circuit and method for controlling the same, and display device
CN114792510B (zh) * 2021-01-26 2023-10-31 京东方科技集团股份有限公司 驱动电路、驱动控制方法和显示面板
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN113889037B (zh) * 2021-11-12 2023-02-17 京东方科技集团股份有限公司 显示面板及其驱动方法
CN114241980A (zh) * 2021-12-17 2022-03-25 重庆惠科金渝光电科技有限公司 驱动芯片、控制方法及显示面板
CN114937435B (zh) * 2022-06-13 2023-09-29 京东方科技集团股份有限公司 像素驱动电路、驱动方法及显示面板
CN115171593A (zh) * 2022-06-30 2022-10-11 武汉天马微电子有限公司 一种显示面板及显示装置
WO2024045115A1 (zh) * 2022-09-01 2024-03-07 京东方科技集团股份有限公司 像素电路、像素驱动电路和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US6977470B2 (en) * 2004-04-28 2005-12-20 Au Optronics Corp. Current-driven OLED pixel
CN100353405C (zh) * 2004-12-29 2007-12-05 友达光电股份有限公司 有源电激发光显示器的像素驱动电路与方法
JP4934964B2 (ja) * 2005-02-03 2012-05-23 ソニー株式会社 表示装置、画素駆動方法
JP2008033066A (ja) * 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4893207B2 (ja) 2006-09-29 2012-03-07 セイコーエプソン株式会社 電子回路、電気光学装置および電子機器
JP2011118300A (ja) * 2009-12-07 2011-06-16 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2013076811A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
CN103077680B (zh) * 2013-01-10 2016-04-20 上海和辉光电有限公司 一种oled像素驱动电路
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
KR102190161B1 (ko) * 2014-06-23 2020-12-14 삼성디스플레이 주식회사 화소, 표시 패널 및 이를 포함하는 유기 발광 표시 장치
CN104732926B (zh) * 2015-04-03 2017-03-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN205080892U (zh) * 2015-09-28 2016-03-09 合肥鑫晟光电科技有限公司 像素驱动电路、像素电路、显示面板和显示装置
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN107481664A (zh) * 2017-09-28 2017-12-15 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN107909967B (zh) * 2017-12-11 2021-04-09 成都晶砂科技有限公司 一种可选择驱动管工作区域的驱动方法及驱动电路
CN109859682B (zh) * 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
EP3818516A4 (en) 2022-03-30
US20220005403A1 (en) 2022-01-06
CN110021263A (zh) 2019-07-16
EP3818516A1 (en) 2021-05-12
WO2020007024A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN110021263B (zh) 像素电路及其驱动方法、显示面板
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN111742359B (zh) 像素驱动电路及其驱动方法、显示面板
US11837162B2 (en) Pixel circuit and driving method thereof, display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN109523956B (zh) 像素电路及其驱动方法、显示装置
US11620942B2 (en) Pixel circuit, driving method thereof and display device
CN109872692B (zh) 像素电路及其驱动方法、显示装置
CN110021273B (zh) 像素电路及其驱动方法、显示面板
CN110246459B (zh) 像素电路及其驱动方法、显示面板及显示装置
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
CN109859692B (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
CN108376534B (zh) 像素电路及其驱动方法、显示面板
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant