CN113051208B - 一种时钟控制电路及终端设备 - Google Patents

一种时钟控制电路及终端设备 Download PDF

Info

Publication number
CN113051208B
CN113051208B CN202011593804.9A CN202011593804A CN113051208B CN 113051208 B CN113051208 B CN 113051208B CN 202011593804 A CN202011593804 A CN 202011593804A CN 113051208 B CN113051208 B CN 113051208B
Authority
CN
China
Prior art keywords
platform controller
desktop platform
server
interface
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011593804.9A
Other languages
English (en)
Other versions
CN113051208A (zh
Inventor
丁永波
刘桥平
何刚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weibu Information Co Ltd
Original Assignee
Shenzhen Weibu Information Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weibu Information Co Ltd filed Critical Shenzhen Weibu Information Co Ltd
Priority to CN202011593804.9A priority Critical patent/CN113051208B/zh
Publication of CN113051208A publication Critical patent/CN113051208A/zh
Application granted granted Critical
Publication of CN113051208B publication Critical patent/CN113051208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种时钟控制电路及终端设备，该时钟控制电路包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK‑PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK‑DMI_P/N相连；桌面平台控制器的CLK‑PEGA_P/N连接PCIE‑X16插槽；桌面平台控制器的CLK‑PE1_P/N连接PCIE‑X1插槽；桌面平台控制器的CLK‑PE2_P/N连接PCIE‑LAN；桌面平台控制器的LPC‑CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。

Description

一种时钟控制电路及终端设备
技术领域
本发明涉及计算机技术领域，尤其涉及一种时钟控制电路及终端设备。
背景技术
服务器CPU时钟电路是***工作的核心部分，若时钟电路设计不合理或存在缺陷，CPU是不可能正常运行的。目前时钟电路有外部时钟、局部时钟、内置时钟等方案设计。通常服务器平台都是采用外部时钟和局部时钟方案。但这两种方案都需要增加时钟芯片，时钟芯片价格不低，这都会额外增加成本，使产品价格居高不下。
发明内容
针对上述技术问题，本发明提供了一种时钟控制电路及终端设备。
本发明的第一方面提供一种时钟控制电路，包括服务器的处理器和桌面平台控制器，其中，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连；
所述桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；
所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；
所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；
所述桌面平台控制器的LPC-CLK连接SIO芯片。
可选地，所述服务器的处理器通过DMI与所述桌面平台控制器相连。
可选地，所述服务器的处理器的第一发送接口与所述桌面平台控制器的第二接收接口相连，所述服务器的处理器的第一接收接口与所述桌面平台控制器的第二发送接口相连。
可选地，所述服务器的处理器还包括内存通道接口和扩展总线接口，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。
可选地，所述服务器的处理器为Intel E5-16xx v3/v4或IntelE5-26xx v3/v4系列服务器的处理器。
可选地，所述桌面平台控制器为Intel 8系列芯片组，包括H81、Q87、Q85、B85、Z87、H87桌面平台系列。
可选地，所述服务器的处理器的内存通道接口的数量为1-4个。
可选地，所述扩展总线接口为PCIE插槽,所述PCIE插槽的数量小于40。
可选地，所述桌面平台控制器包括SATA接口、PCIE接口、LAN接口、USB接口、Audio接口。
本发明第二方面还提供一种终端设备，包括第一方面的时钟控制电路。
本发明实施例提供一种时钟控制电路及终端设备，包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK-PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK-DMI_P/N相连；桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；桌面平台控制器的LPC-CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。
附图说明
图1为本发明实施例中时钟电路的示意图；
图2为本发明实施例中又一时钟电路的示意图；
图3为本发明实施例中再一时钟电路的示意图；
图4为本发明实施例中服务器控制电路连接的示意图；
图5为本发明实施例中数据通信的电路示意图；
图6为本发明实施例中又一服务器控制电路的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例中包括：一种服务器控制电路，包括服务器的处理器和桌面平台控制器，其中，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连；
所述桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；
所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；
所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；
所述桌面平台控制器的LPC-CLK连接SIO芯片。
具体地，服务器的处理器通过直接媒体接口与所述桌面平台控制器相连，所述服务器的处理器还包括内存通道接口和扩展总线接口，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。
具体地，服务器的控制器为Intel E5-16xx v3/v4与E5-26xx v3/v4系列服务器CPU，例如，LGA2011-R3，连接12.5V电源电压，并通过直接媒体接口即DMI与桌面平台控制器相连，DMI是指Direct Media InterfaceI(直接媒体接口)。DMI是用于连接主板南北桥的总线，取代了以前的Hub-Link总线。DMI采用点对点的连接方式，时钟频率为100MHz，由于它是基于PCI-Express总线，因此具有PCI-E总线的优势。DMI实现了上行与下行各1GB/s的数据传输率，总带宽达到2GB/s，这个高速接口集成了高级优先服务，允许并发通讯和真正的同步传输能力。DMI为2*4接口。
本发明实施例灵活保留的CPU和PCH的DMI数据通道，在方案上采用服务器CPU的DMI AC耦合通信连接方式，保留了CPU与PCH之间通信的稳定性，有利于不同平台CPU与PCH之间的数据通信方式的兼容性。
结合服务器CPU工作的特点，采用PCH搭配和外部电路相结合的处理方式，满足CPU启动和正常工作时对复位等关键信号的需求，本发明实施例中的服务器的处理器还包括内存通道接口DDR4和扩展总线接口PCIe，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。
本发明实施例提供一种时钟控制电路，包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK-PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK-DMI_P/N相连；桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；桌面平台控制器的LPC-CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。
本发明实施例又提供一种时钟控制电路，包括服务器的处理器和桌面平台控制器，其中，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连；
所述桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；
所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；
所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；
所述桌面平台控制器的LPC-CLK连接SIO芯片。
具体地电路连接图如图2和图3所示。
具体地，服务器的控制器为Intel E5-16xx v3/v4与E5-26xx v3/v4系列服务器CPU，例如，LGA2011-R3，连接12.5V电源电压，并通过直接媒体接口即DMI与桌面平台控制器相连，DMI是指Direct Media InterfaceI(直接媒体接口)。DMI是用于连接主板南北桥的总线，取代了以前的Hub-Link总线。DMI采用点对点的连接方式，时钟频率为100MHz，由于它是基于PCI-Express总线，因此具有PCI-E总线的优势。DMI实现了上行与下行各1GB/s的数据传输率，总带宽达到2GB/s，这个高速接口集成了高级优先服务，允许并发通讯和真正的同步传输能力。它的基本功能对于软件是完全透明的，因此早期的软件也可以正常操作。
DMI为2*4接口。
如图4所示，所述服务器的处理器为Intel E5-16xx v3/v4与E5-26xx v3/v4系列服务器的处理器。
可选地，所述桌面平台控制器为Intel 8系列芯片组，包括H81、Q87、Q85、B85、Z87、H87桌面平台系列。
可选地，所述服务器的处理器通过DMI与所述桌面平台控制器相连。
可选地，如图5所示，所述服务器的处理器的第一发送接口与所述桌面平台控制器的第二接收接口相连，所述服务器的处理器的第一接收接口与所述桌面平台控制器的第二发送接口相连。
可选地，如图6所示，所述服务器的处理器还包括内存通道接口和扩展总线接口，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。
可选地，所述服务器的处理器的内存通道接口的数量为1-4个。
可选地，所述扩展总线接口为PCIE插槽,所述PCIE插槽的数量小于40。
可选地，所述桌面平台控制器包括SATA接口、PCIE接口、LAN接口、USB接口、Audio接口。
具体地，SATA是Serial ATA的缩写，即串行ATA。它是一种电脑总线，主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输。这是一种完全不同于并行PATA的新型硬盘接口类型，由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，旨在替代旧的PCI，PCI-X和AGP总线标准。
PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。
LAN：Local Area Network，局域网，将一定区域内的各种计算机、外部设备和数据库连接起来形成计算机通信网，通过专用数据线路与其他地方的局域网或数据库连接，形成更大范围的信息处理***。局域网通过网络传输介质将网络服务器、网络工作站、打印机等网络互联设备连接起来，实现***管理文件，共享应用软件、办公设备，发送工作日程安排等通信服务。局域网为封闭型网络，在一定程度上能够防止信息泄露和外部网络病毒攻击，具有较高的安全性。
USB：Universal Serial Bus(通用串行总线)的缩写，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。是应用在PC领域的接口技术。通用串行总线(Universal Serial Bus，USB)是一种新兴的并逐渐取代其他接口标准的数据通信方式。USB总线作为一种高速串行总线，其极高的传输速度可以满足高速数据传输的应用环境要求，且该总线还兼有供电简单(可总线供电)、安装配置便捷(支持即插即用和热插拔)、扩展端口简易(通过集线器最多可扩展127个外设)、传输方式多样化(4种传输模式)，以及兼容良好(产品升级后向下兼容)等优点，USB具有传输速度快、使用方便、支持热插拔、连接灵活、独立供电等优点，可以连接键盘、鼠标、大容量存储设备等多种外设，该接口也被广泛用于智能手机中。计算机等智能设备与外界数据的交互主要以网络和USB接口为主。
Audio：音频接口。
本发明实施例灵活保留的CPU和PCH的DMI数据通道，在方案上采用服务器CPU的DMI AC耦合通信连接方式，保留了CPU与PCH之间通信的稳定性，有利于不同平台CPU与PCH之间的数据通信方式的兼容性。
具体地，如图2所示，服务器的处理器的第一发送接口TX与所述桌面平台控制器的第二接收接口RX相连，所述服务器的处理器的第一接收接口RX与所述桌面平台控制器的第二发送接口TX相连。
如图3所示，结合服务器CPU工作的特点，采用PCH搭配和外部电路相结合的处理方式，满足CPU启动和正常工作时对复位等关键信号的需求，本发明实施例中的服务器的处理器还包括内存通道接口DDR4和扩展总线接口PCIe，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。
如图4-图6所示，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连。
具体地，所述桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；
所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；
所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；
所述桌面平台控制器的LPC-CLK连接SIO芯片。其中，超级输入输出芯片(SIO)一般位于主板左下方或者左上方。主要使用的芯片有Winbond、ITE，它为主板上的标准I/O接口提供控制处理功能。
本发明实施例提供一种时钟控制电路，包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK-PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK-DMI_P/N相连；桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；桌面平台控制器的LPC-CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。
本发明还提供一种终端设备，包括所述的服务器控制电路。
本发明实施例提供一种终端设备，包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK-PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK-DMI_P/N相连；桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；桌面平台控制器的LPC-CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种时钟控制电路，其特征在于，包括服务器的处理器和桌面平台控制器，其中，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连；
所述桌面平台控制器的CLK-PEGB_P/N连接PCIE-X16插槽；
所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；
所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；
所述桌面平台控制器的LPC-CLK连接SIO芯片；
所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连；
所述服务器的处理器为Intel E5-16xx v3/v4或 IntelE5-26xx v3/v4系列服务器的处理器；
所述桌面平台控制器为Intel 8 系列芯片组，包括H81、Q87、Q85、B85、Z87、H87桌面平台系列。
2.根据权利要求1所述的时钟控制电路，其特征在于，所述服务器的处理器通过DMI与所述桌面平台控制器相连。
3.根据权利要求2所述的时钟控制电路，其特征在于，所述服务器的处理器的第一发送接口与所述桌面平台控制器的第二接收接口相连，所述服务器的处理器的第一接收接口与所述桌面平台控制器的第二发送接口相连。
4.根据权利要求1所述的时钟控制电路，其特征在于，所述服务器的处理器还包括内存通道接口和扩展总线接口。
5.根据权利要求1所述的时钟控制电路，其特征在于，所述服务器的处理器的内存通道接口的数量为1-4个。
6.根据权利要求4所述的时钟控制电路，其特征在于，所述扩展总线接口为PCIE插槽,所述PCIE插槽的数量小于40。
7.根据权利要求1所述的时钟控制电路，其特征在于，所述桌面平台控制器包括SATA接口、PCIE接口、LAN接口、USB接口、Audio接口。
8.一种终端设备，其特征在于，包括权利要求1-7任意一项所述的时钟控制电路。
CN202011593804.9A 2020-12-29 2020-12-29 一种时钟控制电路及终端设备 Active CN113051208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011593804.9A CN113051208B (zh) 2020-12-29 2020-12-29 一种时钟控制电路及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011593804.9A CN113051208B (zh) 2020-12-29 2020-12-29 一种时钟控制电路及终端设备

Publications (2)

Publication Number Publication Date
CN113051208A CN113051208A (zh) 2021-06-29
CN113051208B true CN113051208B (zh) 2023-09-19

Family

ID=76508361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011593804.9A Active CN113051208B (zh) 2020-12-29 2020-12-29 一种时钟控制电路及终端设备

Country Status (1)

Country Link
CN (1) CN113051208B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373506A (zh) * 2015-12-14 2016-03-02 天津光电通信技术有限公司 一种基于pcie总线的usb接口及实现方法
CN106527576A (zh) * 2016-12-01 2017-03-22 郑州云海信息技术有限公司 一种pcie设备的时钟分离设计方法和***
CN207020664U (zh) * 2017-07-27 2018-02-16 闭伟荣 用于扩展pci‑e接口的扩展卡
CN207440667U (zh) * 2017-11-11 2018-06-01 湖南跨线桥航天科技有限公司 一种复杂异构数字***中的时钟电路
CN109308276A (zh) * 2018-10-08 2019-02-05 郑州云海信息技术有限公司 一种符合OCP标准的PCIe信号转接卡
CN109992555A (zh) * 2019-03-13 2019-07-09 苏州浪潮智能科技有限公司 一种供多路服务器共用的管理板卡
CN111949589A (zh) * 2020-07-22 2020-11-17 浪潮(北京)电子信息产业有限公司 一种时钟控制方法、装置、设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261539B2 (en) * 2017-03-31 2019-04-16 Integrated Device Technology, Inc. Separate clock synchronous architecture
CN109189203B (zh) * 2018-08-15 2021-07-30 英业达科技有限公司 服务器节电***及其节电方法
US11392530B2 (en) * 2018-10-23 2022-07-19 Hewlett-Packard Development Company, L.P. Adapter cards for discrete graphics card slots

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373506A (zh) * 2015-12-14 2016-03-02 天津光电通信技术有限公司 一种基于pcie总线的usb接口及实现方法
CN106527576A (zh) * 2016-12-01 2017-03-22 郑州云海信息技术有限公司 一种pcie设备的时钟分离设计方法和***
CN207020664U (zh) * 2017-07-27 2018-02-16 闭伟荣 用于扩展pci‑e接口的扩展卡
CN207440667U (zh) * 2017-11-11 2018-06-01 湖南跨线桥航天科技有限公司 一种复杂异构数字***中的时钟电路
CN109308276A (zh) * 2018-10-08 2019-02-05 郑州云海信息技术有限公司 一种符合OCP标准的PCIe信号转接卡
CN109992555A (zh) * 2019-03-13 2019-07-09 苏州浪潮智能科技有限公司 一种供多路服务器共用的管理板卡
CN111949589A (zh) * 2020-07-22 2020-11-17 浪潮(北京)电子信息产业有限公司 一种时钟控制方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN113051208A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
US7356636B2 (en) Virtualized PCI switch
US8412869B2 (en) Redundant storage virtualization computer system
CN101599004A (zh) 基于fpga的sata控制器
CN110968352A (zh) 一种pcie设备的复位***及服务器***
CN100414526C (zh) 自动调整总线宽度的方法及装置
CN113051208B (zh) 一种时钟控制电路及终端设备
CN102521194A (zh) 一种设备间实现高速互联的方法以及实现高速互联的***
CN116501678A (zh) 一种拓扑板卡和板载***
CN213276462U (zh) 双路服务器主板及双路服务器
CN112711552A (zh) 一种服务器控制电路及终端设备
CN204189089U (zh) 一种服务器
CN115509985A (zh) 一种处理器的i/o控制器
CN101853231B (zh) 一种主板、计算机和存储设备
CN212647461U (zh) 一种基于pci总线的同步或异步串行通讯控制电路
CN103870203A (zh) 便携储存装置及动态调整其工作模式的方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN106844113B (zh) 一种采用冗余pch的服务器故障恢复***及方法
CN216014148U (zh) 一种服务器和服务器背板
WO2023160691A1 (zh) 一种基于连接器的端口管理方法及相关设备
CN211454416U (zh) 基于申威121处理器的vpx 3u计算机主板
CN117478227B (zh) 一种高速光通信连接器和服务器
CN111737171B (zh) 一种交换机光模块信息获取***、方法、设备及存储介质
CN211319206U (zh) 应用于m.2模块的电平转换电路和m.2模块
CN117407347B (zh) 一种PCIe转接芯片及其控制方法与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant