CN111949589A - 一种时钟控制方法、装置、设备及存储介质 - Google Patents

一种时钟控制方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN111949589A
CN111949589A CN202010711709.8A CN202010711709A CN111949589A CN 111949589 A CN111949589 A CN 111949589A CN 202010711709 A CN202010711709 A CN 202010711709A CN 111949589 A CN111949589 A CN 111949589A
Authority
CN
China
Prior art keywords
time margin
clock
time
expansion board
pcie expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010711709.8A
Other languages
English (en)
Other versions
CN111949589B (zh
Inventor
张晶威
刘铁军
刘丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN202010711709.8A priority Critical patent/CN111949589B/zh
Publication of CN111949589A publication Critical patent/CN111949589A/zh
Priority to PCT/CN2021/077803 priority patent/WO2022016864A1/zh
Priority to US18/011,566 priority patent/US11782474B2/en
Application granted granted Critical
Publication of CN111949589B publication Critical patent/CN111949589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种时钟控制方法、装置、设备及存储介质。本方法相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。此外，本申请还提供一种时钟控制装置、设备及存储介质，有益效果同上所述。

Description

一种时钟控制方法、装置、设备及存储介质
技术领域
本申请涉及数据通信领域，特别是涉及一种时钟控制方法、装置、设备及存储介质。
背景技术
PCIe(peripheral component interconnect express)扩展板卡，往往与服务器中的服务器主板连接，对输入服务器主板的外部数据进行特定的逻辑运算，以此达到向服务器主板提供相应运算服务的目的。
如图1所示的PCIe扩展板卡与服务器主板之间的连接结构示意图可知。PCIe扩展板卡往往通过连接器与服务器主板连接，并基于特定的通信协议，以及与该通信协议对应时钟频率的同源时钟进行数据的交互，也就是说，时钟源的时钟信号满足PCIe扩展板卡与服务器主板之间通信协议所规定的时钟频率，同一时钟源的时钟信号通过时钟缓存器分别传输至服务器主板的数据处理芯片以及PCIe扩展板卡的数据处理芯片，并在此基础上，服务器主板的数据处理芯片以及PCIe扩展板卡的数据处理芯片基于时钟信号执行数据的收发。服务器主板与PCIe扩展板卡之间的数据收发是基于同一链路双向进行的，时序示意图如2所示，服务器主板与PCIe扩展板卡之间的发起端在时钟信号的第一高电平时刻向接收端发起数据，相应的接收端在时钟信号的第二高电平时刻加载发起端传入的数据。
服务器主板与PCIe扩展板卡之间进行数据传输时，往往会因线缆以及数据处理芯片的固有物理属性导致数据传输过程产生时间开销，进而可能会存在接收端在第二高电平时刻通过数据处理芯片加载发起端传入的数据时，发起端在第一高电平时刻传输的数据尚未到达该数据处理芯片，从而难以确保服务器主板与PCIe扩展板卡之间通信的可靠性。
由此可见，提供一种时钟控制方法，以相对确保服务器主板与PCIe扩展板卡之间通信的可靠性，是本领域技术人员需要解决的问题。
发明内容
本申请的目的是提供一种时钟控制方法、装置、设备及存储介质，以相对确保服务器主板与PCIe扩展板卡之间通信的可靠性。
为解决上述技术问题，本申请提供一种时钟控制方法，包括：
获取服务器主板以及PCIe扩展板卡的硬件参数；其中，PCIe扩展板卡接入服务器主板；
根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
判断第一时间裕量以及第二时间裕量的总和是否大于0；
若第一时间裕量以及第二时间裕量的总和大于0，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差；
依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。
优选地，根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，包括：
根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一延迟时间以及第二延迟时间；
计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量。
优选地，在计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量之前，方法还包括：
获取服务器主板以及PCIe扩展板卡之间的通信协议参数；
根据通信协议参数得到对应的时钟周期。
优选地，基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，包括：
基于第一时间裕量与第二时间裕量的时间裕量均值在时钟周期中的占比值计算得到对应的相位角；
将相位角设置为时钟相位差。
优选地，硬件参数包括通信线路参数以及芯片运算参数。
优选地，若第一时间裕量以及第二时间裕量的总和小于0，方法还包括：
根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量；
基于时钟周期增加时钟周期增量，得到相应的新时钟频率；
依照新时钟频率向服务器主板以及PCIe扩展板卡分别发起时钟信号。
优选地，在根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量之前，方法还包括：
向用户输出硬件参数的参数修改选项；
判断用户是否选中参数修改选项；
若选中参数修改选项，则根据第一时间裕量以及第二时间裕量的总和生成硬件参数的优化建议信息；
否则，执行在根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量的步骤。
此外，本申请还提供一种时钟控制装置，包括：
参数获取模块，用于获取服务器主板以及PCIe扩展板卡的硬件参数；其中，PCIe扩展板卡接入服务器主板；
裕量计算模块，用于根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
裕量判断模块，用于判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则调用相位计算模块；
相位计算模块，用于基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差；
相位控制模块，用于依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。
此外，本申请还提供一种时钟控制设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上述的时钟控制方法的步骤。
此外，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的时钟控制方法的步骤。
本申请所提供的时钟控制方法，首先获取服务器主板以及接入该服务器主板的PCIe扩展板卡的硬件参数，进而根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，进而判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，进而依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。本方法根据服务器主板与PCIe扩展板卡之间单向通信的第一时间裕量以及第二时间裕量，当第一时间裕量以及第二时间裕量的总和大于0时，根据第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，依照该时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。此外，本申请还提供一种时钟控制装置、设备及存储介质，有益效果同上所述。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为PCIe扩展板卡与服务器主板之间的连接结构示意图；
图2为PCIe扩展板卡与服务器主板之间的数据收发的时序示意图；
图3为本申请实施例公开的一种时钟控制方法的流程图；
图4为本申请实施例公开的一种时钟控制方法的流程图；
图5为本申请实施例公开的一种时钟控制装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
服务器主板与PCIe扩展板卡之间进行数据传输时，往往会因线缆以及数据处理芯片的固有物理属性导致数据传输过程产生时间开销，进而可能会存在接收端在第二高电平时刻通过数据处理芯片加载发起端传入的数据时，发起端在第一高电平时刻传输的数据尚未到达该数据处理芯片，从而难以确保服务器主板与PCIe扩展板卡之间通信的可靠性。
为此，本申请的核心是提供一种时钟控制方法，以相对确保服务器主板与PCIe扩展板卡之间通信的可靠性。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
请参见图3所示，本申请实施例公开了一种时钟控制方法，包括：
步骤S10：获取服务器主板以及PCIe扩展板卡的硬件参数。
其中，PCIe扩展板卡接入服务器主板。
需要说明的是，本实施例的执行主体可以是时钟信号生成设备，也可以是与时钟信号生成设备相连，用于向PCIe扩展板卡以及服务器主板转发时钟信号的时钟信号控制设备。
另外，本实施例中的服务器主板指的是设置于服务器设备中，能够支持服务器中相关服务运行的具有数据输入以及输出功能的电路板，在服务器主板中还可以进一步设置有处理器芯片以及各类功能芯片等；PCIe扩展板卡指的是满足PCIe总线标准架构的电路板，并且具有特定的数据处理功能，通过接入服务器主板的方式用于对服务器主板提供特征的功能服务。本实施例中的PCIe扩展板卡包括但不限于智能网卡(Smart-NIC)，是一种通过FPGA(Field Programmable Gate Array，现场可编程门阵列)的异构计算性能，协助服务器的处理器(CPU)处理网络侧数据负载的计算通信单元。
本步骤中，获取服务器主板以及PCIe扩展板卡的硬件参数，目的是在后续步骤中根据硬件参数计算服务器主板以及PCIe扩展板卡之间在通信时产生的时间开销。
步骤S11：根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量。
在获取到服务器主板以及PCIe扩展板卡的硬件参数之后，本步骤进一步根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，也就是说，本步骤根据服务器主板以及PCIe扩展板卡的硬件参数分别计算得到服务器主板将数据传输至PCIe扩展板卡过程中的时间裕量，以及PCIe扩展板卡将数据传输至服务器主板过程中的时间裕量，此处所指的第一时间裕量与第二时间裕量是服务器主板以及PCIe扩展板卡之间两个数据传输方向分别对应的时间裕量，而时间裕量指的则是，在时钟信号某一高电平时刻数据由发起端向接收端传输后，接收端接收到数据的时刻距离下一高电平时刻的时间量。
步骤S12：判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则调用步骤S13。
需要说明的是，在根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量之后，本步骤进一步判断第一时间裕量以及第二时间裕量的总和是否大于0，目的是判定第一时间裕量与第二时间裕量之间是否可进行均衡优化。
步骤S13：基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差。
当判定第一时间裕量以及第二时间裕量的总和大于0后，本步骤进一步基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，也就是根据第一时间裕量以及第二时间裕量的平均值，进一步计算对应的时钟相位差，目的是通过在后续步骤中调整服务器主板以及PCIe扩展板卡之间时钟信号的相位差，以此达到调整服务器主板以及PCIe扩展板卡之间数据收发时刻的目的。
步骤S14：依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。
在基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差之后，本步骤进一步依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，目的是通过调整两个时钟信号在相邻时刻的高电平信号的时间差，确保服务器主板以及PCIe扩展板卡之间数据双向收发的可靠性。
本申请所提供的时钟控制方法，首先获取服务器主板以及接入该服务器主板的PCIe扩展板卡的硬件参数，进而根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，进而判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，进而依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。本方法根据服务器主板与PCIe扩展板卡之间单向通信的第一时间裕量以及第二时间裕量，当第一时间裕量以及第二时间裕量的总和大于0时，根据第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，依照该时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。
在上述实施例的基础上，作为一种优选的实施方式，根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，包括：
根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一延迟时间以及第二延迟时间；
计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量。
需要说明的是，本实施方式的重点在于，在根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量时，具体是先根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一延迟时间以及第二延迟时间，进而计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量，此处所指第一时间裕量本质上是由时钟周期减去第一延迟时间得到的时间值，第二时间裕量本质上是由时钟周期减去第二延迟时间得到的时间值。本实施方式通过根据硬件参数计算服务器主板以及PCIe扩展板卡之间通信的第一延迟时间以及第二延迟时间之间分别与时钟周期计算得到第一时间裕量以及第二时间裕量，进一步确保了第一时间裕量以及第二时间裕量的准确性。
在上述实施例的基础上，作为一种优选的实施方式，在计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量之前，方法还包括：
获取服务器主板以及PCIe扩展板卡之间的通信协议参数；
根据通信协议参数得到对应的时钟周期。
需要说明的是，由于考虑到服务器主板以及PCIe扩展板卡之间在基于不同类型协议进行通信时，所需要的时钟信号的时钟周期可能有所不同，因此本实施方式的重点在于在计算第一延迟时间相较于时钟周期的第一时间裕量，以及第二延迟时间相较于时钟周期的第二时间裕量之前，预先获取服务器主板以及PCIe扩展板卡之间通信时所使用通信协议的相关参数，即通信协议参数，进而根据通信协议参数得到对应的时钟周期，进而用于后续第一时间裕量以及第二时间裕量的计算。本实施方式能够进一步确保第一时间裕量以及第二时间裕量的准确性，进而确保时钟控制的整体可靠性。
在上述实施例的基础上，作为一种优选的实施方式，基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，包括：
基于第一时间裕量与第二时间裕量的时间裕量均值在时钟周期中的占比值计算得到对应的相位角；
将相位角设置为时钟相位差。
需要说明的是，本步骤在基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差的过程中，首先是计算第一时间裕量与第二时间裕量的时间裕量均值在时钟周期中的占比值，进而根据占比值计算对应的相位角，进而将相位角设置为时钟相位差。计算相位角时所依照公式方式可以表示为：
Figure BDA0002596783940000081
其中，t为时间裕量均值，
Figure BDA0002596783940000082
为时钟周期，f为时钟频率。例如：时钟频率50MHz，相位角为30°，约为1.667ns。
本实施方式能够进一步确保时钟相位差的准确性，进而确保时钟控制的整体可靠性。
在上述实施例的基础上，作为一种优选的实施方式，硬件参数包括通信线路参数以及芯片运算参数。
需要说明的是，本实施方式的重点在于进一步将硬件参数细化为通信线路参数以及芯片运算参数，其中，通信线路参数包括但不限于通信线路的线缆长度参数、线缆的介质参数等；芯片运算参数包括但不限于芯片的运算延时参数、芯片数据通信初始化时长参数等。硬件参数包括通信线路参数以及芯片运算参数，目的是能够根据数据在服务器主板以及PCIe扩展板卡之间通信时所经过的通信线路以及芯片，相对准确地计算第一时间裕量以及第二时间裕量，从而进一步确保时钟控制的整体可靠性。
请参见图4所示，本申请实施例公开了一种时钟控制方法，包括：
步骤S20：获取服务器主板以及PCIe扩展板卡的硬件参数。
其中，PCIe扩展板卡接入服务器主板。
步骤S21：根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量。
步骤S22：判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则执行步骤S23以及步骤S24，否则，执行步骤S25至步骤S27。
步骤S23：基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差。
步骤S24：依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。
步骤S25：根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量。
步骤S26：基于时钟周期增加时钟周期增量，得到相应的新时钟频率。
步骤S27：依照新时钟频率向服务器主板以及PCIe扩展板卡分别发起时钟信号。
需要说明的是，当判定第一时间裕量以及第二时间裕量的总和不大于0，即小于0时，则说明第一时间裕量与第二时间裕量之间无法找到均衡的时间裕量以达到服务器主板以及PCIe扩展板卡之间双向通信的整体可靠，因此本实施例在判定第一时间裕量以及第二时间裕量的总和小于0时，进一步根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量，并基于时钟周期增加时钟周期增量，得到相应的新时钟频率，进而依照新时钟频率向服务器主板以及PCIe扩展板卡分别发起时钟信号，以此达到通过新时钟频率确保服务器主板以及PCIe扩展板卡之间双向通信的整体可靠性。本实施方式在第一时间裕量以及第二时间裕量的总和小于0时，通过对时钟信号降频的方式进一步确保了时钟控制的整体可靠性。
在上述实施例的基础上，作为一种优选的实施方式，在根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量之前，方法还包括：
向用户输出硬件参数的参数修改选项；
判断用户是否选中参数修改选项；
若选中参数修改选项，则根据第一时间裕量以及第二时间裕量的总和生成硬件参数的优化建议信息；
否则，执行在根据第一时间裕量以及第二时间裕量的总和的绝对值计算对应的时钟周期增量的步骤。
需要说明的是，本实施方式的重点在于当判定第一时间裕量以及第二时间裕量的总和小于0时，进一步向用户输出硬件参数的参数修改选项，判断用户是否选中参数修改选项，也就是判断用户是否接收修改硬件参数，进而若用户选中参数修改选项，则根据第一时间裕量以及第二时间裕量的总和生成硬件参数的优化建议信息，以供用户通过修改服务器主板以及PCIe扩展板卡的硬件属性达到双向通信的整体可靠性的目的。本实施例在第一时间裕量以及第二时间裕量的总和小于0时，向用户提供参数修改选项的方式，进一步增加了调整第一时间裕量以及第二时间裕量的方式，进一步确保了服务器主板以及PCIe扩展板卡之间双向通信的整体可靠性。
请参见图5所示，本申请实施例提供了一种时钟控制装置，包括：
参数获取模块10，用于获取服务器主板以及PCIe扩展板卡的硬件参数；其中，PCIe扩展板卡接入服务器主板；
裕量计算模块11，用于根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
裕量判断模块12，用于判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则调用相位计算模块13；
相位计算模块13，用于基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差；
相位控制模块14，用于依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。
本申请所提供的时钟控制装置，首先获取服务器主板以及接入该服务器主板的PCIe扩展板卡的硬件参数，进而根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，进而判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，进而依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。本装置根据服务器主板与PCIe扩展板卡之间单向通信的第一时间裕量以及第二时间裕量，当第一时间裕量以及第二时间裕量的总和大于0时，根据第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，依照该时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。
此外，本申请实施例还提供一种时钟控制设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上述的时钟控制方法的步骤。
本申请所提供的时钟控制设备，首先获取服务器主板以及接入该服务器主板的PCIe扩展板卡的硬件参数，进而根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，进而判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，进而依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。本设备根据服务器主板与PCIe扩展板卡之间单向通信的第一时间裕量以及第二时间裕量，当第一时间裕量以及第二时间裕量的总和大于0时，根据第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，依照该时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。
此外，本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的时钟控制方法的步骤。
本申请所提供的计算机可读存储介质，首先获取服务器主板以及接入该服务器主板的PCIe扩展板卡的硬件参数，进而根据硬件参数计算服务器主板以及PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，进而判断第一时间裕量以及第二时间裕量的总和是否大于0，若是，则基于第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，进而依照时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号。本计算机可读存储介质根据服务器主板与PCIe扩展板卡之间单向通信的第一时间裕量以及第二时间裕量，当第一时间裕量以及第二时间裕量的总和大于0时，根据第一时间裕量与第二时间裕量的时间裕量均值生成相应的时钟相位差，依照该时钟相位差向服务器主板以及PCIe扩展板卡分别发起时钟信号，相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。
以上对本申请所提供的一种时钟控制方法、装置、设备及存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种时钟控制方法，其特征在于，包括：
获取服务器主板以及PCIe扩展板卡的硬件参数；其中，所述PCIe扩展板卡接入所述服务器主板；
根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
判断所述第一时间裕量以及所述第二时间裕量的总和是否大于0；
若所述第一时间裕量以及所述第二时间裕量的总和大于0，则基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差；
依照所述时钟相位差向所述服务器主板以及所述PCIe扩展板卡分别发起时钟信号。
2.根据权利要求1所述的时钟控制方法，其特征在于，所述根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量，包括：
根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一延迟时间以及第二延迟时间；
计算所述第一延迟时间相较于时钟周期的所述第一时间裕量，以及所述第二延迟时间相较于所述时钟周期的所述第二时间裕量。
3.根据权利要求1所述的时钟控制方法，其特征在于，在所述计算所述第一延迟时间相较于时钟周期的所述第一时间裕量，以及所述第二延迟时间相较于所述时钟周期的所述第二时间裕量之前，所述方法还包括：
获取所述服务器主板以及所述PCIe扩展板卡之间的通信协议参数；
根据所述通信协议参数得到对应的所述时钟周期。
4.根据权利要求1所述的时钟控制方法，其特征在于，所述基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差，包括：
基于所述第一时间裕量与所述第二时间裕量的时间裕量均值在所述时钟周期中的占比值计算得到对应的相位角；
将所述相位角设置为所述时钟相位差。
5.根据权利要求1所述的时钟控制方法，其特征在于，所述硬件参数包括通信线路参数以及芯片运算参数。
6.根据权利要求1至5任意一项所述的时钟控制方法，其特征在于，若所述第一时间裕量以及所述第二时间裕量的总和小于0，所述方法还包括：
根据所述第一时间裕量以及所述第二时间裕量的总和的绝对值计算对应的时钟周期增量；
基于所述时钟周期增加所述时钟周期增量，得到相应的新时钟频率；
依照所述新时钟频率向所述服务器主板以及所述PCIe扩展板卡分别发起时钟信号。
7.根据权利要求6所述的时钟控制方法，其特征在于，在所述根据所述第一时间裕量以及所述第二时间裕量的总和的绝对值计算对应的时钟周期增量之前，所述方法还包括：
向用户输出所述硬件参数的参数修改选项；
判断用户是否选中所述参数修改选项；
若选中所述参数修改选项，则根据所述第一时间裕量以及所述第二时间裕量的总和生成硬件参数的优化建议信息；
否则，执行所述在所述根据所述第一时间裕量以及所述第二时间裕量的总和的绝对值计算对应的时钟周期增量的步骤。
8.一种时钟控制装置，其特征在于，包括：
参数获取模块，用于获取服务器主板以及PCIe扩展板卡的硬件参数；其中，所述PCIe扩展板卡接入所述服务器主板；
裕量计算模块，用于根据所述硬件参数计算所述服务器主板以及所述PCIe扩展板卡之间互为发起端将数据传输至对应接收端过程的第一时间裕量以及第二时间裕量；
裕量判断模块，用于判断所述第一时间裕量以及所述第二时间裕量的总和是否大于0，若是，则调用相位计算模块；
所述相位计算模块，用于基于所述第一时间裕量与所述第二时间裕量的时间裕量均值生成相应的时钟相位差；
相位控制模块，用于依照所述时钟相位差向所述服务器主板以及所述PCIe扩展板卡分别发起时钟信号。
9.一种时钟控制设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的时钟控制方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的时钟控制方法的步骤。
CN202010711709.8A 2020-07-22 2020-07-22 一种时钟控制方法、装置、设备及存储介质 Active CN111949589B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010711709.8A CN111949589B (zh) 2020-07-22 2020-07-22 一种时钟控制方法、装置、设备及存储介质
PCT/CN2021/077803 WO2022016864A1 (zh) 2020-07-22 2021-02-25 一种时钟控制方法、装置、设备及存储介质
US18/011,566 US11782474B2 (en) 2020-07-22 2021-02-25 Clock control method, apparatus, and device, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010711709.8A CN111949589B (zh) 2020-07-22 2020-07-22 一种时钟控制方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN111949589A true CN111949589A (zh) 2020-11-17
CN111949589B CN111949589B (zh) 2022-05-24

Family

ID=73341203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010711709.8A Active CN111949589B (zh) 2020-07-22 2020-07-22 一种时钟控制方法、装置、设备及存储介质

Country Status (3)

Country Link
US (1) US11782474B2 (zh)
CN (1) CN111949589B (zh)
WO (1) WO2022016864A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051208A (zh) * 2020-12-29 2021-06-29 深圳微步信息股份有限公司 一种时钟控制电路及终端设备
WO2022016864A1 (zh) * 2020-07-22 2022-01-27 浪潮(北京)电子信息产业有限公司 一种时钟控制方法、装置、设备及存储介质

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050111537A1 (en) * 2003-11-20 2005-05-26 Sunter Stephen K. Circuit and method for measuring delay of high speed signals
CN1787427A (zh) * 2004-12-10 2006-06-14 大唐移动通信设备有限公司 利用随路时钟信号调整接收数据延迟不一致的方法
CN101504680A (zh) * 2009-03-20 2009-08-12 东南大学 时钟偏差局域性优化分析方法
US20100189109A1 (en) * 2009-01-27 2010-07-29 Fujitsu Limited Clock supply device and transmission device
US20120030495A1 (en) * 2010-07-27 2012-02-02 Sundeep Chandhoke Clock Distribution in a Distributed System with Multiple Clock Domains Over a Switched Fabric
CN103218981A (zh) * 2013-04-01 2013-07-24 京东方科技集团股份有限公司 数据传输方法、装置、控制器、驱动装置及显示装置
US20140269844A1 (en) * 2013-03-18 2014-09-18 Fujitsu Limited Apparatus for correcting signal, transmission apparatus, method of correcting signal, and transmission system
US20150088437A1 (en) * 2013-09-25 2015-03-26 Cavium, Inc. Memory Interface With Integrated Tester
CN105335321A (zh) * 2015-08-31 2016-02-17 成都嘉纳海威科技有限责任公司 一种用于数据收发的自对准接口电路
CN105527563A (zh) * 2014-09-30 2016-04-27 龙芯中科技术有限公司 片上测量电路及测量方法
CN107220204A (zh) * 2016-03-21 2017-09-29 华为技术有限公司 一种数据读取电路
CN107430568A (zh) * 2015-04-15 2017-12-01 桑迪士克科技有限责任公司 延迟补偿
CN108768574A (zh) * 2018-05-03 2018-11-06 杭州讯能科技有限公司 一种网络时钟的同步方法、装置、设备及可读存储介质
CN109215561A (zh) * 2018-10-30 2019-01-15 惠科股份有限公司 延时调整电路及方法、显示装置
CN109547146A (zh) * 2019-01-14 2019-03-29 北京邮电大学 一种基于超宽带无线通信的无线时钟同步方法及装置
CN109582591A (zh) * 2018-10-12 2019-04-05 深圳市紫光同创电子有限公司 Ddr控制器写入均衡方法及装置、***、存储计算机
CN110321316A (zh) * 2019-06-19 2019-10-11 西安思丹德信息技术有限公司 一种多通道同步数据采集自适应训练控制装置及方法
CN110389924A (zh) * 2018-04-19 2019-10-29 大唐移动通信设备有限公司 一种串行总线装置及设置方法
CN110460505A (zh) * 2019-07-19 2019-11-15 苏州浪潮智能科技有限公司 一种并行总线的时序校准方法、装置及接收端设备
CN110834655A (zh) * 2018-08-17 2020-02-25 中车株洲电力机车研究所有限公司 一种列车数据传输方法、***、介质及设备
CN111045358A (zh) * 2019-11-26 2020-04-21 杭州和利时自动化有限公司 一种数据采集方法、装置、设备及介质
CN111092789A (zh) * 2019-12-18 2020-05-01 歌尔微电子有限公司 数据传输方法、装置、设备及计算机可读存储介质
CN111327500A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323714B1 (en) * 2000-02-03 2001-11-27 Hewlett-Packard Company System and method for deskewing synchronous clocks in a very large scale integrated circuit
CN111385047B (zh) 2018-12-28 2023-05-05 中兴通讯股份有限公司 一种时间同步方法及电子设备
CN109818701B (zh) 2019-02-19 2021-03-02 烽火通信科技股份有限公司 通信设备的高精度时钟同步方法及***
CN110995537B (zh) 2019-12-02 2023-02-03 重庆矢崎仪表有限公司 多芯片闭环通信延迟计算方法、通信同步方法及通信***
CN111949589B (zh) 2020-07-22 2022-05-24 浪潮(北京)电子信息产业有限公司 一种时钟控制方法、装置、设备及存储介质

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050111537A1 (en) * 2003-11-20 2005-05-26 Sunter Stephen K. Circuit and method for measuring delay of high speed signals
CN1787427A (zh) * 2004-12-10 2006-06-14 大唐移动通信设备有限公司 利用随路时钟信号调整接收数据延迟不一致的方法
US20100189109A1 (en) * 2009-01-27 2010-07-29 Fujitsu Limited Clock supply device and transmission device
CN101504680A (zh) * 2009-03-20 2009-08-12 东南大学 时钟偏差局域性优化分析方法
US20120030495A1 (en) * 2010-07-27 2012-02-02 Sundeep Chandhoke Clock Distribution in a Distributed System with Multiple Clock Domains Over a Switched Fabric
US20140269844A1 (en) * 2013-03-18 2014-09-18 Fujitsu Limited Apparatus for correcting signal, transmission apparatus, method of correcting signal, and transmission system
CN103218981A (zh) * 2013-04-01 2013-07-24 京东方科技集团股份有限公司 数据传输方法、装置、控制器、驱动装置及显示装置
US20150088437A1 (en) * 2013-09-25 2015-03-26 Cavium, Inc. Memory Interface With Integrated Tester
CN105527563A (zh) * 2014-09-30 2016-04-27 龙芯中科技术有限公司 片上测量电路及测量方法
CN107430568A (zh) * 2015-04-15 2017-12-01 桑迪士克科技有限责任公司 延迟补偿
CN105335321A (zh) * 2015-08-31 2016-02-17 成都嘉纳海威科技有限责任公司 一种用于数据收发的自对准接口电路
CN107220204A (zh) * 2016-03-21 2017-09-29 华为技术有限公司 一种数据读取电路
CN110389924A (zh) * 2018-04-19 2019-10-29 大唐移动通信设备有限公司 一种串行总线装置及设置方法
CN108768574A (zh) * 2018-05-03 2018-11-06 杭州讯能科技有限公司 一种网络时钟的同步方法、装置、设备及可读存储介质
CN110834655A (zh) * 2018-08-17 2020-02-25 中车株洲电力机车研究所有限公司 一种列车数据传输方法、***、介质及设备
CN109582591A (zh) * 2018-10-12 2019-04-05 深圳市紫光同创电子有限公司 Ddr控制器写入均衡方法及装置、***、存储计算机
CN109215561A (zh) * 2018-10-30 2019-01-15 惠科股份有限公司 延时调整电路及方法、显示装置
CN109547146A (zh) * 2019-01-14 2019-03-29 北京邮电大学 一种基于超宽带无线通信的无线时钟同步方法及装置
CN110321316A (zh) * 2019-06-19 2019-10-11 西安思丹德信息技术有限公司 一种多通道同步数据采集自适应训练控制装置及方法
CN110460505A (zh) * 2019-07-19 2019-11-15 苏州浪潮智能科技有限公司 一种并行总线的时序校准方法、装置及接收端设备
CN111045358A (zh) * 2019-11-26 2020-04-21 杭州和利时自动化有限公司 一种数据采集方法、装置、设备及介质
CN111092789A (zh) * 2019-12-18 2020-05-01 歌尔微电子有限公司 数据传输方法、装置、设备及计算机可读存储介质
CN111327500A (zh) * 2020-01-21 2020-06-23 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHUNICHI KAERIYAMNA ET AL.: ""A 1-to-2GHz 4-Phase On-Chip Clock Generator with Timing-Margin Test Capability"", 《2007 IEEE INTERNATIONAL SOLID-STATE CIRUITS CONFERENCE》 *
李瑛 等: ""同步突发静态RAM（SBSRAM）及其在DSP***中的应用"", 《科学技术与工程》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022016864A1 (zh) * 2020-07-22 2022-01-27 浪潮(北京)电子信息产业有限公司 一种时钟控制方法、装置、设备及存储介质
US11782474B2 (en) 2020-07-22 2023-10-10 Inspur (Beijing) Electronic Information Industry Co., Ltd Clock control method, apparatus, and device, and storage medium
CN113051208A (zh) * 2020-12-29 2021-06-29 深圳微步信息股份有限公司 一种时钟控制电路及终端设备
CN113051208B (zh) * 2020-12-29 2023-09-19 深圳微步信息股份有限公司 一种时钟控制电路及终端设备

Also Published As

Publication number Publication date
WO2022016864A1 (zh) 2022-01-27
CN111949589B (zh) 2022-05-24
US11782474B2 (en) 2023-10-10
US20230185326A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
CN111949589B (zh) 一种时钟控制方法、装置、设备及存储介质
US10572438B1 (en) Dynamic optimal data sampling time on a multi-drop bus
JP5805158B2 (ja) 伝送周波数自動校正の伝送インタフェース装置及び方法
CN116795172B (zh) 一种用于高速数字传输的跨时钟域处理方法、介质及装置
US8779815B2 (en) Low power oversampling with delay locked loop implementation
CN113515482A (zh) 数据传输***、方法、计算机设备和存储介质
CN114826542B (zh) 基于异步串行通信的数据传输方法、装置、设备及介质
TWI507881B (zh) 通訊裝置與設置資料傳輸的方法
CN113726592B (zh) 一种边缘服务器的传输延迟测试方法、***及相关组件
CN113312284A (zh) 数据传输方法、装置、***、存储介质及电子装置
CN105808476B (zh) 跨时钟域数据的传输方法及装置
CN105701038A (zh) 一种级联芯片启动方法及相关装置
CN110740085B (zh) 一种基于并机***的通信方法、通信装置及终端
CN114443537B (zh) 一种pcie信号发送端参数配置方法、装置、设备及介质
CN113900985B (zh) Io和spi复用芯片、复用辅助芯片和数据交互方法
US9280509B2 (en) Data interface sleep mode logic
CN111723033A (zh) 一种多功能串行通信接口设备及其方法
US8692699B2 (en) Data interface clock generation
TW201810059A (zh) 主控元件以及資料傳輸方法
CN113645088B (zh) 网卡ncsi信号的自动调节方法、***、装置及介质
JP6299302B2 (ja) 通信装置および通信システム
CN117319214B (zh) 一种pcie传输带宽处理方法、pcie终端设备及电子设备
CN112363962B (zh) 数据通信方法、***、电子设备及计算机存储介质
CN118233246A (zh) 基于rs485总线的通信架构、方法、协调器及介质
CN117493254A (zh) 一种数据传输方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant