CN117407347B - 一种PCIe转接芯片及其控制方法与电子设备 - Google Patents

一种PCIe转接芯片及其控制方法与电子设备 Download PDF

Info

Publication number
CN117407347B
CN117407347B CN202311725762.3A CN202311725762A CN117407347B CN 117407347 B CN117407347 B CN 117407347B CN 202311725762 A CN202311725762 A CN 202311725762A CN 117407347 B CN117407347 B CN 117407347B
Authority
CN
China
Prior art keywords
interface
port
pcie
protocol
configuration instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311725762.3A
Other languages
English (en)
Other versions
CN117407347A (zh
Inventor
彭云武
胡世涛
黄晓萍
郭亨达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202311725762.3A priority Critical patent/CN117407347B/zh
Publication of CN117407347A publication Critical patent/CN117407347A/zh
Application granted granted Critical
Publication of CN117407347B publication Critical patent/CN117407347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提出一种PCIe转接芯片及其控制方法与电子设备，PCIe转接芯片包括处理单元、PCIe信号接口模块以及至少一组设备接口模块，设备接口模块包括协议匹配单元和设备端口；协议匹配单元分别与PCIe信号接口模块、对应的设备端口以及处理单元连接；PCIe信号接口模块还用于连接上位机；设备端口还用于连接下位设备；在PCIe转接芯片上电后，处理单元向协议匹配单元发送配置指令；协议匹配单元根据接收到的配置指令，执行配置指令对应的目标协议。在同一个PCIe转接芯片中，通过配置指令对设备端口的通信协议进行配置，实现PCIe转接不同协议的下位设备，满足IT设备多样化的接口需求，且减小PCIe转接芯片的面积。

Description

一种PCIe转接芯片及其控制方法与电子设备
技术领域
本发明涉及电子技术领域，具体而言，涉及一种PCIe转接芯片及其控制方法与电子设备。
背景技术
目前中央处理器（Central Processing Unit，简称CPU）通常设置有高速串行计算机扩展总线标准 (Peripheral Component Interconnect express，简称PCIe）接口和双倍数据率同步动态随机存取存储器（Double Data Rate Synchronous Dynamic RandomAccess Memory，简称DDR）高速接口，未设置串行ATA（Serial ATA，简称SATA）端口和通用串行总线（Universal Serial Bus，简称USB）端口；而通用服务器、存储、计算机等信息技术（Informtion Technology，简称IT）设备需要SATA端口接SATA固态盘(Solid State Drive，简称SSD)，或者接SATA机械硬盘(Hard Disk Drive，简称HDD)；USB端口接鼠标、键盘、优盘(USB flash disk，简称U盘)等设备。
为了满足IT设备连接硬盘、鼠标、U盘等设备的需求，如何实现PCIe转SATA和PCIe转USB，成为了本领域技术人员所关注的难题。
发明内容
本发明的目的在于提供一种PCIe转接芯片及其控制方法与电子设备，以至少部分改善上述问题。
为了实现上述目的，本发明实施例采用的技术方案如下：
第一方面，本发明实施例提供一种PCIe转接芯片，所述PCIe转接芯片包括：处理单元、PCIe信号接口模块以及至少一组设备接口模块，所述设备接口模块包括协议匹配单元和设备端口；所述协议匹配单元分别与所述PCIe信号接口模块、对应的所述设备端口以及所述处理单元连接；所述PCIe信号接口模块还用于连接上位机；所述设备端口还用于连接下位设备；所述处理单元用于向所述协议匹配单元发送配置指令；所述协议匹配单元用于根据接收到的所述配置指令，执行所述配置指令对应的目标协议；其中，所述配置指令的种类大于或等于2，每一种所述配置指令对应的目标协议不同。
第二方面，本发明实施例提供一种PCIe转接芯片控制方法，应用于上述的PCIe转接芯片，所述方法包括：在所述PCIe转接芯片上电后，所述处理单元向所述协议匹配单元发送配置指令；所述协议匹配单元根据接收到的所述配置指令，执行所述配置指令对应的目标协议；其中，所述配置指令的种类大于或等于2，每一种所述配置指令对应的目标协议不同。
第三方面，本发明实施例提供一种电子设备，包括：上述的PCIe转接芯片。
相对于现有技术，本发明实施例所提供的一种PCIe转接芯片及其控制方法与电子设备，PCIe转接芯片包括：处理单元、PCIe信号接口模块以及至少一组设备接口模块，设备接口模块包括协议匹配单元和设备端口；协议匹配单元分别与PCIe信号接口模块、对应的设备端口以及处理单元连接；PCIe信号接口模块还用于连接上位机；设备端口还用于连接下位设备；处理单元用于向协议匹配单元发送配置指令；协议匹配单元用于根据接收到的配置指令，执行配置指令对应的目标协议；其中，配置指令的种类大于或等于2，每一种配置指令对应的目标协议不同。在同一个PCIe转接芯片中，通过配置指令可以对设备端口的通信协议进行配置，实现PCIe转接不同协议的下位设备，满足IT设备多样化的接口需求，且尽可能减小PCIe转接芯片的面积。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本发明实施例提供的PCIe转接芯片的结构示意图之一；
图2为本发明实施例提供的PCIe转接芯片的结构示意图之二；
图3为本发明实施例提供的PCIe转接芯片的结构示意图之三；
图4为本发明实施例提供的PCIe转接芯片控制方法的流程示意图。
图中：10-处理单元；20-PCIe信号接口模块；30-设备接口模块；210-PCIe信号接口；220-可扩展主机控制器接口；230-USB集线单元；231-USB3.0集线器；232-USB2.0集线器；240-信号传输单元；241-初阶选择器；242-二阶选择器；310-协议匹配单元；311-串行ATA高级主机控制器接口；312-USB3.0接口；313-USB2.0接口；320-设备端口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
目前CPU通常设置有PCIe接口和内存DDR高速接口，未设置SATA端口和USB端口；而通用服务器、存储、计算机等IT设备需要SATA端口接硬盘（SSD和HDD）、需要USB端口接鼠标、U盘等设备。因此，IT设备主板需要接PCIe转SATA桥片和PCIe转USB桥片。
当前PCIe桥片功能单一，单个PCIe桥片只能实现PCIe转SATA接口或者PCIe转USB接口功能。在PCIe转USB3.0/2.0桥片中，同一个下行端口（本发明中又称为设备端口，英文DownStream Port，简称DS Port）支持USB3.0和USB2.0速率，USB3.0接口（USB3.0 PHY）直连USB3.0集线器（USB3.0 HUB），USB2.0接口（USB2.0 PHY）直连USB2.0集线器（USB2.0 HUB），USB3.0 5Gbps信号线与USB2.0 480Mbps信号线独立走线。
在PCIe转SATA3.0桥片中，各串行ATA高级主机控制器接口（Serial ATA AdvancedHost Controller Interface，简称AHCI Ctrl）与PCIe信号接口模块（PCIe interface）采用直连信号进行连接。
通常服务器、存储、计算机等IT设备需要同时出SATA端口和USB端口，因此主板同时放置PCIe转SATA芯片和PCIe转USB芯片，成本较高，占用PCB面积较大。
为了克服以上问题，本发明实施例提供了一种PCIe转接芯片，集成有PCIe转多种其他协议的功能，多种其他协议包括但不限定于SATA协议和USB协议，使得同一个设备端口可以支持多种设备（包括SATA设备和USB设备），减少了PCIe桥片的数量，从而减小芯片面积。
具体地，请参考图1，图1为本发明实施例提供的PCIe转接芯片的结构示意图之一。
如图1所示，PCIe转接芯片包括：处理单元10、PCIe信号接口模块20以及至少一组设备接口模块30，设备接口模块30包括协议匹配单元310和设备端口320。
其中，处理单元10可以但不限定为微控制单元(Microcontroller Unit，简称MCU)。
协议匹配单元310分别与PCIe信号接口模块20、对应的设备端口320以及处理单元10连接。
PCIe信号接口模块20还用于连接上位机（图中未示出），上位机可以但不限定为CPU，上位机为支持PCIe的设备。
设备端口320还用于连接下位设备（图中未示出），下位设备可以但不限定为硬盘、U盘以及鼠标等等。
处理单元10用于向协议匹配单元310发送配置指令。
协议匹配单元310用于根据接收到的配置指令，执行配置指令对应的目标协议。
其中，配置指令的种类大于或等于2，每一种配置指令对应的目标协议不同。
可选地，目标协议为PCIe协议以外的任意协议，可以为SATA协议或USB3.0协议、USB2.0协议中的任意一个。协议匹配单元310可以支持多种通信协议（例如SATA协议或USB3.0协议、USB2.0协议），将其中与所接收到的配置指令匹配的一种，作为目标协议。当配置指令发生变化时，其执行的目标协议也对应发生变化。
可选地，PCIe信号接口模块20用于将下行数据由PCIe协议转换为目标协议，将上行数据由目标协议转换为PCIe协议。
本发明方案在同一个PCIe转接芯片中，通过配置指令可以对设备端口320的通信协议进行配置，实现PCIe转接不同协议的下位设备，满足IT设备多样化的接口需求，且尽可能减小PCIe转接芯片的面积。
关于处理单元10如何获取配置指令，本发明实施例还提供了一种可选的实施方式，请参考下文。
处理单元10设置有一组IO引脚（例如GPIO），用户可以在设备（PCIe转接芯片）下电时，对IO引脚进行设置，设置内容包括上拉和下拉。在设备上电时，处理单元10可以通过IO引脚接收配置信号，该配置信号为多个IO引脚的组合信号。以3个IO引脚，2组设备接口模块30为例，当配置信号为0000时，对应2组设备接口模块30（即有2个协议匹配单元310）的目标协议均为SATA协议，当配置信号为0001时，对应2组设备接口模块30的目标协议均为USB3.0协议，当配置信号为0010时，对应2组设备接口模块30的目标协议均为USB2.0协议，以此类推，在不同的配置信号下，至少有一组设备接口模块30的目标协议发生变化。
在一种可选的实施方式中，处理单元10还用于根据IO引脚所接收到的信号确定每一个协议匹配单元310对应的配置指令。
在一种可选的实施方式中，处理单元10可以将接收到的配置信号与预先设置的映射关系表进行匹配，从而确定每一个协议匹配单元310对应的目标协议，进而确定每一个协议匹配单元310对应的配置指令。
其中，映射关系表可以包括配置信号与目标协议的映射关系，或配置信号与配置指令的映射关系。
关于处理单元10如何获取配置指令，本发明实施例还提供了一种可选的实施方式，请参考下文。
处理单元10设置有寄存器，在设备（PCIe转接芯片）下电时，用户可以修改寄存器中所存储的预配置协议信息，预配置协议信息包括协议匹配单元310对应的目标协议或配置指令。在设备上电后，处理单元10可以读取并执行寄存器中所存储的预配置协议信息。
可选地，处理单元10还用于根据预配置协议信息确定每一个协议匹配单元310对应的配置指令。
其中，预配置协议信息包括协议匹配单元310对应的目标协议。
需要说明的是，在本发明方案中，通过修改配置信号或预配置协议信息可以向协议匹配单元310发送不同的配置指令，从而使协议匹配单元310执行不同的目标协议，达到一个端口对接多种设备的目的。
在图1的基础上，关于PCIe转接芯片中各个模块的具体结构，本发明实施例还提供了一种可选的实施方式，请参考图2，图2为本发明实施例提供的PCIe转接芯片的结构示意图之二。
如图2所示，PCIe信号接口模块20包括：PCIe信号接口210（例如PCIE Interface）、可扩展主机控制器接口220（例如xHCI Ctrl）、USB集线单元230（包括USB3.0 HUB和USB2.0HUB）以及信号传输单元240。
其中，PCIe信号接口210又称为PCIe Interface，可扩展主机控制器接口220又称为xHCI Ctrl，英文为eXtensible Host Controller Interface For Universal SerialBus，USB集线单元230包括USB3.0集线器231和USB2.0集线器232。
PCIe信号接口210分别与可扩展主机控制器接口220和信号传输单元240连接，PCIe信号接口210还用于连接上位机。
可扩展主机控制器接口220与USB集线单元230连接，USB集线单元230连接于信号传输单元240。
信号传输单元240还与每一个协议匹配单元310连接。
可选地，USB集线单元230包括USB3.0集线器231和USB2.0集线器232。
协议匹配单元310包括串行ATA高级主机控制器接口311（又称为AHCI Ctrl）、USB3.0接口312（又称为USB3.0 PHY）以及USB2.0接口313（又称为USB2.0 PHY），协议匹配单元310的数量为M。
信号传输单元240包括3M条直连信号线。
可选地，PCIe信号接口210和信号传输单元240设置有M个传输通道，每一个传输通道分别对应一个协议匹配单元310，M为协议匹配单元310的数量。USB3.0集线器231和信号传输单元240设置有M个传输通道，每一个传输通道分别对应一个协议匹配单元310，M为协议匹配单元310的数量。USB2.0集线器232和信号传输单元240设置有M个传输通道，每一个传输通道分别对应一个协议匹配单元310，M为协议匹配单元310的数量。即一条直连信号线对应1个传输通道。
串行ATA高级主机控制器接口311的一端通过直连信号线连接于PCIe信号接口210，串行ATA高级主机控制器接口311的另一端连接于设备端口320。
USB3.0接口312的一端通过直连信号线连接于USB3.0集线器231，USB3.0接口312的另一端连接于设备端口320。
USB2.0接口313的一端通过直连信号线连接于USB2.0集线器232，USB2.0接口313的另一端连接于设备端口320。
处理单元10发送的配置指令用于指示串行ATA高级主机控制器接口311、USB3.0接口312以及USB2.0接口313中的一个作为目标接口工作，目标接口对应的通信协议为目标协议。
在本发明方案中，通过3M条直连信号线实现M个协议匹配单元310与PCIe信号接口模块20之间的连接，保障所有的设备端口都能够同时运行。
在图2所示的方案中，信号传输单元240需要设置3M条直连信号线，在协议匹配单元310的数量较大的情况下，会导致直连信号线的数量过大，极大地增加了布线难度。为了解决该问题，本发明实施例还提供了一种可选的实施方式，请参考图3，图3为本发明实施例提供的PCIe转接芯片的结构示意图之三。
如图3所示，USB集线单元230包括USB3.0集线器231和USB2.0集线器232。
协议匹配单元310包括串行ATA高级主机控制器接口311（又称为，AHCI Ctrl）、USB3.0接口312（又称为，USB3.0 PHY）以及USB2.0接口313（又称为，USB2.0 PHY），协议匹配单元310的数量为M。
信号传输单元240包括M个初阶选择器241、M条直连信号线以及二阶选择器242。
可选地，每一个协议匹配单元310对应一个初阶选择器241。
串行ATA高级主机控制器接口311的一端连接于对应的初阶选择器241的第一端口，串行ATA高级主机控制器接口311的另一端连接于设备端口320。
USB3.0接口312的一端连接于对应的初阶选择器241的第二端口，USB3.0接口312的另一端连接于设备端口320。
USB2.0接口313的一端连接于对应的初阶选择器241的第三端口，USB2.0接口313的另一端连接于设备端口320。
初阶选择器241的第四端口通过对应的直连信号线连接于二阶选择器242上对应的第一端口。
可选地，二阶选择器242包括M个第一端口、M个第二端口、M个第三端口以及M个第四端口，在其内，每一个第一端口均分别与对应的第二端口、第三端口以及第四端口连接。
二阶选择器242的第二端口线连接于PCIe信号接口210，二阶选择器242的第三端口线连接于USB3.0集线器231，二阶选择器242的第四端口线连接于USB2.0集线器232。
处理单元10发送的配置指令用于指示串行ATA高级主机控制器接口311、USB3.0接口312以及USB2.0接口313中的一个作为目标接口工作，目标接口对应的通信协议为目标协议。
处理单元10还用于在发出配置指令时，向初阶选择器241发送第一切换指令。
初阶选择器241用于在接收到第一切换指令时，切换内部导通状态，以使目标接口对应的端口（初阶选择器241的第一端口、第二端口或第三端口中的任一个）与初阶选择器241的第四端口导通。
可选地，二阶选择器242包括M个第一端口、M个第二端口、M个第三端口以及M个第四端口。
处理单元10还用于在发出配置指令时，向二阶选择器242发送第二切换指令。
二阶选择器242用于在接收到第二切换指令时，切换内部导通状态，以使第二切换指令对应的第一端口（二阶选择器242上的第一端口）与对应的上位端口连接。
其中，上位端口为第二端口、第三端口以及第四端口中的任意一个。
在本发明实施例图3所提供的方案中，信号传输单元240采用MUX（选择器）+IO Bus（直连信号线）方案替代高速信号全直连方案，直连高速信号数量降低>50%，Die面积和mask层数也能有效降低，从而降低芯片的成本。
本发明实施例提供的一种PCIe转接芯片控制方法，可以但不限于应用于图1-图3所示的PCIe转接芯片，具体的流程，请参考图4，PCIe转接芯片控制方法包括：S101和S301，具体阐述如下。
S101，在PCIe转接芯片上电后，处理单元向协议匹配单元发送配置指令。
S301，协议匹配单元根据接收到的配置指令，执行配置指令对应的目标协议。
其中，配置指令的种类大于或等于2，每一种配置指令对应的目标协议不同。
需要说明的是，本实施例所提供的PCIe转接芯片控制方法，其可以执行上述PCIe转接芯片实施例所示的功能用途，以实现对应的技术效果。为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。
本发明实施例还提供了一种电子设备，该电子设备包括上述的PCIe转接芯片。
综上所述，本发明实施例提供的一种PCIe转接芯片及其控制方法与电子设备，PCIe转接芯片包括：处理单元、PCIe信号接口模块以及至少一组设备接口模块，设备接口模块包括协议匹配单元和设备端口；协议匹配单元分别与PCIe信号接口模块、对应的设备端口以及处理单元连接；PCIe信号接口模块还用于连接上位机；设备端口还用于连接下位设备；处理单元用于向协议匹配单元发送配置指令；协议匹配单元用于根据接收到的配置指令，执行配置指令对应的目标协议；其中，配置指令的种类大于或等于2，每一种配置指令对应的目标协议不同。在同一个PCIe转接芯片中，通过配置指令可以对设备端口的通信协议进行配置，实现PCIe转接不同协议的下位设备，满足IT设备多样化的接口需求，且尽可能减小PCIe转接芯片的面积。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其它的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (9)

1.一种PCIe转接芯片，其特征在于，所述PCIe转接芯片包括：处理单元、PCIe信号接口模块以及至少一组设备接口模块，所述设备接口模块包括协议匹配单元和设备端口；
所述协议匹配单元分别与所述PCIe信号接口模块、对应的所述设备端口以及所述处理单元连接；
所述PCIe信号接口模块还用于连接上位机；
所述设备端口还用于连接下位设备；
所述处理单元用于向所述协议匹配单元发送配置指令；
所述协议匹配单元用于根据接收到的所述配置指令，执行所述配置指令对应的目标协议；
其中，所述配置指令的种类大于或等于2，每一种所述配置指令对应的目标协议不同；
所述PCIe信号接口模块包括：PCIe信号接口、可扩展主机控制器接口、USB集线单元以及信号传输单元；
所述PCIe信号接口分别与所述可扩展主机控制器接口和所述信号传输单元连接，所述PCIe信号接口还用于连接所述上位机；
所述可扩展主机控制器接口与所述USB集线单元连接，所述USB集线单元连接于所述信号传输单元；
所述信号传输单元还与每一个协议匹配单元连接。
2.如权利要求1所述的PCIe转接芯片，其特征在于，
所述USB集线单元包括USB3.0集线器和USB2.0集线器；
所述协议匹配单元包括串行ATA高级主机控制器接口、USB3.0接口以及USB2.0接口，所述协议匹配单元的数量为M；
所述信号传输单元包括3M条直连信号线；
所述串行ATA高级主机控制器接口的一端通过所述直连信号线连接于所述PCIe信号接口，所述串行ATA高级主机控制器接口的另一端连接于所述设备端口；
所述USB3.0接口的一端通过所述直连信号线连接于所述USB3.0集线器，所述USB3.0接口的另一端连接于所述设备端口；
所述USB2.0接口的一端通过所述直连信号线连接于所述USB2.0集线器，所述USB2.0接口的另一端连接于所述设备端口；
所述处理单元发送的所述配置指令用于指示所述串行ATA高级主机控制器接口、所述USB3.0接口以及所述USB2.0接口中的一个作为目标接口工作，所述目标接口对应的通信协议为所述目标协议。
3.如权利要求1所述的PCIe转接芯片，其特征在于，所述USB集线单元包括USB3.0集线器和USB2.0集线器；
所述协议匹配单元包括串行ATA高级主机控制器接口、USB3.0接口以及USB2.0接口，所述协议匹配单元的数量为M；
所述信号传输单元包括M个初阶选择器、M条直连信号线以及二阶选择器；
所述串行ATA高级主机控制器接口的一端连接于对应的所述初阶选择器的第一端口，所述串行ATA高级主机控制器接口的另一端连接于所述设备端口；
所述USB3.0接口的一端连接于对应的所述初阶选择器的第二端口，所述USB3.0接口的另一端连接于所述设备端口；
所述USB2.0接口的一端连接于对应的所述初阶选择器的第三端口，所述USB2.0接口的另一端连接于所述设备端口；
所述初阶选择器的第四端口通过对应的所述直连信号线连接于所述二阶选择器上对应的第一端口；
所述二阶选择器的第二端口线连接于所述PCIe信号接口，所述二阶选择器的第三端口线连接于所述USB3.0集线器，所述二阶选择器的第四端口线连接于所述USB2.0集线器；
所述处理单元发送的所述配置指令用于指示所述串行ATA高级主机控制器接口、所述USB3.0接口以及所述USB2.0接口中的一个作为目标接口工作，所述目标接口对应的通信协议为所述目标协议；
所述处理单元还用于在发出所述配置指令时，向所述初阶选择器发送第一切换指令；
所述初阶选择器用于在接收到所述第一切换指令时，切换内部导通状态，以使所述目标接口对应的端口与所述初阶选择器的第四端口导通。
4.如权利要求3所述的PCIe转接芯片，其特征在于，所述二阶选择器包括M个第一端口、M个第二端口、M个第三端口以及M个第四端口，在其内，每一个第一端口均分别与对应的第二端口、第三端口以及第四端口连接。
5.如权利要求3所述的PCIe转接芯片，其特征在于，所述二阶选择器包括M个第一端口、M个第二端口、M个第三端口以及M个第四端口；
所述处理单元还用于在发出所述配置指令时，向所述二阶选择器发送第二切换指令；
所述二阶选择器用于在接收到所述第二切换指令时，切换内部导通状态，以使所述第二切换指令对应的第一端口与对应的上位端口连接；
其中，所述上位端口为第二端口、第三端口以及第四端口中的任意一个。
6.如权利要求1所述的PCIe转接芯片，其特征在于，
所述处理单元还用于根据IO引脚所接收到的信号确定每一个所述协议匹配单元对应的所述配置指令。
7.如权利要求1所述的PCIe转接芯片，其特征在于，
所述处理单元还用于根据预配置协议信息确定每一个所述协议匹配单元对应的所述配置指令；
其中，所述预配置协议信息包括所述协议匹配单元对应的目标协议。
8.一种PCIe转接芯片控制方法，其特征在于，应用于权利要求1-7中任一项所述的PCIe转接芯片，所述方法包括：
在所述PCIe转接芯片上电后，所述处理单元向所述协议匹配单元发送配置指令；
所述协议匹配单元根据接收到的所述配置指令，执行所述配置指令对应的目标协议；
其中，所述配置指令的种类大于或等于2，每一种所述配置指令对应的目标协议不同。
9.一种电子设备，其特征在于，包括：权利要求1-7中任一项所述的PCIe转接芯片。
CN202311725762.3A 2023-12-15 2023-12-15 一种PCIe转接芯片及其控制方法与电子设备 Active CN117407347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311725762.3A CN117407347B (zh) 2023-12-15 2023-12-15 一种PCIe转接芯片及其控制方法与电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311725762.3A CN117407347B (zh) 2023-12-15 2023-12-15 一种PCIe转接芯片及其控制方法与电子设备

Publications (2)

Publication Number Publication Date
CN117407347A CN117407347A (zh) 2024-01-16
CN117407347B true CN117407347B (zh) 2024-03-12

Family

ID=89498378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311725762.3A Active CN117407347B (zh) 2023-12-15 2023-12-15 一种PCIe转接芯片及其控制方法与电子设备

Country Status (1)

Country Link
CN (1) CN117407347B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521934B1 (en) * 2010-02-25 2013-08-27 Fresco Logic, Inc. Multi-port context-based host controller
CN104054064A (zh) * 2012-01-31 2014-09-17 惠普发展公司，有限责任合伙企业 基于接口耦合的灵活的端口配置
CN108390897A (zh) * 2018-06-04 2018-08-10 济南泰格电子技术有限公司 通信协议转换器
CN109165185A (zh) * 2018-09-30 2019-01-08 杭州迪普科技股份有限公司 一种基于FPGA的PCIe信号的转换方法及装置
CN110168512A (zh) * 2016-12-12 2019-08-23 跨端口网路解决公司 用于连接网络主机和***设备的ad-hoc感测交换数据电路
CN113553282A (zh) * 2021-07-26 2021-10-26 广州百聚易科技有限公司 一种通过网络协议控制usb集线器端口开关的方法
CN116701267A (zh) * 2023-06-16 2023-09-05 苏州浪潮智能科技有限公司 一种主板pcie接口的性能测试方法和接口转换装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
US10715501B2 (en) * 2016-10-26 2020-07-14 Intel Corporation Providing secure data transmission over a universal serial bus (USB) interface
US11011876B2 (en) * 2018-12-24 2021-05-18 Dell Products L.P. System and method for remote management of network interface peripherals
US11513808B2 (en) * 2019-06-28 2022-11-29 Intel Corporation Automatic switching and deployment of software or firmware based USB4 connection managers
US20230237201A1 (en) * 2022-01-21 2023-07-27 Nvidia Corporation Selective communication interfaces for programmable parts

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521934B1 (en) * 2010-02-25 2013-08-27 Fresco Logic, Inc. Multi-port context-based host controller
CN104054064A (zh) * 2012-01-31 2014-09-17 惠普发展公司，有限责任合伙企业 基于接口耦合的灵活的端口配置
CN110168512A (zh) * 2016-12-12 2019-08-23 跨端口网路解决公司 用于连接网络主机和***设备的ad-hoc感测交换数据电路
CN108390897A (zh) * 2018-06-04 2018-08-10 济南泰格电子技术有限公司 通信协议转换器
CN109165185A (zh) * 2018-09-30 2019-01-08 杭州迪普科技股份有限公司 一种基于FPGA的PCIe信号的转换方法及装置
CN113553282A (zh) * 2021-07-26 2021-10-26 广州百聚易科技有限公司 一种通过网络协议控制usb集线器端口开关的方法
CN116701267A (zh) * 2023-06-16 2023-09-05 苏州浪潮智能科技有限公司 一种主板pcie接口的性能测试方法和接口转换装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"VxWorks下多协议转换硬件电路及其驱动设计与实现";方盈等;《计算机测量与控制》;20130531;1314-1316, 1329 *

Also Published As

Publication number Publication date
CN117407347A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
KR101220464B1 (ko) 광 연결을 이용한 고속 인터페이스 장치
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN212135411U (zh) 一种io模组及ocp转接板
CN110908475A (zh) 一种申威1621cpu无ich2套片服务器主板
TWI760605B (zh) 解聚電腦系統
CN112306938B (zh) 一种ocp卡和多主机卡的热插拔方法及装置
CN111427809B (zh) 皮秒级高精度定时同步高速互联背板
CN117407347B (zh) 一种PCIe转接芯片及其控制方法与电子设备
CN116501678A (zh) 一种拓扑板卡和板载***
CN218647390U (zh) 一种接口扩展板卡
CN216352292U (zh) 服务器主板及服务器
CN116502594A (zh) 一种服务器安全管理模块及服务器
CN213276462U (zh) 双路服务器主板及双路服务器
RU173335U1 (ru) Процессорный модуль (МВЕ8С-РС)
CN215729742U (zh) 一种硬盘接口电路及主板
CN213581897U (zh) 一种新型显示控制计算模块
CN113485960B (zh) 一种基于ft-2000-4的通用平台及计算机
CN204189089U (zh) 一种服务器
CN211506475U (zh) 一种OCP网卡mutil-host的连接装置
CN209132718U (zh) 一种标准pcie子卡及ocp子卡的供电治具
CN212694410U (zh) 一种新型显示控制计算模块
CN214256754U (zh) 一种用于容错计算机数据同步的pcb连接板模块
CN218768139U (zh) 一种基于vpx的嵌入式计算装置
CN211787077U (zh) 一种基于2u服务器的pci-e转接装置、2u服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant