CN113035957A - 一种鳍式场效应晶体管及半导体器件 - Google Patents

一种鳍式场效应晶体管及半导体器件 Download PDF

Info

Publication number
CN113035957A
CN113035957A CN202110224048.0A CN202110224048A CN113035957A CN 113035957 A CN113035957 A CN 113035957A CN 202110224048 A CN202110224048 A CN 202110224048A CN 113035957 A CN113035957 A CN 113035957A
Authority
CN
China
Prior art keywords
well layer
type
conductivity type
conductivity
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110224048.0A
Other languages
English (en)
Inventor
杨忙
张玉静
陈尚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Original Assignee
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanxin Integrated Circuit Manufacturing Jinan Co Ltd filed Critical Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority to CN202110224048.0A priority Critical patent/CN113035957A/zh
Publication of CN113035957A publication Critical patent/CN113035957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种鳍式场效应晶体管及半导体器件,通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，不仅提高了鳍式场效应晶体管制程中二极管的性能，同时优化了鳍式场效应晶体管中二极管的设计，减少了其版图设计的限制。

Description

一种鳍式场效应晶体管及半导体器件
技术领域
本发明涉及鳍式场效应晶体管制程技术领域，更为具体地说，涉及一种鳍式场效应晶体管及半导体器件。
背景技术
场效应晶体管(Field Effect Transistor，FET)由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高(10^7～10^12Ω)、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，被广泛应用于半导体制备领域中。随着FET技术的不断成熟以及人们对高性能器件的不断追求，技术人员研发一种新型的场效晶体管-FinFET(鳍式场效晶体管)，在FinFET的架构中，闸门成类似鱼鳍状的3D架构，可于控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage current)，被应用于短尺寸的晶体管的制程技术；因此Fin FET具有功耗低，面积小的优点，同时可以有效抑制短沟道效应以及较低的漏极感应势垒降低效应，目前已逐渐被大批量投入生产。但是，现有的鳍式场效应晶体管的各类型的器件设计上仍有诸多限制。
发明内容
有鉴于此，本发明提供了一种鳍式场效应晶体管制程中二极管及半导体器件，有效解决了现有技术存在的技术问题，优化了鳍式场效应晶体管中二极管的设计，减少了其版图设计的限制。
为实现上述目的，本发明提供的技术方案如下：
一种鳍式场效应晶体管制程中二极管，包括：
第一导电类型衬底，所述第一导电类型衬底包括相对的第一面和第二面；
位于所述第一导电类型衬底中的第二导电类型深阱层；
位于所述第一导电类型衬底中且位于所述第二导电类型深阱层朝向所述第一面一侧的表面的第一导电类型阱层和第二导电类型阱层，所述第一导电类型阱层和所述第二导电类型阱层背离所述第二导电类型深阱层一侧表面与所述第一面齐平；其中，所述第二导电类型深阱层在所述第二面的正投影覆盖所述第二导电类型阱层在所述第二面的正投影，且所述第二导电类型阱层在所述第二面的正投影完全覆盖所述第一导电类型阱层在所述第二面的正投影；
以及，位于所述第一导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第一导电类型鳍部，及位于所述第二导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第二导电类型鳍部。
可选的，所述第二导电类型深阱层在所述第二面的正投影与所述第二导电类型阱层在所述第二面的正投影重合。
可选的，所述第二导电类型深阱层在所述第二面的正投影完全覆盖所述第二导电类型阱层在所述第二面的正投影。
可选的，所述第一导电类型为P型，且所述第二导电类型为N型。
可选的，所述第一导电类型为N型，且所述第二导电类型为P型。
可选的，所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一面的浅沟道隔离层，所述浅沟道隔离层包括与所述第一导电类型鳍部和所述第二导电类型鳍部一一对应的浅沟道。
可选的，所述浅沟道隔离层为氧化物浅沟道隔离层。
可选的，所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一导电类型鳍部背离所述第一导电类型衬底一侧的第一导电类型外延层，及位于所述第二导电类型鳍部背离所述第一导电类型衬底一侧的第二导电类型外延层。
可选的，所述第一导电类型衬底为硅衬底。
相应的，本发明还提供了一种半导体器件，所述半导体器件包括上述的鳍式场效应晶体管制程中二极管。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种鳍式场效应晶体管制程中二极管及半导体器件，包括：第一导电类型衬底，所述第一导电类型衬底包括相对的第一面和第二面；位于所述第一导电类型衬底中的第二导电类型深阱层；位于所述第一导电类型衬底中且位于所述第二导电类型深阱层朝向所述第一面一侧的表面的第一导电类型阱层和第二导电类型阱层，所述第一导电类型阱层和所述第二导电类型阱层背离所述第二导电类型深阱层一侧表面与所述第一面齐平；其中，所述第二导电类型深阱层在所述第二面的正投影覆盖所述第二导电类型阱层在所述第二面的正投影，且所述第二导电类型阱层在所述第二面的正投影完全覆盖所述第一导电类型阱层在所述第二面的正投影；以及，位于所述第一导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第一导电类型鳍部，及位于所述第二导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第二导电类型鳍部。
由上述内容可知，本发明提供的技术方案，通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，不仅提高了鳍式场效应晶体管制程中二极管的性能，同时优化了鳍式场效应晶体管中二极管的设计，减少了其版图设计的限制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种鳍式场效应晶体管制程中二极管的结构示意图；
图2为本发明实施例提供的一种第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的面积关系示意图；
图3为本发明实施例提供的另一种第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的面积关系示意图；
图4为本发明实施例提供的另一种鳍式场效应晶体管制程中二极管的结构示意图；
图5为本发明实施例提供的又一种鳍式场效应晶体管制程中二极管的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着FET技术的不断成熟以及人们对高性能器件的不断追求，技术人员研发一种新型的场效晶体管-Fin FET(鳍式场效晶体管)，在FinFET的架构中，闸门成类似鱼鳍状的3D架构，可控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage current)，也可以大幅缩短晶体管的闸长；因此FinFET具有功耗低，面积小的优点，同时可以有效抑制短沟道效应以及较低的漏极感应势垒降低效应，目前已逐渐被大批量投入生产。现有的鳍式场效应晶体管的各类型的器件设计上仍有诸多限制。
基于此，本发明实施例提供了一种鳍式场效应晶体管制程中二极管及半导体器件，有效解决了现有技术存在的技术问题，提高了鳍式场效应晶体管制程中二极管的性能，同时优化了鳍式场效应晶体管中二极管的设计，减少了其版图设计的限制。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图5对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种鳍式场效应晶体管制程中二极管的结构示意图，其中鳍式场效应晶体管制程中二极管包括：
第一导电类型衬底100，所述第一导电类型衬底100包括相对的第一面101和第二面102。
位于所述第一导电类型衬底100中的第二导电类型深阱层200。
位于所述第一导电类型衬底100中且位于所述第二导电类型深阱层200朝向所述第一面101一侧的表面的第一导电类型阱层300和第二导电类型阱层400，所述第一导电类型阱层300和所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧表面与所述第一面101齐平；其中，所述第二导电类型深阱层200在所述第二面102的正投影覆盖所述第二导电类型阱层400在所述第二面102的正投影，且所述第二导电类型阱层400在所述第二面102的正投影完全覆盖所述第一导电类型阱层300在所述第二面102的正投影。
以及，位于所述第一导电类型阱层300背离所述第二导电类型深阱层200一侧的至少一个第一导电类型鳍部310，及位于所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧的至少一个第二导电类型鳍部410。
可以理解的，本发明实施例提供的技术方案，通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，进一步提高了鳍式场效应晶体管制程中二极管的性能。
在本发明一实施例中，本发明实施例提供的所述第二导电类型深阱层在所述第二面的正投影覆盖所述第二导电类型阱层在所述第二面的正投影，且所述第二导电类型阱层在所述第二面的正投影完全覆盖所述第一导电类型阱层在所述第二面的正投影；即本发明实施例提供的第二导电类型深阱层的占用面积大于或等于第二导电类型阱层的占用面积，而第二导电类型阱层的占用面积则大于第一导电类型阱层的占用面积。其中，第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层均可以通过对第一导电类型衬底进行掺杂制备获得。
如图2所示，为本发明实施例提供的一种第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的面积关系示意图，其中，本发明实施例提供的所述第二导电类型深阱层在所述第二面的正投影200’与所述第二导电类型阱层在所述第二面的正投影400’重合；而所述第二导电类型阱层在所述第二面的正投影400’完全覆盖所述第一导电类型阱层在所述第二面的正投影300’。可以理解的，本发明实施例提供的第二导电类型深阱层的占用面积可以等于第二导电类型阱层的占用面积，而第二导电类型阱层的占用面积则大于第一导电类型阱层的占用面积。
如图3所示，为本发明实施例提供的另一种第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的面积关系示意图，其中，本发明实施例提供的所述第二导电类型深阱层在所述第二面的正投影200’完全覆盖所述第二导电类型阱层在所述第二面的正投影400’；而所述第二导电类型阱层在所述第二面的正投影400’完全覆盖所述第一导电类型阱层在所述第二面的正投影300’。可以理解的，本发明实施例提供的第二导电类型深阱层的占用面积可以大于第二导电类型阱层的占用面积，而第二导电类型阱层的占用面积则大于第一导电类型阱层的占用面积。
在本发明一实施例中，本发明实施例提供的所述第一导电类型为P型，且所述第二导电类型为N型。即本发明实施例提供的第一导电类型衬底、第一导电类型阱层和第一导电类型鳍部均为P型结构，而第二导电类型阱层、第二导电类型深阱层和第二导电类型鳍部均为N型结构。
或者，本发明实施例提供的所述第一导电类型为N型，且所述第二导电类型为P型。即本发明实施例提供的第一导电类型衬底、第一导电类型阱层和第一导电类型鳍部均为N型结构，而第二导电类型阱层、第二导电类型深阱层和第二导电类型鳍部均为P型结构，对此本发明不做具体限制，需要根据实际应用进行具体导电类型的选取。
如图4所示，为本发明实施例提供的另一种鳍式场效应晶体管制程中二极管的结构示意图，其中，其中鳍式场效应晶体管制程中二极管包括：
第一导电类型衬底100，所述第一导电类型衬底100包括相对的第一面101和第二面102。
位于所述第一导电类型衬底100中的第二导电类型深阱层200。
位于所述第一导电类型衬底100中且位于所述第二导电类型深阱层200朝向所述第一面101一侧的表面的第一导电类型阱层300和第二导电类型阱层400，所述第一导电类型阱层300和所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧表面与所述第一面101齐平；其中，所述第二导电类型深阱层200在所述第二面102的正投影覆盖所述第二导电类型阱层400在所述第二面102的正投影，且所述第二导电类型阱层400在所述第二面102的正投影完全覆盖所述第一导电类型阱层300在所述第二面102的正投影。
以及，位于所述第一导电类型阱层300背离所述第二导电类型深阱层200一侧的至少一个第一导电类型鳍部310，及位于所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧的至少一个第二导电类型鳍部410。
以及，本发明实施例提供的所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一面101的浅沟道隔离层500，所述浅沟道隔离层500包括与所述第一导电类型鳍部310和所述第二导电类型鳍部410一一对应的浅沟道，其中，第一导电类型鳍部310和第二导电类型鳍部410分别通过浅沟道与各自相应的阱层接触。
在本发明一实施例中，本发明提供的所述浅沟道隔离层为氧化物浅沟道隔离层；其中氧化物浅沟道隔离层可以为氧化硅浅沟道隔离层，对此材质本发明不做具体限制。
可以理解的，本发明实施例提供的技术方案，通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，进一步提高了鳍式场效应晶体管制程中二极管的性能。
如图5所示，为本发明实施例提供的另一种鳍式场效应晶体管制程中二极管的结构示意图，其中，其中鳍式场效应晶体管制程中二极管包括：
第一导电类型衬底100，所述第一导电类型衬底100包括相对的第一面101和第二面102。
位于所述第一导电类型衬底100中的第二导电类型深阱层200。
位于所述第一导电类型衬底100中且位于所述第二导电类型深阱层200朝向所述第一面101一侧的表面的第一导电类型阱层300和第二导电类型阱层400，所述第一导电类型阱层300和所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧表面与所述第一面101齐平；其中，所述第二导电类型深阱层200在所述第二面102的正投影覆盖所述第二导电类型阱层400在所述第二面102的正投影，且所述第二导电类型阱层400在所述第二面102的正投影完全覆盖所述第一导电类型阱层300在所述第二面102的正投影。
以及，位于所述第一导电类型阱层300背离所述第二导电类型深阱层200一侧的至少一个第一导电类型鳍部310，及位于所述第二导电类型阱层400背离所述第二导电类型深阱层200一侧的至少一个第二导电类型鳍部410。
及，本发明实施例提供的所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一导电类型鳍部310背离所述第一导电类型衬底100一侧的第一导电类型外延层320，及位于所述第二导电类型鳍部410背离所述第一导电类型衬底100一侧的第二导电类型外延层420。
进一步如图5所示，本发明实施例提供的所述鳍式场效应晶体管制程中二极管还可以包括：
位于所述第一面101的浅沟道隔离层500，所述浅沟道隔离层500包括与所述第一导电类型鳍部310和所述第二导电类型鳍部410一一对应的浅沟道，其中，第一导电类型鳍部310和第二导电类型鳍部410分别通过浅沟道与各自相应的阱层接触。
可以理解的，本发明实施例提供的技术方案，通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，进一步提高了鳍式场效应晶体管制程中二极管的性能。
在本发明一实施例中，本发明提供的所述第一导电类型衬底为硅衬底，对此材质本发明不做具体限制，如本发明实施例提供的第一导电类型衬底还可以为含硅衬底等，对此需要根据实际应用进行具体选取。
相应的，本发明实施例还提供了一种半导体器件，所述半导体器件包括上述任意一实施例所提供的鳍式场效应晶体管制程中二极管。
相较于现有技术，本发明实施例提供的技术方案至少具有以下优点：
本发明实施例提供了一种鳍式场效应晶体管制程中二极管及半导体器件，包括：第一导电类型衬底，所述第一导电类型衬底包括相对的第一面和第二面；位于所述第一导电类型衬底中的第二导电类型深阱层；位于所述第一导电类型衬底中且位于所述第二导电类型深阱层朝向所述第一面一侧的表面的第一导电类型阱层和第二导电类型阱层，所述第一导电类型阱层和所述第二导电类型阱层背离所述第二导电类型深阱层一侧表面与所述第一面齐平；其中，所述第二导电类型深阱层在所述第二面的正投影覆盖所述第二导电类型阱层在所述第二面的正投影，且所述第二导电类型阱层在所述第二面的正投影完全覆盖所述第一导电类型阱层在所述第二面的正投影；以及，位于所述第一导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第一导电类型鳍部，及位于所述第二导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第二导电类型鳍部。
由上述内容可知，本发明实施例提供的技术方案，通过在鳍式场效应晶体管制程中二极管中形成由第一导电类型阱层、第二导电类型深阱层和第二导电类型阱层组成的二极管结构，进而能够减小鳍式场效应晶体管制程中二极管的泄露电流情况；并且通过第一导电类型阱层、第二导电类型阱层和第二导电类型深阱层的占用面积的优化设计，不仅提高了鳍式场效应晶体管制程中二极管的性能，同时优化了鳍式场效应晶体管中二极管的设计，减少了其版图设计的限制。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种鳍式场效应晶体管，其特征在于，包括：
第一导电类型衬底，所述第一导电类型衬底包括相对的第一面和第二面；
位于所述第一导电类型衬底中的第二导电类型深阱层；
位于所述第一导电类型衬底中且位于所述第二导电类型深阱层朝向所述第一面一侧的表面的第一导电类型阱层和第二导电类型阱层，所述第一导电类型阱层和所述第二导电类型阱层背离所述第二导电类型深阱层一侧表面与所述第一面齐平；其中，所述第二导电类型深阱层在所述第二面的正投影覆盖所述第二导电类型阱层在所述第二面的正投影，且所述第二导电类型阱层在所述第二面的正投影完全覆盖所述第一导电类型阱层在所述第二面的正投影；
以及，位于所述第一导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第一导电类型鳍部，及位于所述第二导电类型阱层背离所述第二导电类型深阱层一侧的至少一个第二导电类型鳍部。
2.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述第二导电类型深阱层在所述第二面的正投影与所述第二导电类型阱层在所述第二面的正投影重合。
3.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述第二导电类型深阱层在所述第二面的正投影完全覆盖所述第二导电类型阱层在所述第二面的正投影。
4.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述第一导电类型为P型，且所述第二导电类型为N型。
5.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型。
6.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一面的浅沟道隔离层，所述浅沟道隔离层包括与所述第一导电类型鳍部和所述第二导电类型鳍部一一对应的浅沟道。
7.根据权利要求6所述的鳍式场效应晶体管制程中二极管，其特征在于，所述浅沟道隔离层为氧化物浅沟道隔离层。
8.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述鳍式场效应晶体管制程中二极管还包括：
位于所述第一导电类型鳍部背离所述第一导电类型衬底一侧的第一导电类型外延层，及位于所述第二导电类型鳍部背离所述第一导电类型衬底一侧的第二导电类型外延层。
9.根据权利要求1所述的鳍式场效应晶体管制程中二极管，其特征在于，所述第一导电类型衬底为硅衬底。
10.一种半导体器件，其特征在于，所述半导体器件包括权利要求1-9任意一项所述的鳍式场效应晶体管制程中二极管。
CN202110224048.0A 2021-03-01 2021-03-01 一种鳍式场效应晶体管及半导体器件 Pending CN113035957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110224048.0A CN113035957A (zh) 2021-03-01 2021-03-01 一种鳍式场效应晶体管及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110224048.0A CN113035957A (zh) 2021-03-01 2021-03-01 一种鳍式场效应晶体管及半导体器件

Publications (1)

Publication Number Publication Date
CN113035957A true CN113035957A (zh) 2021-06-25

Family

ID=76464805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110224048.0A Pending CN113035957A (zh) 2021-03-01 2021-03-01 一种鳍式场效应晶体管及半导体器件

Country Status (1)

Country Link
CN (1) CN113035957A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085163A1 (en) * 2007-09-27 2009-04-02 Christian Russ Vertical diode using silicon formed by selective epitaxial growth
US20150014809A1 (en) * 2013-07-15 2015-01-15 United Microelectronics Corp. Fin diode structure
CN109216470A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863933A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085163A1 (en) * 2007-09-27 2009-04-02 Christian Russ Vertical diode using silicon formed by selective epitaxial growth
US20150014809A1 (en) * 2013-07-15 2015-01-15 United Microelectronics Corp. Fin diode structure
CN109216470A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863933A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10199455B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US9048282B2 (en) Dual-gate trench IGBT with buried floating P-type shield
US9570630B2 (en) Schottky diode structure
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
JP2011009387A (ja) 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ
CN108511521B (zh) 一种具有含虚栅的复合栅结构的igbt芯片的制作方法
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
CN103117309A (zh) 一种横向功率器件结构及其制备方法
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
CN112071909A (zh) 三维金属-氧化物场效应晶体管及制备方法
CN113035957A (zh) 一种鳍式场效应晶体管及半导体器件
CN115020240A (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN214411209U (zh) 功率金属氧化物半导体场效晶体管
CN107863378B (zh) 超结mos器件及其制造方法
KR20150052390A (ko) 반도체 소자 및 그 제조방법
CN214411211U (zh) 金属氧化物半导体mos器件
CN214411210U (zh) 低功耗沟槽式功率mos器件
CN104393033A (zh) 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管
CN204464292U (zh) 半导体结构
CN116093166B (zh) 一种具有快速开关切换速度的高压肖特基二极管
CN214753779U (zh) 碳化硅闸沟槽式功率场效晶体管器件
CN214411207U (zh) 沟槽型mos器件
CN219873542U (zh) 一种沟槽型mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210625