CN113035847A - 一种功率半导体模块低电感封装结构及封装方法 - Google Patents

一种功率半导体模块低电感封装结构及封装方法 Download PDF

Info

Publication number
CN113035847A
CN113035847A CN201911355472.8A CN201911355472A CN113035847A CN 113035847 A CN113035847 A CN 113035847A CN 201911355472 A CN201911355472 A CN 201911355472A CN 113035847 A CN113035847 A CN 113035847A
Authority
CN
China
Prior art keywords
metal layer
power
substrate
semiconductor module
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911355472.8A
Other languages
English (en)
Inventor
刘国友
李道会
齐放
李想
王彦刚
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201911355472.8A priority Critical patent/CN113035847A/zh
Publication of CN113035847A publication Critical patent/CN113035847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及功率半导体模块技术领域，提出一种功率半导体模块低电感封装结构，包括基板和设置在所述基板上的功率半导体模块单元，所述功率半导体模块单元用于形成可降低电感的双开关电路结构，所述功率半导体模块单元包括间隔设置在所述基板上的多个衬板，相邻所述衬板之间通过第一键合线连接，相连的两所述衬板上连接有延伸出外管壳的功率端子组，所述功率端子组包括两个部分重叠设置但互不接触的子功率端子，用于使两个所述子功率端子导通不同方向电流时产生电磁耦合以降低电感；还提出一种功率半导体模块低电感封装方法，其用于制造本发明提出的功率半导体模块低电感封装结构。本发明具有高可靠性、高功率密度和低电感的优点。

Description

一种功率半导体模块低电感封装结构及封装方法
技术领域
本发明涉及功率半导体模块技术领域，特别地涉及一种功率半导体模块低电感封装结构及封装方法。
背景技术
高压高功率半导体功率器件广泛应用于轨道交通、智能电网、高压柔直输电等大功率电能转换中。高压高功率半导体功率器件的广泛应用也对其提出了更高的要求，这些要求持续推动着以绝缘栅双极型晶体管等半导体功率器件为主要代表的全控型功率器件的最大输出电流规格以及电流密度的技术极限。
半导体功率芯片技术创新以及半导体器件的模块封装技术的不断创新是实现半导体器件性能提升的重要保障。封装技术对于其性能可靠性的提升尤其重要。对于如此高的功率需求，传统的高压大功率模块通常采用单开关的电路模式。采用这种电路结构，在满足快速提升的***功率需求时，对半导体功率芯片的工作节温、耐压设计、材料的热应力、电磁应力以及封装材料工作温度等有极大的影响，迫使***设计上保留极大的设计余量，从而限制功率半导体的性能发挥。
在高压高功率领域，新一代的标准化功率半导体模块采用半桥电路结构，实现低电感半桥封装，便于并联扩充容量，满足不同功率等级的要求，可以通过模块间的不同连接拓扑提供更高的***输出功率。在功率组件***角度上，采用对不同高电压等级采用相同的模块外观封装结构，可缩短功率组件的开发周期，降低研发、生产以及最终用户的应用以及维护成本。
为实现多个功率模块无降额并联，对于模块内部的电磁性能的均流设计有严格的要求，包括提高半导体芯片一致性，优化衬板表面金属层布局，优化辅助端子互联结构来实现模块内部多芯片的主电流以及不同位置功率芯片控制信号的均衡；模块功率端子直流正极/直流负极与交流端的位置布局，对于降低模块组件电感满足功率组件***高开关频率和高电流开通速率有重要影响。
发明内容
本发明提供一种功率半导体模块低电感封装结构及封装方法，利用新型衬板结构布局并结合新型结构功率端子结构来充分发挥大尺寸半导体功率芯片的优势，利用双开关电路结构均衡损耗和降低电感，实现低热阻、高功率密度和高可靠性的半导体功率模块封装结构，可有效地解决上述技术问题。
本发明的功率半导体模块低电感封装结构，包括基板和设置在所述基板上的功率半导体模块单元，所述功率半导体模块单元用于形成可降低电感的双开关电路结构；其中，所述功率半导体模块单元包括间隔设置在所述基板上的多个衬板，相邻所述衬板之间通过第一键合线连接，相连的两所述衬板上连接有延伸出外管壳的功率端子组，所述功率端子组包括两个部分重叠设置但互不接触的子功率端子，用于使两个所述子功率端子导通不同方向电流时产生电磁耦合以降低电感。
在一个实施方式中，衬板上连接有辅助端子组，用于将驱动信号引入所述功率半导体模块单元，并将测试信号引出至******；所述辅助端子组延伸出所述外管壳顶部。
在一个实施方式中，在所述衬板的中部区域设置有芯片组，所述芯片组包括多个相互并联的功率芯片；所述功率芯片为标准模块内功率芯片面积的N倍，N大于等于2。
在一个实施方式中，功率端子组还包括交流功率端子，所述子功率端子包括正极功率端子与负极功率端子，相连的两所述衬板包括第一衬板和第二衬板，所述正极功率端子连接在所述第一衬板上，所述负极功率端子与所述交流功率端子均连接在所述第二衬板上，所述正极功率端子、所述负极功率端子与所述交流功率端子在竖直方向上均设置成蜿蜒结构。
在一个实施方式中，正极功率端子、所述负极功率端子和所述交流功率端子均为预弯折成型功率端子，所述正极功率端子包括正极安装部，所述正极安装部一侧连接有正极第一弯折部，所述正极第一弯折部下侧连接有向右延伸的正极竖向连接部，所述正极竖向连接部下侧依次连接有正极第二弯折部、正极水平连接部以及正极底部引脚部，所述正极底部引脚部连接在第一衬板上；所述负极功率端子包括负极安装部，所述负极安装部一侧连接有负极第一弯折部，所述负极第一弯折部下侧连接有向左延伸的负极竖向连接部，所述负极竖向连接部下侧依次连接有负极第二弯折部、负极水平连接部、负极第三弯折部以及负极底部引脚部，所述负极底部引脚部连接在第二衬板上；所述正极第二弯折部与所述负极第二弯折部的弯折方向相同，所述正极竖向连接部与所述负极竖向连接部重叠设置但不接触，所述正极水平连接部与所述负极水平连接部重叠设置但不接触。
在一个实施方式中，双开关电路结构包括上开关电路结构和下开关电路结构，所述上开关电路结构和所述下开关电路结构形成主电流回路，所述辅助端子组包括两组分别连接所述第一衬板和所述第二衬板的子辅助端子，两组所述子辅助端子分别与所述上开关电路结构和所述下开关电路结构形成上开关控制回路与下开关控制回路。
在一个实施方式中，子辅助端子包括栅极辅助端子、发射极辅助端子和集电极辅助端子。
在一个实施方式中，上开关控制回路包括：第一金属层，其构造为L型结构并设置在所述第一衬板上，所述第一金属层的一边靠近所述第一衬板的第一周向边缘侧，所述第一金属层的另一边靠近所述第一衬板的第二周向边缘侧；辅助衬板，其设置在所述第一衬板外并靠近所述第一衬板的第二周向边缘侧，所述辅助衬板上设置有辅助金属层组；第二金属层，其设置在所述第一衬板上并靠近所述第一衬板的第四周向边缘侧；以及第三金属层，其设置在所述第一衬板上除所述第一金属层和所述第二金属层之外的区域，所述第一衬板上的所述芯片组设置在所述第三金属层上；所述第一金属层、第二金属层和第三金属层相互间隔设置；所述第一金属层、所述辅助金属层组和设置在所述第一衬板上的所述功率芯片的控制栅极依次通过第二键合线连接，设置在所述第一衬板上的所述芯片组设置在第三金属层上，所述功率芯片与所述第二金属层之间通过第三键合线连接，所述栅极辅助端子的引脚连接第一金属层，所述发射极辅助端子的引脚连接第二金属层，所述集电极辅助端子的引脚连接第三金属层。
在一个实施方式中，下开关控制回路包括：辅助衬板，其设置在所述第二衬板外并靠近所述第二衬板的第四周向边缘侧，所述辅助衬板上设置有辅助金属层组；第四金属层，其构造为L型结构并设置在所述第二衬板上，所述第四金属层的一边靠近所述第二衬板的第三周向边缘侧，所述第四金属层的另一边靠近所述第二衬板的第四周向边缘侧；第五金属层，其设置在所述第二衬板上，所述第四金属层的一边靠近所述第二衬板的第二周向边缘侧，所述第四金属层的另一边靠近所述第二衬板的第三周向边缘侧；以及第六金属层，其设置在所述第二衬板上除所述第四金属层和所述第五金属层之外的区域，所述第二衬板上的所述芯片组设置在所述第六金属层上；所述第四金属层、第五金属层和第六金属层相互间隔设置；所述第四金属层、所述辅助金属层组和设置在第二衬板上的所述功率芯片的控制栅极依次通过第二键合线连接，设置在所述第二衬板上的所述芯片组设置在第六金属层上，所述功率芯片与所述第五金属层之间通过第三键合线连接，所述栅极辅助端子的引脚连接第四金属层，所述发射极辅助端子的引脚连接第五金属层，所述集电极辅助端子的引脚连接第六金属层。
在一个实施方式中，辅助金属层组包括多个间隔设置的条形金属层，多个条形金属层串联在一起并连接有贴片电阻。
在一个实施方式中，负极底部引脚部包括三个间隔设置的负极引脚，设置在所述第二衬板上的所述芯片组包括三个所述功率芯片。
在一个实施方式中，主电流回路包括：第二金属层，其设置在所述第一衬板上并靠近所述第一衬板的第四周向边缘侧；第三金属层，其设置在所述第一衬板上除所述第二金属层之外的区域，所述第一衬板上的所述芯片组设置在所述第三金属层上；第五金属层，其设置在所述第二衬板上，所述第五金属层的一边靠近所述第二衬板的第二周向边缘侧，所述第五金属层的另一边靠近所述第二衬板的第三周向边缘侧；第七金属层，其设置在所述第二衬板上，所述第七金属层的一边靠近所述第二衬板的第一周向边缘侧，所述第七金属层的另一边靠近所述第二衬板的第二周向边缘侧；第八金属层，其设置在所述第二衬板上并靠近所述第二衬板的第二周向边缘侧；以及第六金属层，其设置在所述第一衬板上除所述第五金属层、所述第七金属层和所述第八金属层之外的区域，所述第二衬板上的所述芯片组设置在所述第六金属层上；位于同一衬板上的各个金属层之间均间隔设置；所述正极底部引脚部连接所述第三金属层，三个所述负极引脚依次连接第五金属层、第七金属层和第八金属层，所述交流功率端子的引脚连接第六金属层。
在一个实施方式中，正极底部引脚部包括两个正极引脚，所述正极水平连接部与两个正极引脚之间分别设置有第一引脚弯折部和第二引脚弯折部，所述第一引脚弯折部和所述第二引脚弯折部之间设置有补偿断面，所述补偿断面用于降低由于所述正极功率端子的振动而引起的应力，两个所述正极引脚底部均连接所述第三金属层，两个正极引脚之间的间距大于预设距离。
在一个实施方式中，所述金属层采用铜、铝或能够作为半导体表面镀层的金属制成。
在一个实施方式中，所述功率芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片之间通过第四键合线连接在一起。
在一个实施方式中，所述芯片组通过有压力银烧结、无压力银烧结或铜烧结方式设置在衬板上。
在一个实施方式中，功率半导体模块单元为多个时，多个功率半导体模块子单元之间并联连接。
在一个实施方式中，还包括：外管壳，所述外管壳与基板紧固连接并在二者之间形成灌封区，所述功率半导体模块单元位于灌封区内；灌封材料，所述灌封材料绝缘并充满灌封区。
在一个实施方式中，所述衬板为陶瓷衬板。
在一个实施方式中，功率半导体模块单元为多个时，多个功率半导体模块子单元之间并联连接。
本发明还提供一种功率半导体模块低电感封装方法，其用于制造上述实施方式中任意一个所述的功率半导体模块低电感封装结构。
本发明提供的一种功率半导体模块低电感封装结构及封装方法，与现有技术相比，本发明提供的功率半导体模块低电感封装结构，至少具备有以下有益效果：
①本发明采用双开关电路结构，通过整个主电流回路的电磁均衡和结构优化，可以实现功率半导体模块内上开关和下开关回路的电阻和电感一致，进而在电流通断过程中降低整个主电流回路的电磁振荡，从而实现上下开关的损耗均衡，并提高整个封装结构的可靠性。
②本发明采用新型非对称结构并重叠设置的子功率端子，让两子功率端子大面积重合，利用在开关阶段两功率端子所产生的磁通量方向相反，电磁耦合后形成大比例抵消，进而降低两个子功率端子的总体电感，从而实现降低整个模块的电感，提高整个封装结构的机械性能和可靠性。
③正极功率端子和负极功率端子本身结构均为满足高电流均衡和缓解振动，提供了电感均衡和缓解振动应力的结构，从而进一步提高封装结构的可靠性。
④通过正极功率端子引脚和负极功率端子引脚与衬板之间的精准优化设计，有效实现多个并联功率芯片间的主电流电磁均衡，同时利用上、下开关控制回路均衡实现多功率芯片并联情况下的开通瞬态过冲电流的均衡，保证模块的瞬态工作特性和可靠性。
⑤采用两个大面积高机械特性陶瓷衬板相连接，用来代替传统四衬板结构，同时提高陶瓷衬板上表面主电流回路金属层的有效面积，代替传统功率芯片配套单独金属层设计，在保证各控制回路所需金属层面积的基础上，大大优化衬板布局，有效降低工艺复杂度，减少了金属层数量，进而减少了键合线的使用，节约工艺成本，提高了生产效率。
⑥本发明与标准模块相比，第三金属层和第六金属层有效面积增大，同时功率芯片的源区域面积呈几何倍数增大，使得单个衬板上芯片总数相对于传统尺寸芯片减少至少1/3，同时能够提高电流密度，功率芯片的电流等级分别呈倍数增加，功率半导体模块子单元的整体热阻会降低15％以上，提高封装结构的可靠性，简化生产工艺，提高生产效率。
⑦本发明功率端子连通直流电流和交流电流，同时实现半桥电路直流端及交流端明确分开，便于实现主电流回路的电感抵消，有效降低功率半导体模块整体的杂散电感，优化半导体器件的开关特性，从而提高功率半导体模块整体的可靠性。
⑧本发明设置多个功率半导体模块单元，多个功率半导体模块单元采用并联连接，能够形成不同功率等级和拓扑结构的功率半导体模块，进而能够形成系列化大面积功率半导体模块和标准化的功率半导体模块生产平台。
本发明提供的功率半导体模块低电感封装方法，由于对上述的功率半导体模块低电感封装结构进行封装，因此也具备有上述的有益效果，同时超声键合端子比焊接和烧结工艺形成的端子提供更高的可靠性。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是本发明的功率半导体模块低电感封装结构基板和功率半导体模块单元装配后的结构示意图；
图2是本发明的功率半导体模块低电感封装结构基板和衬板装配后的结构示意图；
图3是本发明的功率半导体模块低电感封装结构的正极功率端子和负极功率端子重叠设置后的结构示意图；
图4是本发明的功率半导体模块低电感封装结构的正极功率端子的结构示意图；
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
附图标记：
1-基板，10-基板安装孔，11-外壳紧固孔，12-第一键合线，13-第二键合线，14-第三键合线，15-第四键合线，2-衬板，20-第一衬板，200-第一金属层，201-第二金属层，202-第三金属层，21-第二衬板，210-第四金属层，211-第五金属层，212-第六金属层，213-第七金属层，214-第八金属层，22-辅助衬板，220-辅助金属层，221-贴片电阻，3-功率端子组，30-正极功率端子，300-正极安装部，301-正极第一弯折部，302-正极竖向连接部，303-正极第二弯折部，304-正极水平连接部，3040-第一引脚弯折部，3041-第二引脚弯折部，305-正极底部引脚部，3050-正极引脚，306-补偿断面，31-负极功率端子，310-负极安装部，311-负极第一弯折部，312-负极竖向连接部，313-负极第二弯折部，314-负极水平连接部，315-负极底部引脚部，3150-负极引脚，32-交流功率端子，4-辅助端子组，40-栅极辅助端子，41-发射极辅助端子，42-集电极辅助端子，5-芯片组，50-功率芯片，500-第一芯片，501-第二芯片。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参照图1，本发明的功率半导体模块低电感封装结构，包括基板1和设置在基板1上的功率半导体模块单元；功率半导体模块单元用于形成可降低电感的双开关电路结构，功率半导体模块单元包括间隔设置在基板1上的多个衬板2，其中相对设置的两衬板2之间通过第一键合线12连接，相连的两衬板2上连接有延伸出外管壳的功率端子组3，功率端子组3包括两重叠设置但不接触的子功率端子。
请参照图1，具体地，在一个例子中，所有衬板2上连接有辅助端子组4，用于将驱动信号引入功率半导体模块单元，并将测试信号引出至******；辅助端子组4延伸出外管壳顶部。
请参照图2，具体地，在一个例子中，在衬板2的中部区域设置有芯片组5，芯片组5包括多个相互并联的功率芯片50；功率芯片50为标准模块内功率芯片面积的N倍，N大于等于2。
具体地，需要说明的是，本发明所阐述的大尺寸功率芯片的面积，是个相对概念，不是绝对尺寸的描述。针对不同电压等级和功率半导体功率材料，功率芯片在绝对面积上有一定差异性，不是简单的体现在同一绝对尺寸。比如目前硅基高压高功率模块用芯片有源区面积在一个平方厘米左右，其相应的大尺寸功率芯片有源区面积在至少两个平方厘米以上；中低压功率芯片的有源区面积1.5-2平方厘米，其相应大尺寸功率芯片的有源区面积就是3-4平方厘米以上；针对目前采用的宽禁带功率芯片，如碳化硅芯片，由于碳化硅材料的缺陷缺陷和目前工艺难度，十几个平方毫米是其目前技术条件下的通常面积，本发明阐述的碳化硅有源区是在0.5到几个平方厘米的水平。
具体地，需要说明的是，在同样尺寸的功率模块产品内，通过大幅度提升功率芯片有源区面积以及选取高机械性能高可靠性更薄尺寸的基板降低功率模块的工作热阻，在相同功率损耗工况下降低功率芯片的工作节温，以便于提高输出电流额定值，提高功率模块输出功率，从而提高模块可靠性。
请参照图1，在一个例子中，功率端子组3包括两子功率端子和交流功率端子32，两子功率端子为正极功率端子30与负极功率端子31，相连的两衬板2分别为第一衬板20和第二衬板21，正极功率端子30连接在第一衬板20上，负极功率端子31与交流功率端子32均连接在第二衬板21上，正极功率端子30、负极功率端子31与交流功率端子32在竖直方向上均设置成蜿蜒结构，正极功率端子30和负极功率端子31多处正对重叠设置但不接触，用于使二者导通不同方向电流时产生电磁耦合降低电感。
请参照图3和图4，进一步地，在一个优选例子中，正极功率端子30、负极功率端子31和交流功率端子32均为预弯折成型功率端子，正极功率端子30包括正极安装部300，正极安装部300一侧连接有正极第一弯折部301，正极第一弯折部301下侧连接有向右延伸的正极竖向连接部302，正极竖向连接部302下侧依次连接有正极第二弯折部303、正极水平连接部304以及正极底部引脚部305，正极引脚3050部连接在第一衬板20上；负极功率端子31包括负极安装部310，负极安装部310一侧连接有负极第一弯折部311，负极第一弯折部311下侧连接有向左延伸的负极竖向连接部312，负极竖向连接部312下侧依次连接有负极第二弯折部313、负极水平连接部314、负极第三弯折部以及负极底部引脚部315，负极引脚3150部连接在第二衬板21上；正极第二弯折部303与负极第二弯折部313的弯折方向相同，正极竖向连接部302与负极竖向连接部312正对重叠设置但不接触，正极水平连接部304与负极水平连接部314正对重叠设置但不接触。
具体地，需要说明的是，正极竖向连接部302与负极竖向连接部312、正极水平连接部304与负极水平连接部314相互重叠设置在一起，两功率端子所产生的磁通量方向相反，与标准端子相比，有更大面积的电磁耦合区域，从而能形成大比例抵消，进而降低两个子功率端子的总体电感，从而实现降低整个模块的电感，提高整个封装结构的机械性能和可靠性。同时各个弯折部以及安装部的位置与结构的设置，均为满足高电流均衡和缓解振动，提供了电感均衡和缓解振动应力的结构，从而进一步提高封装结构的可靠性。
请参照图1和图2，具体地，在一个例子中，双开关电路结构包括上开关电路结构和下开关电路结构，上开关电路结构和下开关电路结构形成主电流回路，辅助端子组4包括两组分别连接第一衬板20和第二衬板21的子辅助端子，两组子辅助端子分别与上开关电路结构和下开关电路结构形成上开关控制回路与下开关控制回路。
具体地，需要说明的是，采用双开关电路结构，通过整个主电流回路的电磁均衡和结构优化，可以实现功率半导体模块内上开关和下开关回路的电阻和电感一致，进而在电流通断过程中降低整个主电流回路的电磁振荡，从而实现上下开关的损耗均衡，并提高整个封装结构的可靠性。
请参照图1和图2，在一个例子中，子辅助端子包括栅极辅助端子40、发射极辅助端子41和集电极辅助端子42。
请参照图1和图2，进一步地，在一个优选例子中，上开关控制回路包括：第一金属层200，其构造为L型结构并设置在所述第一衬板20上，所述第一金属层200的一边靠近所述第一衬板20的第一周向边缘侧，所述第一金属层200的另一边靠近所述第一衬板20的第二周向边缘侧；辅助衬板222，其设置在所述第一衬板20外并靠近所述第一衬板20的第二周向边缘侧，所述辅助衬板222上设置有辅助金属层220组；第二金属层201，其设置在所述第一衬板20上并靠近所述第一衬板20的第四周向边缘侧；以及第三金属层202，其设置在所述第一衬板20上除所述第一金属层200和所述第二金属层201之外的区域，所述第一衬板20上的所述芯片组5设置在所述第三金属层202上；所述第一金属层200、第二金属层201和第三金属层202相互间隔设置；所述第一金属层200、所述辅助金属层220组和设置在所述第一衬板20上的所述功率芯片50的控制栅极依次通过第二键合线13连接，设置在所述第一衬板20上的所述芯片组5设置在第三金属层202上，所述功率芯片50与所述第二金属层201之间通过第三键合线14连接，所述栅极辅助端子40的引脚连接第一金属层200，所述发射极辅助端子41的引脚连接第二金属层201，所述集电极辅助端子42的引脚连接第三金属层202。
具体地，需要说明的是，第三金属层202和第六金属层212有效面积增大，同时功率芯片50的源区域面积呈几何倍数增大，使得单个衬板上芯片总数相对于传统尺寸芯片减少至少1/3，同时能够提高电流密度，功率芯片50的电流等级分别呈倍数增加，功率半导体模块子单元的整体热阻会降低15％以上，提高封装结构的可靠性，简化生产工艺，提高生产效率。
请参照图1至图4，进一步地，在一个优选例子中，下开关控制回路包括：辅助衬板222，其设置在所述第二衬板21外并靠近所述第二衬板21的第四周向边缘侧，所述辅助衬板222上设置有辅助金属层220组；第四金属层210，其构造为L型结构并设置在所述第二衬板21上，所述第四金属层210的一边靠近所述第二衬板21的第三周向边缘侧，所述第四金属层210的另一边靠近所述第二衬板21的第四周向边缘侧；第五金属层211，其设置在所述第二衬板21上，所述第四金属层210的一边靠近所述第二衬板21的第二周向边缘侧，所述第四金属层210的另一边靠近所述第二衬板21的第三周向边缘侧；以及第六金属层212，其设置在所述第二衬板21上除所述第四金属层210和所述第五金属层211之外的区域，所述第二衬板21上的所述芯片组5设置在所述第六金属层212上；所述第四金属层210、第五金属层211和第六金属层212相互间隔设置；所述第四金属层210、所述辅助金属层220组和设置在第二衬板21上的所述功率芯片50的控制栅极依次通过第二键合线13连接，设置在所述第二衬板21上的所述芯片组5设置在第六金属层212上，所述功率芯片50与所述第五金属层211之间通过第三键合线14连接，所述栅极辅助端子40的引脚连接第四金属层210，所述发射极辅助端子41的引脚连接第五金属层211，所述集电极辅助端子42的引脚连接第六金属层212。
具体地，需要说明的是，在主衬板周边加辅助小衬板，来辅助完成控制回路的电路连接，提高主衬板的有效利用率，提高模块的功率密度。
具体地，通过两组辅助端子组4分别连接第一衬板20和第二衬板21，在第一衬板20上，栅极辅助端子40、第一金属层200、辅助金属层220、第三金属层202、芯片组5、第二金属层201、发射极辅助端子41构成上开关控制回路，通过栅极辅助端子40传输控制电流，再依次通过第一金属层200、辅助金属层220和第三金属层202，直到传至芯片组5并控制功率芯片50内部元件变化，从而控制上开关电路结构的通断，最后控制电流再依次由第二金属层201和发射极辅助端子41输出。在第二衬板21上，栅极辅助端子40、第四金属层210、辅助金属层220、第六金属层212、芯片组5、第五金属层211、发射极辅助端子41构成上开关控制回路，同样，通过栅极辅助端子40传输控制电流，再依次通过第四金属层210、辅助金属层220和第六金属层212，直到传至芯片组5并控制功率芯片50内部元件变化，从而控制下开关电路结构的通断，最后控制电流再依次由第五金属层211和发射极辅助端子41输出。同时两个集电极辅助端子42分别连接第三金属层202和第六金属层212，用于提供参考信号分别给上开关控制回路和下开关控制回路。
具体地，需要说明的是，通过利用同时利用上、下开关控制回路均衡实现多功率芯片50并联情况下的开通瞬态过冲电流的均衡，保证模块的瞬态工作特性和可靠性。
请参照图2，进一步地，在一个例子中，辅助金属层220组包括多个间隔设置的条形金属层，多个条形金属层串联在一起并连接有贴片电阻221。
具体地，需要说明的是，在辅助衬板22上焊接或烧结贴片电阻221，当芯片开通关断过程中，能有效降低栅极振荡，提高功率模块的可靠性。
请参照图1和图2，在一个例子中，负极底部引脚部315包括三个间隔设置的负极引脚3150，设置在第二衬板21上的芯片组5包括三个功率芯片50。
请参照图1至图4，进一步地，在一个例子中，主电流回路包括：第二金属层201，其设置在所述第一衬板20上并靠近所述第一衬板20的第四周向边缘侧；第三金属层202，其设置在所述第一衬板20上除所述第二金属层201之外的区域，所述第一衬板20上的所述芯片组5设置在所述第三金属层202上；第五金属层211，其设置在所述第二衬板21上，所述第五金属层211的一边靠近所述第二衬板21的第二周向边缘侧，所述第五金属层211的另一边靠近所述第二衬板21的第三周向边缘侧；第七金属层213，其设置在所述第二衬板21上，所述第七金属层213的一边靠近所述第二衬板21的第一周向边缘侧，所述第七金属层213的另一边靠近所述第二衬板21的第二周向边缘侧；第八金属层214，其设置在所述第二衬板21上并靠近所述第二衬板21的第二周向边缘侧；以及第六金属层212，其设置在所述第一衬板20上除所述第五金属层211、所述第七金属层213和所述第八金属层214之外的区域，所述第二衬板21上的所述芯片组5设置在所述第六金属层212上；位于同一衬板2上的各个金属层之间均间隔设置；所述正极底部引脚部305连接所述第三金属层202，三个所述负极引脚3150依次连接第五金属层211、第七金属层213和第八金属层214，所述交流功率端子32的引脚连接第六金属层212。
具体地，主电流回路包括直流电流回路与交流电流回路，其中直流电流回路包括正极功率端子30、第三金属层202、设置在第一衬板20上的芯片组5、第二金属层201、第六金属层212、设置在第二衬板21上的芯片组5、相互并联的第五金属层211、第七金属层213和第八金属层214、负极功率端子31，直流电流首先从正极功率端子30的正极底部引脚部305流入第三金属层202，再依次通过设置在第一衬板20上的芯片组5、第二金属层201、第六金属层212、设置在第二衬板21上的芯片组5以及相互并联的第五金属层211、第七金属层213和第八金属层214，再通过三个分别连接在第五金属层211、第七金属层213和第八金属层214上的负极引脚3150接出，最后从负极功率端子31流出。交流电流回路包括交流功率端子32、第六金属层212、设置在第二衬板21上的芯片组5、相互并联的第五金属层211、第七金属层213和第八金属层214、负极功率端子31，交流电流首先从交流功率端子32流入第六金属层212，再依次通过设置在第二衬板21上的芯片组5以及相互并联的第五金属层211、第七金属层213和第八金属层214，再通过三个分别连接在第五金属层211、第七金属层213和第八金属层214上的负极引脚3150接出，最后从负极功率端子31流出。因此本发明的功率端子连通直流电流和交流电流，实现了半桥电路直流端及交流端明确分开，便于主电流回路的电感抵消，有效降低功率半导体模块整体的杂散电感，优化半导体器件的开关特性，从而提高功率半导体模块整体的可靠性。
具体地，需要说明的是，在上述多个例子中，第三金属层202和第六金属层212均是分别将第一衬板20和第二衬板21剩余区域填满，同时本发明采用两个大面积高机械特性陶瓷衬板相连接，用来代替传统四衬板结构，进一步提高提高陶瓷衬板上表面主电流回路金属层(第三金属层202和第六金属层212)的有效面积，代替传统功率芯片50配套单独金属层设计，在保证各控制回路所需金属层面积的基础上，大大优化衬板布局，有效降低工艺复杂度，减少了金属层数量，进而减少了键合线的使用，节约工艺成本，提高了生产效率。
请参照图4，进一步地，在一个例子中，正极底部引脚部305包括两个互不对称的正极引脚3050，正极水平连接部304与两个正极引脚3050之间分别设置有第一引脚弯折部3040和第二引脚弯折部3041，第一引脚弯折部3040和第二引脚弯折部3041之间设置有补偿断面306，补偿断面306用于降低由于正极功率端子31的振动而引起的应力，两个正极引脚3050底部分别连接第三金属层202，两个正极引脚3050之间的间距大于预设距离，例如，预设距离为第五金属层211到第八金属层214的之间的间距。
具体地，需要说明的是，通过两个相互不对称的正极引脚3050连接在第一衬板20的不同位置，并且二者之间存在一定间距，在电流流通时，可以更加快速地将电流输送进第三金属层202，保证第三金属层202上的电感和电阻均衡，从而保证模块内部功率芯片50间的电流均衡，第一引脚弯折部3040、第二引脚弯折部3041以及补偿断面306可有效降低主功率端子在超声键合与焊接等工艺以及实际工况下的振动所引起的应力。
在一个例子中，金属层采用铜、铝或能够作为半导体表面镀层的金属制成。
具体地，需要说明的是，金属层通常由铜层或铝层构成，金属层通常为0.2-0.8毫米；在金属层表面为适应焊接，烧结等工艺添加不同的金属镀层，金属镀层厚度为2-10微米。
在一个例子中，基板1的材料和厚度根据不同应用环境进行选取，基板1上设置有基板安装孔10和外壳紧固孔11。
具体地，需要说明的是，基板1材料的热-机特性要综合考虑其中模块生产制造工艺过程以及整个模块在实际运行工况等因素。此外，材料的导热性能也是一个关键因素。为降低基板1成本，本发明采用如图2所示的基板安装孔10以及外壳紧固孔11。此种基板1预成型过孔在基板1制造工艺上一次成型，不需要传统的机械钻过孔方案，有效降低基板1的固定成本并提高基板1的可靠性。基板1厚度通常为3-6毫米，基板1表面为适应焊接或烧结工艺采用不同的金属镀层，镀层厚度一般为5-20微米。本发明中所采用的基板1厚度比传统模块基板1厚度薄25％，有效降低模块自身热阻，并保证高的热-机性能。
在一个例子中，功率芯片50包括第一芯片500和第二芯片501，第一芯片500和第二芯片501之间通过第四键合线15连接在一起。
在一个例子中，芯片组5通过有压力银烧结、无压力银烧结或铜烧结方式设置在衬板2上。
在一个例子中，还包括：外管壳，外管壳与基板1紧固连接并在二者之间形成灌封区，功率半导体模块单元位于灌封区内；灌封材料，灌封材料绝缘并充满灌封区。
在一个例子中，衬板2为陶瓷衬板。
具体地，需要说明的是，中间的高耐压陶瓷层，材料有氧化铝(Al2O3)，氮化铝(AlN)，氮化硅(Si3N4)等，陶瓷层材料厚度根据耐压需要和不同材料，通常为0.3-1.5毫米。为适应大电流的需求，对陶瓷衬板上表面金属层通过加厚来降低导通电阻，降低封装所引入的损耗。同时本发明中的模块选取热机性能以及绝缘能力更强的薄陶瓷衬板材料，实现高耐压，低热阻，高机械性能的功率半导体模块。
在一个例子中，功率半导体模块单元为多个时，多个功率半导体模块子单元之间并联连接。
具体地，需要说明的是，多个功率半导体模块单元采用并联连接，能够形成不同功率等级和拓扑结构的功率半导体模块，进而能够形成系列化大面积功率半导体模块和标准化的功率半导体模块生产平台。
具体地，在一个例子中，键合线与金属层之间、键合线与芯片之间以及引脚和金属层之间的连接方式采用超声键合。
具体地，需要说明的是，采用超声键合，与焊接等方式相比，能提高端子键合可靠性，同时端子键合处灵活设计，充分利用模块内部的空间，实现器件工作并联均衡。
本发明的功率半导体模块低电感封装方法，其用于制造上述例子中任意一例所述的功率半导体模块低电感封装结构。
在本发明的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (16)

1.一种功率半导体模块低电感封装结构，其特征在于，包括基板和设置在所述基板上的功率半导体模块单元，所述功率半导体模块单元用于形成可降低电感的双开关电路结构；
其中，所述功率半导体模块单元包括间隔设置在所述基板上的多个衬板，相邻所述衬板之间通过第一键合线连接，相连的两所述衬板上连接有延伸出外管壳的功率端子组，所述功率端子组包括两个部分重叠设置但互不接触的子功率端子，用于使两个所述子功率端子导通不同方向电流时产生电磁耦合以降低电感。
2.根据权利要求1所述的功率半导体模块低电感封装结构，其特征在于，所述衬板上连接有辅助端子组，用于将驱动信号引入所述功率半导体模块单元，并将测试信号引出至******；所述辅助端子组延伸出所述外管壳顶部。
3.根据权利要求2所述的功率半导体模块低电感封装结构，其特征在于，在所述衬板的中部区域设置有芯片组，所述芯片组包括
多个相互并联的功率芯片；
所述功率芯片为标准模块内功率芯片面积的N倍，N大于等于2。
4.根据权利要求3所述的功率半导体模块低电感封装结构，其特征在于，所述功率端子组还包括交流功率端子，所述子功率端子包括正极功率端子与负极功率端子，
相连的两所述衬板包括第一衬板和第二衬板，所述正极功率端子连接在所述第一衬板上，所述负极功率端子与所述交流功率端子均连接在所述第二衬板上，所述正极功率端子、所述负极功率端子与所述交流功率端子在竖直方向上均设置成蜿蜒结构。
5.根据权利要求4所述的功率半导体模块低电感封装结构，其特征在于，所述正极功率端子、所述负极功率端子和所述交流功率端子均为预弯折成型功率端子，所述正极功率端子包括正极安装部，所述正极安装部一侧连接有正极第一弯折部，所述正极第一弯折部下侧连接有向右延伸的正极竖向连接部，所述正极竖向连接部下侧依次连接有正极第二弯折部、正极水平连接部以及正极底部引脚部，所述正极底部引脚部连接在第一衬板上；
所述负极功率端子包括负极安装部，所述负极安装部一侧连接有负极第一弯折部，所述负极第一弯折部下侧连接有向左延伸的负极竖向连接部，所述负极竖向连接部下侧依次连接有负极第二弯折部、负极水平连接部、负极第三弯折部以及负极底部引脚部，所述负极底部引脚部连接在第二衬板上；
所述正极第二弯折部与所述负极第二弯折部的弯折方向相同，所述正极竖向连接部与所述负极竖向连接部重叠设置但不接触，所述正极水平连接部与所述负极水平连接部重叠设置但不接触。
6.根据权利要求5所述的功率半导体模块低电感封装结构，其特征在于，所述双开关电路结构包括上开关电路结构和下开关电路结构，所述上开关电路结构和所述下开关电路结构形成主电流回路，所述辅助端子组包括两组分别连接所述第一衬板和所述第二衬板的子辅助端子，两组所述子辅助端子分别与所述上开关电路结构和所述下开关电路结构形成上开关控制回路与下开关控制回路。
7.根据权利要求6所述的功率半导体模块低电感封装结构，其特征在于，所述子辅助端子包括栅极辅助端子、发射极辅助端子和集电极辅助端子。
8.根据权利要求7所述的功率半导体模块低电感封装结构，其特征在于，所述上开关控制回路包括：
第一金属层，其构造为L型结构并设置在所述第一衬板上，所述第一金属层的一边靠近所述第一衬板的第一周向边缘侧，所述第一金属层的另一边靠近所述第一衬板的第二周向边缘侧；
辅助衬板，其设置在所述第一衬板外并靠近所述第一衬板的第二周向边缘侧，所述辅助衬板上设置有辅助金属层组；
第二金属层，其设置在所述第一衬板上并靠近所述第一衬板的第四周向边缘侧；以及
第三金属层，其设置在所述第一衬板上除所述第一金属层和所述第二金属层之外的区域，所述第一衬板上的所述芯片组设置在所述第三金属层上；
所述第一金属层、第二金属层和第三金属层相互间隔设置；所述第一金属层、所述辅助金属层组和设置在所述第一衬板上的所述功率芯片的控制栅极依次通过第二键合线连接，设置在所述第一衬板上的所述芯片组设置在第三金属层上，所述功率芯片与所述第二金属层之间通过第三键合线连接，所述栅极辅助端子的引脚连接第一金属层，所述发射极辅助端子的引脚连接第二金属层，所述集电极辅助端子的引脚连接第三金属层。
9.根据权利要求7所述的功率半导体模块低电感封装结构，其特征在于，所述下开关控制回路包括：
辅助衬板，其设置在所述第二衬板外并靠近所述第二衬板的第四周向边缘侧，所述辅助衬板上设置有辅助金属层组；
第四金属层，其构造为L型结构并设置在所述第二衬板上，所述第四金属层的一边靠近所述第二衬板的第三周向边缘侧，所述第四金属层的另一边靠近所述第二衬板的第四周向边缘侧；
第五金属层，其设置在所述第二衬板上，所述第四金属层的一边靠近所述第二衬板的第二周向边缘侧，所述第四金属层的另一边靠近所述第二衬板的第三周向边缘侧；以及
第六金属层，其设置在所述第二衬板上除所述第四金属层和所述第五金属层之外的区域，所述第二衬板上的所述芯片组设置在所述第六金属层上；
所述第四金属层、第五金属层和第六金属层相互间隔设置；所述第四金属层、所述辅助金属层组和设置在第二衬板上的所述功率芯片的控制栅极依次通过第二键合线连接，设置在所述第二衬板上的所述芯片组设置在第六金属层上，所述功率芯片与所述第五金属层之间通过第三键合线连接，所述栅极辅助端子的引脚连接第四金属层，所述发射极辅助端子的引脚连接第五金属层，所述集电极辅助端子的引脚连接第六金属层。
10.根据权利要求8或9所述的功率半导体模块低电感封装结构，其特征在于，所述辅助金属层组包括多个间隔设置的条形金属层，多个条形金属层串联在一起并连接有贴片电阻。
11.根据权利要求6所述的功率半导体模块低电感封装结构，其特征在于，所述负极底部引脚部包括三个间隔设置的负极引脚，设置在所述第二衬板上的所述芯片组包括三个所述功率芯片。
12.根据权利要求11所述的功率半导体模块低电感封装结构，其特征在于，所述主电流回路包括：
第二金属层，其设置在所述第一衬板上并靠近所述第一衬板的第四周向边缘侧；
第三金属层，其设置在所述第一衬板上除所述第二金属层之外的区域，所述第一衬板上的所述芯片组设置在所述第三金属层上；
第五金属层，其设置在所述第二衬板上，所述第五金属层的一边靠近所述第二衬板的第二周向边缘侧，所述第五金属层的另一边靠近所述第二衬板的第三周向边缘侧；
第七金属层，其设置在所述第二衬板上，所述第七金属层的一边靠近所述第二衬板的第一周向边缘侧，所述第七金属层的另一边靠近所述第二衬板的第二周向边缘侧；
第八金属层，其设置在所述第二衬板上并靠近所述第二衬板的第二周向边缘侧；以及
第六金属层，其设置在所述第一衬板上除所述第五金属层、所述第七金属层和所述第八金属层之外的区域，所述第二衬板上的所述芯片组设置在所述第六金属层上；
位于同一衬板上的各个金属层之间均间隔设置；所述正极底部引脚部连接所述第三金属层，三个所述负极引脚依次连接第五金属层、第七金属层和第八金属层，所述交流功率端子的引脚连接第六金属层。
13.根据权利要求12所述的功率半导体模块低电感封装结构，其特征在于，所述正极底部引脚部包括两个正极引脚，所述正极水平连接部与两个正极引脚之间分别设置有第一引脚弯折部和第二引脚弯折部，所述第一引脚弯折部和所述第二引脚弯折部之间设置有补偿断面，所述补偿断面用于降低由于所述正极功率端子的振动而引起的应力，两个所述正极引脚底部均连接所述第三金属层，两个正极引脚之间的间距大于预设距离。
14.根据权利要求1至14中任意一项所述的功率半导体模块低电感封装结构，其特征在于，所述衬板为陶瓷衬板。
15.根据权利要求1至14中任意一项所述的功率半导体模块低电感封装结构，其特征在于，功率半导体模块单元为多个时，多个功率半导体模块子单元之间并联连接。
16.一种功率半导体模块低电感封装方法，其特征在于，其用于制造权利要求1-15中任意一项所述的功率半导体模块低电感封装结构。
CN201911355472.8A 2019-12-25 2019-12-25 一种功率半导体模块低电感封装结构及封装方法 Pending CN113035847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911355472.8A CN113035847A (zh) 2019-12-25 2019-12-25 一种功率半导体模块低电感封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911355472.8A CN113035847A (zh) 2019-12-25 2019-12-25 一种功率半导体模块低电感封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN113035847A true CN113035847A (zh) 2021-06-25

Family

ID=76458270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911355472.8A Pending CN113035847A (zh) 2019-12-25 2019-12-25 一种功率半导体模块低电感封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113035847A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039620A (zh) * 2024-04-10 2024-05-14 瑞能微恩半导体(上海)有限公司 功率模块及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
WO2016188909A1 (en) * 2015-05-22 2016-12-01 Abb Schweiz Ag Power semiconductor module
CN110400794A (zh) * 2018-04-25 2019-11-01 株洲中车时代电气股份有限公司 一种功率半导体模块封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
WO2016188909A1 (en) * 2015-05-22 2016-12-01 Abb Schweiz Ag Power semiconductor module
CN110400794A (zh) * 2018-04-25 2019-11-01 株洲中车时代电气股份有限公司 一种功率半导体模块封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039620A (zh) * 2024-04-10 2024-05-14 瑞能微恩半导体(上海)有限公司 功率模块及电子设备

Similar Documents

Publication Publication Date Title
EP3886307A1 (en) Component structure, power module and power module assembly structure
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN107170720A (zh) 一种叠层封装双面散热功率模块
EP1908049A2 (en) Semiconductor half-bridge module with low inductance
US20220344310A1 (en) Semiconductor module
CN110400794B (zh) 一种功率半导体模块封装结构
CN110867416B (zh) 一种功率半导体模块封装结构
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
CN113035847A (zh) 一种功率半导体模块低电感封装结构及封装方法
CN220233181U (zh) 一种功率模块
TW201216382A (en) Power module
CN209896059U (zh) 多芯片并联的半桥型igbt模块
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN116613156A (zh) 一种碳化硅功率模块的封装结构
CN112701111A (zh) 一种三电平电路碳化硅功率模块
CN110911395A (zh) 双面散热igbt模块
CN114121915A (zh) 氮化镓宽禁带功率模块封装结构及封装方法
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
CN116387251A (zh) 一种氮化镓功率模块的双面散热封装结构
CN115911012A (zh) 一种igbt模块
CN115084040A (zh) 一种低电感的塑封模块
CN110349943B (zh) 一种高压igbt半桥模块
CN114121923A (zh) 一种功率半导体模块封装结构
CN211879386U (zh) 一种igbt模块用的dbc结构
CN112928089A (zh) 一种减小高压SiC模块位移电流的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination