CN209896059U - 多芯片并联的半桥型igbt模块 - Google Patents

多芯片并联的半桥型igbt模块 Download PDF

Info

Publication number
CN209896059U
CN209896059U CN201920616357.0U CN201920616357U CN209896059U CN 209896059 U CN209896059 U CN 209896059U CN 201920616357 U CN201920616357 U CN 201920616357U CN 209896059 U CN209896059 U CN 209896059U
Authority
CN
China
Prior art keywords
chip
bridge arm
module
igbt
frd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920616357.0U
Other languages
English (en)
Inventor
姚二现
王立
潘政薇
李宇柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nari Technology Co Ltd
Original Assignee
Nari Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nari Technology Co Ltd filed Critical Nari Technology Co Ltd
Priority to CN201920616357.0U priority Critical patent/CN209896059U/zh
Application granted granted Critical
Publication of CN209896059U publication Critical patent/CN209896059U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

本实用新型公开了一种多芯片并联的半桥型IGBT模块，包含上下两个桥臂，每个桥臂由三组IGBT芯片组构成，每组IGBT芯片组由一颗IGBT芯片和与之反并联的续流二极管FRD构成，构成上桥臂的IGBT芯片和反并联的续流二极管FRD芯片背面焊接在上桥臂覆铜陶瓷衬板上，正面通过键合线蔟实现连接；构成下桥臂的IGBT芯片和反并联的续流二极管FRD芯片背面焊接在下桥臂覆铜陶瓷衬板上，正面通过键合线蔟实现连接。本模块能够通过改变IGBT芯片和FRD芯片的相对排列位置、IGBT芯片的栅极朝向和栅极信号回路的方式，解决了现有技术中存在的多芯片并联IGBT半桥模块开通过程中电流不均衡的问题，缩小模块芯片间的开通峰值电流差异，开通过程对芯片的电流冲击减小，有利于模块长期可靠运行。

Description

多芯片并联的半桥型IGBT模块
技术领域
本实用新型涉及一种半桥型IGBT模块，特别是涉及一种多芯片并联的半桥型IGBT模块。
背景技术
IGBT(绝缘栅双极型晶体管)可以耐受高压并提供大电流，且控制方便，是实现电机控制、电源逆变的重要功率器件。在实际使用中，为了实现大电流工作，需要将多颗芯片并联在一个桥臂上；由于IGBT工作频率较高，开通过程中电流不平衡会导致个别芯片的功率损耗显著高于其他芯片，芯片结温不一致，影响模块的长期可靠性。
传统的多芯片并联的半桥IGBT模块的布局如图1所示，由上下两个桥臂组成，每个桥臂由三组IGBT芯片组构成，每组IGBT芯片组由一颗IGBT芯片和反并联的续流二极管FRD构成，构成上桥臂的IGBT芯片4a、4b、4c和反并联的续流二极管FRD芯片5a、5b、5c背面焊接在上桥臂覆铜陶瓷衬板3上，正面通过键合线蔟11a、11b、11c实现连接；构成下桥臂的IGBT芯片6a、6b、6c和反并联的续流二极管FRD芯片7a、7b、7c背面焊接在上桥臂覆铜陶瓷衬板2上，正面通过键合线蔟12a、12b、12c实现连接；覆铜陶瓷衬板2、3焊接在金属基板1上；上下桥臂通过输出端子10、正极端子20、负极端子30和外电路相连，通过上桥臂信号端子13及其回线端子14，下桥臂信号端子16及其回线端子17和驱动控制电路相连；因为上下桥臂的芯片呈中心对称布局，上下桥臂的开通关断曲线基本类似，以上桥臂芯片组为例，经过计算分析其寄生电感参数，并进一步对开关过程计算分析，得到三颗芯片的开通曲线如图2所示，从图上可以得知，三颗IGBT芯片中的4c开通峰值电流最大，4a开通峰值电流最小，三颗芯片开通峰值存在着较大差异，为30.7％，有必要进一步改进布局，缩小三颗芯片间的开通峰值电流差异。
发明内容
发明目的：本实用新型要解决的技术问题是提供一种多芯片并联的半桥型IGBT模块，解决了现有模块中芯片间的开通峰值电流差异较大的问题，通过进一步改进布局，缩小了模块中三颗芯片间的开通峰值电流差异，提高芯片开通一致性，避免某一芯片过早失效。
技术方案：本实用新型所述的多芯片并联的半桥型IGBT模块，包括分别由3组芯片单元构成的上桥臂和下桥臂，上桥臂上设置有上桥臂信号铜层，下桥臂上设置有下桥臂信号铜层，每组芯片单元由IGBT芯片和与之反并联的FRD芯片构成，上桥臂第一芯片单元设置于上桥臂靠近模块外侧的一侧，包括位于芯片单元上侧的第一IGBT芯片和芯片单元下侧的第一FRD芯片，第一IGBT芯片的栅极朝向模块内侧；上桥臂第二芯片单元设置于上桥臂中间，包括位于芯片单元下侧的第二IGBT芯片和芯片单元上侧的第二FRD芯片，第二IGBT芯片的栅极朝向模块外侧；上桥臂第三芯片单元设置于上桥臂靠近模块内侧的一侧，包括位于芯片单元下侧的第三IGBT芯片和芯片单元上侧的第三FRD芯片，第三IGBT芯片的栅极朝向模块内侧；连接第一IGBT芯片和第二IGBT芯片的第一栅极键合线引出到上桥臂信号铜层上远离模块中心的位置,连接第三IGBT芯片的第二栅极键合线引出到上桥臂信号铜层上靠近模块中心的位置；
下桥臂第一芯片单元设置于下桥臂靠近模块内侧的一侧，包括位于芯片单元上侧的第四IGBT芯片和芯片单元下侧的第四FRD芯片，第四IGBT芯片的栅极朝向模块内侧；下桥臂第二芯片单元设置于下桥臂中间，包括位于芯片单元上侧的第五IGBT芯片和芯片单元下侧的第五FRD芯片，第五FRD芯片的栅极朝向模块外侧；下桥臂第三芯片单元设置于下桥臂靠近模块外侧的一侧，包括位于芯片单元下侧的第六IGBT芯片和芯片单元上侧的第六FRD芯片，第六IGBT芯片的栅极朝向模块内侧；连接第四IGBT芯片的第三栅极键合线引出到下桥臂信号铜层上靠近模块中心的位置，连接第五IGBT芯片和第六IGBT芯片的第四栅极键合线引出到下桥臂信号铜层上远离模块中心的位置。
进一步的，模块的上桥臂信号端子通过键合线引出到上桥臂信号铜层上，其落点(15)位于第一栅极键合线和第二栅极键合线在上桥臂信号铜层的落点间连线的中间位置；模块的下桥臂信号端子通过键合线引出到下桥臂信号铜层上，其落点位于第三栅极键合线和第四栅极键合线在下桥臂信号铜层的落点间连线的中间位置。
进一步的，所述第二FRD芯片的阳极和第三FRD芯片的阳极之间设置第一阳极键合线相连，所述第四FRD芯片的阳极和第五FRD芯片的阳极之间设置第二阳极键合线相连。
进一步的，所述模块在上桥臂一侧的外侧设置有正端子和负端子，在下桥臂一侧的外侧设置有输出端功率端子。
进一步的，所述模块中所用的芯片是基于硅的芯片、碳化硅的芯片或氮化镓的芯片中的一种。
有益效果：本实用新型能够通过改变IGBT芯片和FRD芯片的相对排列位置、IGBT芯片的栅极朝向和栅极信号回路的方式，解决了现有技术中存在的多芯片并联IGBT半桥模块开通过程中电流不均衡的问题，明显缩小模块芯片间的开通峰值电流差异，开通过程对芯片的电流冲击减小，有利于模块长期可靠运行。
附图说明
图1是传统的多芯片并联半桥IGBT模块的布局图；
图2是传统的多芯片并联半桥IGBT模块上桥臂三颗IGBT开通过程电流曲线图；
图3是本实用新型的实施例所述模块的布局图；
图4是本实用新型的实施例所述模块上桥臂三颗IGBT开通过程电流曲线图；
图5是本实用新型的实施例所述模块进一步改进的布局图；
图6是本实用新型的实施例所述模块进一步改进后上桥臂三颗IGBT开通过程电流曲线图。
具体实施方式
在图1、图3和图5中，附图标记1为金属基板，2为下桥臂覆铜陶瓷衬板，2a为下桥臂信号铜层，3为上桥臂覆铜陶瓷衬板，3a为上桥臂信号铜层，4a为第一IGBT芯片，4b为第二IGBT芯片，4c为第三IGBT芯片，5a为第一FRD芯片，5b为第二FRD芯片，5c为第三FRD芯片，6a为第四IGBT芯片，6b为第五IGBT芯片，6c为第五IGBT芯片，7a为第四FRD芯片，7b为第五FRD芯片，7c为第六FRD芯片，8a为第一栅极键合线，8b为第二栅极键合线，9a为第三栅极键合线，9b为第四栅极键合线，10为输出端功率端子，11a为上桥臂第一芯片单元发射极-阳极键合线蔟，11b为上桥臂第二芯片单元发射极-阳极键合线蔟，11c为上桥臂第三芯片单元发射极-阳极键合线蔟，12a为下桥臂第一芯片单元发射极-阳极键合线蔟，12b为下桥臂第二芯片单元发射极-阳极键合线蔟，12c为下桥臂第三芯片单元发射极-阳极键合线蔟，13为上桥臂信号端子，14为上桥臂信号回线端子，15为上桥臂信号端子键合线落点，16为下桥臂信号端子，17为下桥臂信号回线端子，18为下桥臂信号端子键合线落点，20为正端子，21为第一阳极键合线，22为第二阳极键合线，30为负端子。
本实用新型的一种实施例如图3所示，此模块包含上下两个桥臂，每个桥臂由三组IGBT芯片组构成，每组IGBT芯片组由一颗IGBT芯片和反并联的续流二极管FRD构成，构成上桥臂的IGBT芯片4a、4b、4c和反并联的续流二极管FRD芯片5a、5b、5c背面焊接在上桥臂覆铜陶瓷衬板3上，正面通过键合线蔟11a、11b、11c实现连接；构成下桥臂的IGBT芯片6a、6b、6c和反并联的续流二极管FRD芯片7a、7b、7c背面焊接在上桥臂覆铜陶瓷衬板2上，正面通过键合线蔟12a、12b、12c实现连接；覆铜陶瓷衬板2、3焊接在金属基板1上；上下桥臂通过输出端子10、正极端子20、负极端子30和外电路相连，通过上桥臂信号端子13及其回线端子14，下桥臂信号端子16及其回线端子17和驱动控制电路相连；上桥臂的芯片排列方式如下：靠近正极端子20和负极端子30设置上桥臂第一芯片单元，第一芯片单元中的第一IGBT芯片4a位于上侧，栅极朝向模块内侧，即图上的左侧，第一FRD芯片5a位于下侧；上桥臂第二芯片单元设置在模块中间，其第二IGBT芯片4b位于下侧，栅极朝向模块外侧，即图上的右侧，第二FRD芯片5b位于上侧；靠近模块中心的为第三芯片单元，其第三IGBT芯片4c位于下侧，栅极朝向模块内侧，即图上的左侧，第三FRD芯片5c位于上侧；第三IGBT芯片4c的第二栅极键合线8b单独引出到栅极信号铜层3a靠近模块中心的位置，第一IGBT芯片4a、第二IGBT芯片4b共用第一栅极键合线8a，并引出到栅极信号铜层3a远离模块中心的一侧；下桥臂的芯片排列方式与上桥臂芯片排列方式成中心对称，即下桥臂第一芯片单元设置于下桥臂靠近模块内侧的一侧，包括位于芯片单元上侧的第四IGBT芯片6a和芯片单元下侧的第四FRD芯片7a，第四IGBT芯片6a的栅极朝向模块内侧；下桥臂第二芯片单元设置于下桥臂中间，包括位于芯片单元上侧的第五IGBT芯片6b和芯片单元下侧的第五FRD芯片7b，第五FRD芯片7b的栅极朝向模块外侧；下桥臂第三芯片单元设置于下桥臂靠近模块外侧的一侧，包括位于芯片单元下侧的第六IGBT芯片6c和芯片单元上侧的第六FRD芯片7c，第六IGBT芯片6c的栅极朝向模块内侧；连接第四IGBT芯片6a的第三栅极键合线9a引出到下桥臂信号铜层2a上靠近模块中心的位置，连接第五IGBT芯片6b和第六IGBT芯片6c的第四栅极键合线9b引出到下桥臂信号铜层2a上远离模块中心的位置。
作为本实用新型的改进，模块的上桥臂信号端子13通过键合线引出到上桥臂信号铜层3a上，其落点15位于第一栅极键合线8a和第二栅极键合线8b在上桥臂信号铜层3a的落点的中间位置。模块的下桥臂信号端子16通过键合线引出到下桥臂信号铜层2a上，其落点18位于第三栅极键合线9a和第四栅极键合线9b在下桥臂信号铜层2a的落点间连线的中间位置。
和现有模块相比，本实用新型将IGBT芯片4c的栅极朝向由从向右改为向左，其栅极键合线8b由和IGBT芯片4b共用改为单独引出；将IGBT芯片4b与FRD芯片5b交换位置，并将4b的栅极朝向由向左改为向右，其栅极键合线改为和IGBT芯片4a的栅极键合线8a共用；IGBT芯片4a保持不变；将上桥臂信号端子13键合线在上桥臂覆铜陶瓷衬板3栅极信号铜层3a上的落点15向右移动至IGBT芯片4a和4c的栅极键合线落点正中的位置，信号回线端子14及其端子键合线保持不变；下桥臂芯片和键合线布局进行同样的调整。改进芯片和线路布局后，重新计算模块的分布电感并将其代入开通仿真电路计算，结果表明，三颗芯片的峰值电流差异由30.7％缩小到8.3％，开通一致性得到优化，最大峰值电流由481A降低到423A，对芯片的电流冲击减小，有利于模块长期可靠运行。本实用新型改进布局后三颗芯片的开通曲线如图4所示。
图5是本实用新型的进一步改进，所述第二FRD芯片5b的阳极和第三FRD芯片5c的阳极之间设置第一阳极键合线21相连，所述第四FRD芯片7a的阳极和第五FRD芯片7b的阳极之间设置第二阳极键合线22相连。增加二极管阳极键合线相连后，上桥臂三颗IGBT芯片开通峰值电流进一步缩小到5％以内，其中，IGBT芯片4b和4c开通曲线几乎重合。本实用新型进一步改进布局后三颗芯片的开通曲线如图6所示。
本实用新型所述模块中所用的芯片可以是基于硅的芯片、碳化硅的芯片或氮化镓的芯片中的一种。

Claims (5)

1.一种多芯片并联的半桥型IGBT模块，包括分别由3组芯片单元构成的上桥臂和下桥臂，上桥臂上设置有上桥臂信号铜层(3a)，下桥臂上设置有下桥臂信号铜层(2a)，每组芯片单元由IGBT芯片和与之反并联的FRD芯片构成，其特征在于：
上桥臂第一芯片单元设置于上桥臂靠近模块外侧的一侧，包括位于芯片单元上侧的第一IGBT芯片(4a)和芯片单元下侧的第一FRD芯片(5a)，第一IGBT芯片(4a)的栅极朝向模块内侧；上桥臂第二芯片单元设置于上桥臂中间，包括位于芯片单元下侧的第二IGBT芯片(4b)和芯片单元上侧的第二FRD芯片(5b)，第二IGBT芯片(4b)的栅极朝向模块外侧；上桥臂第三芯片单元设置于上桥臂靠近模块内侧的一侧，包括位于芯片单元下侧的第三IGBT芯片(4c)和芯片单元上侧的第三FRD芯片(5c)，第三IGBT芯片(4c)的栅极朝向模块内侧；连接第一IGBT芯片(4a)和第二IGBT芯片(4b)的第一栅极键合线(8a)引出到上桥臂信号铜层(3a)上远离模块中心的位置,连接第三IGBT芯片(4c)的第二栅极键合线(8b)引出到上桥臂信号铜层(3a)上靠近模块中心的位置；
下桥臂第一芯片单元设置于下桥臂靠近模块内侧的一侧，包括位于芯片单元上侧的第四IGBT芯片(6a)和芯片单元下侧的第四FRD芯片(7a)，第四IGBT芯片(6a)的栅极朝向模块内侧；下桥臂第二芯片单元设置于下桥臂中间，包括位于芯片单元上侧的第五IGBT芯片(6b)和芯片单元下侧的第五FRD芯片(7b)，第五FRD芯片(7b)的栅极朝向模块外侧；下桥臂第三芯片单元设置于下桥臂靠近模块外侧的一侧，包括位于芯片单元下侧的第六IGBT芯片(6c)和芯片单元上侧的第六FRD芯片(7c)，第六IGBT芯片(6c)的栅极朝向模块内侧；连接第四IGBT芯片(6a)的第三栅极键合线(9a)引出到下桥臂信号铜层(2a)上靠近模块中心的位置，连接第五IGBT芯片(6b)和第六IGBT芯片(6c)的第四栅极键合线(9b)引出到下桥臂信号铜层(2a)上远离模块中心的位置。
2.根据权利要求1所述的多芯片并联的半桥型IGBT模块，其特征在于：模块的上桥臂信号端子(13)通过键合线引出到上桥臂信号铜层(3a)上，其落点(15)位于第一栅极键合线(8a)和第二栅极键合线(8b)在上桥臂信号铜层(3a)的落点间连线的中间位置；模块的下桥臂信号端子(16)通过键合线引出到下桥臂信号铜层(2a)上，其落点(18)位于第三栅极键合线(9a)和第四栅极键合线(9b)在下桥臂信号铜层(2a)的落点间连线的中间位置。
3.根据权利要求2所述的多芯片并联的半桥型IGBT模块，其特征在于：所述第二FRD芯片(5b)的阳极和第三FRD芯片(5c)的阳极之间设置第一阳极键合线(21)相连，所述第四FRD芯片(7a)的阳极和第五FRD芯片(7b)的阳极之间设置第二阳极键合线(22)相连。
4.根据权利要求1所述的多芯片并联的半桥型IGBT模块，其特征在于：所述模块在上桥臂一侧的外侧设置有正端子(20)和负端子(30)，在下桥臂一侧的外侧设置有输出端功率端子(10)。
5.根据权利要求1所述的多芯片并联的半桥型IGBT模块，其特征在于：所述模块中所用的芯片是基于硅的芯片、碳化硅的芯片或氮化镓的芯片中的一种。
CN201920616357.0U 2019-04-30 2019-04-30 多芯片并联的半桥型igbt模块 Active CN209896059U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920616357.0U CN209896059U (zh) 2019-04-30 2019-04-30 多芯片并联的半桥型igbt模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920616357.0U CN209896059U (zh) 2019-04-30 2019-04-30 多芯片并联的半桥型igbt模块

Publications (1)

Publication Number Publication Date
CN209896059U true CN209896059U (zh) 2020-01-03

Family

ID=69019811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920616357.0U Active CN209896059U (zh) 2019-04-30 2019-04-30 多芯片并联的半桥型igbt模块

Country Status (1)

Country Link
CN (1) CN209896059U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112122A (zh) * 2019-04-30 2019-08-09 国电南瑞科技股份有限公司 多芯片并联的半桥型igbt模块
CN113270374A (zh) * 2021-04-30 2021-08-17 深圳芯能半导体技术有限公司 Igbt功率器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112122A (zh) * 2019-04-30 2019-08-09 国电南瑞科技股份有限公司 多芯片并联的半桥型igbt模块
CN110112122B (zh) * 2019-04-30 2024-07-19 国电南瑞科技股份有限公司 多芯片并联的半桥型igbt模块
CN113270374A (zh) * 2021-04-30 2021-08-17 深圳芯能半导体技术有限公司 Igbt功率器件

Similar Documents

Publication Publication Date Title
US9515061B2 (en) Semiconductor module and semiconductor device
CN208739041U (zh) 一种氮化镓芯片的三相全桥电路及智能功率模块
CN108074917B (zh) 一种多芯片并联的半桥型igbt模块
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
CN108140640B (zh) 半导体装置及具备该半导体装置的半导体模块
CN209896059U (zh) 多芯片并联的半桥型igbt模块
CN109817612B (zh) 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN201773840U (zh) 无邦定线的igbt功率模块
CN109860160B (zh) 一种结构紧凑且寄生电感低的功率模块
CN105374811B (zh) 一种功率模块
CN114695290A (zh) 一种基于SiC MOSFET的多芯片并联半桥模块
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
CN110112122B (zh) 多芯片并联的半桥型igbt模块
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN114093856A (zh) 一种多芯片并联的半桥型mosfet模块
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
CN112185950B (zh) 一种半桥igbt模块的芯片布局结构
CN216354202U (zh) 功率器件
CN110634818B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN107768340A (zh) 一种功率模块陶瓷衬板
CN113035847A (zh) 一种功率半导体模块低电感封装结构及封装方法
CN207637790U (zh) 一种***集成智能功率模块
CN219937044U (zh) 一种多芯片并联半桥型igbt模块
CN110149057A (zh) 一种三相全桥电路及智能功率模块
JPH11163257A (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant