CN116613156A - 一种碳化硅功率模块的封装结构 - Google Patents

一种碳化硅功率模块的封装结构 Download PDF

Info

Publication number
CN116613156A
CN116613156A CN202310524487.2A CN202310524487A CN116613156A CN 116613156 A CN116613156 A CN 116613156A CN 202310524487 A CN202310524487 A CN 202310524487A CN 116613156 A CN116613156 A CN 116613156A
Authority
CN
China
Prior art keywords
metal layer
bonding
terminal
power module
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310524487.2A
Other languages
English (en)
Inventor
常桂钦
李想
罗海辉
秦光远
王彦刚
肖强
彭勇殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202310524487.2A priority Critical patent/CN116613156A/zh
Publication of CN116613156A publication Critical patent/CN116613156A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及一种碳化硅功率模块的封装结构,包括基板以及均布在所述基板上的多个衬板,所述衬板上具有多个金属层。多个所述衬板形成在所述基板上并列分布且彼此并联的多个功能单元,每个所述功能单元均包括两个相对设置的所述衬板,同一个所述功能单元中的两个所述衬板上的所述金属层的布局结构关于所述功能单元的中心中心对称,多个所述功能单元的所述金属层的布局结构以及相对所述基板的布局方位相同。本发明通过设计封装结构中的衬板、芯片的布局,以及改进键合结构和功率端子的结构,能够实现各种功率容量的低电感封装。

Description

一种碳化硅功率模块的封装结构
技术领域
本发明涉及功率半导体技术领域,特别地涉及一种碳化硅功率模块的封装结构。
背景技术
在轨道交通涉及到越来越普遍的电气化应用中,不同形式的交通工具如地铁、货运机车、动车、高铁等需要有不同速度和不同的动力,且在智能输电功率等级、拓扑不同的应用中需要多种功率的灵活配置,通常还需要多个高电流、高压的半导体器件进行不同数量的并联使用。新型标准化140mm×100mm尺寸的高压用封装逐步成为功率半导体器件的最新业界标准尺寸之一,其外部端口结构有利用降低功率组件的整体电感,利用无降额并联使用,灵活实现变流器容量配置。高压碳化硅功率芯片是未来轨道交通和电网应用中的重点推动技术。采用高压碳化硅功率器件的组件***体积会大幅降低,功耗降低,开关速度提高,整体功率密度提高。而现有传统高压功率半导体器件模块内部电感过高、栅极回路电感高,这使得未来高压、高电流密度的碳化硅(SiC)器件自身的优良特性受到的限制。
因此,为了在未来的应用中充分发挥高压碳化硅芯片高开关速率、高开关频率以及高工作结温等优良特性,急需研发新型功率封装结构和工艺材料等,以保障高压碳化硅功率器件的优良特性发挥。
发明内容
本发明提供一种碳化硅功率模块的封装结构,通过设计所述封装结构中的衬板、芯片的布局,以及改进键合结构和功率端子的结构,以实现各种功率容量的低电感封装,可有效地解决上述技术问题。
本发明的碳化硅功率模块的封装结构可包括基板以及均布在所述基板上的多个衬板,每个所述衬板上均具有多个金属层且多个所述金属层的布局结构相同。多个所述衬板在所述基板上形成并列分布且彼此并联的多个功能单元,每个所述功能单元均包括两个相对设置的所述衬板,同一个所述功能单元中的两个所述衬板上的所述金属层的布局结构关于所述功能单元的中心中心对称,每个所述功能单元的所述金属层的布局结构以及所述金属层的布局结构相对所述基板的布局方位相同。
在一个实施方式中,所述衬板上的多个所述金属层可包括第一金属层、第二金属层和第三金属层。其中,所述第一金属层用于安装多个芯片,所述第一金属层为轴对称结构,且所述第一金属层一侧边缘靠近其对称轴的部分沿所述对称轴向外延伸形成延展区;所述第二金属层与所述第三金属层位于所述第一金属层的同一侧并分别位于所述延展区的两侧,且所述第二金属层与所述第三金属层的位置关于所述第一金属层的所述对称轴对称。处于同一个所述功能单元中的两个所述衬板的所述延展区、所述第二金属层和所述第三金属层的所在区域彼此靠近;所述延展区、所述第二金属层和所述第三金属层均用于连接功率端子。
在一个实施方式中,所述衬板上的多个所述金属层还可包括第六金属层,所述第六金属层位于所述第二金属层的一侧且位于与所述第三金属层所在的一侧相对的一侧。对于同一个所述功能单元中的第一衬板和第二衬板,所述第一衬板的所述第六金属层用于连接所述第二衬板的所述第一金属层,所述第二衬板的所述第六金属层用于连接其自身的所述第二金属层以及相邻的所述功能单元中的所述第一衬板的所述第三金属层。
在一个实施方式中,所述封装结构还可包括功率端子,所述功率端子分别连接多个所述功能单元,所述功率端子可包括正直流端子、负直流端子和交流端子。所述功率端子可包括用于连接所述金属层的引脚端、用于连接外部线路的引出端以及用于连接所述引脚端与所述引出端的连接部,所述连接部为板状结构。其中,所述正直流端子与所述负直流端子的所述连接部彼此正对且间隔,并且所述正直流端子与所述负直流端子的所述连接部均包括相对弯折的第一连接部与第二连接部。
在一个实施方式中,所述负直流端子与所述交流端子的所述引脚端呈拱形结构,所述负直流端子与所述交流端子的所述引脚端分别连接同一个所述功能单元中的两个所述衬板的相应的所述金属层,且两个所述拱形结构的所述引脚端在所述衬板上形成拱形通道,所述正直流端子的所述引脚端能够从所述拱形通道中穿过并与所述交流端子相连接的所述衬板上相应的所述金属层。
在一个实施方式中,所述封装结构还可包括与多个所述衬板一一对应的多个第一键合件,所述第一键合件能够覆盖在所述衬板的多个所述金属层上,所述第一键合件包括键合头部、键合尾部以及在所述键合头部与所述键合尾部之间依次排列的多个芯片连接部,所述键合头部、多个所述芯片连接部以及所述键合尾部通过多个桥型过渡段依次连接。其中,所述键合头部用于分别连接所述第二金属层与所述第三金属层,多个所述芯片连接部以及所述键合尾部用于与安装在所述第一金属层上对应位置处的所述芯片的上表面键合连接。
在一个实施方式中,所述键合尾部可包括彼此间隔的两个键合部分,两个所述键合部分之间的间隔区域用于供外部的栅极键合线与相应所述芯片的上表面连接。
在一个实施方式中,所述键合尾部的尺寸与相应所述芯片上表面的面积匹配,所述键合尾部上还具有缺口,所述缺口用于供外部的辅助源极键合线与相应所述芯片的上表面连接。
在一个实施方式中,所述芯片连接部和/或所述桥型过渡段上具有镂空部,所述镂空部将所述芯片连接部分为与多个所述芯片一一对应的连接区,所述芯片连接部和与其相连的所述桥型过渡段上的所述镂空部彼此错开。
在一个实施方式中,所述封装结构还可包括与多个所述功能单元一一对应的多个第二键合件,所述第二键合件具有至少三个连接端,其中一个所述连接端用于连接所述功能单元中的其中一个所述衬板的所述第一金属层的所述延展区,其他两个所述连接端用于分别连接所述功能单元中的另一个所述衬板的所述第二金属层和所述第三金属层。
在一个实施方式中,所述衬板上的多个所述金属层还包括第四金属层和第五金属层,所述第四金属层和所述第五金属层均用于连接键合线。其中,所述第四金属层和所述第五金属层位于所述第一金属层的一侧且位于与所述延展区所在的一侧相对的一侧,且所述第四金属层和所述第五金属层均呈条状,所述第四金属层和所述第五金属层相互平行。
在一个实施方式中,所述封装结构还可包括管壳和灌封层,所述管壳扣在所述基板上并与所述基板共同围成灌封腔,所述衬板位于所述灌封腔内,所述灌封层由灌封材料灌注至所述灌封腔中形成并包裹所述衬板。
本发明提供的一种碳化硅功率模块的封装结构,与现有技术相比,至少具备有以下有益效果:
本发明通过多个同一的衬板结构和布局最大化利用基板的面积,并通过多个紧凑布局的金属层与衬板面积相匹配最大化利用衬板的面积;本发明通过多个功能单元紧凑布局,以及每个功能单元的两个衬板的相对设置,有利于实现功率模块的紧凑安装。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1示出了本发明实施例的封装结构的内部的一个结构示意图;
图2示出了本发明实施例的封装结构的整体外观的一个结构示意图;
图3示出了本发明实施例的正直流端子的一个结构示意图;
图4示出了本发明实施例的负直流端子的一个结构示意图;
图5示出了本发明实施例的交流端子的一个结构示意图;
图6示出了本发明实施例的衬板的金属层布局的一个结构示意图;
图7示出了本发明实施例的第一键合件的一个结构示意图;
图8示出了本发明实施例的第一键合件安装在衬板上的一个结构示意图;
图9示出了本发明实施例的第二键合件的一个结构示意图;
图10示出了本发明实施例的第二键合件连接两个衬板的一个结构示意图;
图11示出了本发明实施例的多个衬板布局连接的一个局部结构示意图。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
附图标记:
10-基板,20-衬板,201-第一衬板,202-第二衬板,21-第一金属层,210-延展区,211-凸出部,22-第二金属层,23-第三金属层,24-第四金属层,25-第五金属层,26-第六金属层,31-正直流端子,32-负直流端子,33-交流端子,
301-引脚端,302-引出端,303-连接部,304-第一连接部,305-第二连接部,306-连接通孔,40-第一键合件,41-键合头部,42-键合尾部,43-芯片连接部,44-桥型过渡段,45-镂空部,50-第二键合件,51-连接端,60-芯片,70-辅助端子,80-管壳。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图1、图6和图11所示,本发明的碳化硅功率模块的封装结构可包括基板10以及均布在基板10上的多个衬板20,每个衬板20上均具有多个金属层且多个金属层的布局结构相同。多个衬板20在基板10上形成并列分布且彼此并联的多个功能单元,每个功能单元均包括两个相对设置的衬板20,同一个功能单元中的两个衬板20上的金属层的布局结构关于功能单元的中心中心对称,每个功能单元的金属层的布局结构以及金属层的布局结构相对基板10的布局方位相同。
具体地,本发明通过多个同一布局的衬板20以及衬板20间紧凑的布局方式能够最大化利用基板10的面积,提高基板10的有效使用率;并且每个衬板20的多个金属层的布局结构相同且紧凑,多个金属层的总面积与衬板20的面积相匹配,使得金属层能够最大化利用衬板20的面积,提高衬板20的有效使用率。每个功能单元中相对设置的两个衬板20的金属层的布局结构关于功能单元的中心中心对称,这样能够使得两个衬板20需要进行相互连接的金属层处于彼此靠近的区域,能够缩短连接路径且有利于简化键合结构和键合线的安装连接。本发明采用多个并列分布且彼此并联的功能单元,以适用于功率模块对大功率、大电流的需求,根据功率模块的实际需要增加相同的功能单元即可,这样能够简化安装;并且如图11所示的每个功能单元的金属层的布局结构相同且相对基板的布局方位也相同,以便于左右两个功能单元的相邻衬板20的金属层实现短接,这样也有利于实现封装结构的紧凑安装。整体而言,本发明通过统一配件以及安装方式,有利于实现标准化的流水线生产。
具体地,需要说明的,衬板20可通过焊接工艺或烧结工艺固定在基板10上。衬板20可为陶瓷衬板,具有一层绝缘陶瓷层,通常采用高耐压、高机械特性的材料制成,如氮化铝(AlN)或氮化硅(Si3N4)等材料。
在一个例子中,如图6所示,衬板20上的多个金属层可包括第一金属层21、第二金属层22和第三金属层23。其中,第一金属层21用于安装多个芯片60,第一金属层21可为轴对称结构,且第一金属层21一侧边缘靠近其对称轴的部分沿对称轴向外延伸形成延展区210;第二金属层22与第三金属层23位于第一金属层21的同一侧并分别位于延展区210的两侧,且第二金属层22与第三金属层23的位置关于第一金属层21的对称轴对称。处于同一个功能单元中的两个衬板20的延展区210、第二金属层22和第三金属层23的所在区域彼此靠近;延展区210、第二金属层22和第三金属层23均用于连接功率端子。
具体地,每个功能单元的两个衬板20需要进行电路连接,可通过键合结构或键合线将其中一个衬板20的第二金属层22和第三金属层23连接到另一个衬板20的第一金属层21的延展区210,这样将处于同一个功能单元中的两个衬板20的延展区210、第二金属层22和第三金属层23的所在区域彼此靠近,能够缩短键合结构或键合线的长度,进而减小封装结构内因电路连接产生的电感。例如,如图11所示的每个功能单元的两个衬板20的第一金属层21的延展区210均设置在靠近功能单元中心的位置,同时第二金属层22和第三金属层23也都设置在靠近两个衬板20的中间位置的一侧。并且延展区210、第二金属层22和第三金属层23在连接功率端子时,也能够让功率端子排布更加紧凑。
需要说明的,第一金属层21占据衬板20的绝大部分的面积,这样能够尽可能的提高衬板20的面积使用率,且使得功率模块能够承载更高的电流。多个芯片60均布在第一金属层21上,可以是呈阵列式分布,这样能够提高第一金属层21的面积使用率,也有利于芯片60的电路连接。还需要说明的,第一金属层21的延展区210没有用于安装芯片60。
在一个例子中,如图6所示,衬板20上的多个金属层还可包括第四金属层24和第五金属层25,第四金属层24和第五金属层25均用于连接键合线。其中,第四金属层24和第五金属层25位于第一金属层21的一侧且位于与延展区210所在的一侧相对的一侧,且第四金属层24和第五金属层25均呈条状,第四金属层24和第五金属层25相互平行。
具体地,每个功能单元的两个衬板20的第四金属层24和第五金属层25设置在远离所属功能单元中心的一侧,且靠近衬板20的边缘。第四金属层24和第五金属层25的长度远大于其宽度,且二者的长度与相邻的第一金属层21侧边的长度相等。如此设置有利于第四金属层24和第五金属层25分别与第一金属层21上的最后一排芯片60进行键合连接。第四金属层24和第五金属层25可通过键合线键合连接到芯片60上,形成由栅极与辅助射极(辅助源极)到每个芯片60的控制回路的控制信号。
在一个例子中,如图6和图11所示,衬板20上的多个金属层还可包括第六金属层26,第六金属层26位于第二金属层22的一侧且位于与第三金属层23所在的一侧相对的一侧。对于同一个功能单元中的第一衬板201和第二衬板202,第一衬板201的第六金属层26用于连接第二衬板202的第一金属层21,第二衬板202的第六金属层26用于连接其自身的第二金属层22以及相邻的功能单元中的第一衬板201的第三金属层23。
具体地,在本实施例中,封装结构还可包括辅助端子70。第六金属层26可作为辅助端子70的键合位置,辅助端子70可通过焊接或超声键合工艺键合到第六金属层26表面,作为辅助漏极端。进一步地,靠近第四金属层24和第五金属层25中部的外侧可设置两个键合位置,这两个键合位置可通过键合线与第四金属层24和第五金属层25连接,并通过两个辅助端子70键合,以作为栅极端和辅助射极(辅助源极)端。需要说明的,第一金属层21可设置有一个面积很小的凸出部211,可通过键合线与所在功能单元的另一衬板20的第六金属层26实现短接。
还需要说明的,衬板20上的多个金属层的布局设置是为了便于封装结构的键合连接,作为通过这些金属层上的键合位置的设计便于功率模块采用统一的衬板20布局,能够节约物料,同时也简化生产工艺。进一步地,金属层通常采用铜、铝等导电性能好的金属,并且在金属层上通常通过镀多层金属以提高焊接或银烧结等键合工艺的可靠性。芯片60通常也是通过焊接、银烧结等工艺键合到衬板20的第一金属层21上。
在一个例子中,如图1至图5所示,封装结构还可包括功率端子,所述功率端子分别连接多个所述功能单元,功率端子可包括正直流端子31、负直流端子32和交流端子33。功率端子可包括用于连接金属层的引脚端301、用于连接外部线路的引出端302以及用于连接引脚端301与引出端302的连接部303,连接部303为板状结构。其中,正直流端子31与负直流端子32的连接部303彼此正对且间隔,并且正直流端子31与负直流端子32的连接部303均包括相对弯折的第一连接部304与第二连接部305。
具体地,引出端302为功率模块的母排提供与外部主电流接口连接,引出端302是功率端子与功率组件通过紧固连接来导通主电流。正直流端子31和负直流端子32的连接部303彼此正对且间隔,如图1、图3和图4所示,正直流端子31和负直流端子32的第一连接部304的纵向投影,以及二者的第二连接部305的横向投影存在大面积重叠部分,正直流端子31和负直流端子32中流经连接部303的电流分布相对应,电流方向相反,各自电流形成的磁场分布方向相反,使得二者之间的电感相互抵消。连接部303呈大面积重叠结构是降低功率模块总体电感最关键部分,具体电感值受到正直流端子31和负直流端子32二者的连接部303之间的正对重叠总面积以及间隔的距离影响。其中,正直流端子31和负直流端子32二者的连接部303正对重叠总面积越大和/或间隔距离越近,磁场耦合越强,电感越低,不过在考虑减小间隔距离来降低电感时也要考虑半导体器件绝缘的需求等因素,在满足低电感与绝缘要求的基础上进行尺寸折衷。
在本实施例中,负直流端子32与交流端子33的引脚端301呈拱形结构,,负直流端子32与交流端子33的引脚端301分别连接同一个功能单元中的两个衬板20的相应的金属层,且两个拱形结构的引脚端301在衬板20上形成拱形通道,正直流端子31的引脚端301能够从拱形通道中穿过并与交流端子33相连接的衬板20上相应的金属层。
具体地,如图1和图11所示,交流端子33的引脚端301键合连接在下部的衬板20的第二金属层22和第三金属层23上,负直流端子32的引脚端301键合连接在上部的衬板20的第二金属层22和第三金属层23上,正直流端子31与负直流端子32正对,且正直流端子31的引脚端301穿过负直流端子32和交流端子33的拱形结构的引脚端301后,键合连接在下部的衬板20的第一金属层21的延展区210。这样能够进一步增加正直流端子31和负直流端子32的正对重叠面积,增加磁场耦合,降低电感,同时也便于各功率端子与衬板20金属层的键合连接安装更为紧凑,并且各个功率端子只有引脚端301键合在金属层上,引脚端301的结构如此设置能够为功率模块在一定程度提高结构的稳定性。
具体地,在一个例子中,如图3和图4,正直流端子31和负直流端子32均可为对称结构。正直流端子31和负直流端子32均设置有两个相对称的引出端302以及两个相对称的引脚端301,当然其引脚端301的数量不限于此,还可根据实际功能单元的数量设置更多。引出端302均设置有连接通孔306,连接通孔306将功率端子与功率组件通过紧固连接来导通主电流,引出端302为折弯结构设计,这些折弯结构能够为母排和管壳80的安装提供所需要的支撑。正直流端子31的两个引脚端301通过两个折弯并延伸连接到连接部303上,将正直流端子31的主电流从引出端302导通到衬板20上表面金属层;负直流端子32的主电流通过两个引脚端301,经过拱形结构的折弯汇集到连接部303,再流向引出端302。这样通过引脚端301和引出端302的结构设计,易于通过超声键合(USW)工艺或焊接工艺实现更高的抗高低温冲击以及震荡的可靠性。如此设置正直流端子31和负直流端子32的结构在提高母排可靠性的同时,比同类型高压高功率模块的主回路电感低30%。
进一步地,如图5所示,交流端子33设置有三个引出端302以及两个相对称的引脚端301,当然其引脚端301的数量不限于此,还可根据实际功能单元的数量设置更多。引出端302也设置有连接通孔306,连接通孔306将功率端子与功率组件通过紧固连接来导通主电流,且三个引出端302分离的电流会汇集到连接部303。引出端302为折弯结构设计,这些折弯结构能够为母排和管壳80安装提供所需要的支撑。连接部303能够将汇集的主电流均匀分流到两个引脚端301,经过拱形结构的分叉折弯通到衬板20上表面金属层。拱形结构的引脚端301与衬板20上表面的金属层通过超声键合(USW)工艺连接,形成电路连接。引脚端301的拱形结构的设计为交流母排释放键合工艺过程中以及实际工况下的减震结构,提高交流母排的可靠性。此交流母排结构采用三个端子端口以及大面积金属导电,其自身的寄生电阻更低,使得功率模块能够支撑更高电流额度。
在一个例子中,如图7和图8所示,封装结构还可包括与多个衬板20一一对应的多个第一键合件40,第一键合件40能够覆盖在衬板20的多个金属层上,第一键合件40可包括键合头部41、键合尾部42以及在键合头部41与键合尾部42之间依次排列的多个芯片连接部43,键合头部41、多个芯片连接部43以及键合尾部42通过多个桥型过渡段44依次连接。其中,键合头部41用于分别连接第二金属层22与第三金属层23,多个芯片连接部43以及键合尾部42用于与安装在第一金属层21上对应位置处的芯片60的上表面键合连接。
具体地,相比在芯片60上端键合的铝线或铝带键合,通过采用第一键合件40能够大幅度提高导电能力,并改善传统的键合线失效模式,提高功率模块长期应用可靠性。
具体地,在本实施例中,键合尾部42可包括彼此间隔的两个键合部分,两个键合部分之间的间隔区域用于供外部的栅极键合线与相应芯片60的上表面连接。进一步地,键合尾部42的尺寸与相应芯片60上表面的面积匹配,键合尾部42上还具有缺口,缺口用于供外部的辅助源极键合线与相应芯片60的上表面连接。
在本实施例中,芯片连接部43和/或桥型过渡段44上具有镂空部45,镂空部45将芯片连接部43分为与多个芯片60一一对应的连接区,芯片连接部43和与其相连的桥型过渡段44上的镂空部45彼此错开。
具体地,需要说明的,根据碳化硅的芯片60的能力,第一键合件40可设置12个芯片60进行键合连接,分为三排,每排4个芯片60。键合头部41可通过焊接或银烧结等工艺键合到衬板20上表面的第二金属层22和第三金属层23上,且键合头部41的宽度根据第二金属层22和第三金属层23的宽度设置成相应尺寸。多个芯片连接部43的连接区与多个芯片60一一对应连接,可通过焊接或银烧结等工艺进行键合连接,使得多个芯片60进行并联,并且芯片连接部43可通过设置镂空部45以便于实现连接区平面部分与芯片60上表面充分接触键合。进一步地,芯片60的种类可包括(FRD或SBD)功率二极管芯片60和/或(IGBT或MOSFET)功率芯片60。第一键合件40的材质通常选用导电、导热性能优良的铜材料,其厚度可根据导电能力以及工艺设备的需求选用0.3mm到1.0mm。
在一个例子中,如图9和图10所示,封装结构还可包括与多个功能单元一一对应的多个第二键合件50,第二键合件50具有至少三个连接端51,其中一个连接端51用于连接功能单元中的其中一个衬板20的第一金属层21的延展区210,其他两个连接端51用于分别连接功能单元中的另一个衬板20的第二金属层22和第三金属层23。
具体地,第二键合件50呈分叉桥型结构,每个功能单元的两个衬板20通过第二键合件50连接,形成上下管半桥结构。第二键合件50可通过焊接或银烧结工艺代替了传统的绑定线键合结构,能够提高衬板20间键合的导电能力,大幅提高键合的可靠性。如图1所示,封装结构安装时,第二键合件50的位置正直流端子31的引脚端301之下,与正直流端子31和负直流端子32形成三重结构,这样进一步提高了封装结构的紧凑性。
在一个实施方式中,如图2所示,封装结构还可包括管壳80和灌封层,管壳80扣在基板10上并与基板10共同围成灌封腔,衬板20位于灌封腔内,灌封层由灌封材料灌注至灌封腔中形成并包裹衬板20。
为了更好的理解本发明的上述实施例的技术方案,下面以两个功能单元为例,结合附图1至11对封装结构的连接以及电流的流向等工作原理做进一步说明,封装结构的工作原理具体包括但不限于以下内容:
(1)如图11所示,这是4个衬板20形成的左右两个功能单元并联组成的半桥电路结构的局部结构示意图。下部的两个衬板20的第二金属层22和第三金属层23为交流端子33的引脚端301的超声键合位置;上部的两个衬板20的第二金属层22和第三金属层23为负直流端子32的引脚端301的超声键合位置。下管的回路电流:首先通过交流端子33经引脚端301流入下部的两个衬板20的第二金属层22和第三金属层23,然后通过两个第二键合件50流至上部的两个衬板20的第一金属层21的延展区210;上部的衬板20的芯片60未导通时,电流流向上部的衬板20的芯片60的漏极(集电极)端;而上部的衬板20的芯片60导通时,电流流经芯片60到上部的芯片60上的第一键合件40的芯片连接部43,再流经第一键合件40的键合头部41,进而流至上部的两个衬板20的第二金属层22和第三金属层23;下管电流再通过上部的两个衬板20的第二金属层22和第三金属层23的负直流端子32的引脚端301的键合位置流入负直流端子32,形成下管电流回路。图11所示上部的两个衬板20为半桥电路的下管的衬板20。下管的衬板20间通过键合线来短接并联下管的两个衬板20,防止两个衬板20间的出现电势差。
(2)如图11所示,正直流端子31的引脚端301通过超声键合(USW)工艺键合到下部的两个衬板20的第一金属层21的延展区210位置。上管的回路电流:首先由正直流端子31经引脚端301到下部的两个衬板20的第一金属层21;下部的衬板20的芯片60导通时,上管电流经芯片60至下部的第一键合件40的芯片连接部43,又经第一键合件40的键合头部41至下部的两个衬板20的第二金属层22和第三金属层23,进而通过交流端子33的引脚端301流入交流端子33,形成上管电流回路。图11所示下部的两个衬板20为半桥电路的上管的衬板20,上管的衬板20间也通过键合线来短接并联上管的两个衬板20,防止两个衬板20间的电势差。
(3)如图11所示,左侧功能单元中的上部的衬板20的第六金属层26为上管的辅助漏极的辅助端子70的键合处,通过与下部的衬板20的第一金属层21的凸出部211直接的键合连接到上管的漏极端,可为功率模块的用户提供上管的漏极电压信号;右侧功能单元中的下部的衬板20的第六金属层26为下管的辅助漏极的辅助端子70键合处,通过与上部的衬板20的第一金属层21的凸出部211直接的键合连接到下管的漏极端,可为模块的用户提供下管的漏极电压信号。
综合上述实施例的内容可知,本发明具有以下优势:
(1)本发明采用新型结构的衬板布局,在功率模块中的所有衬板采用统一的金属层布局的衬板结构,与母排结构键合以及引线键合形成半桥功能电路,能够最大化利用基板和衬板的有效面积,还有利于实现功率模块的紧凑安装。
(2)本发明中采用新型直流功率端子结构,与新型衬板结构相匹配的预弯折三维母排端子,增大键合母排引脚端的数量与衬板金属层的键合面积,保证更高电流的导通能力,并采用流经正负直流端子的大电流、大面积的重叠,通过其磁场耦合效应降低整个模块的有效电感。
(3)本发明采用新型衬板结构与新型三维功率端子相配合,形成低电感结构,辅助控制端子直接超声键合到衬板的金属层上,节约传统功率模块所采用的控制PCB板进一步提高衬板有效面积。
(4)本发明中采用新型的芯片上表面键合结构,能够提高功率模块额定电流并提供芯片上表面散热路径,降低芯片工作结温,该键合结构还能够分离主电流路径与控制回路电流路径,降低主电流与控制电流直接的耦合。
(5)本发明中所有主功率端子以及辅助控制端子都采用超声键合工艺,相对于传统的功率端子焊接工艺,提高端子的高电流能力和长期可靠性,有更强的抗温度冲击,并且在结构上具有更强的抗机械振动方面的能力。
(6)本发明中采用最小化均衡控制极结构,在新型衬板布局中实现了对多个并联芯片的均衡控制回路,并实现最小优化的控制回路电感,降低电磁干扰(EMI)的控制,控制回路电感的降低对高开关速率的器件,尤其对宽禁带碳化硅器件工作状态极其重要。
虽然已经参考优选实施例对本发明进行了描述,但在不脱离本发明的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (12)

1.一种碳化硅功率模块的封装结构,其特征在于,所述封装结构包括基板以及均布在所述基板上的多个衬板,每个所述衬板上均具有多个金属层且多个所述金属层的布局结构相同;
多个所述衬板在所述基板上形成并列分布且彼此并联的多个功能单元,每个所述功能单元均包括两个相对设置的所述衬板,同一个所述功能单元中的两个所述衬板上的所述金属层的布局结构关于所述功能单元的中心中心对称,每个所述功能单元的所述金属层的布局结构以及所述金属层的布局结构相对所述基板的布局方位相同。
2.根据权利要求1所述的碳化硅功率模块的封装结构,其特征在于,所述衬板上的多个所述金属层包括第一金属层、第二金属层和第三金属层;其中,
所述第一金属层用于安装多个芯片,所述第一金属层为轴对称结构,且所述第一金属层一侧边缘靠近其对称轴的部分沿所述对称轴向外延伸形成延展区;
所述第二金属层与所述第三金属层位于所述第一金属层的同一侧并分别位于所述延展区的两侧,且所述第二金属层与所述第三金属层的位置关于所述第一金属层的所述对称轴对称;处于同一个所述功能单元中的两个所述衬板的所述延展区、所述第二金属层和所述第三金属层的所在区域彼此靠近;所述延展区、所述第二金属层和所述第三金属层均用于连接功率端子。
3.根据权利要求2所述的碳化硅功率模块的封装结构,其特征在于,所述衬板上的多个所述金属层还包括第六金属层,所述第六金属层位于所述第二金属层的一侧且位于与所述第三金属层所在的一侧相对的一侧;
对于同一个所述功能单元中的第一衬板和第二衬板,所述第一衬板的所述第六金属层用于连接所述第二衬板的所述第一金属层,所述第二衬板的所述第六金属层用于连接其自身的所述第二金属层以及相邻的所述功能单元中的所述第一衬板的所述第三金属层。
4.根据权利要求1至3任一项所述的碳化硅功率模块的封装结构,其特征在于,所述封装结构还包括功率端子,所述功率端子分别连接多个所述功能单元,所述功率端子包括正直流端子、负直流端子和交流端子;所述功率端子包括用于连接所述金属层的引脚端、用于连接外部线路的引出端以及用于连接所述引脚端与所述引出端的连接部,所述连接部为板状结构;
其中,所述正直流端子与所述负直流端子的所述连接部彼此正对且间隔,并且所述正直流端子与所述负直流端子的所述连接部均包括相对弯折的第一连接部与第二连接部。
5.根据权利要求4所述的碳化硅功率模块的封装结构,其特征在于,所述负直流端子与所述交流端子的所述引脚端呈拱形结构,所述负直流端子与所述交流端子的所述引脚端分别连接同一个所述功能单元中的两个所述衬板的相应的所述金属层,且两个所述拱形结构的所述引脚端在所述衬板上形成拱形通道,所述正直流端子的所述引脚端能够从所述拱形通道中穿过并与所述交流端子相连接的所述衬板上相应的所述金属层。
6.根据权利要求2所述的碳化硅功率模块的封装结构,其特征在于,所述封装结构还包括与多个所述衬板一一对应的多个第一键合件,所述第一键合件能够覆盖在所述衬板的多个所述金属层上,所述第一键合件包括键合头部、键合尾部以及在所述键合头部与所述键合尾部之间依次排列的多个芯片连接部,所述键合头部、多个所述芯片连接部以及所述键合尾部通过多个桥型过渡段依次连接;
其中,所述键合头部用于分别连接所述第二金属层与所述第三金属层,多个所述芯片连接部以及所述键合尾部用于与安装在所述第一金属层上对应位置处的所述芯片的上表面键合连接。
7.根据权利要求6所述的碳化硅功率模块的封装结构,其特征在于,所述键合尾部包括彼此间隔的两个键合部分,两个所述键合部分之间的间隔区域用于供外部的栅极键合线与相应所述芯片的上表面连接。
8.根据权利要求6或7所述的碳化硅功率模块的封装结构,其特征在于,所述键合尾部的尺寸与相应所述芯片上表面的面积匹配,所述键合尾部上还具有缺口,所述缺口用于供外部的辅助源极键合线与相应所述芯片的上表面连接。
9.根据权利要求6所述的碳化硅功率模块的封装结构,其特征在于,所述芯片连接部和/或所述桥型过渡段上具有镂空部,所述镂空部将所述芯片连接部分为与多个所述芯片一一对应的连接区,所述芯片连接部和与其相连的所述桥型过渡段上的所述镂空部彼此错开。
10.根据权利要求2所述的碳化硅功率模块的封装结构,其特征在于,所述封装结构还包括与多个所述功能单元一一对应的多个第二键合件,所述第二键合件具有至少三个连接端,其中一个所述连接端用于连接所述功能单元中的其中一个所述衬板的所述第一金属层的所述延展区,其他两个所述连接端用于分别连接所述功能单元中的另一个所述衬板的所述第二金属层和所述第三金属层。
11.根据权利要求2所述的碳化硅功率模块的封装结构,其特征在于,所述衬板上的多个所述金属层还包括第四金属层和第五金属层,所述第四金属层和所述第五金属层均用于连接键合线;
其中,所述第四金属层和所述第五金属层位于所述第一金属层的一侧且位于与所述延展区所在的一侧相对的一侧,且所述第四金属层和所述第五金属层均呈条状,所述第四金属层和所述第五金属层相互平行。
12.根据权利要求1所述的碳化硅功率模块的封装结构,其特征在于,所述封装结构还包括管壳和灌封层,所述管壳扣在所述基板上并与所述基板共同围成灌封腔,所述衬板位于所述灌封腔内,所述灌封层由灌封材料灌注至所述灌封腔中形成并包裹所述衬板。
CN202310524487.2A 2023-05-10 2023-05-10 一种碳化硅功率模块的封装结构 Pending CN116613156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310524487.2A CN116613156A (zh) 2023-05-10 2023-05-10 一种碳化硅功率模块的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310524487.2A CN116613156A (zh) 2023-05-10 2023-05-10 一种碳化硅功率模块的封装结构

Publications (1)

Publication Number Publication Date
CN116613156A true CN116613156A (zh) 2023-08-18

Family

ID=87684693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310524487.2A Pending CN116613156A (zh) 2023-05-10 2023-05-10 一种碳化硅功率模块的封装结构

Country Status (1)

Country Link
CN (1) CN116613156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393528A (zh) * 2023-10-30 2024-01-12 西安电子科技大学 一种轴对称的碳化硅功率模块封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393528A (zh) * 2023-10-30 2024-01-12 西安电子科技大学 一种轴对称的碳化硅功率模块封装结构

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
US9490200B2 (en) Semiconductor device
US20220344310A1 (en) Semiconductor module
JP2007234690A (ja) パワー半導体モジュール
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
US20220216157A1 (en) Semiconductor module
US20210407875A1 (en) Semiconductor device
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN112435997A (zh) 一种碳化硅功率模块结构
WO2020229114A1 (en) Semiconductor module
WO2022174396A1 (zh) 封装结构、动力电气控制***及制造方法
CN112701111A (zh) 一种三电平电路碳化硅功率模块
CN116387251A (zh) 一种氮化镓功率模块的双面散热封装结构
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
CN116613156A (zh) 一种碳化硅功率模块的封装结构
CN114695322A (zh) 功率模组
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN114121915A (zh) 氮化镓宽禁带功率模块封装结构及封装方法
CN114121923A (zh) 一种功率半导体模块封装结构
CN113113389B (zh) 一种具有低近场辐射emi噪声的功率模块
CN213816149U (zh) 一种碳化硅功率模块结构
CN220233181U (zh) 一种功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination