CN113035829B - Tsv无源转接板及其制造方法 - Google Patents

Tsv无源转接板及其制造方法 Download PDF

Info

Publication number
CN113035829B
CN113035829B CN202110241335.2A CN202110241335A CN113035829B CN 113035829 B CN113035829 B CN 113035829B CN 202110241335 A CN202110241335 A CN 202110241335A CN 113035829 B CN113035829 B CN 113035829B
Authority
CN
China
Prior art keywords
layer
silicon substrate
seed crystal
isolation medium
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110241335.2A
Other languages
English (en)
Other versions
CN113035829A (zh
Inventor
陈琳
朱宝
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202110241335.2A priority Critical patent/CN113035829B/zh
Publication of CN113035829A publication Critical patent/CN113035829A/zh
Application granted granted Critical
Publication of CN113035829B publication Critical patent/CN113035829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种TSV无源转接板，包括：硅衬底，所述硅衬底间隔设有若干通孔；隔离介质，设于所述通孔的内侧面；扩散阻挡层，位于所述通孔内，设于所述隔离介质；第一籽晶层，设于所述扩散阻挡层；导电层，设于所述第一籽晶层，将所述通孔填充；去除所述隔离介质的之间的部分所述硅衬底，使所述隔离介质两端突出于所述硅衬底。本发明通过去除所述隔离介质的之间的部分所述硅衬底，所述隔离介质两端突出于所述硅衬底，使隔离介质、扩散阻挡层、第一籽晶层和导电层形成的硅通孔结构之间出现大量间隙，有利于硅通孔结构的散热，提高了使用寿命。另外，本发明还提供了所述TSV无源转接板的制造方法。

Description

TSV无源转接板及其制造方法
技术领域
本发明涉及集成电路封装领域，尤其涉及一种TSV无源转接板及其制造方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。
其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化***中。硅通孔(Through Silicon Via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出若干垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而随着三维封装技术的不断发展，无源转接板所含有的TSV数量不断增加，也就是说TSV的密度不断增加，从而导致TSV通电发热所产生的热量更为集中。由于硅通孔的基底材料是硅，然而硅的导热率很低，这将导致硅通孔内部所产生的热量无法通过硅基底快速、有效地散发出去。
公开号为CN112234143A的专利申请公开了一种片上集成IPD硅通孔结构及其封装方法、三维硅通孔结构，片上集成IPD硅通孔结构包括硅基板层，设置在硅基板层上下表面并通过贯穿硅基板层的硅通孔连通的第一金属布线层，设置在位于硅基板层上表面的第一金属布线层表面的介质层，设置在第一介质层的表面并与介质层和第一金属布线层依次层叠构成片上集成IPD的第二金属布线层，及集成在硅基板层上的芯片。将硅基板作为集成封装基板，在基板上集成无源元器件，采用封装基板一体化制作的集成方式将元器件制作与***集成在同一个工艺流程下完成，无需单独加工制作元器件，加工集成简单，易于实现3D集成，且具有精度高、一致性好的优点，节省了电路面积，设计更加灵活。但是仍然无法对硅通孔结构进行有效的散热。
因此，有必要提供一种TSV无源转接板及其制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种TSV无源转接板及其制造方法，结构简单，能快速进行散热，提高了使用寿命。
为实现上述目的，本发明提供的技术方案如下：
一种TSV无源转接板，包括：
硅衬底，所述硅衬底间隔设有若干通孔；
隔离介质，设于所述通孔的内侧面，所述隔离介质的两端突出于所述硅衬底；
扩散阻挡层，位于所述通孔内，设于所述隔离介质；
第一籽晶层，设于所述扩散阻挡层；
导电层，设于所述第一籽晶层，将所述通孔填充。
本发明提供的TSV无源转接板有益效果：所述硅衬底上间隔设有若干所述通孔，在所述通孔内依次设置所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层，且所述隔离介质两端突出于所述硅衬底，使所述隔离介质之间出现大量间隙，有利于硅通孔结构的散热，提高了使用寿命。
优选地，还包括：第一粘附层、上端籽晶层和第一金属凸部；
所述第一粘附层覆盖所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的上端，所述上端籽晶层覆盖所述第一粘附层，所述第一金属凸部覆盖所述上端籽晶层；
所述第一粘附层、所述上端籽晶层和所述第一金属凸部依次层叠形成若干间隔分布的上凸台。其有益效果在于：通过设置所述第一粘附层、所述上端籽晶层和所述第一金属凸部，且所述第一粘附层、所述上端籽晶层和所述第一金属凸部依次层叠形成若干间隔分布的上凸台，相邻的所述上凸台之间具有间隙，提高了散热的效率，进一步提高了硅通孔结构的使用寿命。
优选地，还包括第二粘附层、下端籽晶层和第二金属凸部；
所述第二粘附层覆盖所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的下端，所述下端籽晶层覆盖所述第二粘附层，所述第二金属凸部覆盖所述下端籽晶层；
所述第二粘附层、所述下端籽晶层和所述第二金属凸部依次层叠形成若干间隔分布的下凸台。其有益效果在于：所述第二粘附层、所述下端籽晶层和所述第二金属凸部依次层叠形成若干间隔分布的所述下凸台，若干所述下凸台之间存在间隙，进一步提高了散热效率。
优选地，所述隔离介质的两端为第一延伸端和第二延伸端，所述第一延伸端和所述第二延伸端垂直于所述硅衬底。其有益效果在于：所述第一延伸端和所述第二延伸端垂直于所述硅衬底，可使硅通孔结构的数量最大化，且相邻的隔离介质之间通过所述硅衬底连接，所述硅衬底起到支撑硅通孔的作用，可削弱TSV无源转接板用于连接芯片时产生的机械应力，增加结构的强度。
优选地，所述硅衬底的厚度小于所述隔离介质的高度。其有益效果在于：所述硅衬底的厚度小于所述隔离介质的高度，从而使硅通孔结构与硅衬底之间的接触面积极大减少，降低硅通孔结构与硅衬底之间出现短路的可能性。
一种如上所述的TSV无源转接板的制造方法，包括：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干所述通孔；
S03：在所述通孔内依次层叠设置所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层，将所述通孔填充；
S04：去除所述隔离介质之间的部分所述硅衬底，使所述隔离介质两端突出于所述硅衬底。
本发明提供的TSV无源转接板的制造方法有益效果在于：在提供的所述硅衬底上间隔设置若干所述通孔，在所述通孔内依次设置所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层，最后去除所述隔离介质的之间的部分所述硅衬底，使所述隔离介质两端突出于所述硅衬底，使所述隔离介质之间出现大量间隙，有利于硅通孔结构的散热，提高了使用寿命。
优选地，所述步骤S02中，先在所述硅衬底上开设若干间隔设置的安装孔；
所述步骤S03中，所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠填充所述安装孔且覆盖所述硅衬底的上表面。
优选地，所述步骤S03中，去除所述隔离介质水平面以上的所述扩散阻挡层、所述第一籽晶层和所述导电层；
然后设置所述第一粘附层，且所述第一粘附层覆盖显露的所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的上端；
最后依次设置所述上端籽晶层和所述第一金属凸部。
优选地，所述步骤S04中，去除部分所述上端籽晶层、所述第一粘附层和所述隔离介质，形成间隔分布的所述上凸台。
优选地，接着去除所述硅衬底的下端，以及下端的部分所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层；
然后设置所述第二粘附层，所述第二粘附层覆盖所述硅衬底的下端面以及所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的下端，接着在所述第二粘附层上依次设置所述下端籽晶层和所述第二金属凸部；
最后去除部分所述第二粘附层、所述下端籽晶层和所述硅衬底，形成间隔分布的下凸台。
附图说明
图1为本发明TSV无源转接板一个实施例的结构示意图；
图2为本发明TSV无源转接板的制造方法流程示意图；
图3为本发明TSV无源转接板的硅衬底的结构示意图；
图4为本发明TSV无源转接板的制造方法中填充安装孔后形成的结构示意图；
图5为本发明TSV无源转接板的制造方法中采用化学机械抛光后形成的结构示意图；
图6为本发明TSV无源转接板的制造方法中设置第一粘附层和上端籽晶层后形成的结构示意图；
图7为本发明TSV无源转接板的制造方法中设置Ni薄膜后形成的结构示意图；
图8为本发明TSV无源转接板的制造方法中制备第一金属凸部后形成的结构示意图；
图9为本发明TSV无源转接板的制造方法中得到上凸台后形成的结构示意图；
图10为本发明TSV无源转接板的制造方法中形成所需厚度的硅通孔结构的示意图；
图11为本发明TSV无源转接板的制造方法中设置第二粘附层和下端籽晶层后形成的结构示意图；
图12为本发明TSV无源转接板的制造方法中再一次设置Ni薄膜后形成的结构示意图；
图13为本发明TSV无源转接板的制造方法制备第二金属凸部后形成的结构示意图。
附图标号说明：
安装孔100；
硅衬底200、隔离介质201、扩散阻挡层202、第一籽晶层203、导电层204、第一粘附层205、上端籽晶层206、Ni薄膜207、第一金属凸部208、第二粘附层209、下端籽晶层210、第二金属凸部211。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种TSV(Through SiliconVia，硅通孔)无源转接板，参考图1所示，TSV无源转接板包括：硅衬底200，所述硅衬底200间隔设有若干通孔，隔离介质201，设于所述通孔(图中未标注)内侧面，即将所述通孔的内侧面覆盖，扩散阻挡层202，位于所述通孔内，设于所述隔离介质201，且将所述隔离介质201覆盖，第一籽晶层203，设于所述扩散阻挡层202，由于所述扩散阻挡层202位于所述通孔内，即所述第一籽晶层203同样位于所述通孔内，需要说明的是，所述第一籽晶层203覆盖所述扩散阻挡层202，导电层204设于所述第一籽晶层203，且最终将所述通孔填充，可以理解的，所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204依次层叠覆盖，最终将所述通孔填充。
然后去除所述隔离介质201之间的部分所述硅衬底200，使所述隔离介质201两端突出于所述硅衬底200，使所述隔离介质201之间出现大量间隙，有利于硅通孔结构的散热，提高了使用寿命。
优选地，还包括第一粘附层205、上端籽晶层206和第一金属凸部208，其中，所述第一粘附层205覆盖所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204的上端，然后依次在所述第一粘附层205上设置所述上端籽晶层206和所述第一金属凸部208，所述第一粘附层205、所述上端籽晶层206和所述第一金属凸部208依次层叠形成若干间隔分布的上凸台。相邻的所述上凸台之间具有间隙，从而进一步提高了散热效率，保障了硅通孔结构使用的可靠性。
进一步优选地，还包括第二粘附层209、下端籽晶层210和第二金属凸部211，其中，所述第二粘附层209覆盖所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204显露出的下端，然后在所述第二粘附层209上依次设置所述下端籽晶层210和所述第二金属凸部211，所述第二粘附层209、所述下端籽晶层210和所述第二金属凸部211依次层叠形成若干间隔分布的下凸台，同样的，若干所述下凸台之间存在间隙，进一步提高了散热效率。
在本发明公开的另一个实施例中，所述隔离介质201的两端为第一延伸端和所述第二延伸端，且所述第一延伸端和所述第二延伸端垂直于所述硅衬底200。通过垂直结构的设置使硅通孔结构数量最大化，且相邻的隔离介质201之间通过所述硅衬底200连接，所述硅衬底200起到支撑硅通孔的作用，可削弱TSV无源转接板用于连接芯片时产生的机械应力，增加结构的强度。
优选地，所述硅衬底200的厚度小于所述隔离介质201的高度，从而使硅通孔结构与硅衬底200之间的接触面积极大减少，降低硅通孔结构与所述硅衬底200之间出现短路的可能性。
在本发明公开的另一个实施例中，一种如上述实施例中TSV无源转接板的制造方法，参考图2所示，包括如下步骤：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干所述通孔；
S03：在所述通孔内依次层叠设置所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层，将所述通孔填充；
S04：去除所述隔离介质之间的部分所述硅衬底，使所述隔离介质两端突出于所述硅衬底。
通过在提供的所述硅衬底200上间隔设置若干所述通孔，在所述通孔内依次设置所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，最后去除所述隔离介质201的之间的部分所述硅衬底200，使所述隔离介质201两端突出于所述硅衬底200，使所述隔离介质201之间出现大量间隙，有利于硅通孔结构的散热，提高了使用寿命。
优选地，在所述步骤S02中，先在所述硅衬底200上开设若干间隔设置的安装孔100，具体的，参考图3所示，首先在所述硅衬底200正面旋涂光刻胶，并通过曝光和显影工艺形成所述安装孔100的图案，然后以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻或激光烧蚀中的任一一种蚀刻方法或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在所述硅衬底200正面形成多个所述安装孔100。
在所述步骤S03中，所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204依次层叠填充所述安装孔100且覆盖所述硅衬底200的上表面。具体的，参考图4所示，采用化学气相沉积工艺在所述安装孔100内表面和所述硅衬底200的上表面沉积一层隔离介质201，接着采用物理气相沉积工艺在所述隔离介质201表面依次沉积所述扩散阻挡层202和所述第一籽晶层203，此时所述安装孔100内仍存在安装空间，随后在所述第一籽晶层203电设置所述导电层204，且所述导电层204填充剩下的安装空间，在本实施例中，所述导电层204采用电镀铜材料制成，对应的所述第一籽晶层203即为铜籽晶层，所述扩散阻挡层202即为铜扩散阻挡层202。
进一步优选地，所述步骤S03中，预先去除所述隔离介质201水平面以上的所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，从而显露出所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204的上端，需要说明的是，所述隔离介质201水平面平行于所述硅衬底200的表面，然后设置所述第一粘附层205，且所述第一粘附层205覆盖显露的所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204的上端，最后在所述第一粘附层205上依次设置所述上端籽晶层206和所述第一金属凸部208。
具体的，参考图5所示，预先采用化学机械抛光的方法去除所述隔离介质201水平面以上的所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，使得所述扩散阻挡层202、所述第一籽晶层203和所述导电层204与所述隔离介质201齐平。参考图6所示，然后采用物理气相沉积工艺在上述结构的上表面依次沉积所述第一粘附层205和所述上端籽晶层206。
进一步的，参考图7所示，采用物理气相沉积工艺在所述上端籽晶层206的表面生长一层Ni薄膜207，接着采用光刻和刻蚀工艺加工成突显所述第一金属凸部208的图案。参考图8所示，采用电镀工艺在所述Ni薄膜207表面电镀铜材料，形成所述第一金属凸部208。
优选地，在所述步骤S04中，去除部分所述上端籽晶层206、所述第一粘附层205和所述隔离介质201，形成间隔分布的所述上凸台。具体的，参考图9所示，随后通过干法蚀刻：如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除所述Ni薄膜207、部分所述上端籽晶层206、部分所述第一粘附层205、部分所述隔离介质201和部分所述硅衬底200，从而形成突显出所述第一金属凸部208的所述上凸台。
进一步优选地，去除所述硅衬底200的下端，以及下端的部分所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204。具体的，参考图10所示，首先采用机械磨削加化学机械抛光的方法去除所述硅衬底200下端的部分所述硅衬底200、部分所述隔离介质201、部分所述扩散阻挡层202、部分所述第一籽晶层203和部分所述导电层204，直至获得所需厚度的硅衬底200，并显露出所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204的下端，且形成上下贯通的硅通孔结构。
然后设置所述第二粘附层209，所述第二粘附层209覆盖所述硅衬底200的下端面以及所述隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204的下端，接着在所述第二粘附层209上依次设置所述下端籽晶层210和所述第二金属凸部211。
具体参考图11所示，采用物理气相沉积工艺依次沉积所述第二粘附层209和所述下端籽晶层210。进一步的，参考图12所示，采用物理气相沉积工艺在所述下端籽晶层210上设置一层Ni薄膜207，接着采用光刻和刻蚀工艺形成所述第二金属凸部211的图案。参考图13所示，采用电镀工艺在所述下端籽晶层210的表面电镀铜材料，形成所述第二金属凸部211。参考图1所示，随后采用制备所述上凸台相同的加工工艺去除下端的Ni薄膜207、部分所述下端籽晶层210、部分所述第二粘附层209和部分所述硅衬底200，形成所述下凸台。
需要说明的是，所述第一粘附层205和所述第二粘附层209可选用Ti材料或Ta材料制成。所述第一籽晶层203、所述上端籽晶层206和所述下端籽晶层210可选用Cu、Ru、Co、RuCo、CuRu或CuCo中的任一一种制备。所述隔离介质201可采用SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种；可以选择可以选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种作为铜扩散阻挡层202
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (9)

1.一种TSV无源转接板，其特征在于，包括：
硅衬底，所述硅衬底间隔设有若干通孔；
隔离介质，设于所述通孔的内侧面，所述隔离介质的两端突出于所述硅衬底；
扩散阻挡层，位于所述通孔内，设于所述隔离介质；
第一籽晶层，设于所述扩散阻挡层；
导电层，设于所述第一籽晶层，将所述通孔填充；
第一粘附层、上端籽晶层和第一金属凸部；
所述第一粘附层覆盖所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的上端，所述上端籽晶层覆盖所述第一粘附层，所述第一金属凸部覆盖所述上端籽晶层；
所述第一粘附层、所述上端籽晶层和所述第一金属凸部依次层叠形成若干间隔分布的上凸台。
2.根据权利要求1所述的TSV无源转接板，其特征在于：
还包括第二粘附层、下端籽晶层和第二金属凸部；
所述第二粘附层覆盖所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的下端，所述下端籽晶层覆盖所述第二粘附层，所述第二金属凸部覆盖所述下端籽晶层；
所述第二粘附层、所述下端籽晶层和所述第二金属凸部依次层叠形成若干间隔分布的下凸台。
3.根据权利要求1所述的TSV无源转接板，其特征在于：
所述隔离介质的两端为第一延伸端和第二延伸端，所述第一延伸端和所述第二延伸端垂直于所述硅衬底。
4.根据权利要求3所述的TSV无源转接板，其特征在于：
所述硅衬底的厚度小于所述隔离介质的高度。
5.一种如权利要求1-4任一项所述的TSV无源转接板的制造方法，其特征在于：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干所述通孔；
S03：在所述通孔内依次层叠设置所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层，将所述通孔填充；
S04：去除所述隔离介质之间的部分所述硅衬底，使所述隔离介质两端突出于所述硅衬底。
6.根据权利要求5所述的TSV无源转接板的制造方法，其特征在于：
所述步骤S02中，先在所述硅衬底上开设若干间隔设置的安装孔；
所述步骤S03中，所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠填充所述安装孔且覆盖所述硅衬底的上表面。
7.根据权利要求6所述的TSV无源转接板的制造方法，其特征在于：
所述步骤S03中，去除所述隔离介质水平面以上的所述扩散阻挡层、所述第一籽晶层和所述导电层；
然后设置所述第一粘附层，且所述第一粘附层覆盖显露的所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的上端；
最后依次设置所述上端籽晶层和所述第一金属凸部。
8.根据权利要求7所述的TSV无源转接板的制造方法，其特征在于：
所述步骤S04中，去除部分所述上端籽晶层、所述第一粘附层和所述隔离介质，形成间隔分布的所述上凸台。
9.根据权利要求8所述的TSV无源转接板的制造方法，其特征在于：
接着去除所述硅衬底的下端，以及下端的部分所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层；
然后设置第二粘附层，所述第二粘附层覆盖所述硅衬底的下端面以及所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层的下端，接着在所述第二粘附层上依次设置下端籽晶层和第二金属凸部；
最后去除部分所述第二粘附层、所述下端籽晶层和所述硅衬底，形成间隔分布的下凸台。
CN202110241335.2A 2021-03-04 2021-03-04 Tsv无源转接板及其制造方法 Active CN113035829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110241335.2A CN113035829B (zh) 2021-03-04 2021-03-04 Tsv无源转接板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110241335.2A CN113035829B (zh) 2021-03-04 2021-03-04 Tsv无源转接板及其制造方法

Publications (2)

Publication Number Publication Date
CN113035829A CN113035829A (zh) 2021-06-25
CN113035829B true CN113035829B (zh) 2022-11-25

Family

ID=76467580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110241335.2A Active CN113035829B (zh) 2021-03-04 2021-03-04 Tsv无源转接板及其制造方法

Country Status (1)

Country Link
CN (1) CN113035829B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
US20140151895A1 (en) * 2012-12-05 2014-06-05 Texas Instruments Incorporated Die having through-substrate vias with deformation protected tips
CN103887231B (zh) * 2014-04-02 2017-02-15 华进半导体封装先导技术研发中心有限公司 用于tsv背面漏孔及介质层与tsv的自对准工艺
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858536A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111769076B (zh) * 2020-06-18 2022-04-12 复旦大学 一种用于2.5d封装的tsv转接板及其制备方法

Also Published As

Publication number Publication date
CN113035829A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
KR102643053B1 (ko) 반도체 디바이스 어셈블리
JP6743149B2 (ja) 導電性バリアのダイレクトハイブリッドボンディング
US8994188B2 (en) Interconnect structures for substrate
TW202021073A (zh) 封裝體
US8237272B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
US7700410B2 (en) Chip-in-slot interconnect for 3D chip stacks
CN102856278B (zh) 转接板结构及其制造方法
US20230071418A1 (en) Semiconductor package module and manufacturing methods thereof
CN113035797B (zh) 封装结构及其制造方法
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
CN113035829B (zh) Tsv无源转接板及其制造方法
US20240038631A1 (en) Three-dimensional integrated circuit module and fabrication method therefor
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN111769078B (zh) 一种用于***级封装的tsv无源转接板制备方法
CN113035810B (zh) 硅通孔结构、封装结构及其制造方法
CN113035811B (zh) 硅通孔结构、封装结构及其制造方法
CN113035809B (zh) 硅通孔结构、封装结构及其制造方法
CN114023718A (zh) 半导体器件及其形成方法
CN220829951U (zh) 半导体封装
CN218867082U (zh) ***级双面硅基扇出封装结构
CN220510025U (zh) 半导体封装
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
TW202414694A (zh) 半導體元件
CN117912968A (zh) 半导体结构的制造方法和半导体结构
CN113539862A (zh) 一种集成多器件的封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant