CN117912968A - 半导体结构的制造方法和半导体结构 - Google Patents

半导体结构的制造方法和半导体结构 Download PDF

Info

Publication number
CN117912968A
CN117912968A CN202211222618.3A CN202211222618A CN117912968A CN 117912968 A CN117912968 A CN 117912968A CN 202211222618 A CN202211222618 A CN 202211222618A CN 117912968 A CN117912968 A CN 117912968A
Authority
CN
China
Prior art keywords
chip
sealing layer
semiconductor structure
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211222618.3A
Other languages
English (en)
Inventor
潘英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211222618.3A priority Critical patent/CN117912968A/zh
Priority to PCT/CN2023/081421 priority patent/WO2024074011A1/zh
Publication of CN117912968A publication Critical patent/CN117912968A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制造方法和半导体结构，半导体结构的制造方法包括：提供第一芯片、第二芯片和第三芯片，所述第二芯片和所述第三芯片的正背面的面积均小于所述第一芯片的正背面的面积；将所述第二芯片和所述第三芯片分别与所述第一芯片的正面和背面进行键合，以形成芯片模块；在所述第二芯片和所述第三芯片的侧面形成密封层，所述密封层还覆盖所述第一芯片的部分正面和部分背面。本公开实施例至少有利于提高半导体结构的集成度。

Description

半导体结构的制造方法和半导体结构
技术领域
本公开属于半导体领域，具体涉及一种半导体结构的制造方法和半导体结构。
背景技术
为提高半导体结构的集成度，可以在同一封装结构内放置一个以上的芯片。即将很多芯片堆叠在一起并进行封装，从而将原本一维的布局扩展到三维，进而大幅度提高了芯片的密度，并实现了大容量和高带宽。
混合键合技术(Hybrid Bonding)可提供更高的互连密度、更小更简单的电路、更大的带宽、更低的功耗，因而是常用的一种堆叠技术。然而混合键合技术还有待进一步改进，以满足更高集成度的需求。
发明内容
本公开实施例提供一种半导体结构的制造方法和半导体结构，至少有利于提高半导体结构的集成度。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，其中，半导体结构的制造方法包括：提供第一芯片、第二芯片和第三芯片，所述第二芯片和所述第三芯片的正背面的面积均小于所述第一芯片的正背面的面积；将所述第二芯片和所述第三芯片分别与所述第一芯片的正面和背面进行键合，以形成芯片模块；在所述第二芯片和所述第三芯片的侧面形成密封层，所述密封层还覆盖所述第一芯片的部分正面和部分背面。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，半导体结构包括：芯片模块，所述芯片模块包括第一芯片、第二芯片和第三芯片，第二芯片和第三芯片的正背面的面积均小于所述第一芯片的正背面的面积；所述第二芯片和所述第三芯片分别与所述第一芯片的正面和背面键合；所述第二芯片和所述第三芯片的侧面具有密封层，所述密封层还覆盖所述第一芯片的部分正面和部分背面。
本公开实施例提供的技术方案至少具有以下优点：芯片模块包括相结合的第一芯片、第二芯片和第三芯片，从而增加芯片数量，提高半导体结构的集成度和容量。密封层位于第二芯片和第三芯片的侧面，并覆盖第一芯片的部分正面和部分背面，从而有利于增强结构强度，避免发生键合失效的问题。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种半导体结构的示意图；
图2-图9示出了本公开一实施例提供的一种半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，混合键合技术还有待进一步改进，以满足更高集成度的需求。下面将对此进行详细说明。参考图1，混合键合技术将两个芯片100面对面进行键合从而形成芯片模块100a。即每个芯片模块100a仅包含了两个芯片100，芯片100数量较少，难以有效提高半导体结构的集成度和容量。
本公开实施例提供一种半导体结构的制造方法，制造方法包括：将第二芯片和第三芯片分别与第一芯片的正面和背面进行键合，以形成芯片模块；需要说明的是，本公开实施例中芯片的正面是指芯片的有源面，芯片的背面是指与芯片的有源面背离的一面。即芯片模块包括三个键合的芯片，从而有利于增多芯片数量，提高半导体结构的集成度。另外，第二芯片和所述第三芯片的正背面的面积均小于所述第一芯片的正背面的面积，从而可以为形成密封层提供空间位置。密封层可以增大结构强度，并对芯片模块起到保护作用。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
如图2-图9所示，本公开一实施例提供一种半导体结构的制造方法，以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。需要说明的是，为了便于描述以及清晰地示意出半导体结构制作方法的步骤，图2至图9均为半导体结构的局部结构示意图。
参考图2，提供第一芯片1和第二芯片2，将第一芯片1与第二芯片2堆叠设置，并且将第二芯片2与第一芯片1和正面和背面中的一者进行键合。
需要注意的是，在一些实施例中，提供第一芯片1包括：提供晶圆10，晶圆10包括多个第一芯片1。也就是说，在后续将第一芯片1与第二芯片2和第三芯片3进行键合后，再对晶圆10进行切割，从而使得多个第一芯片1相互分立，进而使得多个芯片模块123相互分立。换言之，前述方法是晶圆上芯片(Chip on Wafer，CoW)的键合技术。此技术需要在晶圆10切割之前进行键合，从而可以减少中间环节，提高生产效率，缩短生产周期。另外，晶圆级封装有利于缩短连接线路，从而提高传输速度。在另一实施例中，也可以先将晶圆10切割为单个的第一芯片1之后，再将第一芯片1与第二芯片2和第三芯片3进行键合。
第一芯片1和第二芯片2的键合工艺可以为混合键合工艺(hybirdbonding)。下面将对二者的键合工艺以及与键合相关的结构进行详细说明。
继续参考图2，第一芯片1的表面形成有第一介质层11和第一键合垫12，第一键合垫12位于第一介质层11内，第一键合垫12至少部分表面被第一介质层11露出。在一些实施例中，第一介质层11和第一键合垫12可以先形成于第一芯片1的正面和背面中的一者上。后续还将在第一芯片1的正面和背面中的另一者上形成第一介质层11和第一键合垫12，并用于与第三芯片3进行键合，后续将对此进行详细说明。
第二芯片2的表面形成有第二介质层21和第二键合垫22，第二键合垫22位于第二介质层21内，第二键合垫22的至少部分表面被第二介质层21露出。在一些实施例中，第二介质层21和第二键合垫22可以形成于第二芯片2的正面和背面中的一者上。
第一介质层11和第二介质层21的材料为绝缘材料，比如氧化硅；第一键合垫12和第二键合垫22的材料可以为金属，例如铜。第一介质层11对相邻第一键合垫12起隔离作用，第二介质层21对相邻第二键合垫22起隔离作用。
在一些实施例中，第一芯片1与第二芯片2的堆叠方式为正面对正面。即第一介质层11和第一键合垫12先形成于第一芯片1的正面，第二介质层21和第二键合垫22形成于第二芯片2的正面。在另一些实施例中，第一芯片1与第二芯片2的堆叠方式还可以为正面对背面或背面对背面。
混合键合的过程包括：将第一键合垫12与第二键合垫22对准且压合，使得二者在室温下进行初始附着；然后升高温度，第一键合垫12和第二键合垫22会发生轻微膨胀，并且牢固地键合在一起，从而形成电气连接。在温度和压力的条件下，第一介质层11与第二介质层21也可以通过共价键等作用力连接在一起，从而提高键合的可靠性。混合键合技术可以使得半导体结构具有更高的电流负载能力和散热性能，且有利于缩小键合垫之间的间距。
继续参考图2，第一芯片1内具有第一导电通孔13，第二芯片2内具有贯穿的第二导电通孔23，第一导电通孔13和第二导电通孔23均沿着芯片的堆叠方向延伸。示例地，第一导电通孔13和第二导电通孔23为硅穿孔(Through-Silicon Vias,TSV)。第一导电通孔13与第一键合垫12电连接，第二导电通孔23与第二键合垫22电连接。此外，第一导电通孔13还与第一芯片1内的元器件电连接，第二导电通孔23还与第二芯片2内的元器件电连接。由此，可以实现第一芯片1与第二芯片2的电气互连。
在一些实施例中，第二芯片2远离第一芯片1的表面具有焊垫51。焊垫51可以为单层结构，比如焊垫51的材料包括铜镍合金；焊垫51也可以为复合层，例如焊垫51为铜层和镍层的双层结构。此焊垫51用于后续实现相邻芯片模块123(参考图8-图9)之间的互连，后续将对此进行详细说明。
参考图3，在第二芯片2的侧面形成第一密封层41，第一密封层41位于第一芯片1的正面和背面中的一者上。即，由于第二芯片2的正背面面积小于第一芯片1的正背面面积，因而，第二芯片2的正面或背面可以为第一密封层41形成填充空间。需要说明的是，前述正背面是指正面和背面，第二芯片2的正面和背面的面积相等，第一芯片1的正面和背面的面积相等。
示例地，采用第一模塑工艺形成第一密封层41，第一密封层41的材料可以为环氧类树脂。第一密封层41能够保护第一芯片1和第二芯片2不受外界环境的影响，比如抵抗外部湿气、溶剂，还能够抵抗半导体结构安装时的热冲击和机械振动。另外，由于第一密封层41同时与第一芯片1和第二芯片2相粘结，因此，第一密封层41可以增加第一芯片1与第二芯片2的结合强度，避免二者发生脱离的问题，从而为后续工艺做准备。此外，第一密封层41还能够在后续减薄工艺中对第一芯片1和第二芯片2起到保护作用，避免二者受到损伤，从而提高半导体结构的良率。
在一些实施例中，第一芯片1的中心与第二芯片2的中心相重合，从而能够提高堆叠的稳定性，并使得第一密封层41均匀分布于第一芯片1的表面，进而提高第一密封层41对第一芯片1和第二芯片2的保护效果。
在一些实施例中，第一密封层41至少位于第二芯片2的相对两侧。由此，可以使得第二芯片2的相对两侧均受到保护，且第一密封层41能够在后续的减薄工艺中起到更好的缓冲作用。示例地，第一密封层41可以环绕第二芯片2，由此，第二芯片2的所有侧面以及第一芯片1的所有边缘都能够受到第一密封层41的保护。
在一些实施例中，第一芯片1的正背面的面积与第二芯片2的正背面的面积之比为1：0.9～1：0.8。需要说明的是，若第一芯片1与第二芯片2的正背面的面积之比过大，则可能会增大芯片模块123在承载层7上所占据的空间位置，从而增大半导体结构的尺寸；若第一芯片1与第二芯片2的正背面的面积之比过小，则可能难以为第一密封层41提供充足的空间位置，从而不易有效提高结构强度，不易保证第一密封层41对第一芯片1和第二芯片2的保护效果。在二者的正背面的面积处于上述范围时，有利于兼顾上述两方面的技术问题，从而缩小半导体结构的体积，保证结构强度，提高第一密封层41对减薄处理的作用力的缓冲作用。
在一些实施例中，第一密封层41的侧面与第一芯片1的侧面齐平。如此，生产工艺更加简单，且最终形成的芯片模块123的形状更加规整；另外，二者侧面齐平还有利于增加第一密封层41与第一芯片1和第二芯片2的接触面积，进而提高第一密封层41对第一芯片1和第二芯片2的固定和保护作用。
在另一些实施例中，第一芯片1的侧面还可以相对于第一密封层41的侧面呈凸出设置，从而使得第一芯片1的部分正面或部分背面被露出，从而有利于提高第一芯片1的散热程度。
参考图4，提供支撑板6，将第二芯片2远离第一芯片1的表面附着在支撑板6上。示例地，支撑板6的材料可以为玻璃，玻璃具有较高的硬度，能够对晶圆10起到保护作用，降低晶圆10在后续的减薄工艺中发生破裂的风险。此外，还可以采用胶粘层(图中未示出)将第一芯片1与支撑板6进行粘合从而形成临时键合，以增大第一芯片1与支撑板6的粘结力。
参考图5，翻转半导体结构，从而使得支撑板6朝下设置，第一芯片1朝上设置。对第一芯片1进行减薄处理，以使第一芯片1的厚度小于第二芯片2的厚度和第三芯片3的厚度。示例地，采用背面研磨工艺和化学机械研磨工艺对第一芯片1进行减薄处理。减薄处理能去除第一芯片1在前端工艺中受化学污染的部分，并减薄第一芯片1的厚度，从而保证后续形成的芯片模块123(参考图8)的厚度不会显著增加，确保最终封装结构的整体高度不大于现有工艺高度。
示例地，可以先进行背面研磨处理，背面研磨处理可以包括粗磨和精磨两个步骤，即先采用研磨轮进行快速而精密的研磨，再以蚀刻液进行表面微蚀刻，藉以去除因研磨产生的破坏层，并释放应力。若晶圆10的厚度较大，在精磨之后还可以采用超精细研磨工艺，以进一步减小晶圆10的厚度，并减少晶圆10在研磨过程中所产生的缺陷。背面研磨处理后，再进行化学机械研磨工艺，化学机械研磨工艺可以在保证材料去除效率的同时，获得平整度高的表面。第一芯片1表面较大的平整度有利于增强后续第一芯片1与第三芯片3键合的可靠性，避免因表面翘曲而发生键合失效的问题。
在垂直方向上，即芯片的堆叠方向上，第一密封层41可以对减薄处理的作用力起到缓冲作用，避免第一芯片1与第二芯片2因挤压而发生损坏；在水平方向上，第一密封层41可以对第一芯片1和第二芯片2起到固定作用，避免二者发生相对位移，即避免第一键合垫12与第二键合垫22发生脱离，进而导致键合失效的问题。
需要说明的是，胶粘层不仅可以将第二芯片2和第一芯片1固定在支撑板6上，由于其具有一定弹性，因而胶粘层还能够在减薄工艺中起到缓冲作用，避免第一芯片1和第二芯片2因外力而发生破裂或翘曲。
值得注意的是，相比于对单层的第一芯片1进行减薄处理，将第一芯片1与第二芯片2堆叠后再进行减薄处理，第二芯片2可以增加结构的整体厚度，从而分担第一芯片1所受的作用力，以降低第一芯片1发生破裂的风险，从而有利于减少第一芯片1所产生的缺陷。
继续参考图5，减薄处理露出第一导电通孔13。在第一芯片1远离第二芯片2的表面形成第一键合垫12，且此第一键合垫12与第一导电通孔13相连。示例地，减薄处理后，第一键合垫12形成于第一芯片1的背面。
示例地，在第一芯片1远离第二芯片2的表面形成第一介质层11；对第一介质层11进行图形化处理以形成开口；在开口内形成第一键合垫12。具体地，采用化学气相沉积工艺在第一芯片1的背面沉积氧化硅作为第一介质层11；刻蚀氧化硅从而形成开口，在开口中沉积铜以作为第一键合垫12。
需要说明的是，此时第一芯片1还未从晶圆10中分离出来，因而上述形成第一键合垫12和第一介质层11的工艺步骤可以在多个第一芯片1上同时进行，从而有利于提高生产效率。
参考图6，提供第三芯片3，将第三芯片3与第一芯片1的正面和背面中的另一者进行键合。第三芯片3的正背面的面积小于第一芯片1的正背面的面积，由此可以为后续形成第二密封层42提供空间位置。前述的正背面是指正面和背面，第三芯片3的正面和背面的面积相等。
第三芯片3内具有贯穿的第三导电通孔33，示例地，第三导电通孔33可以为TSV。第三芯片3朝向第一芯片1的表面还具有第三键合垫32，第三键合垫32与第三导电通孔33相连，第三导电通孔33与第三芯片3内的元器件电连接。第三芯片3的表面还具有第三介质层31，第三键合垫32位于第三介质层31内，并被第三介质层31露出部分表面。示例地，第三键合垫32和第三介质层31均位于第三芯片3的背面。
将第三键合垫32与第一键合垫12对准，在温度和压力的条件下，使得第三键合垫32与第一键合垫12相焊接，从而使得第一导电通孔13、第二导电通孔23和第三导电通孔33电连接。即第一芯片1与第三芯片3也通过混合键合的方式进行键合。
至此，基于图2-图6所示的步骤，可以将第二芯片2和第三芯片3分别与第一芯片1的正面和背面进行键合，以形成芯片模块123。由于芯片模块123内芯片的数量较多，从而有利于提高半导体结构的集成度。
继续参考图6，形成芯片模块123后，在第三芯片3远离第一芯片1的表面形成衬垫34，衬垫34还与第三导电通孔33远离第一键合垫12的一端相连。即，衬垫34用于引出第三芯片3内的第三导电通孔33。示例地，在第三芯片3的正面沉积一层金属层，对金属层进行刻蚀从而形成衬垫34。金属层的材料可以为铝。
参考图7，在第三芯片3的侧面形成第二密封层42，第二密封层42还位于第一芯片1的正面和背面中的另一者上；第一密封层41和第二密封层42构成密封层4。由于第二密封层42同时与第一芯片1和第三芯片3相接触，因而第二密封层42能够起到固定第一芯片1与第三芯片3的作用，从而提高结构强度，保证键合的可靠性。此外，第二密封层42还能够在后续过程中起到保护第一芯片1和第三芯片3的作用，以降低对第一芯片1和第三芯片3的污染。
在一些实施例中，第二密封层42至少位于第三芯片3的相对两侧。由此，可以使得第三芯片3的相对两侧均受到保护。示例地，第二密封层42可以环绕第三芯片3，由此，第三芯片3的所有侧面以及第一芯片1的所有边缘都能够受到第二密封层42的保护。
在一些实施例中，第一芯片1的正背面的面积与第三芯片3的正背面的面积之比为1：0.9～1：0.8。在二者的正背面的面积处于上述范围时，有利于避免空间浪费，且保证结构强度，并提高第二密封层42对第一芯片1和第三芯片3的保护作用。
在一些实施例中，第二密封层42的侧面与第一芯片1的侧面齐平。如此，生产工艺更加简单，且有利于增加第二密封层42与第一芯片1和第三芯片3的接触面积，进而提高第一密封层41对第一芯片1和第三芯片3的固定和保护作用。
在另一些实施例中，第一芯片1的侧面还可以相对于第一密封层41的侧面呈凸出设置，从而使得第一芯片1的部分正面或部分背面被露出，从而有利于提高第一芯片1的散热程度。
在一些实施例中，第一密封层41可以第二密封层42的材料相同，即二者可以采用相同的工艺形成。在另一些实施例中，第二密封层42的材料也可以与第一密封层41的材料不同，比如，第二密封层42的材料可以为金属，金属的导热性更高，有利于增强芯片模块123的散热效果。
至此，基于图3和图6所示的步骤，可以在第二芯片2和第三芯片3的侧面形成密封层4，密封层4还覆盖第一芯片1的部分正面和部分背面。在一些实施例中，密封层4的侧面可以与第一芯片1的侧面齐平，从而提高结构外形的规整程度，并提高密封层4对芯片模块123的保护作用；在另一些实施例中，第一芯片1的侧面还可以相对于密封层4的侧面呈凸出设置，从而使得第一芯片1的部分正面和部分背面被露出，进而提高其散热程度。
参考图7，在第三芯片3远离第一芯片1的表面形成焊接凸块52；焊接凸块52可以通过电镀、光刻等工艺形成。在一些实施例中，焊接凸块52可以为复合结构，比如焊接凸块52包括铜层53、扩散阻挡层54和焊膏层55。其中，铜层53可以与衬垫34相接触。扩散阻挡层54的材料可以包括镍、铜，用于阻挡融化后的焊膏朝向第三芯片3内扩散。焊膏层55的材料可以包括锡银合金。
参考图8，形成焊接凸块52后，将支撑板6与芯片模块123分离。示例地，采用激光照射胶粘层，从而降低胶粘层的粘性，此后再将支撑板6与芯片模块123进行分离，从而可以减少胶粘层在芯片模块123表面的残留物，避免残留物影响芯片模块123的散热性能。
去除支撑板6后，将晶圆10切割为多个相互分立的第一芯片1，以使多个芯片模块123相分离。需要说明的是，晶圆10越薄，则晶圆10在切割过程中越容易出现外部缺陷；但在切割之前已将第一芯片1和第一芯片1进行堆叠设置，相当于对晶圆10进行了增厚处理，且密封层4也可以在切割过程中抵抗一部分作用力，因此，第一芯片1可以安全地从晶圆10中分离出来，且第一芯片1内在切割过程所产生的缺陷较少。
参考图9，提供承载层7，将多个芯片模块123堆叠在承载层7上，相邻芯片模块123通过焊垫51和焊接凸块52相焊接。即，对于相邻两层芯片模块123，上一层的芯片模块123的焊接凸块52与下一层芯片模块123的焊垫51相连。
值得注意的是，在芯片模块123的堆叠方向上，焊接凸块52和焊垫51的总厚度大于第一键合垫12、第二键合垫22和第三键合垫32的厚度。也就是说，相邻芯片模块123之间的距离大于同一芯片模块123内相邻芯片之间的间距。因此，相比于增加芯片模块123的数量以提高半导体结构的集成度，本公开实施例通过增加芯片模块123内的芯片数量有利于减小半导体结构的厚度。
在一些实施例中，承载层7可以为基板，最底层的芯片模块123中的第三芯片3可以为逻辑芯片，其余第一芯片1和第二芯片2可以均为存储芯片。在另一些实施例中，承载层7可以为逻辑芯片，第一芯片1、第二芯片2、第三芯片3可以均为存储芯片。
可以根据半导体结构性能的需求，选择12～24层的芯片堆叠层数。此外，最顶层的芯片模块123中的第二芯片2可以不具有第二导电通孔23，且最顶层的芯片模块123中的第二芯片2的表面也可以不具有焊垫51，从而可以简化生产工艺，降低生产成本。
继续参考图9，将多个芯片模块123堆叠在承载层7上后，还可以包括：进行第三密封层43。第三密封层43填充于相邻焊接凸块52之间，并露出第一芯片1和密封层4的侧面。即第三密封层43还可以覆盖芯片模块123的上下表面，并对焊接凸块52起到隔离和固定作用。此外，第三密封层43还有利于增强半导体结构的结构强度，并避免外界作用力、溶剂、湿气等因素对半导体结构造成的不良影响。
在一些实施例中，第三密封层43的材料可以与第一密封层41和第二密封层42的材料相同，比如均选用环氧类树脂，从而提高相邻焊接凸块52之间的隔离效果。示例地，采用模塑工艺形成第三密封层43。
需要说明的是，形成第三密封层43的步骤可以包括：先形成覆盖芯片模块123的初始第三密封层，初始第三密封层还覆盖密封层4和第一芯片1的侧面；对初始第三密封层进行切割，以调整整个封装结构的尺寸，并露出密封层4和第一芯片1的侧面。由于第一芯片1的侧面被露出，因而其散热效果更好，能够避免热量堆叠。
在另一些实施例中，切割工艺也可以不去除位于第一芯片1侧面的初始第三密封层，即最终形成的第三密封3还覆盖第一芯片1的侧面。由此，可以提高第三密封层3对第一芯片1的保护作用。
综上所述，本公开实施例可以通过晶圆10上芯片的混合键合工艺，在晶圆10的正面和背面都键合上芯片。对于堆叠层数为2的整数倍的半导体结构，这些半导体结构中的每个芯片模块123只有两个芯片，而本公开实施例中的芯片模块123的芯片数量从两颗增加至三颗，最后封装完半导体结构的层数可以增加50％。另外，将中间的第一芯片1的厚度减薄以保持芯片模块123的厚度不会显著增加，确保整体封装结构的高度不大于现有工艺高度。
如图9所示，本公开另一实施例提供一种半导体结构，此半导体结构可以采用前述实施例提供的制造方法进行制造，有关此半导体结构的详细说明可参考前述实施例，在此不再赘述。
参考图9，半导体结构包括：芯片模块123，芯片模块123包括第一芯片1、第二芯片2和第三芯片3，第二芯片2和第三芯片3的正背面的面积均小于第一芯片1的正背面的面积；第二芯片2和第三芯片3分别与第一芯片1的正面和背面键合；第二芯片2和第三芯片3的侧面具有密封层4，密封层4还覆盖第一芯片1的部分正面和部分背面。
下面将结合附图对半导体结构进行详细说明。
第一芯片1、第二芯片2和第三芯片3可以是相同功能的芯片，也可以按需求设计成不同功能的芯片，如存储芯片、逻辑芯片、中央处理器等。由此，通过混合键合工艺可以实现多种功能芯片的异构集成，进而提高半导体结构的性能。
在一些实施例中，在芯片的堆叠方向上，第一芯片1的厚度小于第二芯片2和第三芯片3的厚度。由此，可以保证在增加芯片数量的同时，不显著增加芯片模块123的厚度。
在一些实施例中，密封层4包括第一密封层41和第二密封层42；第一密封层41位于第二芯片2的侧面，并位于第一芯片1的正面和背面中的一者上；第二密封层42位于第三芯片3的侧面，并位于第一芯片1的正面和背面中的另一者上；第一密封层41和第二密封层42可以露出第一芯片1的侧面，从而提高第一芯片1的散热速率，避免因芯片堆叠层数的增加而导致的热量堆积。
在一个实施例中，第一密封层41与第二密封层42的材料可以相同，例如，第一密封层41和第二密封层42可以是环氧类树脂。此外，第二密封层42的导热率也可以高于第一密封层41，从而使得热量可以更快的传递到外界环境中，降低高温环境对存储模块的不良影响。
本公开实施例采用混合焊接的方式将第一芯片1、第二芯片2和第三芯片3相键合，从而构成芯片模块123。即晶圆10的利用率可以增强，使得芯片模块123具有更多的芯片，从而有利于提高半导体结构的集成度和容量。另外，即使芯片模块123的芯片数量增多，但在密封层4的作用下，芯片模块123的结构强度能够得到提高，且密封层4能够在形成芯片模块123的过程中对三个芯片起到保护作用，从而减少芯片内的缺陷，提高芯片的良率。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：
提供第一芯片、第二芯片和第三芯片，所述第二芯片和所述第三芯片的正背面的面积均小于所述第一芯片的正背面的面积；
将所述第二芯片和所述第三芯片分别与所述第一芯片的正面和背面进行键合，以形成芯片模块；
在所述第二芯片和所述第三芯片的侧面形成密封层，所述密封层还覆盖所述第一芯片的部分正面和部分背面。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述密封层的侧面与所述第一芯片的侧面齐平。
3.根据权利要求1所述半导体结构的制造方法，其特征在于，所述将第二芯片和第三芯片分别与第一芯片的正面和背面进行键合，在第二芯片和第三芯片的侧面形成密封层，包括：
将所述第二芯片与所述第一芯片的正面和背面中的一者进行键合；
在所述第二芯片的侧面形成第一密封层，所述第一密封层位于所述第一芯片的正面和背面中的一者上；
形成所述第一密封层后，将所述第三芯片与所述第一芯片的正面和背面中的另一者进行键合；
在所述第三芯片的侧面形成所述第二密封层，所述第二密封层还位于所述第一芯片的正面和背面中的另一者上；
所述第一密封层和所述第二密封层构成所述密封层。
4.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述第一密封层至少位于所述第二芯片的相对两侧；
所述第二密封层至少位于所述第三芯片的相对两侧。
5.根据权利要求3所述的半导体结构的制造方法，其特征在于，在形成所述第一密封层后，还包括：
对所述第一芯片进行减薄处理，以使所述第一芯片的厚度小于所述第二芯片的厚度和所述第三芯片的厚度。
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述第一芯片内具有第一导电通孔，所述减薄处理露出所述第一导电通孔；
所述第二芯片内具有贯穿的第二导电通孔，所述第三芯片内具有贯穿的第三导电通孔；所述第一导电通孔、所述第二导电通孔和所述第三导电通孔电连接。
7.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述减薄处理后，在所述第一芯片远离所述第二芯片的表面形成第一键合垫，所述第一键合垫与所述第一导电通孔相连；
所述第三芯片朝向所述第一芯片的表面还具有第三键合垫，所述第三键合垫与所述第三导电通孔相连；
连接所述第一键合垫与所述第三键合垫，以使所述第一芯片与所述第三芯片键合。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，形成所述第一键合垫的步骤包括：
在所述第一芯片远离所述第二芯片的表面形成第一介质层；
对所述第一介质层进行图形化处理以形成开口；
在所述开口内形成所述第一键合垫。
9.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述第二芯片远离所述第一芯片的表面具有焊垫；
形成所述芯片模块后，在所述第三芯片远离所述第一芯片的表面形成焊接凸块；
提供承载层，将多个芯片模块堆叠在所述承载层上，相邻所述芯片模块通过所述焊垫和所述焊接凸块相焊接。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成所述第一密封层后，还包括：
提供支撑板，将所述第二芯片远离所述第一芯片的表面附着在所述支撑板上；
形成所述焊接凸块后，将所述支撑板与所述芯片模块分离。
11.根据权利要求9所述的半导体结构的制造方法，其特征在于，将多个所述芯片模块堆叠在所述承载层上后，还包括：形成第三密封层，所述第三密封层填充在相邻所述芯片模块之间，并露出所述密封层和所述第一芯片的侧面。
12.根据权利要求1所述的半导体结构的制造方法，其特征在于，提供所述第一芯片包括：
提供晶圆，所述晶圆包括多个所述第一芯片；
形成所述芯片模块后，将所述晶圆切割为多个相互分立的所述第一芯片，以使多个所述芯片模块相分离。
13.一种半导体结构，其特征在于，包括：
芯片模块，所述芯片模块包括第一芯片、第二芯片和第三芯片，第二芯片和第三芯片的正背面的面积均小于所述第一芯片的正背面的面积；所述第二芯片和所述第三芯片分别与所述第一芯片的正面和背面键合；
所述第二芯片和所述第三芯片的侧面具有密封层，所述密封层还覆盖所述第一芯片的部分正面和部分背面。
14.根据权利要求13所述的半导体结构，其特征在于，
所述第一芯片的厚度小于所述第二芯片和所述第三芯片的厚度。
15.根据权利要求14所述的半导体结构，其特征在于，
所述密封层包括第一密封层和第二密封层；
所述第一密封层位于所述第二芯片的侧面，并位于所述第一芯片的正面和背面中的一者上；
所述第二密封层位于所述第三芯片的侧面，并位于所述第一芯片的正面和背面中的另一者上；
所述第一密封层和所述第二密封层露出所述第一芯片的侧面。
CN202211222618.3A 2022-10-08 2022-10-08 半导体结构的制造方法和半导体结构 Pending CN117912968A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211222618.3A CN117912968A (zh) 2022-10-08 2022-10-08 半导体结构的制造方法和半导体结构
PCT/CN2023/081421 WO2024074011A1 (zh) 2022-10-08 2023-03-14 半导体结构的制造方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211222618.3A CN117912968A (zh) 2022-10-08 2022-10-08 半导体结构的制造方法和半导体结构

Publications (1)

Publication Number Publication Date
CN117912968A true CN117912968A (zh) 2024-04-19

Family

ID=90607482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211222618.3A Pending CN117912968A (zh) 2022-10-08 2022-10-08 半导体结构的制造方法和半导体结构

Country Status (2)

Country Link
CN (1) CN117912968A (zh)
WO (1) WO2024074011A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051337B (zh) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 立体堆叠集成电路***芯片封装的制造方法与测试方法
CN112542378B (zh) * 2020-12-01 2024-03-26 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件

Also Published As

Publication number Publication date
WO2024074011A1 (zh) 2024-04-11

Similar Documents

Publication Publication Date Title
US11037910B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US11158606B2 (en) Molded direct bonded and interconnected stack
TWI710072B (zh) 半導體裝置封裝體及其製造方法
US10867897B2 (en) PoP device
KR102193505B1 (ko) 반도체 패키지 및 그 형성 방법
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US10886255B2 (en) Die stack structure, semiconductor package having the same and method of manufacturing the same
KR100945504B1 (ko) 스택 패키지 및 그의 제조 방법
KR102582862B1 (ko) 집적 회로 패키지 및 이를 형성하는 방법
CN111710660A (zh) 具有冗余电连接器的互连结构及相关***与方法
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
US8941238B2 (en) Semiconductor device
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN112582389A (zh) 半导体封装件、封装件及其形成方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN116247030A (zh) 器件封装件及其方法
CN115732492A (zh) 半导体封装
CN117912968A (zh) 半导体结构的制造方法和半导体结构
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171405A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN216698354U (zh) 一种带有tsv通孔束的封装结构和3dic芯片封装结构
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
CN117690804A (zh) 晶圆级封装方法
CN115527869A (zh) 三维堆叠的扇出型芯片封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination