CN111769076B - 一种用于2.5d封装的tsv转接板及其制备方法 - Google Patents
一种用于2.5d封装的tsv转接板及其制备方法 Download PDFInfo
- Publication number
- CN111769076B CN111769076B CN202010561678.2A CN202010561678A CN111769076B CN 111769076 B CN111769076 B CN 111769076B CN 202010561678 A CN202010561678 A CN 202010561678A CN 111769076 B CN111769076 B CN 111769076B
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon substrate
- etching
- film
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 107
- 239000010703 silicon Substances 0.000 claims abstract description 107
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000003486 chemical etching Methods 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 238000011049 filling Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 230000003197 catalytic effect Effects 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 239000003054 catalyst Substances 0.000 claims description 4
- 229910016507 CuCo Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910052883 rhodonite Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 67
- 239000010410 layer Substances 0.000 description 58
- 239000010949 copper Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于集成电路封装技术领域，具体为一种用于2.5D封装的TSV转接板及其制备方法。本发明采用金属辅助化学刻蚀工艺减薄硅片，并且采用金属辅助化学刻蚀工艺形成硅通孔，该方法无需复杂的工艺设备，工艺简单，且硅通孔的深宽比易调。此外，通过在硅衬底背面形成籽晶层，而后在硅通孔内填充导电金属的方法，无需化学机械抛光去除硅通孔上表面的导电金属，从而可以进一步地缩减工艺步骤。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种用于2.5D封装的TSV转接板及其制备方法。
背景技术
随着电子产品向小型化、高性能、高可靠等方向发展，***集成度也日益提高。在这种情况下，靠进一步缩小集成电路的特征尺寸和互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，传统的摩尔定律已经很难继续发展下去。以TSV为核心的2.5D/3D集成技术已经被广泛认为是未来高密度封装领域的主导技术，是突破摩尔定律的有效途径。与传统的2D封装相比，基于TSV转接板的2.5D封装使多个芯片在转接板上直接实现互连，大大缩短了走线长度，降低了信号延迟与损耗，其相对带宽可达到传统封装的8~50倍。硅基转接板可以制作更小线宽的互连线，布线密度大大提高，使其满足高性能芯片的需求。硅基转接板与芯片均采用硅作为基底材料，二者间的热膨胀系数失配较小，芯片所承受的热应力大幅降低，可靠性得以提高。芯片和基板间较短的互连线路可以改善***电性能。因此，多个功能芯片通过TSV转接板形成互连的封装形式越来越受到世界各大半导体公司及科研院所的关注。
为了满足封装总体厚度的要求，对于传统的TSV制造工艺，其中很重要的一个步骤是硅片减薄。对于硅片减薄，通常都是采用机械磨削联合化学机械抛光、湿法刻蚀、干法刻蚀或者干法抛光的工艺方式。然而这些工艺模式都涉及到复杂的工艺设备和工艺步骤，因此工艺成本都比较高。此外，对于传统的TSV制造工艺，在硅通孔内电镀铜之后还需要采用化学机械抛光方法去除硅通孔表面铜材料，这同样将增加工艺步骤；而且化学机械抛光所使用的抛光浆料对环境有害。
发明内容
本发明的目的在于提供一种工艺简单，且硅通孔的深宽比易调的用于2.5D封装的TSV转接板及其制备方法。
本发明提供的用于2.5D封装的TSV转接板制备方法，具体步骤为：
采用金属辅助化学刻蚀方法对硅衬底减薄；
在所述硅衬底背面依次形成第三绝缘介质、籽晶层，并粘合第一载体；
在所述硅衬底的正面光刻定义硅通孔位置，并刻蚀形成硅通孔；
沉积第一绝缘介质，并刻蚀去除所述硅通孔底部的第一绝缘介质；
沉积扩散阻挡层，并刻蚀去除所述硅通孔底部的所述扩散阻挡层；
刻蚀去除所述硅通孔底部的所述第三绝缘介质；
在所述硅通孔中填充导电金属；
采用光刻和刻蚀工艺去除所述硅通孔上表面的所述第一绝缘介质和所述扩散阻挡层，沉积第二绝缘介质，随后采用光刻和刻蚀工艺去除所述导电金属表面的第二绝缘介质；
在所述导电金属顶部形成粘附层/种子层叠层薄膜，并在所述叠层薄膜上形成微凸点；
在所述硅衬底正面粘合第二载体，然后去除所述硅衬底背面的所述籽晶层和所述第一载体，在所述导电金属的底部形成粘附层/种子层叠层薄膜，并在所述叠层薄膜的上形成C4凸点；去除所述第二载体。
本发明制备方法中，优选为，所述采用金属辅助化学刻蚀方法对硅衬底减薄，具体包括以下步骤：
在所述硅衬底的背面生长一层第一金属薄膜作为催化剂，然后在所述硅衬底的正面粘合第三载体；
将所述硅衬底放置在氢氟酸和双氧水的混合溶液中进行刻蚀；
在所述第一金属薄膜的催化作用下，与所述第一金属薄膜接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀，通过控制刻蚀速率和刻蚀时间将所述硅衬底减薄到所需要的厚度；
蚀刻去除所述第一金属薄膜。
本发明制备方法中，优选为，所述金属薄膜为Ag、Pt、Au、Pd中的至少一种。
本发明制备方法中，优选为，所述金属薄膜的厚度范围为20~50 nm。
本发明制备方法中，优选为，采用金属辅助化学刻蚀形成硅通孔。
本发明制备方法中，优选为，在所述硅衬底（200）的正面生长一层第二金属薄膜（206），并通过光刻和刻蚀工艺定义出硅通孔的位置；
将所述硅衬底（200）放置在氢氟酸和双氧水的混合溶液中进行化学刻蚀；
在所述金属薄膜（206）的催化作用下，与所述第二金属薄膜（206）接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀，通过控制刻蚀速率和刻蚀时间，使所述硅衬底（200）被刻蚀穿通，所述第二金属薄膜（206）与底部的所述第三绝缘介质（203）直接接触；
蚀刻去除所述第二金属薄膜（206）。
本发明制备方法中，优选为，所述扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种。
本发明制备方法中，优选为，所述导电金属为Cu。
本发明制备方法中，优选为，所述籽晶层Cu、Ru、Co、CuRu合金、CuCo合金中的至少一种。
本发明还提供一种用于2.5D封装的TSV转接板，包括：
贯通硅衬底的硅通孔；
第一绝缘介质和扩散阻挡层，其中，所述第一绝缘介质覆盖硅通孔的侧壁，所述扩散阻挡层覆盖所述第一绝缘介质的表面；
第二绝缘介质和第三绝缘介质，其中所述第二绝缘介质覆盖所述硅衬底、所述第一绝缘介质以及扩散阻挡层的上表面，所述第三绝缘介质覆盖所述硅衬底、所述第一绝缘介质以及所述扩散阻挡层的下表面；
导电金属、粘附层/种子层所构成的叠层薄膜、微凸点、C4凸点，其中，所述导电金属完全填充所述硅通孔；
粘附层/种子层所构成的叠层薄膜覆盖导电金属的上表面以及部分所述第二绝缘介质的表面；所述粘附层/种子层所构成的叠层薄膜覆盖所述导电金属的下表面以及部分所述第三绝缘介质的表面；
微凸点位于所述粘附层/种子层所构成的叠层薄膜表面；
C4凸点位于所述粘附层/种子层所构成的叠层薄膜表面。
本发明采用金属辅助化学刻蚀工艺来减薄硅片、制备硅通孔，无需复杂的工艺设备，工艺简单，且硅通孔的深宽比易调。此外，以硅通孔背面的铜材料为籽晶层在硅通孔内电镀铜，无需采用化学机械抛光工艺来去除硅通孔上表面的铜材料，从而可以缩减工艺步骤。
附图说明
图1是用于2.5D封装的TSV转接板制备方法的流程图。
图2~15示出了用于2.5D封装的TSV转接板制备方法的各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1~15和实施例对本发明的技术方案做进一步的说明。图1是用于2.5D封装的TSV转接板制备方法的流程图，图2~15示出了用于2.5D封装的TSV转接板制备方法的各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：减薄硅片获得基底。首先采用物理气相沉积方法在硅衬底200的背面生长一层金属Ag薄膜202作为第一金属薄膜，厚度范围为20~50 nm；然后在硅衬底200的正面用粘合剂粘附一片陶瓷薄膜201作为第三载体，所得结构如图2所示。接着将硅衬底200放置在氢氟酸和双氧水的混合溶液中进行金属辅助化学刻蚀；在Ag薄膜202的催化作用下，与Ag薄膜接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀；通过控制刻蚀速率和刻蚀时间可以将硅衬底200减薄到所需要的厚度50~100 μm，所得结构如图3所示。在本实施方式中采用Ag作为金属辅助化学刻蚀的催化剂，陶瓷薄膜作为载体，但是本发明不限定于此，可以选择Ag、Pt、Au、Pd中的至少一种作为催化剂，可以选择陶瓷薄膜、环氧玻璃中的至少一种作为载体。当硅片减薄到一定厚度，硅片容易弯折变形；将硅片粘附在载体上可以防止硅片变形。
步骤S2：形成硅通孔。首先通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻工艺将Ag薄膜202去除。然后采用化学气相沉积的方法在硅衬底200的背面沉积一层Si3N4薄膜203作为第三绝缘介质，厚度范围为200~300 nm。接着采用物理气相沉积的方法沉积一层Cu薄膜作为籽晶层204，厚度范围为10~30 nm。随后用粘合剂在Cu薄膜204背面粘附一片陶瓷薄膜205作为第一载体，并去除陶瓷薄膜201，所得结构如图4所示。在本实施方式中，采用Si3N4薄膜作为第三绝缘介质，采用Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择Si3N4、SiON、SiC中的至少一种作为绝缘介质，选择Cu、Ru、Co、CuRu合金、CuCo合金中的至少一种作为籽晶层。进一步，采用物理气相沉积的方法在硅衬底200的正面生长一层Ag薄膜作为第二金属薄膜206，并通过光刻和刻蚀工艺定义出硅通孔的位置，所得结构如图5所示。紧接着将硅衬底200放置在氢氟酸和双氧水的混合溶液中进行金属辅助化学刻蚀；在Ag薄膜206的催化作用下，与Ag薄膜接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀；通过控制刻蚀速率和刻蚀时间，硅衬底被刻蚀穿通，Ag薄膜206与底部的Si3N4薄膜203直接接触，所得结构如图6所示。最后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻工艺将Ag薄膜206去除，所得结构如图7所示。
步骤S3：沉积第一绝缘介质和扩散阻挡层。首先采用化学气相沉积方法在硅通孔表面沉积一层SiO2薄膜207作为第一绝缘介质；然后采用光刻和刻蚀工艺去除沉积在硅通孔底部的SiO2薄膜207，所得结构如图8所示。接着采用物理气相沉积方法在SiO2薄膜207表面生长一层TaN薄膜208作为扩散阻挡层；随后采用光刻和刻蚀工艺去除沉积在硅通孔底部的TaN薄膜208，所得结构如图9所示。最后采用光刻和刻蚀工艺去除硅通孔底部的Si3N4薄膜203，所得结构如图10所示。在本实施方式中采用SiO2作为第一绝缘介质，采用TaN作为扩散阻挡层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为扩散阻挡层。第一绝缘介质和扩散阻挡层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S4：电镀铜以及形成接触凸点。首先以铜薄膜204为籽晶层，采用电镀工艺在硅通孔内部电镀铜材料209，铜材料完全填充硅通孔，而且铜材料209的顶部与硅衬底200的顶部齐平，所得结构如图11所示。然后采用光刻和刻蚀工艺去除硅通孔上表面的第一绝缘介质207和扩散阻挡层208；接着采用化学气相沉积方法沉积一层Si3N4薄膜210作为第二绝缘介质；随后采用光刻和刻蚀工艺去除铜材料209表面的Si3N4薄膜210，所得结构如图12所示。紧接着采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜211，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层；进一步采用电镀方法在粘附层/种子层叠层薄膜211的表面电镀Cu材料和Sn材料所构成的叠层金属212，作为微凸点；进一步采用光刻和刻蚀方法去除部分粘附层/种子层所构成的叠层薄膜211，保证相邻微凸点之间没有导通，所得结构如图13所示。接下来采用粘合剂在硅衬底200的正面粘附一片陶瓷薄膜213作为第三载体；进一步依次去除硅衬底背面的陶瓷薄膜205和铜薄膜204，所得结构如图14所示。最后采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜214，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层；进一步采用电镀方法在粘附层/种子层叠层薄膜214的表面电镀Cu材料和Sn材料所构成的叠层金属215，作为C4凸点；进一步采用光刻和刻蚀方法去除部分粘附层/种子层所构成的叠层薄膜214，保证相邻C4凸点之间没有导通；进一步去除陶瓷薄膜213，所得结构如图15所示。在本实施方式中采用Si3N4作为第二绝缘介质，但是本发明不限定于此，可以选择Si3N4、SiON、SiC中的至少一种作为第二绝缘介质；其中第二绝缘介质还充当扩散阻挡层的作用。
如图15所示，本发明的一种用于2.5D封装的TSV转接板，包括：贯通硅衬底200的硅通孔；第一绝缘介质207和扩散阻挡层208，其中，第一绝缘介质207覆盖硅通孔的侧壁，扩散阻挡层208覆盖第一绝缘介质207的表面；第二绝缘介质210和第三绝缘介质203，其中第二绝缘介质210覆盖硅衬底200、第一绝缘介质207以及扩散阻挡层208的上表面，第三绝缘介质203覆盖硅衬底200、第一绝缘介质207以及扩散阻挡层208的下表面；导电金属209、粘附层/种子层所构成的叠层薄膜211,214、微凸点212、C4凸点215，其中，导电金属209完全填充硅通孔；粘附层/种子层所构成的叠层薄膜211覆盖导电金属209的上表面以及部分第二绝缘介质210的表面；粘附层/种子层所构成的叠层薄膜214覆盖导电金属209的下表面以及部分第三绝缘介质203的表面；微凸点212位于粘附层/种子层所构成的叠层薄膜211表面；C4凸点215位于粘附层/种子层所构成的叠层薄膜214表面。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种用于2.5D封装的TSV转接板制备方法，其特征在于，具体步骤为：
采用金属辅助化学刻蚀方法对硅衬底（200）减薄；
在所述硅衬底（200）背面依次形成第三绝缘介质（203）、籽晶层（204），并粘合第一载体（205）；
在所述硅衬底（200）的正面光刻定义硅通孔位置，并刻蚀形成硅通孔；
沉积第一绝缘介质（207），并刻蚀去除所述硅通孔底部的第一绝缘介质（207）；沉积扩散阻挡层（208），并刻蚀去除所述硅通孔底部的所述扩散阻挡层（208）；刻蚀去除所述硅通孔底部的所述第三绝缘介质（203）；
在所述硅通孔中填充导电金属（209）；采用光刻和刻蚀工艺去除所述硅通孔上表面的所述第一绝缘介质（207）和所述扩散阻挡层（208），沉积第二绝缘介质（210），随后采用光刻和刻蚀工艺去除所述导电金属（209）表面的第二绝缘介质（210）；
在所述导电金属（209）顶部形成第一粘附层/种子层叠层薄膜（211），并在所述叠层薄膜上形成微凸点（212）；在所述硅衬底（200）正面粘合第二载体（213），然后去除所述硅衬底（200）背面的所述籽晶层（204）和所述第一载体（205），在所述导电金属（209）的底部形成第二粘附层/种子层叠层薄膜（214），并在所述叠层薄膜的上形成C4凸点（215）；去除所述第二载体（213）。
2.根据权利要求1所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述采用金属辅助化学刻蚀方法对硅衬底减薄，具体包括以下步骤：
在所述硅衬底（200）的背面生长一层第一金属薄膜（202）作为催化剂，然后在所述硅衬底（200）的正面粘合第三载体（201）；
将所述硅衬底（200）放置在氢氟酸和双氧水的混合溶液中进行刻蚀；
在所述第一金属薄膜（202）的催化作用下，与所述第一金属薄膜（202）接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀，通过控制刻蚀速率和刻蚀时间将所述硅衬底（200）减薄到所需要的厚度；
蚀刻去除所述第一金属薄膜（202）。
3.根据权利要求2所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述金属薄膜为Ag、Pt、Au、Pd中的至少一种。
4. 根据权利要求2所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述金属薄膜的厚度为20~50 nm。
5.根据权利要求1所述的用于2.5D封装的TSV转接板制备方法，其特征在于，采用金属辅助化学刻蚀形成硅通孔。
6.根据权利要求5所述的用于2.5D封装的TSV转接板制备方法，其特征在于，在所述硅衬底（200）的正面生长一层第二金属薄膜（206），并通过光刻和刻蚀工艺定义出硅通孔的位置；
将所述硅衬底（200）放置在氢氟酸和双氧水的混合溶液中进行化学刻蚀；
在所述金属薄膜（206）的催化作用下，与所述第二金属薄膜（206）接触的硅材料不断被双氧水氧化以及被氢氟酸刻蚀，通过控制刻蚀速率和刻蚀时间，使所述硅衬底（200）被刻蚀穿通，所述第二金属薄膜（206）与底部的所述第三绝缘介质（203）直接接触；
蚀刻去除所述第二金属薄膜（206）。
7.根据权利要求1所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种。
8.根据权利要求1所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述导电金属为Cu。
9.根据权利要求8所述的用于2.5D封装的TSV转接板制备方法，其特征在于，所述籽晶层为Cu、Ru、Co、CuRu合金、CuCo合金中的至少一种。
10.一种基于权利要求1-9之一所述制备方法得到的用于2.5D封装的TSV转接板，其特征在于，包括：
贯通硅衬底（200）的硅通孔；
第一绝缘介质（207）和扩散阻挡层（208），其中，所述第一绝缘介质（207）覆盖硅通孔的侧壁，所述扩散阻挡层（208）覆盖所述第一绝缘介质（207）的表面；
第二绝缘介质（210）和第三绝缘介质（203），其中所述第二绝缘介质（210）覆盖所述硅衬底（200）、所述第一绝缘介质（207）以及扩散阻挡层（208）的上表面，所述第三绝缘介质（203）覆盖所述硅衬底（200）、所述第一绝缘介质（207）以及所述扩散阻挡层（208）的下表面；
导电金属（209）、粘附层/种子层所构成的叠层薄膜（211,214）、微凸点（212）、C4凸点（215），其中，所述导电金属（209）完全填充所述硅通孔；第一粘附层/种子层所构成的叠层薄膜（211）覆盖导电金属（209）的上表面以及部分所述第二绝缘介质（210）的表面；所述第二粘附层/种子层所构成的叠层薄膜（214）覆盖所述导电金属（209）的下表面以及部分所述第三绝缘介质（203）的表面；微凸点（212）位于所述第一粘附层/种子层所构成的叠层薄膜（211）表面；C4凸点（215）位于所述第二粘附层/种子层所构成的叠层薄膜（214）表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010561678.2A CN111769076B (zh) | 2020-06-18 | 2020-06-18 | 一种用于2.5d封装的tsv转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010561678.2A CN111769076B (zh) | 2020-06-18 | 2020-06-18 | 一种用于2.5d封装的tsv转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111769076A CN111769076A (zh) | 2020-10-13 |
| CN111769076B true CN111769076B (zh) | 2022-04-12 |
Family
ID=72721069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010561678.2A Active CN111769076B (zh) | 2020-06-18 | 2020-06-18 | 一种用于2.5d封装的tsv转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769076B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035809B (zh) * | 2021-03-04 | 2022-11-25 | 复旦大学 | 硅通孔结构、封装结构及其制造方法 |
| CN113035811B (zh) * | 2021-03-04 | 2022-09-27 | 复旦大学 | 硅通孔结构、封装结构及其制造方法 |
| CN113035829B (zh) * | 2021-03-04 | 2022-11-25 | 复旦大学 | Tsv无源转接板及其制造方法 |
| US20230197568A1 (en) * | 2021-12-20 | 2023-06-22 | Intel Corporation | Conductive features formed using metal assisted etch |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN105668509A (zh) * | 2016-01-28 | 2016-06-15 | 华东医药（杭州）基因科技有限公司 | 一种刻蚀微米硅通孔的方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
-
2020
- 2020-06-18 CN CN202010561678.2A patent/CN111769076B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN105668509A (zh) * | 2016-01-28 | 2016-06-15 | 华东医药（杭州）基因科技有限公司 | 一种刻蚀微米硅通孔的方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111769076A (zh) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| US8367472B2 (en) | Method of fabricating a 3-D device | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| US8525343B2 (en) | Device with through-silicon via (TSV) and method of forming the same | |
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
| TWI436466B (zh) | 直通矽晶穿孔結構及其製程 | |
| TW201023299A (en) | Method of forming stacked dies | |
| WO2003054956A1 (en) | Chip and wafer integration process using vertical connections | |
| US8913402B1 (en) | Triple-damascene interposer | |
| US20220246472A1 (en) | Dual redistribution layer structure | |
| WO2023070860A1 (zh) | 一种半导体结构及其形成方法、晶圆键合方法 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN101645401A (zh) | 一种电路器件三维集成的方法 | |
| WO2014067288A1 (zh) | 一种圆片级穿硅通孔tsv的制作方法 | |
| CN100563000C (zh) | 半导体器件及其制造方法 | |
| TW202406018A (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| JP2004247549A (ja) | 配線基板の作製方法および多層配線基板の作製方法 | |
| CN102683309A (zh) | 晶圆级植球印刷填充通孔的转接板结构及其制作方法 | |
| CN111769078B (zh) | 一种用于***级封装的tsv无源转接板制备方法 | |
| WO2023279516A1 (zh) | 微凸块及其形成方法、芯片互连结构及方法 | |
| CN111769075B (zh) | 一种用于***级封装的tsv无源转接板及其制造方法 | |
| CN113035797B (zh) | 封装结构及其制造方法 | |
| CN111883498B (zh) | 一种dram芯片三维集成***及其制备方法 | |
| CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |