CN112992981A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112992981A
CN112992981A CN202011454399.2A CN202011454399A CN112992981A CN 112992981 A CN112992981 A CN 112992981A CN 202011454399 A CN202011454399 A CN 202011454399A CN 112992981 A CN112992981 A CN 112992981A
Authority
CN
China
Prior art keywords
pixel
sub
line
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011454399.2A
Other languages
English (en)
Inventor
方铉喆
郭源奎
金成焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112992981A publication Critical patent/CN112992981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：第一线组，包括在基底上在第一方向上延伸的第一线；第二线组，包括在基底上在第二方向上延伸的第二线，第二方向与第一方向相交；像素电路，设置在第一线组与第二线组相交所处的区域处；像素，与像素电路叠置；透射区域，被第一线组和第二线组围绕；以及金属层，设置在基底与像素电路之间，金属层包括与透射区域对应的开口。

Description

显示装置
本申请要求于2019年12月17日在韩国知识产权局提交的第10-2019-0169181号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
一个或更多个实施例涉及一种显示装置。
背景技术
近年来，显示装置已经应用于广泛的用途。此外，由于显示装置变得较薄且较轻，这种显示装置被应用于广泛的用途。
因此，可以存在设计显示装置的形状的各种方法，并且可以应用或连接到显示装置的功能或元件正在增加。
将理解的是，技术部分的该背景技术部分地旨在为理解技术而提供有用的背景技术。然而，技术部分的该背景技术还可以包括不是在此公开的主题的相应有效申请日之前相关领域的技术人员已知或理解的部分的思想、构思或认识。
发明内容
一个或更多个实施例可以包括一种显示装置，该显示装置包括用作主显示区域的第一显示区域和光学装置可以布置或设置在其下面或下方的第二显示区域。然而，这些方面是示例，并且公开的范围不限于此。
附加方面将在以下的描述中部分阐述，部分地通过该描述将是明显的，或者可以通过公开的所呈现的实施例的实践而获知。
根据一个或更多个实施例，显示装置可以包括：第一线组，包括在基底上在第一方向上延伸的第一线；第二线组，包括在基底上在第二方向上延伸的第二线，第二方向与第一方向相交；像素电路，设置在第一线组与第二线组相交所处的区域处；像素，与像素电路叠置；透射区域，被第一线组和第二线组围绕；以及金属层，设置在基底与像素电路之间，并且包括与透射区域对应的开口。
像素可以包括在像素电路周围与第一线组叠置的第一子像素、在像素电路周围与第二线组叠置的第二子像素以及与像素电路叠置的第三子像素。
第一子像素和第三子像素可以在同一行中彼此相邻地设置，第二子像素和第一子像素可以在不同的行中彼此相邻地设置。
第三子像素的发射区域的尺寸可以大于第一子像素的发射区域的尺寸和第二子像素的发射区域的尺寸。
第一线的部分和第二线的部分可以弯曲并且可以在像素电路周围在第一方向与第二方向之间的第三方向上延伸。第一线的另一部分和第二线的另一部分可以弯曲并且在像素电路周围在第四方向上延伸。第四方向可以与第三方向线对称。
像素可以包括与第一线的所述部分和第二线的所述部分叠置的第一子像素、与第一线的所述另一部分和第二线的所述另一部分叠置的第二子像素以及与像素电路叠置的第三子像素。
第一子像素和第二子像素可以在同一行中彼此相邻地设置，第三子像素和第一子像素可以在不同的行中彼此相邻地设置。
第三子像素的发射区域的尺寸可以大于第一子像素的发射区域的尺寸和第二子像素的发射区域的尺寸。
像素可以包括与像素电路周围的第一线组的部分和第二线组的部分叠置的第一子像素、与像素电路周围的第一线组的另一部分和第二线组的另一部分叠置的第二子像素以及与像素电路叠置的第三子像素。
第一子像素和第二子像素可以在同一行中彼此相邻地设置，第三子像素和第一子像素可以在不同的行中彼此相邻地设置。
第三子像素的发射区域的尺寸可以大于第一子像素的发射区域的尺寸和第二子像素的发射区域的尺寸。
像素可以包括与像素电路叠置并且在第一方向上彼此相邻地设置的第一子像素至第三子像素。第一子像素和第三子像素可以与在像素电路周围的第一线组部分叠置。
第二子像素的在第二方向上的发射区域的尺寸可以大于第一子像素的在第二方向上的发射区域的尺寸和第三子像素的在第二方向上的发射区域的尺寸。
像素可以包括子像素。子像素中的每个可以包括像素电极、发射层以及对电极。对电极可以设置在发射层上。对电极可以包括与透射区域对应的开口。
显示装置还可以包括设置在像素电路与子像素之间的平坦化层以及设置在像素电极与对电极之间的像素限定层。平坦化层可以包括与子像素的像素电极叠置的孔。像素限定层可以与平坦化层的孔叠置。
显示装置还可以包括设置在像素电路与子像素之间的平坦化层和设置在像素电极与对电极之间的像素限定层，平坦化层包括可以与多个子像素的像素电极叠置的孔。平坦化层的孔可以包括可以与像素限定层叠置的第一孔以及可以与发射层叠置的第二孔。
显示装置还可以包括设置在基底上的无机绝缘层。无机绝缘层可以包括与透射区域对应的开口。
根据一个或更多个实施例，显示装置可以包括：基底，包括第一显示区域和第二显示区域；第一线组，包括在第一显示区域和第二显示区域中在第一方向上延伸的第一线；第二线组，包括在第一显示区域和第二显示区域中在第二方向上延伸的第二线，第二方向与第一方向相交；第一像素电路，在第一显示区域中设置在第一线组与第二线组相交所处的区域处；第一像素电极，与第一像素电路叠置；第二像素电路，在第二显示区域中设置在第一线组与第二线组相交所处的区域处；以及第二像素电极，与第二像素电路叠置。第二显示区域可以包括被第一线组和第二线组围绕的透射区域。第二显示区域中的第一线和第二线的数量可以小于第一显示区域中的第一线和第二线的数量。
显示装置还可以包括在第二显示区域中设置在基底与第二像素电路之间的金属层。金属层可以包括与透射区域对应的开口。
对电极可以设置在第一显示区域和第二显示区域中。对电极可以与第一线组、第二线组、第一像素电极和第二像素电极叠置。
对电极可以在第二显示区域中包括与透射区域对应的开口。
第一线组的第一线和第二线组的第二线可以在第二显示区域中在第二像素电路周围在第三方向上延伸。第三方向可以是第一方向与第二方向之间的方向。
附图说明
通过结合附图的以下描述，公开的某些实施例的上面和其它方面、特征及优点将更加明显，在附图中：
图1是根据实施例的显示装置的示意性透视图；
图2是根据实施例的显示装置的示意性剖视图；
图3是根据实施例的显示面板的示意性平面图；
图4A和图4B是可以包括在根据实施例的显示面板中的第一像素和/或第二像素的子像素的等效电路图；
图5A是示出根据实施例的第二显示区域中的第二像素的布置的示意性平面图；
图5B是图5A的第二像素的放大图；
图6和图7是示出图5A中所示的第二像素的像素电路、线和子像素的位置的示意性布局图；
图8至图10是第二像素的沿着图7的线IIa-IIa'、线IIb-IIb'和线IIc-IIc'截取的示意性剖视图；
图11A是示出根据实施例的第二显示区域中的第二像素的布置的示意性平面图；
图11B是图11A的第二像素的放大图；
图12和图13是示出图11A中所示的第二像素的像素电路、线和子像素的位置的示意性布局图；
图14是第二像素的沿着图13的线IIIa-IIIa'、IIIb-IIIb'和IIIc-IIIc'截取的示意性剖视图；
图15是示出根据实施例的第二显示区域中的第二像素的布置的示意性平面图；
图16是图15的第二像素的放大图；
图17是示出根据实施例的第二显示区域中的第二像素的布置的示意性平面图；
图18是图17的第二像素的放大图；
图19是示出根据实施例的第一显示区域中的第一像素的布置的示意性平面图；
图20A是图19的第一像素的放大图；
图20B是第一线组和第二线组的示意图；
图21是第一像素的沿着图20A的线IV-IV'截取的示意性剖视图；以及
图22至图25是示出第一显示区域中的第一像素的布置和第二显示区域中的第二像素的布置的图。
具体实施方式
现在将详细参照实施例，实施例的示例在附图中示出，其中，同样的附图标记始终指同样的元件。在这方面，实施例可以具有不同的形式，并且不应该被解释为限于在此阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释描述的方面。
可以不提供与描述不相关的部分中的一些以便描述公开的实施例，并且在整个说明书中，同样的附图标记指同样的元件。
如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。贯穿公开，表述“a、b和c中的至少一个(种/者)”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。
术语“和”和“或”可以以连接或反意连接的含义使用，并且可以被理解为等同于“和/或”。在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为表示“A、B或A和B”。
将理解的是，尽管术语“第一”、“第二”等可以在此用于描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
如在此所使用的，除非上下文另外清楚地指示，否则单数形式“一个(种/者)”和“该(所述)”也旨在包括复数形式。
还将理解的是，当在本说明书中使用术语“包含”及其变型、“包括”和/或其变型、“具有”和/或其变型时，它们或它可以说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加其它特征、整体、步骤、操作、元件、组件和/或其任何组合。
当层、膜、区域、基底、区或元件被称为“在”另一层、膜、区域、基底、区或元件“上”时，该层、膜、区域、基底、区或元件可以直接在所述另一层、膜、区域、基底、区或元件上，或者中间层、中间膜、中间区域、中间基底、中间区或中间元件可以存在于其之间。相反地，当层、膜、区域、基底、区或元件被称为“直接在”另一层、膜、区域、基底、区或元件“上”时，中间层、中间膜、中间区域、中间基底、中间区或中间元件可以不存在于其之间。此外，当层、膜、区域、基底、区或元件被称为“在”另一层、膜、区域、基底、区或元件“下方”时，该层、膜、区域、基底、区或元件可以直接在所述另一层、膜、区域、基底、区或元件下方，或者中间层、中间膜、中间区域、中间基底、中间区或中间元件可以存在于其之间。相反地，当层、膜、区域、基底、区或元件被称为“直接在”另一层、膜、区域、基底、区或元件“下方”时，中间层、中间膜、中间区域、中间基底、中间区或中间元件可以不存在于其之间。此外，“在……之上”或“在……上”可以包括定位在目标上或下面，并且不必意指基于重力的方向。
为了易于描述，在此可以使用“在……下方”、“在……之下”、“下”、“在……上方”或“上”等的空间相对术语来描述如附图中所示出的一个元件或组件与另一元件或组件之间的关系。将理解的是，空间相对术语旨在包含装置在使用或操作中除了附图中所描绘的方位之外的不同方位。例如，在其中将附图中所示出的装置翻转的情况下，定位“在”另一装置“下方”或“之下”的装置可以放置“在”另一装置“上方”。因此，说明性术语“在……下方”可以包括下位置和上位置两者。装置还可以在其它方向上定位，因此空间相对术语可以根据方位而不同地解释。
在附图中，为了更好地理解描述、使描述清楚和易于描述，可以放大元件的尺寸和厚度。然而，公开不限于所示出的尺寸和厚度。在附图中，为了清楚起见，可以夸大层、膜、面板、区域和其它元件的厚度。在附图中，为了更好地理解和易于描述，可以夸大一些层和区域的厚度。
此外，在说明书中，短语“在平面图中”意味着当从上方观看目标部分时，短语“在示意性剖视图中”意味着当从侧面观看通过垂直切割目标部分所截取的示意性剖面时。
此外，术语“叠置”或“叠置的”意味着第一目标可以在第二目标上方或下方或在第二目标的一侧，反之亦然。此外，术语“叠置”可以包括堆叠、面对或其变型、在……之上延伸、覆盖或部分覆盖或如本领域普通技术人员将领会和理解的任何其它合适的术语。术语“面对”及其变型意味着第一元件可以直接或间接与第二元件相对。在其中第三元件***第一元件与第二元件之间的情况下，尽管仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接相对。当元件被描述为“不”(或其变型)与另一元件“叠置”(或其变型)时，这可以包括元件彼此间隔开、彼此偏移、彼此分开或如本领域普通技术人员将领会和理解的任何其它合适的术语。
考虑到所讨论的测量和与具体量的测量相关的误差(即，测量***的限制)，如在此所使用的“约”或“近似地”包括所陈述的值并且意味着在由本领域普通技术人员确定的具体值的可接受的偏差的范围内。例如，“约”可以意味着在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。
当可以另外实施一些实施例时，可以另外执行在此所描述的特定工艺操作。例如，以连续顺序描述的两个工艺操作可以基本上同时或以相反顺序执行。
将理解的是，当层、区域或元件被称为“连接到”或“结合到”另一层、区域或元件时，该层、区域或元件可以直接连接或结合到所述另一层、区域或元件，或者可以存在中间层、中间区域或中间元件。例如，如在此所使用的，当层、区域或元件被称为“电连接到”另一层、区域或元件时，该层、区域或元件可以直接电连接到所述另一层、区域或元件，或者可以存在中间层、中间区域或中间元件。
除非另外定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与实施例所属领域的普通技术人员通常理解的含义相同的含义。此外，还将理解的是，除非在此明确地如此定义，否则术语(诸如在常用词典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的含义来解释。
图1是根据实施例的显示装置1的示意性透视图。
参照图1，显示装置1可以包括可以显示图像的第一显示区域DA1和第二显示区域DA2以及可以不显示图像的非显示区域NDA。在以下实施例中，术语“像素”表示包括至少两个子像素的单元像素，并且术语“子像素”可以包括用作显示元件的有机发光二极管。
显示装置1可以使用由第一显示区域DA1中的第一像素PM发射的光来提供或显示一个主图像或多个主图像。第一像素PM可以是包括子像素(参照图2中的Pm)的单元像素。
显示装置1可以包括第二显示区域DA2。第二显示区域DA2可以是组件(诸如使用红外(IR)光、可见光或声音的传感器或相机(或图像传感器))可以布置或设置在其下面或下方的区域。相机可以包括在公开的精神和范围内的任何图像捕获装置。第二显示区域DA2可以包括透射区域TA，透射区域TA可以传输可以由组件输出到外部或者可以从外部朝向组件行进的光和/或声音。在实施例中，当IR光透射穿过第二显示区域DA2时，第二显示区域DA2的透光率可以是约30％或更高、约50％或更高、约75％或更高、约80％或更高、约85％或更高、或者约90％或更高。
第二像素PA可以布置或设置在第二显示区域DA2中，并且第二显示区域DA2可以使用由第二像素PA发射的光来提供或显示一个预定图像或多个预定图像。由第二显示区域DA2提供或显示的一个图像或多个图像可以是一个辅助图像或多个辅助图像。在实施例中，第二显示区域DA2的分辨率可以约等于第一显示区域DA1的分辨率。在实施例中，第二显示区域DA2的分辨率可以低于第一显示区域DA1的分辨率。由于第二显示区域DA2可以包括可以传输光和/或声音的透射区域TA，因此每单位面积可以布置或设置的第二像素PA的数量可以小于第一显示区域DA1中每单位面积可以布置或设置的第一像素PM的数量。第二像素PA可以是包括子像素(参照图2中的Pa)的单元像素。
第二显示区域DA2可以定位于或设置在第一显示区域DA1的一侧上。图1示出了其中第二显示区域DA2可以布置或设置在第一显示区域DA1上方并且第二显示区域DA2可以布置或设置在非显示区域NDA与第一显示区域DA1之间的实施例。
在下文中，有机发光显示装置将被描述为根据实施例的显示装置1的示例，然而，根据公开的显示装置不限于此。在实施例中，可以采用各种类型的显示装置，诸如以无机发光显示装置和/或量子点发光显示装置为例。
尽管图1示出了其中第二显示区域DA2可以布置或设置在可以具有基本上矩形形状的第一显示区域DA1上方的示例，但是公开不限于此。第一显示区域DA1可以具有基本上圆形形状、基本上椭圆形形状或基本上多边形形状(例如，基本上三角形形状或基本上五边形形状)，并且第二显示区域DA2的位置和数量可以在公开的精神和范围内进行各种改变。
图2是根据实施例的显示装置1的示意性剖视图，其对应于沿着图1的线I-I'截取的剖面。
参照图2，显示装置1可以包括包含显示元件的显示面板10和/或布置或设置为与第二显示区域DA2对应的组件20。
显示面板10可以包括基底100、布置或设置在基底100上的显示元件层200以及可以用作可以密封显示元件层200的密封构件的薄膜封装层300。显示面板10可以包括在基底100下面或下方的下保护膜或层175和下盖层185。
显示元件层200可以包括电路层，该电路层包括薄膜晶体管TFT和TFT'、可以用作显示元件的有机发光二极管OLED和OLED'以及基底100与有机发光二极管OLED和OLED'之间的绝缘层IL和IL'。
包括有机发光二极管OLED的子像素Pm可以布置或设置在第一显示区域DA1中。子像素Pm可以电连接到包括薄膜晶体管TFT的像素电路。
包括有机发光二极管OLED'的子像素Pa可以布置或设置在第二显示区域DA2中。子像素Pa可以电连接到包括薄膜晶体管TFT'的像素电路。
其中可以不布置薄膜晶体管TFT'和子像素Pa的透射区域TA可以布置或设置在第二显示区域DA2中。透射区域TA可以是由组件20发射的光(或信号)或入射到组件20的光(或信号)可以透射穿过其的区域。
组件20可以布置或设置在第二显示区域DA2中。组件20可以是使用光或声音的电子元件。例如，组件20可以是可以接收和使用光的传感器(例如，红外(IR)传感器)、可以输出并检测光或声音并且测量距离或识别指纹的传感器、可以输出光的小灯、可以输出声音的扬声器和/或可以捕获一个图像或多个图像的图像传感器。当组件20是使用光的电子元件时，可以在公开的精神和范围内使用具有各种波段的光(诸如可见光、IR光和紫外(UV)光)。布置或设置在第二显示区域DA2中的组件20可以被放置或被设置为多个。例如，发光器件和光接收器件可以作为组件20一起放置或设置在一个第二显示区域DA2中。可选择地，一个组件20可以包括发光单元和光接收单元两者。然而，公开不限于此，并且组件20可以包括在公开的精神和范围内的电子元件的任何组合。
下金属层(或下电极层、金属层)BSM可以布置或设置在第二显示区域DA2中。下金属层BSM可以布置或设置在薄膜晶体管TFT'下面或下方，以基本上与薄膜晶体管TFT'对应。下金属层BSM可以是可以阻挡外部光到达包括薄膜晶体管TFT'的第二像素PA的光阻挡层。例如，下金属层BSM可以阻挡由组件20发射的光到达第二像素PA。在实施例中，恒定电压或信号可以施加到下金属层BSM，因此，可以防止由于静电放电导致的像素电路的损坏。
薄膜封装层300可以包括至少一个无机封装层和至少一个有机封装层。图2示出了第一无机封装层310和第二无机封装层330以及第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可以包括至少一种无机绝缘材料(诸如氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅)。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酸树脂、环氧树脂、聚酰亚胺和聚乙烯。然而，材料不限于此。
下保护膜175可以粘附到基底100的底表面并且支撑和保护基底100。下保护膜175可以包括相对于光具有高透射率的材料。下保护膜175可以包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
下盖层185可以布置或设置在下保护膜175下面或下方。下盖层185可以在第二显示区域DA2中包括开口185OP。由于下盖层185包括开口185OP，所以可以增加第二显示区域DA2的透光率。下盖层185可以包括光阻挡材料。因此，下盖层185可以阻挡可以透射穿过基底100的下表面的外部光。
第二显示区域DA2的面积可以大于由组件20占据的面积。因此，下盖层185中的开口185OP的面积可以不等于第二显示区域DA2的面积。例如，开口185OP的面积可以小于第二显示区域DA2的面积。
组件20可以布置或设置在第二显示区域DA2中。组件20可以起到不同的功能。
尽管未示出，但是可以在显示面板10上布置或设置其它组件(诸如可以感测触摸输入的输入感测构件、包括偏振器和/或延迟器或滤色器和/或黑矩阵的抗反射构件和/或透明窗)。
尽管实施例示出了其中薄膜封装层300可以用作可以密封显示元件层200的封装构件的情况，但是公开不限于此。例如，可以通过密封剂或玻璃料结合到基底100的密封基底可以用作可以密封显示元件层200的构件。
图3是根据实施例的显示面板10的示意性平面图。
参照图3，显示面板10可以包括基底100。第一像素PM可以布置或设置在基底100的第一显示区域DA1中。第一像素PM可以包括子像素(参照图2中的Pm)，子像素中的每个可以包括显示元件(诸如有机发光二极管(参照图2中的OLED))。子像素Pm可以从有机发光二极管OLED发射例如红光、绿光、蓝光或白光。
第二显示区域DA2可以布置或设置在第一显示区域DA1的一侧上。第二像素PA可以布置或设置在基底100的第二显示区域DA2中。第二像素PA可以包括子像素(参照图2中的Pa)，子像素中的每个可以包括显示元件(诸如有机发光二极管(参照图2中的OLED'))。子像素Pa可以从有机发光二极管OLED'发射例如红光、绿光、蓝光或白光。透射区域TA可以布置或设置在第二显示区域DA2中的第二像素PA之间。至少一个组件20可以布置或设置在基底100的第二显示区域DA2下面或下方。
在实施例中，第二显示区域DA2可以包括透射区域TA，因此，第二显示区域DA2的分辨率可以低于第一显示区域DA1的分辨率。例如，第二显示区域DA2的分辨率可以是第一显示区域DA1的分辨率的约1/2。在实施例中，第一显示区域DA1的分辨率可以是约400ppi或更大，第二显示区域DA2的分辨率可以是约200ppi。在实施例中，可以驱动第二显示区域DA2的第二像素PA的像素电路和可以将信号传输到第二像素PA的像素电路的线的布置可以改变为不同于可以驱动第一像素PM的像素电路和可以将信号传输到第一像素PM的像素电路的线的布置。因此，第二显示区域DA2可以包括透射区域TA并且可以具有与第一显示区域DA1的分辨率相同的分辨率。
第一像素PM和第二像素PA可以电连接到布置或设置在非显示区域NDA中的驱动器电路。第一扫描驱动器电路110、第二扫描驱动器电路120、端子140、第一电源线160和第二电源线170可以布置或设置在非显示区域NDA中。
第一扫描驱动器电路110可以通过扫描线SL向第一像素PM和第二像素PA提供扫描信号。第一扫描驱动器电路110可以通过发射控制线EL向每个像素提供发射控制信号。第二扫描驱动器电路120可以与第一扫描驱动器电路110平行地布置或设置且第一显示区域DA1在第二扫描驱动器电路120与第一扫描驱动器电路110之间。分别布置或设置在第一显示区域DA1和第二显示区域DA2中的第一像素PM和第二像素PA中的一些可以电连接到第一扫描驱动器电路110，并且它们中的另一些可以电连接到第二扫描驱动器电路120。在实施例中，可以省略第二扫描驱动器电路120。
端子140可以布置或设置在基底100的一侧处。端子140可以不被绝缘层覆盖或叠置，而是可以被暴露并且电连接到印刷电路板PCB。印刷电路板PCB的端子PCB-P可以电连接到显示面板10的端子140。印刷电路板PCB可以将控制器(未示出)的信号或电力传输到显示面板10。由控制器产生的控制信号可以通过印刷电路板PCB传输到第一扫描驱动器电路110和第二扫描驱动器电路120中的每个。控制器可以分别通过第一连接线161和第二连接线171向第一电源线160和第二电源线170提供第一电源电压和第二电源电压(参照图4A和图4B中的ELVDD和ELVSS)。第一电源电压ELVDD可以通过电连接到第一电源线160的电源电压线PL提供到第一像素PM和第二像素PA中的每个。第二电源电压ELVSS可以提供到第一像素PM和第二像素PA中的每个的电连接到第二电源线170的对电极。
数据驱动器电路150可以电连接到数据线DL。数据驱动器电路150可以通过电连接到端子140的连接线151和电连接到连接线151的数据线DL向第一像素PM和第二像素PA提供数据信号。尽管图3示出了其中数据驱动器电路150可以布置或设置在印刷电路板PCB上的示例，但是在实施例中，数据驱动器电路150可以布置或设置在基底100上。例如，数据驱动器电路150可以布置或设置在端子140与第一电源线160之间。
第一电源线160可以包括第一子线162和第二子线163，第一子线162和第二子线163可以在x方向上平行地延伸且第一显示区域DA1在第一子线162与第二子线163之间。第二电源线170可以具有其一个侧部可以是开口的基本上环形形状，并且可以部分围绕第一显示区域DA1。
图4A和图4B是可以包括在根据实施例的显示面板10中的第一像素PM和/或第二像素PA的子像素Pm和/或Pa的等效电路图。
参照图4A，子像素Pm和Pa中的每个可以包括有机发光二极管OLED，有机发光二极管OLED可以包括有机发光二极管OLED或OLED'(参照图2)。有机发光二极管OLED可以电连接到像素电路PC，像素电路PC可以电连接到扫描线SL和数据线DL。像素电路PC可以包括第一晶体管T1、第二晶体管T2和电容器Cst。第一晶体管T1和第二晶体管T2中的每个可以包括薄膜晶体管。
可以是开关晶体管的第二晶体管T2可以电连接到扫描线SL和数据线DL。第二晶体管T2可以响应于通过扫描线SL接收的扫描信号Sn而通过数据线DL接收数据信号DATA并且将数据信号DATA传输到第一晶体管T1。
电容器Cst可以电连接到第二晶体管T2和电源电压线PL，并且存储与从第二晶体管T2接收的电压与供应到电源电压线PL的第一电源电压ELVDD(或驱动电压)之间的差对应的电压。
可以是驱动器或驱动晶体管的第一晶体管T1可以电连接到电源电压线PL和电容器Cst，并且基于存储在电容器Cst中的电压控制从电源电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流发射具有预定亮度的光。有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。
尽管图4A示出了其中像素电路PC可以包括两个晶体管和一个电容器的情况，但是公开不限于此。如图4B中所示，像素电路PC可以包括七个晶体管和一个电容器。
参照图4B，像素电路PC可以包括第一晶体管T1至第七晶体管T7，第一晶体管T1至第七晶体管T7中的每个可以包括薄膜晶体管。
像素电路PC可以电连接到可以传输第一扫描信号GW的第一扫描线SL1、可以传输第二扫描信号GI的第二扫描线SL2、可以传输第三扫描信号GB的第三扫描线SL3、可以传输发射控制信号EM的发射控制线EL和可以传输数据信号DATA的数据线DL。
电源电压线PL可以将第一电源电压ELVDD传输到第一晶体管T1。初始化电压线VIL可以将可以初始化第一晶体管T1和有机发光二极管OLED的初始化电压VINT传输到第一晶体管T1的栅电极和有机发光二极管OLED，有机发光二极管OLED可以包括有机发光二极管OLED或OLED'(参照图2)。
第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、发射控制线EL和初始化电压线VIL可以在x方向上延伸并且在每行中彼此隔开地布置或设置。数据线DL和电源电压线PL可以在y方向上延伸，并且在每列中彼此隔开地布置或设置。在其它实施例中，初始化电压线VIL可以在y方向上延伸。
第一晶体管T1可以经由第五晶体管T5电连接到电源电压线PL，并且经由第六晶体管T6电连接到有机发光二极管OLED。可以是驱动器或驱动晶体管的第一晶体管T1可以由于第二晶体管T2的开关操作而接收数据信号DATA，并将驱动电流Ioled供应到有机发光二极管OLED。
第二晶体管T2可以电连接到第一扫描线SL1和数据线DL，并且可以响应于通过第一扫描线SL1接收的第一扫描信号GW而导通，并且可以执行将传输到数据线DL的数据信号DATA传输到节点N的开关操作。
第三晶体管T3可以经由第六晶体管T6电连接到有机发光二极管OLED。第三晶体管T3可以响应于通过第一扫描线SL1接收的第一扫描信号GW而导通并且可以使第一晶体管T1二极管连接。
第四晶体管T4可以响应于通过第二扫描线SL2接收的第二扫描信号GI而导通，并且可以将初始化电压VINT从初始化电压线VIL传输到第一晶体管T1的栅电极，并且初始化第一晶体管T1的栅极电压。
第五晶体管T5和第六晶体管T6可以响应于通过发射控制线EL接收的发射控制信号EM而同时导通并且可以形成电流路径，驱动电流Ioled可以通过电流路径从电源电压线PL朝向有机发光二极管OLED流动。
第七晶体管T7可以响应于通过第三扫描线SL3接收的第三扫描信号GB而导通并且可以将初始化电压VINT从初始化电压线VIL传输到有机发光二极管OLED并且初始化有机发光二极管OLED。可以省略第七晶体管T7。
电容器Cst可以电连接到电源电压线PL和第一晶体管T1的栅电极，并存储和保持与其两端之间的电压差对应的电压，以保持施加到第一晶体管T1的栅电极的电压。
有机发光二极管OLED可以包括像素电极和对电极，并且对电极可以接收第二电源电压ELVSS。有机发光二极管OLED可以从第一晶体管T1接收驱动电流Ioled并发射光以显示一个图像或多个图像。
尽管图4B示出了其中第三晶体管T3和第四晶体管T4中的每个可以包括双栅电极的情况，但是第三晶体管T3和第四晶体管T4中的每个可以包括一个栅电极。
在实施例中，第一像素PM的子像素Pm和第二像素PA的子像素Pa可以包括相同的像素电路PC。然而，公开不限于此。第一像素PM的子像素Pm和第二像素PA的子像素Pa可以包括具有不同结构的像素电路PC。第一像素PM的子像素Pm的像素电路PC和第二像素PA的子像素Pa的像素电路PC可以进行各种修改，例如，第一像素PM的子像素Pm可以采用图4B的像素电路PC或类似于图4B的像素电路PC，而第二像素PA的子像素Pa可以采用图4A的像素电路PC或类似于图4A的像素电路PC。
图5A是示出根据实施例的第二显示区域DA2中的第二像素PA的布置的示意性平面图。图5B是图5A的第二像素PA的放大图。图6和图7是示出图5A中所示的第二像素PA的像素电路、线和子像素的位置的示意性布局图。图8至图10是第二像素PA的沿着图7的线IIa-IIa'、线IIb-IIb'和线IIc-IIc'截取的示意性剖视图。
参照图5A，显示装置1的第二显示区域DA2可以包括非透射区域CA和被非透射区域CA围绕的透射区域TA。
第二像素PA可以在非透射区域CA中在±x方向(行方向)和±y方向(列方向)上重复地布置或设置。第二像素PA可以包括子像素。第二像素PA可以包括第一子像素Pa1、第二子像素Pa2和第三子像素Pa3。由于一个第三子像素Pa3可以放置或设置为与一个第一子像素Pa1和一个第二子像素Pa2对应，因此第三子像素Pa3的尺寸可以大于第一子像素Pa1的尺寸和第二子像素Pa2的尺寸。第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现不同的颜色。例如，第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现红色、绿色和蓝色。
在每行Ri的第一子行SR1中，第一子像素Pa1和第三子像素Pa3可以沿着将第一子像素Pa1的中心连接到第三子像素Pa3的中心的假想第一线IL1在±x方向上交替地布置或设置。在每行Ri的第二子行SR2中，第二子像素Pa2可以沿着将第二子像素Pa2的中心连接的假想第二线IL2在±x方向上重复地布置或设置。假想第一线IL1可以基本上直地或基本上以之字形延伸。假想第二线IL2可以基本上直地或基本上以之字形延伸，并且可以不与假想第一线IL1相交。
在每列Cj的第一子列SC1中，第一子像素Pa1可以沿着将第一子像素Pa1的中心连接的假想第三线IL3在±y方向上重复地布置或设置。在每列Cj的第二子列SC2中，第二子像素Pa2和第三子像素Pa3可以沿着将第二子像素Pa2的中心和第三子像素Pa3的中心连接的假想第四线IL4在±y方向上交替地布置或设置。假想第三线IL3可以基本上直地或基本上以之字形延伸。假想第四线IL4可以基本上直地或基本上以之字形延伸，并且可以不与假想第三线IL3相交。
如图5A和图5B中所示，在非透射区域CA中，包括在±x方向上延伸的第一线的第一线组HL可以布置或设置在每行Ri中，并且包括在±y方向上延伸的第二线的第二线组VL可以布置或设置在每列Cj中。
第一线可以包括第一扫描线SL1、第二扫描线SL2、第三扫描线SL3和发射控制线EL。第二线可以包括电连接到第一像素电路PC1的第一数据线DL1、电连接到第二像素电路PC2的第二数据线DL2、电连接到第三像素电路PC3的第三数据线DL3、电源电压线PL和初始化电压线VIL。
在其处可以布置有或设置有第一线组HL的第一线的层可以不同于在其处可以布置有或设置有第二线组VL的第二线的层。例如，至少一个绝缘层可以布置或设置在第一线与第二线之间。在实施例中，第一线可以定位于或设置在第二线之上。在实施例中，第二线可以定位于或设置在第一线之上。图8示出了其中第二线可以定位于或设置在第一线之上的示例。
第二像素PA的像素电路可以布置或设置在第一线组HL可以与第二线组VL相交所处的电路区域CA'中。第二像素PA的像素电路可以包括可以在x方向上彼此相邻地布置或设置的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。第一像素电路PC1可以电连接到第一子像素Pa1。第二像素电路PC2可以电连接到第二子像素Pa2。第三像素电路PC3可以电连接到第三子像素Pa3。
第三子像素Pa3可以与电路区域CA'叠置并且可以与第一线组HL和第二线组VL叠置，第一线组HL和第二线组VL可以穿过第一像素电路PC1、第二像素电路PC2、第三像素电路PC3和电路区域CA'。第一子像素Pa1可以与可以在电路区域CA'周围延伸的第一线组HL叠置。第二子像素Pa2可以与可以在电路区域CA'周围延伸的第二线组VL叠置。
因为显示元件和线可以不布置或设置在透射区域TA中，所以透射区域TA可以具有高透光率。透射区域TA可以在第二显示区域DA2中被放置或被设置为多个。
第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中的每个可以包括有机发光二极管OLED。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每个可以是图4B中所示的像素电路PC。
参照图8，基底100可以包括玻璃或聚合物树脂。聚合物树脂可以包括聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)。包括聚合物树脂的基底100可以是柔性的、可卷曲的或可弯曲的。基底100可以具有包括包含上面描述的聚合物树脂的层和无机层(未示出)的多层结构。
缓冲层111可以定位于或设置在基底100上，并且可以减少或阻挡外来物质、湿气或外部空气从基底100的底部的渗透，并且可以在基底100上提供平坦表面。缓冲层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或有机-无机复合物，并且包括无机材料和有机材料的单层或多层结构。可以阻挡外部空气的渗透的阻挡层(未示出)可以放置或设置在基底100与缓冲层111之间。在实施例中，缓冲层111可以包括氧化硅(SiO2)或氮化硅(SiNX)。缓冲层111可以包括可以堆叠的第一缓冲层111a和第二缓冲层111b。
下电极层BSM(见图6)可以布置或设置在第一缓冲层111a与第二缓冲层111b之间。在实施例中，下电极层BSM可以布置或设置在基底100与第一缓冲层111a之间。下电极层BSM可以包括布置或设置为与第一子像素Pa1对应的第一下电极层BSM1、布置或设置为与第二子像素Pa2对应的第二下电极层BSM2以及布置或设置为与第三子像素Pa3对应的第三下电极层BSM3。第三下电极层BSM3可以布置或设置为与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3叠置。第三下电极层BSM3可以布置或设置在包括在像素电路中的薄膜晶体管下面或下方，并且可以防止薄膜晶体管的特性由于由组件20发射的光而劣化。第一下电极层BSM1可以布置或设置为与第一线组HL叠置，第二下电极层BSM2可以布置或设置为与第二线组VL叠置。如图8至图10中所示，第一下电极层BSM1、第二下电极层BSM2和第三下电极层BSM3可以一体形成为一个下电极层BSM以与第一子像素Pa1、第二子像素Pa2和第三子像素Pa3对应。例如，下电极层BSM可以包括与透射区域TA对应的开口并且可以具有基本上晶格形状。下电极层BSM可以具有与第一线组HL、第二线组VL和第二像素PA对应的区域并且可以与第一线组HL、第二线组VL和第二像素PA叠置。
下电极层BSM可以通过接触孔电连接到定位于或设置在不同层处的线，并且可以从线接收恒定电压(例如，第一电源电压ELVDD或初始化电压VINT)或信号(例如，扫描信号)。由于下电极层BSM接收恒定电压或信号，所以可以显著降低产生静电放电的可能性。下电极层BSM可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。下电极层BSM可以包括上面描述的材料的单层或多层结构。
第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以布置或设置在缓冲层111上。参照图6，半导体层ACT可以布置或设置在缓冲层111之上的电路区域CA'中。半导体层ACT可以包括多晶硅。在实施例中，半导体层ACT可以包括非晶硅。在实施例中，半导体层ACT可以包括从由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)组成的组中选择的至少一种材料的氧化物。
半导体层ACT可以包括第一晶体管T1至第七晶体管T7中的每个的沟道区、源区和漏区。第一晶体管T1的沟道区可以具有弯曲部分并且形成为长的，因此，可以扩展施加到栅电极的栅极电压的驱动范围。在各种实施例中，第一晶体管T1的沟道区可以具有基本上
Figure BDA0002828000330000181
形状(例如，基本上“C”形状)、基本上
Figure BDA0002828000330000182
形状(基本上“Z”形状)、“S”形状、“M”形状和“W”形状。源区或漏区可以是晶体管的源电极或漏电极。
第一栅极绝缘层112可以放置或设置为覆盖半导体层ACT或与半导体层ACT叠置。第一栅极绝缘层112可以包括无机绝缘材料(诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO))。第一栅极绝缘层112可以包括包含上面描述的无机绝缘材料的单层或多层结构。
第一晶体管T1至第七晶体管T7的栅电极可以布置或设置在第一栅极绝缘层112上，并且可以与半导体层ACT叠置。栅电极可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的单层或多层结构。在示例中，第一晶体管T1至第七晶体管T7的栅电极可以是单个钼层。
第一扫描线SL1、第二扫描线SL2、第三扫描线SL3和发射控制线EL可以布置或设置在第一栅极绝缘层112之上，并且可以在±x方向上延伸。第一扫描线SL1、第二扫描线SL2、第三扫描线SL3和发射控制线EL可以在与第一晶体管T1至第七晶体管T7的栅电极相同的层处包括与第一晶体管T1至第七晶体管T7的栅电极相同或类似的材料。
第二晶体管T2的栅电极和第三晶体管T3的栅电极可以是第一扫描线SL1的可以与半导体层ACT相交的部分，或者是从第一扫描线SL1突出的部分。第四晶体管T4的栅电极可以是第二扫描线SL2的可以与半导体层ACT相交的部分，或者是从第二扫描线SL2突出的部分。第七晶体管T7的栅电极可以是第三扫描线SL3的可以与半导体层ACT相交的部分。第五晶体管T5的栅电极和第六晶体管T6的栅电极可以是发射控制线EL的可以与半导体层ACT相交的部分。第一晶体管T1的栅电极G1可以设置为岛型或者包括岛型结构。
第二栅极绝缘层113可以放置或设置为覆盖栅电极或与栅电极叠置。第二栅极绝缘层113可以包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪或氧化锌)。第二栅极绝缘层113可以包括上面描述的无机绝缘材料的单层或多层结构。
电容器Cst的上电极CE2可以布置或设置在第二栅极绝缘层113上。在第二显示区域DA2中，上电极CE2可以与定位于或设置在其下面的栅电极G1叠置。栅电极G1和上电极CE2可以构成电容器Cst，栅电极G1和上电极CE2可以彼此叠置且第二栅极绝缘层113在栅电极G1与上电极CE2之间。栅电极G1可以是电容器Cst的下电极CE1。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的相应电容器Cst的上电极CE2可以彼此电连接。
电容器Cst的上电极CE2可以包括铝、铂、钯、银、镁、金、镍、钕、铱、铬、锂、钙、钼、钛、钨和/或铜。电容器Cst的上电极CE2可以包括上面描述的材料的单层或多层结构。
可以包括与电容器Cst的上电极CE2的材料相同或类似的材料的修复线RL可以布置或设置在第二栅极绝缘层113上并且可以沿±x方向延伸。当在像素电路中可能出现缺陷时，修复线RL可以将定位于或设置在第二显示区域DA2外部的虚设像素电路电连接到像素电极。
层间绝缘层115可以形成或设置为覆盖上电极CE2或与上电极CE2叠置。层间绝缘层115可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪或氧化锌。
当第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115被统称为无机绝缘层IL时，其中无机绝缘层IL可以堆叠在基底100上的结构可以相对于IR波长具有约90％的透射率。例如，可以穿过基底100和无机绝缘层IL的具有在约900nm至约1100nm的范围内的波长的光可以具有约90％的透射率。
电连接到第一像素电路PC1的第一数据线DL1、电连接到第二像素电路PC2的第二数据线DL2和电连接到第三像素电路PC3的第三数据线DL3可以布置或设置在层间绝缘层115上，并且可以在±y方向上延伸。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每条可以电连接到半导体层ACT的与第二晶体管T2对应的部分。
电源电压线PL和初始化电压线VIL可以布置或设置在层间绝缘层115上，并且可以在±y方向上延伸。电源电压线PL可以包括电连接到第一像素电路PC1的第一电源电压线PL1、电连接到第二像素电路PC2的第二电源电压线PL2以及电连接到第三像素电路PC3的第三电源电压线PL3。第一电源电压线PL1和第三电源电压线PL3中的每条可以在电路区域CA'中设置为岛状图案，并且可以电连接到半导体层ACT的与电容器Cst的上电极CE2和第五晶体管T5对应的部分。第二电源电压线PL2可以横跨电路区域CA'延伸，并且可以电连接到半导体层ACT的与电容器Cst的上电极CE2和第五晶体管T5对应的部分。在实施例中，由于第一电源电压线PL1和第三电源电压线PL3可以不在电路区域CA'周围延伸，所以可以减少在y方向上延伸的第二线的数量，并且可以增大或最大化透射区域TA。
初始化电压线VIL可以电连接到半导体层ACT的与第四晶体管T4对应的部分和半导体层ACT的与第七晶体管T7对应的部分。
节点电极NE可以布置或设置在层间绝缘层115上。节点电极NE可以电连接到第一晶体管T1的栅电极和半导体层ACT的与第三晶体管T3对应的部分。节点电极NE可以通过电容器Cst的上电极CE2中的开口电连接到第一晶体管T1的栅电极。
连接电极CW可以布置或设置在层间绝缘层115上。连接电极CW可以电连接到半导体层ACT的与第六晶体管T6对应的部分。
第一数据线DL1、第二数据线DL2和第三数据线DL3、第一电源电压线PL1、第二电源电压线PL2和第三电源电压线PL3、初始化电压线VIL、节点电极NE和连接电极CW可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料并且可以包括上面描述的材料的单层或多层结构。在示例中，第一数据线DL1、第二数据线DL2和第三数据线DL3可以具有Ti/Al/Ti的多层结构。
为了易于且便于解释以及为了说明的目的，图8仅示出了第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每个的第一晶体管T1和电容器Cst。
平坦化层117可以布置或设置在第一数据线DL1、第二数据线DL2和第三数据线DL3上。平坦化层117可以具有顶表面，顶表面可以被平坦化以使布置或设置在平坦化层117上的像素电极平坦化。
平坦化层117可以包括包含有机材料膜的单层或多层结构。平坦化层117可以包括通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、丙烯醚聚合物、酰胺聚合物、氟聚合物、对二甲苯聚合物、乙烯醇聚合物和/或其共混物。
第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以布置或设置在平坦化层117上。一起参照图7，第一子像素Pa1可以包括第一像素电极221a、第一发射层223a和对电极225。第二子像素Pa2可以包括第二像素电极221b、第二发射层223b和对电极225。第三子像素Pa3可以包括第三像素电极221c、第三发射层223c和对电极225。
第一过孔VIA1、第二过孔VIA2和第三过孔VIA3可以限定在平坦化层117中，并且可以分别与第一像素电极221a、第二像素电极221b和第三像素电极221c叠置。第一像素电极221a可以通过第一过孔VIA1电连接到第一像素电路PC1。第二像素电极221b可以通过第二过孔VIA2电连接到第二像素电路PC2。第三像素电极221c可以通过第三过孔VIA3电连接到第三像素电路PC3。
第三子像素Pa3的第三像素电极221c和第三发射层223c可以与第一像素电路PC1、第二像素电路PC2和第三像素电路PC3叠置。第一子像素Pa1的第一像素电极221a和第一发射层223a可以与第一线组HL叠置，第一线组HL可以在第一像素电路PC1、第二像素电路PC2和第三像素电路PC3周围延伸(或可以在第一像素电路PC1、第二像素电路PC2和第三像素电路PC3周围绕行)。第二子像素Pa2的第二像素电极221b和第二发射层223b可以与第二线组VL叠置，第二线组VL可以在第一像素电路PC1、第二像素电路PC2和第三像素电路PC3周围延伸。
第一像素电极221a、第二像素电极221b和第三像素电极221c可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO))。第一像素电极221a、第二像素电极221b和第三像素电极221c可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其混合物的反射膜。在实施例中，第一像素电极221a、第二像素电极221b和第三像素电极221c可以包括在上面描述的反射膜上和/或下面或下方的包括ITO、IZO、ZnO或In2O3的膜。在实施例中，第一像素电极221a、第二像素电极221b和第三像素电极221c可以包括ITO/Ag/ITO的堆叠结构。
第一像素电极221a、第二像素电极221b和第三像素电极221c可以通过形成或设置在平坦化层117中并且电连接到与连接电极CW电连接的晶体管的第一过孔VIA1、第二过孔VIA2和第三过孔VIA3与连接电极CW电接触。
像素限定层119可以覆盖第一像素电极221a、第二像素电极221b和第三像素电极221c的边缘或与第一像素电极221a、第二像素电极221b和第三像素电极221c的边缘叠置。像素限定层119可以包括限定第一子像素Pa1、第二子像素Pa2和第三子像素Pa3的相应发射区域EA1、EA2和EA3并且与第一像素电极221a、第二像素电极221b和第三像素电极221c叠置的开口OP。像素限定层119可以增大第一像素电极221a、第二像素电极221b和第三像素电极221c的边缘与对电极225之间的距离，并且可以防止在第一像素电极221a、第二像素电极221b和第三像素电极221c的边缘处产生电弧。像素限定层119可以包括有机绝缘材料(诸如聚酰亚胺、聚酰胺、丙烯酸树脂、BCB、HMDSO和酚醛树脂)，并且可以通过旋涂工艺形成。然而，公开不限于此，在像素限定层119的形成中可以采用其它工艺。
当平坦化层117和像素限定层119被统称为有机绝缘层OL时，有机绝缘层OL可以相对于IR波长具有约90％或更高的透射率。例如，可以穿过有机绝缘层OL的具有在约900nm至约1100nm范围内的波长的光可以具有约90％的透射率。
第一发射层223a、第二发射层223b和第三发射层223c可以布置或设置在像素限定层119的开口OP内部，以分别与第一像素电极221a、第二像素电极221b和第三像素电极221c对应。第一发射层223a、第二发射层223b和第三发射层223c可以包括聚合物材料或单体材料并且可以发射红光、绿光和蓝光或白光。在图7中，第一发射层223a、第二发射层223b和第三发射层223c中的每个可以具有基本上矩形形状。第三子像素Pa3的发射区域EA3的尺寸(或第三发射层223c的尺寸)可以大于第一子像素Pa1的发射区域EA1的尺寸(或第一发射层223a的尺寸)和/或第二子像素Pa2的发射区域EA2的尺寸(或第二发射层223b的尺寸)。
第一发射层223a、第二发射层223b和第三发射层223c可以不与形成或设置在平坦化层117中的第一过孔VIA1、第二过孔VIA2和第三过孔VIA3叠置。例如，第一过孔VIA1、第二过孔VIA2和第三过孔VIA3可以分别定位于或设置为与第一发射层223a、第二发射层223b和第三发射层223c隔开或分别偏移第一发射层223a、第二发射层223b和第三发射层223c(或可以分别偏离第一发射层223a、第二发射层223b和第三发射层223c)。像素限定层119可以与形成或设置在平坦化层117中的第一过孔VIA1、第二过孔VIA2和第三过孔VIA3叠置。
如图7中所示，第一过孔VIA1和第二过孔VIA2可以在第三发射层223c与第二发射层223b的相对侧(面对侧)之间。
有机功能层可以布置或设置在第一发射层223a、第二发射层223b和第三发射层223c上和/或下面或下方。有机功能层可以包括第一功能层222和/或第二功能层224。可以省略第一功能层222或第二功能层224。
第一功能层222可以布置或设置在第一发射层223a、第二发射层223b和第三发射层223c下面或下方。第一功能层222可以包括包含有机材料的单层或多层结构。尽管未示出，但是第一功能层222可以包括具有单层结构的空穴传输层(HTL)。尽管未示出，但是可选择地，第一功能层222可以包括空穴注入层(HIL)和HTL。第一功能层222可以一体形成为与第一子像素Pa1、第二子像素Pa2和第三子像素Pa3对应。
第二功能层224可以布置或设置在第一发射层223a、第二发射层223b和第三发射层223c上。第二功能层224可以包括包含有机材料的单层或多层结构。尽管未示出，但是第二功能层224可以包括电子传输层(ETL)和/或电子注入层(EIL)。第二功能层224可以一体形成为与第一子像素Pa1、第二子像素Pa2和第三子像素Pa3对应。
对电极225可以布置或设置在第二功能层224上。对电极225可以包括具有小逸出功的导电材料。例如，对电极225可以包括(半)透明层，该(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其合金。可选择地，对电极225可以包括在包括上面描述的材料的(半)透明层上的包括例如ITO、IZO、ZnO或In2O3的层。对电极225可以一体形成为与第一子像素Pa1、第二子像素Pa2和第三子像素Pa3对应。如图7中所示，类似于下电极层BSM，对电极225可以包括与透射区域TA对应的开口并且可以具有晶格形状。对电极225可以具有与第一线组HL、第二线组VL和第二像素PA对应的区域并且可以与第一线组HL、第二线组VL和第二像素PA叠置。
包括有机材料的上层250可以形成或设置在对电极225上。可以提供或包括上层250以保护对电极225，并且同时可以增大光提取效率。上层250可以包括具有比对电极225的折射率高的折射率的有机材料。可选择地，上层250可以通过堆叠具有不同折射率的层来提供。例如，上层250可以通过堆叠高折射率层、低折射率层和高折射率层来提供。在这种情况下，高折射率层可以具有约1.7或更大的折射率，并且低折射率层可以具有约1.3或更小的折射率。
上层250可以包括氟化锂(LiF)。可选择地，上层250可以包括无机绝缘材料(诸如氧化硅和氮化硅)。
在实施例中，第一功能层222、第二功能层224、对电极225和上层250可以包括与透射区域TA对应的开口TAH。例如，第一功能层222、第二功能层224、对电极225和上层250可以具有与透射区域TA对应的相应开口。在实施例中，可以形成开口TAH的第一功能层222、第二功能层224、对电极225和上层250的开口可以具有基本上相同的宽度。例如，对电极225的开口的宽度可以基本上等于开口TAH的宽度。在实施例中，可以省略第一功能层222、第二功能层224和上层250。在这种情况下，对电极225的开口可以形成与透射区域TA对应的开口TAH。
第一孔H1、第二孔H2和第三孔H3可以分别形成在无机绝缘层IL、平坦化层117和像素限定层119中，第一孔H1、第二孔H2和第三孔H3中的每个可以与透射区域TA对应。
将理解的是，当开口TAH被称为与透射区域TA对应时，开口TAH可以与透射区域TA叠置。在这种情况下，开口TAH的面积可以小于形成或设置在无机绝缘层IL中的第一孔H1的面积、形成或设置在平坦化层117中的第二孔H2的面积以及形成或设置在像素限定层119中的第三孔H3的面积中的每个。图8示出了其中开口TAH的宽度Wt可以小于第一孔H1的宽度W1、第二孔H2的宽度W2和第三孔H3的宽度W3中的每个的情况。在此，开口TAH的面积和第一孔H1、第二孔H2和第三孔H3的面积中的每个可以被限定为均对应开口的最小面积。
在实施例中，第一功能层222、第二功能层224、对电极225和上层250可以布置或设置在第一孔H1、第二孔H2和第三孔H3的侧表面上。在实施例中，第一孔H1、第二孔H2和第三孔H3的侧表面相对于基底100的顶表面的倾斜可以基本上比开口TAH的侧表面相对于基底100的顶表面的倾斜平缓。
由于开口TAH的形成可以指示与透射区域TA对应的构件(例如，对电极225)的一部分可以被去除，所以透射区域TA的透光率可以显著增大。
与图8的实施例不同，如图9中所示，对电极225可以包括与透射区域TA对应的开口，并且第一功能层222、第二功能层224和上层250中的至少一个可以布置或设置为与透射区域TA对应。例如，第一功能层222、第二功能层224和上层250中的至少一个可以布置或设置在开口TAH内部。对电极225的开口的宽度可以基本上等于透射区域TA的开口TAH的宽度。在这种情况下，对电极225可以使用包括可以覆盖透射区域TA或与透射区域TA叠置的屏蔽膜的掩模来形成。
第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以被薄膜封装层300密封。薄膜封装层300可以布置或设置在上层250上。薄膜封装层300可以防止外部湿气或外来物质渗透到第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中。
薄膜封装层300可以包括至少一个无机封装层和至少一个有机封装层。在这方面，图8示出了其中薄膜封装层300可以具有第一无机封装层310、有机封装层320和第二无机封装层330的堆叠结构的情况。在实施例中，有机封装层的数量、无机封装层的数量以及有机封装层和无机封装层的堆叠的顺序可以在公开的精神和范围内改变。
第一无机封装层310和第二无机封装层330可以包括至少一种无机绝缘材料(诸如氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅或氮氧化硅)，并且可以通过化学气相沉积(CVD)工艺形成。有机封装层320可以包括聚合物类材料。作为示例，聚合物类材料可以包括硅酮类树脂、丙烯酸树脂、环氧树脂、聚酰亚胺和聚乙烯。
第一无机封装层310、有机封装层320和第二无机封装层330可以一体形成或设置为覆盖第一显示区域DA1和第二显示区域DA2或与第一显示区域DA1和第二显示区域DA2叠置。因此，第一无机封装层310、有机封装层320和第二无机封装层330可以布置或设置在开口TAH内部。
在实施例中，有机封装层320可以形成为覆盖第二显示区域DA2或与第二显示区域DA2叠置但是可以不存在于透射区域TA中。例如，有机封装层320可以包括与透射区域TA对应的开口TAH。在这种情况下，第一无机封装层310和第二无机封装层330可以在开口TAH内部彼此接触。
与参照图8和图9描述的可以包括用作封装构件的薄膜封装层300的显示装置不同，如图10中所示，显示装置可以包括用作封装构件的封装基底300'。第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以被封装基底300'覆盖或叠置。封装基底300'可以包括透明材料。例如，封装基底300'可以包括玻璃材料。可选择地，封装基底300'可以包括聚合物树脂。封装基底300'可以防止外部湿气或外来物质渗透到第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中。诸如密封剂的密封材料可以布置或设置在基底100与封装基底300'之间。密封材料可以阻挡外部湿气或外来物质渗透通过基底100与封装基底300'之间的空间。
组件20可以布置或设置在第二显示区域DA2下面或下方。组件20可以包括可以捕获一个图像或多个图像的相机或可以传输和接收IR光的IR传感器。由于透射区域TA可以布置或设置在第二显示区域DA2中，所以由组件20发射或入射到组件20的光可以透射穿过透射区域TA。例如，由组件20发射的光可以在+z方向上行进穿过透射区域TA，而可以在显示装置外部产生并且入射到组件20的光可以在-z方向上行进穿过透射区域TA。在实施例中，组件20可以包括图像传感器，图像传感器可以布置或设置为以一对一的方式或一对一的对应式与透射区域TA对应。
图11A是示出根据实施例的第二显示区域DA2中的第二像素PA的布置的示意性平面图。图11B是图11A的第二像素PA的放大图。图12和图13是示出图11A中所示的第二像素PA的像素电路、线和子像素的位置的示意性布局图。图14是第二像素PA的沿着图13的线IIIa-IIIa'、线IIIb-IIIb'和线IIIc-IIIc'截取的示意性剖视图。
参照图11A，显示装置的第二显示区域DA2可以包括非透射区域CA和被非透射区域CA围绕的透射区域TA。
第二像素PA可以在非透射区域CA中在±x方向(行方向)和±y方向(列方向)上重复地布置或设置。第二像素PA可以布置或设置为呈基本上之字形布置。例如，第二像素PA可以布置或设置在奇数行偶数列中和偶数行奇数列中。可选择地，第二像素PA可以布置或设置在奇数行奇数列中和偶数行偶数列中。因此，第二显示区域DA2的分辨率可以低于第一显示区域DA1的分辨率。
第二像素PA可以包括子像素。第二像素PA可以包括第一子像素Pa1、第二子像素Pa2和第三子像素Pa3，第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别布置或设置在假想三角形VT的顶点处。一个第三子像素Pa3可以放置或设置为与一个第一子像素Pa1和一个第二子像素Pa2对应，因此，第三子像素Pa3的尺寸可以大于第一子像素Pa1和第二子像素Pa2的尺寸。第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现不同的颜色。例如，第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现红色、绿色和蓝色。
第三子像素Pa3可以在±x方向上重复地布置或设置在每行Ri的第一子行SR1中。第一子像素Pa1和第二子像素Pa2可以在±x方向上交替地布置或设置在每行Ri的第二子行SR2中。
第一线组HL和第二线组VL可以布置或设置在非透射区域CA中。如图11B中所示，第一线组HL的第一线中的每条可以包括在x方向上延伸的第一部分HLa和一对第二部分HLb，所述一对第二部分HLb从第一部分HLa弯曲并且在x方向与y方向之间的方向(例如，倾斜方向和反向倾斜方向)上延伸。第二线组VL的第二线中的每条可以包括在y方向上延伸的第一部分VLa和一对第二部分VLb，所述一对第二部分VLb可以从第一部分VLa弯曲并且在x方向与y方向之间的方向(例如，倾斜方向和反向倾斜方向)上延伸。布置或设置在不同的行中的第一线的第一部分HLa可以通过相邻行之间的第一线的第二部分HLb连接。布置或设置在不同的行中的第二线的第一部分VLa可以通过相邻行之间的第二线的第二部分VLb连接。例如，倾斜方向和反向倾斜方向可以是第三方向和第四方向。第四方向可以与第三方向线对称。
第二像素PA的像素电路可以布置或设置在电路区域CA'中，在电路区域CA'中，第一线的第一部分HLa可以与第二线的第一部分VLa相交。第二像素PA的像素电路可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以在x方向上彼此相邻地布置或设置。第一像素电路PC1可以电连接到第一子像素Pa1。第二像素电路PC2可以电连接到第二子像素Pa2。第三像素电路PC3可以电连接到第三子像素Pa3。
第一线中的每条的一对第二部分HLb和第二线中的每条的一对第二部分VLb可以分别从电路区域CA'在对角线方向和反向对角线方向上布置或设置。
如图12中所示，第一线组HL的第一线可以包括第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、修复线RL和发射控制线EL。第一线组HL可以被划分为第1-1线组HLu和第1-2线组HLd。第1-1线组HLu可以包括可以布置或设置在电路区域CA'的上侧上的第一扫描线SL1和第二扫描线SL2。第1-2线组HLd可以包括可以布置或设置在电路区域CA'的下侧上的第三扫描线SL3、修复线RL和发射控制线EL。第一线组HL的可以穿过相邻的第二像素PA的电路区域CA'的部分HLx可以布置或设置在第1-1线组HLu和第1-2线组HLd外部。
第二线组VL的第二线可以包括可以电连接到第一像素电路PC1的第一数据线DL1和第一电源电压线PL1、电连接到第二像素电路PC2的第二数据线DL2、可以电连接到第三像素电路PC3的第三数据线DL3和第三电源电压线PL3以及电连接到第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的初始化电压线VIL。第二电源电压线PL2可以电连接到第二像素电路PC2，可以作为岛状图案设置在电路区域CA'中，并且可以电连接到电容器Cst的上电极CE2。第一电源电压线PL1和第三电源电压线PL3中的每条可以电连接到电容器Cst的上电极CE2。
第二线组VL可以被划分为第2-1线组VLI和第2-2线组VLr。第2-1线组VLI可以包括可以布置或设置在电路区域CA'的左侧上的第一数据线DL1、第二数据线DL2和第一电源电压线PL1。第2-2线组VLr可以包括可以布置或设置在电路区域CA'的右侧上的第三数据线DL3、第三电源电压线PL3和初始化电压线VIL。第二线组VL的可以穿过相邻第二像素PA的电路区域CA'的部分VLx可以布置或设置在第2-1线组VLI和第2-2线组VLr外部。
第三子像素Pa3可以与电路区域CA'叠置并且可以与可以穿过电路区域CA'、第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的第一线组HL和第二线组VL叠置。第一子像素Pa1和第二子像素Pa2中的每个可以与第一线组HL和第二线组VL叠置，第一线组HL和第二线组VL可以布置或设置在电路区域CA'周围(或者可以在电路区域CA'周围绕行)。如图14中所示，第一子像素Pa1和第二子像素Pa2中的每个可以与第一线组HL的第二部分HLb和第二线组VL的第二部分VLb叠置。
在其处可以布置有或设置有第一线组HL的第一线的层可以不同于在其处可以布置有或设置有第二线组VL的第二线的层。因此，第一线可以与第二线叠置或者第一线与第二线之间的间隙可以被最小化。
包括在第一线组HL和第二线组VL中的线可以被划分并且在电路区域CA'周围在对角线方向和反向对角线方向上布置或设置，并且第一线与第二线之间的间隙可以被最小化。因此，可以减小由线占据的区域的总宽度，使得透射区域TA可以增大或最大化。
可以分别与第一像素电极221a、第二像素电极221b和第三像素电极221c叠置的第一过孔VIA1、第二过孔VIA2和第三过孔VIA3可以形成或设置在平坦化层117中。
第一像素电极221a、第二像素电极221b和第三像素电极221c以及第一发射层223a、第二发射层223b和第三发射层223c中的每个可以具有基本上多边形形状。第三像素电极221c和第三发射层223c中的每个可以包括在x方向上的长部分以及从其长部分在对角线方向和反向对角线方向上突出的部分。第一像素电极221a和第一发射层223a中的每个可以包括在x方向上的长部分和从其长部分在对角线方向上长的突出的部分。第二像素电极221b和第二发射层223b中的每个可以包括在x方向上的长部分和从其长部分在反向对角线方向上长的突出的部分。第二像素电极221b和第二发射层223b的形状可以分别与第一像素电极221a和第一发射层223a的形状基本上相同。
第三子像素Pa3的发射区域EA3的尺寸(或第三发射层223c的尺寸)可以大于第一子像素Pa1的发射区域EA1的尺寸(或第一发射层223a的尺寸)和第二子像素Pa2的发射区域EA2的尺寸(或第二发射层223b的尺寸)。第一子像素Pa1的发射区域EA1的尺寸(或第一发射层223a的尺寸)可以基本上等于第二子像素Pa2的发射区域EA2的尺寸(或第二发射层223b的尺寸)。
如图13中所示，第一发射层223a、第二发射层223b和第三发射层223c可以不与第一过孔VIA1、第二过孔VIA2和第三过孔VIA3叠置。例如，第一过孔VIA1、第二过孔VIA2和第三过孔VIA3可以分别与第一发射层223a、第二发射层223b和第三发射层223c间隔开或分别偏移第一发射层223a、第二发射层223b和第三发射层223c(或者可以偏离第一发射层223a、第二发射层223b和第三发射层223c)。第一过孔VIA1、第二过孔VIA2和第三过孔VIA3可以在第一发射层223a与第三发射层223c的相对侧之间以及在第二发射层223b与第三发射层223c的相对侧(面对侧)之间。像素限定层119可以与第一过孔VIA1、第二过孔VIA2和第三过孔VIA3叠置。
图15是示出根据实施例的第二显示区域DA2中的第二像素PA的布置的示意性平面图。图16是图15的第二像素PA的放大图。
由于图15和图16的第二像素PA的像素电路可以与图6中所示的像素电路相同，因此将省略其描述。
参照图15，显示装置的第二显示区域DA2可以包括非透射区域CA和被非透射区域CA围绕的透射区域TA。第二像素PA可以在非透射区域CA中在±x方向(行方向)和±y方向(列方向)上重复地布置或设置。
第二像素PA可以包括子像素。第二像素PA可以包括可以分别布置或设置在假想三角形VT的顶点处的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3。第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现不同的颜色。例如，第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现红色、绿色和蓝色。
第三子像素Pa3可以在x方向上布置或设置在每行Ri的第一子行SR1中，第一子像素Pa1和第二子像素Pa2可以在x方向上交替地布置或设置在每行Ri的第二子行SR2中。一个第三子像素Pa3可以放置或设置为与一个第一子像素Pa1和一个第二子像素Pa2对应。因此，第三子像素Pa3的尺寸可以大于第一子像素Pa1的尺寸和第二子像素Pa2的尺寸。第三子像素Pa3的在x方向上的长度可以等于或大于第一子像素Pa1的在x方向上的长度与第二子像素Pa2的在x方向上的长度之和。
在非透射区域CA中，第一线组HL可以布置或设置在每行Ri中，第二线组VL可以布置或设置在每列Cj中。尽管为了便于解释和为了说明的目的，可以在图15中示出一条第一线和三条第二线，但是公开不限于此。例如，如图5B和图6中所示，第一线可以包括第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、发射控制线EL和修复线RL。第二线可以包括电连接到第一像素电路PC1的第一数据线DL1、电连接到第二像素电路PC2的第二数据线DL2、电连接到第三像素电路PC3的第三数据线DL3、电源电压线PL和初始化电压线VIL。
如图16中所示，第二像素PA的像素电路可以布置或设置在第一线组HL可以与第二线组VL相交所处的电路区域CA'中。
第三子像素Pa3可以与电路区域CA'叠置并且可以与可以穿过电路区域CA'、第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的第一线组HL和第二线组VL叠置。第一子像素Pa1和第二子像素Pa2可以与第一线组HL和第二线组VL部分叠置，第一线组HL和第二线组VL可以在电路区域CA'周围延伸(或者可以在电路区域CA'周围绕行)。像素电路和线可以不布置或不设置在第一子像素Pa1的第一像素电极221a的部分221a'和第二子像素Pa2的第二像素电极221b的部分221b'下面或下方。
下电极层BSM和对电极225中的每个可以包括与透射区域TA对应的开口并且可以具有晶格形状。下电极层BSM和对电极225可以具有与非透射区域CA对应的区域，并且可以与第一线组HL、第二线组VL和第二像素PA叠置。
图17是示出根据实施例的第二显示区域DA2中的第二像素PA的布置的示意性平面图。图18是图17的第二像素PA的放大图。
由于图17和图18中所示的第二像素PA的像素电路可以与图6中所示的像素电路相同，因此将省略其描述。
参照图17，显示装置的第二显示区域DA2可以包括非透射区域CA和被非透射区域CA围绕的透射区域TA。第二像素PA可以在非透射区域CA中在±x方向(行方向)和±y方向(列方向)上重复地布置或设置。
第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以在x方向上交替地布置或设置在每行Ri中。第一像素电极221a、第二像素电极221b和第三像素电极221c以及第一发射层223a、第二发射层223b和第三发射层223c中的每个可以具有基本上多边形形状。如图18中所示，第一像素电极221a和第一发射层223a中的每个可以具有与第三像素电极221c和第三发射层223c中的每个基本上相同的形状。
第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中的每个可以在y方向上长地布置或设置。第二子像素Pa2的在y方向上的长度可以大于第一子像素Pa1和第三子像素Pa3的在y方向上的长度。第一子像素Pa1和第三子像素Pa3中的每个可以包括在y方向上的长部分和从其长部分在x方向上突出的部分。
第一子像素Pa1的第一像素电极221a和第一发射层223a中的每个可以包括在y方向上的长部分和-x方向上的突出部分。第一子像素Pa1的第一像素电极221a和第一发射层223a中的每个的长部分可以与第一像素电路PC1叠置，并且其突出部分可以与在电路区域CA'周围延伸的第一线组HL叠置。第二子像素Pa2的在y方向上的长部分可以与第二像素电路PC2和在电路区域CA'周围延伸的第二线组VL叠置。第三子像素Pa3的第三像素电极221c和第三发射层223c中的每个可以包括在y方向上的长部分和在+x方向上的突出部分。第三子像素Pa3的第三像素电极221c和第三发射层223c中的每个的长部分可以与第三像素电路PC3叠置，并且其突出部分可以与在电路区域CA'周围延伸的第一线组HL叠置。
第一过孔VIA1可以与第一子像素Pa1的第一像素电极221a叠置而不与第一发射层223a叠置。第一过孔VIA1可以与第一发射层223a间隔开或偏移第一发射层223a。第一过孔VIA1可以与像素限定层(参照图8中的119)叠置。第二过孔VIA2可以与第二子像素Pa2的第二像素电极221b和第二发射层223b叠置。第三过孔VIA3可以与第三子像素Pa3的第三像素电极221c和第三发射层223c叠置。
下电极层BSM和对电极225中的每个可以包括与透射区域TA对应的开口并且可以具有晶格形状。下电极层BSM和对电极225可以具有与非透射区域CA对应的区域，并且可以与第一线组HL、第二线组VL和第二像素PA叠置。
图19是示出根据实施例的第一显示区域DA1中的第一像素PM的布置的示意性平面图。图20A是图19的第一像素PM的放大图。图20B是第一线组HL和第二线组VL的示意图。图21是第一像素PM的沿着图20A的线IV-IV'截取的示意性剖视图。图21中所示出的内容与图8中所示出的相关内容基本上相似，因此将省略其描述。
参照图19，第一像素PM可以在显示装置的第一显示区域DA1中在±x方向(行方向)和±y方向(列方向)上重复地布置或设置。第一像素PM可以包括子像素。第一像素PM可以包括第一子像素Pm1、第二子像素Pm2和第三子像素Pm3。
第三子像素Pm3可以在x方向上布置或设置在每行Ri的第一子行SR1中，第一子像素Pm1和第二子像素Pm2可以在x方向上交替地布置或设置在每行Ri的第二子行SR2中。一个第三子像素Pm3可以放置或设置为与一个第一子像素Pm1和一个第二子像素Pm2对应。因此，第三子像素Pm3的尺寸可以大于第一子像素Pm1的尺寸和第二子像素Pm2的尺寸。第三子像素Pm3的在x方向上的长度可以等于或大于第一子像素Pm1的在x方向上的长度和第二子像素Pm2的在x方向上的长度之和。
如图20A中所示，第一像素PM的像素电路可以包括第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'。第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'可以在x方向上彼此相邻地布置或设置。
第一子像素Pm1可以包括第一像素电极221a'和第一发射层223a'。第二子像素Pm2可以包括第二像素电极221b'和第二发射层223b'。第三子像素Pm3可以包括第三像素电极221c'和第三发射层223c'。对电极(参照图21中的225)可以一体地形成或设置在第一子像素Pm1、第二子像素Pm2和第三子像素Pm3中，并且定位于或设置为在第一发射层223a'、第二发射层223b'和第三发射层223c'之上与第一像素电极221a'、第二像素电极221b'和第三像素电极221c'相对。
在第一显示区域DA1中，第一线组HL可以布置或设置在每行Ri中，第二线组VL可以布置或设置在每列Cj中。第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'中的每个可以电连接到第一线组HL的第一线和第二线组VL的第二线。如图20B中所示，布置或设置在第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'中的每个中的第一线可以包括可以在x方向上延伸的初始化电压线VIL、第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、发射控制线EL和修复线RL。布置或设置在第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'中的每个中的第二线可以包括可以在y方向上延伸的数据线DL和电源电压线PL。第一子像素Pm1、第二子像素Pm2和第三子像素Pm3可以与第一像素电路PC1'、第二像素电路PC2'和第三像素电路PC3'以及第一线组HL和第二线组VL中的至少一个叠置。
在第一显示区域DA1中，第一线组HL可以在每行中包括六条第一线，第二线组VL可以在每列中包括六条第二线。
同时，如图6中所示，在第二显示区域DA2中，第一线组HL可以在每行中包括五条第一线，并且第二线组VL可以在每列中包括五条第二线。因此，第二显示区域DA2中的第一线组HL的数量和第二线组VL的数量可以小于第一显示区域DA1中的第一线组HL的数量和第二线组VL的数量。第二显示区域DA2中的第一线组HL的线与第二线组VL的线之间的距离可以小于第一显示区域DA1中的第一线组HL的线与第二线组VL的线之间的距离。例如，尽管放置或设置在第二显示区域DA2中的像素电路可以与放置或设置在第一显示区域DA1中的像素电路相同，但是可以通过调节线的数量和线之间的距离来在第二显示区域DA2中增大或最大化透射区域TA而不损失分辨率。
图22至图25是示出第一显示区域DA1中的第一像素PM的布置和第二显示区域DA2中的第二像素PA的布置的图。图22中示出了图19中所示的第一像素PM和图5A中所示的第二像素PA。图23中示出了图19中所示的第一像素PM和图11A中所示的第二像素PA。图24中示出了图19中所示的第一像素PM和图15中所示的第二像素PA。图25中示出了图19中所示的第一像素PM和图17中所示的第二像素PA。
包括第一子像素Pm1、第二子像素Pm2和第三子像素Pm3的第一像素PM可以布置或设置在第一显示区域DA1中，包括第一子像素Pa1、第二子像素Pa2和第三子像素Pa3的第二像素PA可以布置或设置在第二显示区域DA2中。第一子像素Pm1、第二子像素Pm2和第三子像素Pm3可以分别呈现红色、绿色和蓝色。第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以分别呈现红色、绿色和蓝色。
在实施例中，第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3的布置可以不同于第一显示区域DA1中的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3的布置。在实施例中，第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3的布置可以与第一显示区域DA1中的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3的布置相同或类似。
第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3之中的距离可以小于第一显示区域DA1中的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3之中的距离。
可以电连接到第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3并且可以在像素电路周围(例如，像素电路的上方向、下方向、左方向和右方向以及对角线方向)延伸的线的数量可以少于电连接到第一显示区域DA1中的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3的线的数量。
如图22、图24和图25中所示，第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中的每个的尺寸(或面积)可以小于第一显示区域DA1中的与其对应的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3中的每个的尺寸(或面积)。如图23中所示，第二显示区域DA2中的第一子像素Pa1、第二子像素Pa2和第三子像素Pa3中的每个的尺寸(或面积)可以大于或等于第一显示区域DA1中的与其对应的第一子像素Pm1、第二子像素Pm2和第三子像素Pm3中的每个的尺寸(或面积)。
图23中所示的第二显示区域DA2可以具有比第一显示区域DA1低的分辨率或大的透射区域TA。图24中所示的第二显示区域DA2中的子像素Pa1、Pa2和Pa3的布置可以类似于第一显示区域DA1中的子像素Pm1、Pm2和Pm3的布置，因此，第一显示区域DA1的图像与第二显示区域DA2的图像之间的差异可以被最小化。
在实施例中，第二像素PA的电路区域CA'和线区域可以减小，并且第一子像素Pa1、第二子像素Pa2和第三子像素Pa3可以布置或设置为与电路区域CA'和/或线叠置，因此，透射区域TA可以在第二显示区域DA2中增大或最大化。
在实施例中，布置或设置在第二显示区域中的线的布置和数量可以不同于布置或设置在第一显示区域中的线的布置和数量，因此，可以增大或最大化透射区域，并且可以增加面板的寿命。因此，可以提供高度可靠的显示装置。
应该理解的是，在此描述的实施例应该仅在描述性含义上来考虑而不是出于限制的目的。每个实施例内的特征或方面的描述通常应该被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如由权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一线组，包括在基底上在第一方向上延伸的第一线；
第二线组，包括在所述基底上在第二方向上延伸的第二线，所述第二方向与所述第一方向相交；
像素电路，设置在所述第一线组与所述第二线组相交所处的区域处；
像素，与所述像素电路叠置；
透射区域，被所述第一线组和所述第二线组围绕；以及
金属层，设置在所述基底与所述像素电路之间，所述金属层包括与所述透射区域对应的开口。
2.根据权利要求1所述的显示装置，其中，所述像素包括：
第一子像素，在所述像素电路周围与所述第一线组叠置；
第二子像素，在所述像素电路周围与所述第二线组叠置；以及
第三子像素，与所述像素电路叠置。
3.根据权利要求2所述的显示装置，其中
所述第一子像素和所述第三子像素在同一行中彼此相邻地设置，并且
所述第二子像素和所述第一子像素在不同的行中彼此相邻地设置。
4.根据权利要求2所述的显示装置，其中，所述第三子像素的发射区域的尺寸大于所述第一子像素的发射区域的尺寸和所述第二子像素的发射区域的尺寸。
5.根据权利要求1所述的显示装置，其中
所述第一线的部分和所述第二线的部分弯曲并且在所述像素电路周围在所述第一方向与所述第二方向之间的第三方向上延伸，
所述第一线的另一部分和所述第二线的另一部分弯曲并且在所述像素电路周围在第四方向上延伸，其中，所述第四方向与所述第三方向线对称，
其中，所述像素包括：第一子像素，与所述第一线的所述部分和所述第二线的所述部分叠置；第二子像素，与所述第一线的所述另一部分和所述第二线的所述另一部分叠置；以及第三子像素，与所述像素电路叠置。
6.根据权利要求5所述的显示装置，其中
所述第一子像素和所述第二子像素在同一行中彼此相邻地设置，并且
所述第三子像素和所述第一子像素在不同的行中彼此相邻地设置。
7.根据权利要求5所述的显示装置，其中，所述第三子像素的发射区域的尺寸大于所述第一子像素的发射区域的尺寸和所述第二子像素的发射区域的尺寸。
8.根据权利要求1所述的显示装置，其中，所述像素包括：
第一子像素，与所述像素电路周围的所述第一线组的部分和所述第二线组的部分叠置；
第二子像素，与所述像素电路周围的所述第一线组的另一部分和所述第二线组的另一部分叠置；以及
第三子像素，与所述像素电路叠置。
9.根据权利要求8所述的显示装置，其中
所述第一子像素和所述第二子像素在同一行中彼此相邻地设置，并且
所述第三子像素和所述第一子像素在不同的行中彼此相邻地设置。
10.根据权利要求8所述的显示装置，其中，所述第三子像素的发射区域的尺寸大于所述第一子像素的发射区域的尺寸和所述第二子像素的发射区域的尺寸。
11.根据权利要求1所述的显示装置，其中
所述像素包括与所述像素电路叠置并且在所述第一方向上彼此相邻地设置的第一子像素、第二子像素和第三子像素，并且
所述第一子像素和所述第三子像素与所述像素电路周围的所述第一线组部分叠置。
12.根据权利要求11所述的显示装置，其中，所述第二子像素的在所述第二方向上的发射区域的尺寸大于所述第一子像素的在所述第二方向上的发射区域的尺寸和所述第三子像素的在所述第二方向上的发射区域的尺寸。
13.根据权利要求1所述的显示装置，其中
所述像素包括多个子像素，并且
所述多个子像素中的每个包括像素电极、发射层以及对电极，
所述对电极设置在所述发射层上，并且所述对电极包括与所述透射区域对应的开口。
14.根据权利要求13所述的显示装置，所述显示装置还包括：
平坦化层，设置在所述像素电路与所述多个子像素之间；以及
像素限定层，设置在所述像素电极与所述对电极之间，其中
所述平坦化层包括与所述多个子像素的所述像素电极叠置的孔，并且
所述像素限定层与所述平坦化层的所述孔叠置。
15.根据权利要求13所述的显示装置，所述显示装置还包括：
平坦化层，设置在所述像素电路与所述多个子像素之间，所述平坦化层包括与所述多个子像素的所述像素电极叠置的孔；以及
像素限定层，设置在所述像素电极与所述对电极之间，
其中，所述平坦化层的所述孔包括：
与所述像素限定层叠置的第一孔；以及
与所述发射层叠置的第二孔。
16.根据权利要求1所述的显示装置，所述显示装置还包括：
无机绝缘层，设置在所述基底上，
其中，所述无机绝缘层包括与所述透射区域对应的开口。
17.一种显示装置，所述显示装置包括：
基底，包括第一显示区域和第二显示区域；
第一线组，包括在所述第一显示区域和所述第二显示区域中在第一方向上延伸的第一线；
第二线组，包括在所述第一显示区域和所述第二显示区域中在第二方向上延伸的第二线，所述第二方向与所述第一方向相交；
第一像素电路，在所述第一显示区域中设置在所述第一线组与所述第二线组相交所处的区域处；
第一像素电极，与所述第一像素电路叠置；
第二像素电路，在所述第二显示区域中设置在所述第一线组与所述第二线组相交所处的区域处；以及
第二像素电极，与所述第二像素电路叠置，其中
所述第二显示区域包括被所述第一线组和所述第二线组围绕的透射区域，并且
所述第二显示区域中的所述第一线和所述第二线的数量小于所述第一显示区域中的所述第一线和所述第二线的数量。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
金属层，在所述第二显示区域中设置在所述基底与所述第二像素电路之间，所述金属层包括与所述透射区域对应的开口。
19.根据权利要求17所述的显示装置，所述显示装置还包括：
对电极，设置在所述第一显示区域和所述第二显示区域中，其中
所述对电极与所述第一线组、所述第二线组、所述第一像素电极和所述第二像素电极叠置，并且
所述对电极在所述第二显示区域中包括与所述透射区域对应的开口。
20.根据权利要求17所述的显示装置，其中，所述第一线组的所述第一线和所述第二线组的所述第二线在所述第二显示区域中在所述第二像素电路周围在第三方向上延伸，所述第三方向是所述第一方向与所述第二方向之间的方向。
CN202011454399.2A 2019-12-17 2020-12-10 显示装置 Pending CN112992981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190169181A KR20210077862A (ko) 2019-12-17 2019-12-17 표시 장치
KR10-2019-0169181 2019-12-17

Publications (1)

Publication Number Publication Date
CN112992981A true CN112992981A (zh) 2021-06-18

Family

ID=76318283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011454399.2A Pending CN112992981A (zh) 2019-12-17 2020-12-10 显示装置

Country Status (3)

Country Link
US (1) US20210183983A1 (zh)
KR (1) KR20210077862A (zh)
CN (1) CN112992981A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023230919A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
CN117500334A (zh) 2019-06-26 2024-02-02 Oti照明公司 包括具有光衍射特征的光透射区域的光电设备
KR20220064183A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 투명 표시 장치
CA3240373A1 (en) 2020-12-07 2022-06-16 Michael HELANDER Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20230046868A (ko) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636147B1 (ko) * 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR102373443B1 (ko) * 2017-09-14 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
CN111971733B (zh) * 2018-03-29 2022-03-22 夏普株式会社 显示装置
KR20200050059A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 표시 장치
WO2020180379A1 (en) * 2019-03-04 2020-09-10 Google Llc Display configuration for mobile computing devices
CN110444570B (zh) * 2019-08-09 2021-07-23 武汉华星光电半导体显示技术有限公司 Oled显示面板及电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023230919A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置

Also Published As

Publication number Publication date
US20210183983A1 (en) 2021-06-17
KR20210077862A (ko) 2021-06-28

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
EP3745463A2 (en) Display apparatus and method of manufacturing the same
EP3660828A1 (en) Display panel
CN112992981A (zh) 显示装置
CN111987122A (zh) 显示装置
US12016230B2 (en) Display apparatus
TW201814937A (zh) 具有觸控感測器之發光顯示裝置
EP3836220A1 (en) Display apparatus
US12002429B2 (en) Display panel and display apparatus including the same
CN112992989A (zh) 显示面板和包括显示面板的显示装置
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
CN114300509A (zh) 显示面板和显示设备
CN113066823A (zh) 显示装置
KR102663897B1 (ko) 표시 장치
CN217086574U (zh) 显示设备
CN114464650A (zh) 显示设备
US20230171994A1 (en) Light emitting display device
EP4181650A1 (en) Light emitting display device
CN219146072U (zh) 显示设备
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN115701247A (zh) 显示面板和包括该显示面板的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination