CN112117332A - Ldmos器件及工艺方法 - Google Patents
Ldmos器件及工艺方法 Download PDFInfo
- Publication number
- CN112117332A CN112117332A CN202011202125.4A CN202011202125A CN112117332A CN 112117332 A CN112117332 A CN 112117332A CN 202011202125 A CN202011202125 A CN 202011202125A CN 112117332 A CN112117332 A CN 112117332A
- Authority
- CN
- China
- Prior art keywords
- region
- ldmos device
- layer
- drift region
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 210000000746 body region Anatomy 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000002347 injection Methods 0.000 claims abstract description 37
- 239000007924 injection Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 90
- 229910021332 silicide Inorganic materials 0.000 claims description 69
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 69
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 4
- 238000009828 non-uniform distribution Methods 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件，将漂移区和RESURF注入、体区注入放置在第一次栅极多晶硅刻蚀之后，利用多晶硅和栅介质层的阻挡作用，使得高能量的漂移区和低能量的漂移区注入在器件的整个漂移区形成横向上的非均匀分布，同时使得低能量的漂移区注入不进入到体区。通过以上的结构，可以使得器件的靠近源端的由体区和漂移区形成的结的掺杂分布更缓变，且同时保证器件的靠近漏端的漂移区掺杂浓度而使得器件的导通电阻不受影响，因此可以降低器件的衬底电流，改善器件的HCI效应。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种LDMOS器件。本发明还涉及所述LDMOS器件的工艺方法。
背景技术
DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS(Lateral Double-diffused MOSFET，横向双扩散场效应晶体管)器件中，导通电阻RDSon是一个重要的指标。在BCD(Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV(BreakdownVoltage)和低特征导通电阻Rsp(Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低Rsp以提高产品的竞争力。
现有的一种LDMOS结构中，如图1所示，以N型LDMOS器件为例，图中在P型衬底或者外延层101中具有P型体区107，以及LDMOS器件的漂移区及RESURF层105，漂移区及RESURF层105上方具有场板介质层119,119右侧为LDMOS的漏端109，体区109中具有体区的重掺杂引出区110以及与其抵靠的LDMOS器件的源区。
图中漂移区以及RESURF层105的注入形成是在场板介质层结构119形成之后、栅极结构104之前进行的，因此进行漂移区注入时，会形成靠近源极端浓，而靠近漏极端109淡的漂移区分布，这种分布不利于107与105形成缓变结，因此不利于改善器件的HCI(热载流子注入)效应。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，具有较低的衬底电流，并改善器件的HCI效应。
本发明所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。
为解决上述问题，本发明所述的一种LDMOS器件，在第一导电类型的衬底中具有浅槽隔离结构，所述浅槽隔离结构之间形成所述LDMOS器件的各组成结构；
所述的浅槽隔离结构所隔离出来的区域内，整体形成为第二导电类型的高能量漂移区；所述隔离出来的区域的中心区域为所述LDMOS器件的第一导电类型的体区；整个器件以中心点左右对称；
所述的体区中，包含有所述LDMOS器件的源区，所述源区为重掺杂的第二导电类型的注入区；所述体区中还具有重掺杂的第一导电类型的注入区作为体区引出区；所述源区位于体区引出区的两侧，与所述体区的引出区横向上抵靠接触；
在所述体区的两侧，与浅槽隔离结构之间的衬底中，还具有第二导电类型的第二漂移区；所述第二漂移区的注入深度小于漂移区，所述第二漂移区与体区之间间隔一段衬底；
所述第二漂移区中还具有重掺杂的第二导电类型的注入区，作为所述LDMOS器件的漏区；所述漏区远离体区，与浅槽隔离结构抵靠接触；
所述第二漂移区与源区之间的衬底表面具有所述LDMOS器件的栅极结构，所述栅极结构包括：位于衬底之上与衬底接触的栅介质层、栅介质层上的多晶硅栅极，以及位于栅介质层及多晶硅栅极两侧的栅极侧墙；
在栅极结构与漏区之间的衬底表面，以及栅极侧墙的墙面上还具有金属硅化反应阻挡层，在金属硅化物反应阻挡层之上还覆盖有金属硅化物作为LDMOS器件的漏端场板。
进一步的改进是，所述LDMOS器件的表面还具有一层绝缘介质叠层，在绝缘介质叠层之上覆盖层间介质，层间介质上具有金属层，通过穿过层间介质的接触孔与LDMOS器件的源区、漏区、多晶硅栅极以及漏端场板接触引出电极。
进一步的改进是，所述绝缘介质叠层作为停止刻蚀的刻蚀阻挡层。
进一步的改进是，所述的多晶硅栅极之上，以及漏区、源区以及体区引出区的表面还具有金属硅化物，接触孔通过与金属硅化物接触引出各电极。
进一步的改进是，所述的漏端场板，或者是金属硅化物与多晶硅的复合叠层。
进一步的改进是，所述的金属硅化物反应阻挡层以及漏端场板，根据器件的击穿电压要求，能选择性地去除漏端场板仅保留金属硅化物反应阻挡层；或者是，将属硅化物反应阻挡层以及漏端场板均去除。
进一步的改进是，所述的第一导电类型为P型，所述第二导电类型为N型。
制造上述的LDMOS器件的工艺方法，是通过采用如下的工艺步骤：
步骤一，在第一导电类型的衬底中形成浅槽隔离结构，以在衬底上规划出LDMOS器件的形成区域；然后在衬底上形成一层氧化层，并淀积一层用于形成多晶硅栅极的多晶硅层，再对多晶硅进行第一次刻蚀；
步骤二，在光刻胶的定义下露出漂移区的注入区域，进行漂移区和RESURF区域的离子注入；
步骤三，对多晶硅层进行二次刻蚀形成多晶硅栅极，并离子注入形成体区；
步骤四，去除光刻胶，淀积介质层并刻蚀形成栅极侧墙；然后进行重掺杂注入形成LDMOS器件的源区及漏区，以及体区的引出区；淀积金属硅化物反应阻挡层以及第二层多晶硅层，并对金属硅化物反应阻挡层及多晶硅层进行刻蚀；
步骤五，对第二层多晶硅层进行金属硅化反应，在多晶硅栅极顶部、源区、漏区、体区引出区以及金属硅化物反应阻挡层的上表面形成金属硅化物，金属硅化物反应阻挡层上的金属硅化物作为漏端场板；淀积绝缘介质刻蚀停止层，淀积层间介质并进行CMP工艺，刻蚀接触孔并沉积金属形成接触。
进一步的改进是，所述步骤一中，氧化层采用热氧化法工艺形成，形成的氧化层作为LDMOS器件的栅极介质层；对多晶硅进行第一次刻蚀，刻蚀后打开漂移区的注入窗口，露出窗口内的氧化层；对多晶硅第一次刻蚀的同时也定义出衬底上其他器件的栅极。
进一步的改进是，所述步骤二中，离子注入分为高能量的漂移区及RESURF注入以及低能量的第二漂移区注入；由于栅极结构的遮挡，高能量的漂移区离子注入以及RESURF注入能穿过栅极结构进入衬底中，而低能量的第二漂移区离子注入则只能在栅极结构以外的区域注入的衬底中形成第二漂移区；使得LDMOS器件的漂移区在横向上分布不均匀，靠近源区侧的掺杂浓度低，而靠近漏区的掺杂浓度高。
进一步的改进是，所述的高能量的漂移区离子注入能量大于80keV,RESURF的离子注入能量大于300keV,低能量的第二漂移区106的离子注入能量为10～80keV。
进一步的改进是，所述步骤三中，再次利用光刻胶定义出体区注入窗口，对多晶硅进行第二次刻蚀露出氧化层，打开体区注入窗口，在保留图案化的光刻胶的状态下进行体区的离子注入形成体区。
进一步的改进是，所述步骤四中，金属硅化物反应阻挡层用于防止金属硅化反应时在漂移区表面形成金属硅化物，多晶硅层用于形成金属硅化物。
进一步的改进是，所述步骤五中，若淀积的第二多晶硅层的厚度较薄能在金属硅化反应中被完全消耗掉，则形成的漏端场板为金属硅化物；若淀积的第二多晶硅层厚度较厚而在金属硅化反应中未被完全消耗掉，则形成的漏端场板为金属硅化物和多晶硅层的叠加物。
进一步的改进是，所述步骤四及五中，当所涉及的LDMOS器件的击穿电压小于20V时，由于漂移区尺寸限制无法放置场板，则不在漂移区上形成漏端场板，或者漂移区上的金属硅化物反应阻挡层也不保留。
进一步的改进是，所述步骤五中，漏端场板通过金属引出单独形成电极，或者是与多晶硅栅极短接，或者是与源区短接。
进一步的改进是，所述第一导电类型为P型，第二导电类型为N型。
本发明所述的LDMOS器件，其漂移区在横向上呈非均匀分布，器件的靠近源端的由P型体区和N型漂移区形成的结的掺杂分布更缓变，且同时保证器件的靠近漏端的漂移区足够的掺杂浓度而使得器件的导通电阻不受影响，因此可以降低器件的衬底电流，改善器件的HCI效应。在工艺上，本发明将漂移区和RESURF注入、P型体区的注入放置在第一次栅极多晶硅刻蚀之后，利用多晶硅和栅介质层的阻挡作用，使得高能量的漂移区和低能量的漂移区注入在器件的整个漂移区形成横向非均匀分布，同时使得低能量的漂移区注入不进入到P型体区，达到了设计目的。
附图说明
图1是传统的LDMOS器件剖面结构图。
图2是本发明LDMOS器件的剖面结构图。
图3是本发明LDMOS器件的另一种形态，即漂移区上方具有金属硅化物反应阻挡层，无漏端场板。
图4是本发明LDMOS器件的另一种形态，即漂移区上方既没有金属硅化物反应阻挡层，也没有漏端场板。
图5-8是本发明制造图2所示结构的工艺步骤示意图。
图9是本发明器件结构的制造流程图。
附图标记说明
101—衬底/外延层，102—浅沟槽隔离结构(Shallow Trench Isolation，STI)，103—栅绝缘介质层，104—栅极多晶硅，105—高能量漂移区和RESUR层注入，106—低能量的漂移区(第二漂移区)，107—P型体区注入，108—侧墙介质层，109—N型重掺杂注入，110—P型重掺杂注入，111—金属硅化物反应阻挡层，112—金属硅化物，113—金属硅化物或金属硅化物与多晶硅的叠层(漏端场板)，114—停止刻蚀的绝缘介质叠层(stop layer)，115—层间介质层(Interlayer Dielectric,ILD)，116—接触通孔，117—金属层。
具体实施方式
以下就本发明所述的技术方案做具体说明，在以下的实施例中，本发明均以最为常见的N型LDMOS器件为例做说明，即，本实施例中第一导电类型定义为P型，第二导电类型定义为N型。在其他相反的实施例中可以将第一导电类型定义为N型，第二导电类型定义为P型，直接替换即可，本发明不再对此做进一步的具体说明。
本发明所述的一种LDMOS器件，如图2所示，在P型的衬底或者外延中具有浅槽隔离结构，通过所述浅槽隔离结构之间划定所述LDMOS器件的制备区域。
所述的浅槽隔离结构所隔离出来的区域内，整体形成为N型的漂移区；所述隔离出来的区域的中心区域为所述LDMOS器件的P型的体区；整个器件以左右STI之间的中心点左右对称。
所述的体区中，包含有所述LDMOS器件的源区，所述源区为重掺杂的N型的注入区；所述体区中还具有重掺杂的P型的注入区作为体区引出区；所述源区位于体区引出区的两侧，与所述体区的引出区横向上抵靠接触。
在所述体区的两侧，与浅槽隔离结构之间的衬底中，还具有N型的第二漂移区；因此，本发明中漂移区包括两个部分，即105和106。所述第二漂移区106的注入深度小于高能量漂移区105，所述第二漂移区106与体区107之间间隔一段距离。
所述第二漂移区中还具有重掺杂的N型的注入区，作为所述LDMOS器件的漏区109；所述漏区远离体区，与浅槽隔离结构抵靠接触.
继续参考图2，所述第二漂移区与源区之间的衬底表面具有所述LDMOS器件的栅极结构，所述栅极结构包括：位于衬底之上与衬底接触的栅介质层、栅介质层上的多晶硅栅极，以及位于栅介质层及多晶硅栅极两侧的栅极侧墙；在栅极结构与漏区之间的衬底表面，以及栅极侧墙的墙面上还具有金属硅化反应阻挡层111，在金属硅化物反应阻挡层之上还覆盖有金属硅化物作为LDMOS器件的漏端场板113。
在衬底表面还具有用于停止刻蚀的绝缘介质叠层114，以及层间介质115，在层间介质中刻蚀接触孔116并填充金属引出LDMOS器件的各个电极。
上述LDMOS器件的关键在于其漂移区由两部分组成，其中漂移区105是通过高能量注入形成，而第二漂移区106是通过低能量的离子注入形成，低能量的离子注入不能穿过栅极结构，使得漂移区在横向上分布不均匀，通过两次注入的叠加，靠近源端的漂移区掺杂浓度低，而靠近漏端的漂移区掺杂浓度高，在LDMOS器件的导通电阻不受影响的前提下降低了衬底电流，改善了器件的HCI效应。
另外需要注意的是漏端场板，上述结构是击穿电压较高，漂移区尺寸足够大的前提下形成的器件结构，在某些击穿电压小于20V的情况下，可能受限于器件的尺寸，其漂移区无法再容纳较大的场板的情况下，可参考图3及图4两种形态，其中图3所示的结构与图2相比，是取消了漏端场板113，但是仍保留了漏端场板下的金属硅化物反应阻挡层111，如果器件尺寸进一步降低，连金属硅化物反应阻挡层111也无法放置的情况下，则将金属硅化物反应阻挡层111也取消，形成如图4所示的结构，都是本发明所涵盖的器件结构。
针对如图2所示的N型的LDMOS器件结构，本发明提供如下的工艺步骤，参考图5～8：
步骤一，如图5所示，在P型的衬底101中形成浅槽隔离结构102，以在衬底上规划出LDMOS器件的形成区域；然后在衬底上采用热氧化法形成一层氧化层103以后续作为栅介质层，并淀积一层用于形成多晶硅栅极的多晶硅层，再对多晶硅进行第一次刻蚀，打开图2中所示的漂移区的注入窗口，露出窗口内的氧化层103。对多晶硅第一次刻蚀的同时也定义出衬底上其他器件的栅极。
步骤二，在光刻胶501的定义下露出漂移区的注入区域，进行漂移区和RESURF的离子注入。如图6所示，离子注入分为高能量的漂移区105及RESURF注入以及低能量的第二漂移区106注入。由于栅极结构的遮挡，注入能量大于80keV的高能量的漂移区离子注入以及注入能量大于300keV的RESURF注入能穿过栅极结构进入衬底中，对衬底进行整体的注入形成漂移区105，而低能量的第二漂移区离子注入则只能在栅极结构以外的区域注入的衬底中形成第二漂移区106；使得LDMOS器件的漂移区在横向上分布不均匀，靠近源区侧的掺杂浓度低，而靠近漏区的掺杂浓度高。
步骤三，如图7所示，再次利用光刻胶502定义出体区注入窗口，对多晶硅进行第二次刻蚀形成多晶硅栅极104，窗口露出氧化层，打开体区注入窗口，在保留图案化的光刻胶502的状态下进行体区的离子注入形成体区107。
步骤四，如图8所示，去除光刻胶，淀积介质层并刻蚀形成栅极侧墙；然后进行重掺杂注入形成LDMOS器件的源区及漏区，以及体区的引出区；淀积金属硅化物反应阻挡层以及第二层多晶硅层。金属硅化物反应阻挡层用于防止金属硅化反应时在漂移区表面形成金属硅化物，多晶硅层用于形成金属硅化物。对金属硅化物反应阻挡层及多晶硅层进行刻蚀。需要注意的是，如图3及图4所示的两种情况，当器件的漂移区尺寸较小时酌情考虑是否在漂移区上方形成金属硅化物反应阻挡层以及第二层多晶硅层。为了改善击穿电压大于20V以上的器件的特性，通常在漂移区上方引入一个场板，本实施例针对击穿电压较高的情况，其漂移区均制作了金属硅化物反应阻挡层以及第二层多晶硅层。
步骤五，对第二层多晶硅层进行金属硅化反应，在多晶硅栅极顶部、源区、漏区、体区引出区以及金属硅化物反应阻挡层的上表面形成金属硅化物。金属硅化反应需要消耗金属硅化物反应阻挡层上的第二多晶硅层。若淀积的第二多晶硅层的厚度较薄，在金属硅化反应中被完全消耗掉，则形成的漏端场板113就完全为金属硅化物；若淀积的第二多晶硅层厚度较厚而在金属硅化反应中未被完全消耗掉，则形成的漏端场板113为金属硅化物和多晶硅层的叠加物。金属硅化物反应阻挡层上的金属硅化物作为漏端场板，其引出电极可以单独形成电极，也可以与多晶硅栅极短接，或者是与源区短接。
淀积绝缘介质刻蚀停止层114，淀积层间介质115并进行CMP工艺，刻蚀接触孔116并沉积顶层金属117形成接触。形成如图2所示的器件。
对如图2所示的本发明器件结构进行TCAD仿真显示，在保证BV-Rsp特性基本不变的情况下，新的LDMOS结构衬底电流Isub更小，因此更有利于改善器件的HCI特性。具体参数如下表所示：
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种LDMOS器件，其特征在于：在第一导电类型的衬底中具有浅槽隔离结构，在所述浅槽隔离结构之间形成所述LDMOS器件的各组成结构；
所述的浅槽隔离结构所隔离出来的区域内，整体形成为第二导电类型的高能量漂移区；所述隔离出来的区域的中心区域为所述LDMOS器件的第一导电类型的体区；整个器件以中心点左右对称；
所述的体区中，包含有所述LDMOS器件的源区，所述源区为重掺杂的第二导电类型的注入区；所述体区中还具有重掺杂的第一导电类型的注入区作为体区引出区；所述源区位于体区引出区的两侧，与所述体区的引出区横向上抵靠接触；
在所述体区的两侧，与浅槽隔离结构之间的衬底中，还具有第二导电类型的第二漂移区；所述第二漂移区的注入深度小于高能量漂移区，所述第二漂移区与体区之间间隔一段衬底；
所述第二漂移区中还具有重掺杂的第二导电类型的注入区，作为所述LDMOS器件的漏区；所述漏区远离体区，与浅槽隔离结构抵靠接触；
所述第二漂移区与源区之间的衬底表面具有所述LDMOS器件的栅极结构，所述栅极结构包括：位于衬底之上与衬底接触的栅介质层、栅介质层上的多晶硅栅极，以及位于栅介质层及多晶硅栅极两侧的栅极侧墙；
在栅极结构与漏区之间的衬底表面，以及栅极侧墙的墙面上还具有金属硅化反应阻挡层，在金属硅化物反应阻挡层之上还覆盖有金属硅化物作为LDMOS器件的漏端场板。
2.如权利要求1所述的LDMOS器件，其特征在于：所述LDMOS器件的表面还具有一层绝缘介质叠层，在绝缘介质叠层之上覆盖层间介质，层间介质上具有金属层，通过穿过层间介质的接触孔与LDMOS器件的源区、漏区、多晶硅栅极以及漏端场板接触引出电极。
3.如权利要求2所述的LDMOS器件，其特征在于：所述绝缘介质叠层作为停止刻蚀的刻蚀阻挡层。
4.如权利要求2所述的LDMOS器件，其特征在于：所述的多晶硅栅极之上，以及漏区、源区以及体区引出区的表面还具有金属硅化物，接触孔通过与金属硅化物接触引出各电极。
5.如权利要求1所述的LDMOS器件，其特征在于：所述的漏端场板，或者是金属硅化物与多晶硅的复合叠层。
6.如权利要求1所述的LDMOS器件，其特征在于：所述的金属硅化物反应阻挡层以及漏端场板，根据器件的击穿电压要求，能选择性地去除漏端场板仅保留金属硅化物反应阻挡层；或者是，将属硅化物反应阻挡层以及漏端场板均去除。
7.如权利要求1所述的LDMOS器件，其特征在于：所述的第一导电类型为P型，所述第二导电类型为N型。
8.制造如权利要求1所述的LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，在第一导电类型的衬底中形成浅槽隔离结构，以在衬底上规划出LDMOS器件的形成区域；然后在衬底上形成一层氧化层，并淀积一层用于形成多晶硅栅极的多晶硅层，再对多晶硅进行第一次刻蚀；
步骤二，在光刻胶的定义下露出漂移区的注入区域，进行第二导电类型的高能量漂移区和RESURF区域的离子注入；
步骤三，对多晶硅层进行二次刻蚀形成多晶硅栅极，并进行第一导电类型的离子注入形成体区；
步骤四，去除光刻胶，淀积氧化层并刻蚀形成栅极侧墙；然后进行第二导电类型的重掺杂注入形成LDMOS器件的源区及漏区，以及重掺杂的第一导电类型离子注入形成体区的引出区；淀积金属硅化物反应阻挡层以及第二层多晶硅层，并对金属硅化物反应阻挡层及多晶硅层进行刻蚀；
步骤五，对第二层多晶硅层进行金属硅化反应，在多晶硅栅极顶部、源区、漏区、体区引出区以及金属硅化物反应阻挡层的上表面形成金属硅化物，金属硅化物反应阻挡层上的金属硅化物作为漏端场板；淀积绝缘介质刻蚀停止层，淀积层间介质并进行CMP工艺，刻蚀接触孔并沉积金属形成接触。
9.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤一中，氧化层采用热氧化法工艺形成，形成的氧化层作为LDMOS器件的栅极介质层；对多晶硅进行第一次刻蚀，刻蚀后打开第二漂移区的注入窗口，露出窗口内的氧化层；对多晶硅第一次刻蚀的同时也定义出衬底上其他器件的栅极。
10.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤二中，离子注入分为高能量的漂移区及RESURF注入以及低能量的第二漂移区注入；由于栅极结构的遮挡，高能量漂移区的离子注入以及RESURF注入能穿过栅极结构进入衬底中，而低能量的第二漂移区离子注入则只能在栅极结构以外的区域注入的衬底中形成第二漂移区；使得LDMOS器件的漂移区在横向上分布不均匀，靠近源区侧的掺杂浓度低，而靠近漏区的掺杂浓度高。
11.如权利要求10所述的LDMOS器件的工艺方法，其特征在于：所述的高能量漂移区的离子注入能量大于80keV,RESURF的离子注入能量大于300keV,低能量的第二漂移区的离子注入能量为10～80keV。
12.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤三中，再次利用光刻胶定义出体区注入窗口，对多晶硅进行第二次刻蚀露出氧化层，打开体区注入窗口，在保留图案化的光刻胶的状态下进行体区的离子注入形成体区。
13.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤四中，金属硅化物反应阻挡层用于防止金属硅化反应时在漂移区表面形成金属硅化物，多晶硅层用于形成金属硅化物。
14.如权利要求13所述的LDMOS器件的工艺方法，其特征在于：所述步骤五中，若淀积的第二多晶硅层的厚度较薄能在金属硅化反应中被完全消耗掉，则形成的漏端场板为金属硅化物；若淀积的第二多晶硅层厚度较厚而在金属硅化反应中未被完全消耗掉，则形成的漏端场板为金属硅化物和多晶硅层的叠加物。
15.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤四及五中，当所涉及的LDMOS器件的击穿电压小于20V时，由于漂移区尺寸限制无法放置场板，则不在漂移区上形成漏端场板，或者漂移区上的金属硅化物反应阻挡层也不保留。
16.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述步骤五中，漏端场板通过金属引出单独形成电极，或者是与多晶硅栅极短接，或者是与源区短接。
17.如权利要求8所述的LDMOS器件的工艺方法，其特征在于：所述第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011202125.4A CN112117332B (zh) | 2020-11-02 | 2020-11-02 | Ldmos器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011202125.4A CN112117332B (zh) | 2020-11-02 | 2020-11-02 | Ldmos器件及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112117332A true CN112117332A (zh) | 2020-12-22 |
| CN112117332B CN112117332B (zh) | 2023-08-22 |
Family
ID=73794924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011202125.4A Active CN112117332B (zh) | 2020-11-02 | 2020-11-02 | Ldmos器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112117332B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112820645A (zh) * | 2020-12-31 | 2021-05-18 | 北京燕东微电子科技有限公司 | 一种功率半导体器件及其制备方法 |
| CN112909095A (zh) * | 2021-01-21 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN114496802A (zh) * | 2022-04-14 | 2022-05-13 | 北京智芯微电子科技有限公司 | Ldmosfet器件的制作方法及ldmosfet器件 |
| CN114664660A (zh) * | 2020-12-23 | 2022-06-24 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213954A (ja) * | 1996-01-31 | 1997-08-15 | Matsushita Electric Works Ltd | 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法 |
| US20100237411A1 (en) * | 2009-03-23 | 2010-09-23 | Force Mos Technology Co. Ltd. | LDMOS with double LDD and trenched drain |
| CN102543738A (zh) * | 2010-12-20 | 2012-07-04 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
| CN104638003A (zh) * | 2013-11-14 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及工艺方法 |
| CN104821334A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | N型ldmos器件及工艺方法 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
| CN108666364A (zh) * | 2018-04-23 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及制造方法 |
| CN111834221A (zh) * | 2019-04-15 | 2020-10-27 | 上海先进半导体制造股份有限公司 | Ldmos和其制作方法 |
-
2020
- 2020-11-02 CN CN202011202125.4A patent/CN112117332B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213954A (ja) * | 1996-01-31 | 1997-08-15 | Matsushita Electric Works Ltd | 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法 |
| US20100237411A1 (en) * | 2009-03-23 | 2010-09-23 | Force Mos Technology Co. Ltd. | LDMOS with double LDD and trenched drain |
| CN102543738A (zh) * | 2010-12-20 | 2012-07-04 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
| CN104638003A (zh) * | 2013-11-14 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及工艺方法 |
| CN104821334A (zh) * | 2015-03-11 | 2015-08-05 | 上海华虹宏力半导体制造有限公司 | N型ldmos器件及工艺方法 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
| CN108666364A (zh) * | 2018-04-23 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及制造方法 |
| CN111834221A (zh) * | 2019-04-15 | 2020-10-27 | 上海先进半导体制造股份有限公司 | Ldmos和其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664660A (zh) * | 2020-12-23 | 2022-06-24 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN112820645A (zh) * | 2020-12-31 | 2021-05-18 | 北京燕东微电子科技有限公司 | 一种功率半导体器件及其制备方法 |
| CN112820645B (zh) * | 2020-12-31 | 2022-07-05 | 北京燕东微电子科技有限公司 | 一种功率半导体器件及其制备方法 |
| CN112909095A (zh) * | 2021-01-21 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN112909095B (zh) * | 2021-01-21 | 2024-03-19 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN114496802A (zh) * | 2022-04-14 | 2022-05-13 | 北京智芯微电子科技有限公司 | Ldmosfet器件的制作方法及ldmosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112117332B (zh) | 2023-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911840B2 (en) | Self aligned trench MOSFET with integrated diode | |
| US6188105B1 (en) | High density MOS-gated power device and process for forming same | |
| CN112117332B (zh) | Ldmos器件及工艺方法 | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| JP2004515907A (ja) | パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 | |
| KR101520951B1 (ko) | 자기 정렬된 수직 ｌｄｄ 및 후면 드레인을 가지는 ｌｄｍｏｓ | |
| CN111063737A (zh) | Ldmos器件及工艺方法 | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| US20220052170A1 (en) | Mosfet with distributed doped p-shield zones under trenches | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN109698239B (zh) | Nldmos器件及其制造方法 | |
| CN111916502B (zh) | 一种具有高掺杂层的***栅功率mosfet器件及其制备方法 | |
| CN109830523B (zh) | Nldmos器件及其制造方法 | |
| US20120267713A1 (en) | Power semiconductor structure with schottky diode and fabrication method thereof | |
| CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| CN102956704B (zh) | 准垂直功率mosfet及其形成方法 | |
| CN115528115A (zh) | 一种ldmos功率器件及其制备方法 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN111785634B (zh) | Ldmos器件及工艺方法 | |
| CN109817719B (zh) | Nldmos器件及其制造方法 | |
| CN112635330A (zh) | Ldmos器件制作方法、ldmos器件和终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |