CN118019214B - Pcb板中的一分二选择器及其制造方法 - Google Patents

Abstract

本公开涉及一种PCB板中的一分二选择器及其制造方法和印刷线路板电路，该一分二选择器包括：第一引脚，位于PCB板的顶层，通过第一过孔连接于PCB板中的第一信号线；第二引脚，位于PCB板的顶层，通过第二过孔连接于PCB板中的第二信号线；第三引脚，位于PCB板的顶层，且通过第三过孔连接于PCB板中的第三信号线；第一引脚和第二引脚的边距以及第一引脚和第三引脚的边距为焊接材料将二者连接的最大允许距离；第一引脚和第二引脚之间或者第一引脚和第三引脚之间通过焊接材料连接。本公开可满足高速信号通道的信号传输的需求，可满足PCIe协议等高速信号传输协议的要求，使得整个PCB板中信号传输稳定可靠。

Description

PCB板中的一分二选择器及其制造方法

技术领域

本公开涉及集成电路技术领域，特别涉及一种PCB板中的一分二选择器及其制造方法和印刷线路板电路。

背景技术

PCB（Printed Circuit Board，印刷线路板），作为电路互联的基石，早已经广泛地应用于各种电器设备之中。

随着半导体技术的不断进步，集成电路芯片的速度越来越快，为了配合集成电路芯片的高速数据传输，在PCB中需要布置用于实现的高速数据传输的高速通道（High SpeedChannel）。

在PCB制备完毕后，因为需求的调整，会存在某些高速通道需要改变的情况，针对于此，会通过在PCB表面增加一分二选择器的方式来调整高速通道连接，进而实现对高速数据传输方向的调整。

然而，随着高速数据速率的不断提升，相关的一分二选择器因为越来越难以适应更高传输速率的要求。

发明内容

有鉴于此，本公开提供一种PCB板中的一分二选择器及其制造方法和印刷线路板电路，以适应高传输速率的高速信号传输的要求。

本公开的技术方案是这样实现的：

根据本公开的一方面，提供一种PCB板中的一分二选择器，包括：

第一引脚，位于所述PCB板的顶层，且通过第一过孔连接于所述PCB板的中间层中的第一信号线；

第二引脚，位于所述PCB板的顶层，且通过第二过孔连接于所述中间层中的第二信号线；

第三引脚，位于所述PCB板的顶层，且通过第三过孔连接于所述中间层中的第三信号线；

其中，所述第一引脚和所述第二引脚的边距为焊接材料将所述第一引脚和所述第二引脚连接的最大允许距离，所述第一引脚和所述第三引脚之间的边距为所述焊接材料将所述第一引脚和所述第三引脚连接的最大允许距离；

其中，所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接。

在一种可能实施方式中，所述中间层包括多个信号层；

所述第一信号线、所述第二信号线和所述第三信号线中的任意两个信号线处于同一个信号层中，所述第一信号线、所述第二信号线和所述第三信号线中除所述任意两个信号线以外的另外一个信号线所处信号层与所述任意两个信号线所处信号层不同；

或者，

所述第一信号线、所述第二信号线和所述第三信号线分别处于不同的信号层中。

在一种可能实施方式中，还包括：

第一伴随地孔，所述第一伴随地孔与所述第一过孔平行；

第二伴随地孔，所述第二伴随地孔与所述第二过孔平行；

第三伴随地孔，所述第三伴随地孔与所述第三过孔平行；

其中，所述第一伴随地孔与所述第二伴随地孔之间的距离与所述第一过孔和所述第二过孔之间的距离相等；

所述第一伴随地孔与所述第三伴随地孔之间的距离与所述第一过孔和所述第三过孔之间的距离相等；

所述第二伴随地孔与所述第三伴随地孔之间的距离与所述第二过孔和所述第三过孔之间的距离相等。

在一种可能实施方式中，所述最大允许距离为5mil。

在一种可能实施方式中，所述第一伴随地孔中心与所述第一过孔中心之间的距离为0.64mm；

所述第二伴随地孔中心与所述第二过孔中心之间的距离为0.64mm；

所述第三伴随地孔中心与所述第三过孔中心之间的距离为0.64mm。

在一种可能实施方式中，所述中间层包括多个信号层，相邻的信号层之间由屏蔽层隔离；

在所述PCB板中，在所述第一过孔、所述第二过孔和所述第三过孔中的至少两个过孔所穿过的屏蔽层中，开设有供所述至少两个过孔共同穿过的窗口。

在一种可能实施方式中，所述第一信号线、所述第二信号线和所述第三信号线中所传输信号的标准为高速信号传输标准。

在一种可能实施方式中，所述高速信号传输标准包括PCIe Gen5标准、PCIe Gen6标准、Ethernet 112G标准、Ethernet 56G标准、CPRI标准、USB3.0标准、USB4.0的至少其中之一。

根据本公开的另一方面，提供一种PCB板中的一分二选择器的制造方法，包括在所述PCB板制造过程中执行的如下步骤：

在所述PCB板的顶层开设第一过孔、第二过孔和第三过孔，所述第一过孔连接于所述PCB板的中间层中的第一信号线，所述第二过孔连接于所述中间层中的第二信号线，所述第三过孔连接于所述中间层中的第三信号线；

在所述PCB板的顶层的第一引脚、第二引脚和第三引脚位置分别制备第一引脚、第二引脚和第三引脚，其中，所述第一引脚和所述第二引脚的边距为焊接材料将所述第一引脚和所述第二引脚连接的最大允许距离，所述第一引脚和所述第三引脚之间的边距为所述焊接材料将所述第一引脚和所述第三引脚连接的最大允许距离；

将所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接。

在一种可能实施方式中，所述将所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接，包括：

将掩模版覆盖于所述PCB板表面，所述掩模版开设有涂料窗口，其中，所述第一引脚、所述第二引脚以及所述第一引脚和所述第二引脚之间的区域暴露于所述涂料窗口且所述第三引脚以及所述第一引脚和所述第三引脚之间的区域被所述掩模版覆盖，或者，所述第一引脚、所述第三引脚以及所述第一引脚和所述第三引脚之间的区域暴露于所述涂料窗口且所述第二引脚以及所述第一引脚和所述第二引脚之间的区域被所述掩模版覆盖；

向所述涂料窗口中涂覆所述焊接材料；

对所述焊接材料进行加热使得所述焊接材料将所述涂料窗口中的引脚连接。

根据本公开的另一方面，提供一种印刷线路板电路，采用如上任一项所述的PCB板中的一分二选择器。

从上述方案可以看出，本公开的一分二选择器及其制造方法和印刷线路板电路中，利用焊接材料替代电容元件和电阻元件连接引脚，并配合于所设定的引脚间的距离，能够满足高速信号通道的信号传输的需求，相比于相关技术使用电容元件和电阻元件作为一分二选择器的耦合器件的方式，能够明显降低阻抗曲线的变化范围，阻抗曲线不会出现明显升高和明显降低的情况，能够满足PCIe协议等高速信号传输协议的要求，使得整个PCB板中信号传输稳定可靠。

附图说明

图1是根据一示意性实施例示出的相关技术中的一分二选择器示意图；

图2是根据一示意性实施例示出的相关技术中的0 ohm电阻示意图；

图3是根据一示意性实施例示出的0 ohm电阻的阻抗曲线分析数据示意图；

图4A是根据一示意性实施例示出的一种PCB板中的一分二选择器的第一连接结构示意图；

图4B是根据一示意性实施例示出的一种PCB板中的一分二选择器的第二连接结构示意图；

图5是根据一示意性实施例示出的一种PCB板中的一分二选择器的制造方法流程图；

图6是根据一示意性实施例示出的通过焊接材料连接引脚的流程图；

图7是根据一示意性实施例示出的应用场景中的PCB板叠层结构示意图；

图8是根据一示意性实施例示出的应用场景中的顶层设计结构示意图；

图9是根据一示意性实施例示出的应用场景中的L2屏蔽层设计结构示意图；

图10是根据一示意性实施例示出的应用场景中的L3信号层设计结构示意图；

图11是根据一示意性实施例示出的应用场景中的L4屏蔽层设计结构示意图；

图12是根据一示意性实施例示出的应用场景中的L5信号层设计结构示意图；

图13A是根据一示意性实施例示出对第一引脚和第二引脚连锡后的PCB板顶层结构示意图；

图13B是根据一示意性实施例示出对第一引脚和第三引脚连锡后的PCB板顶层结构示意图；

图14是根据一示意性实施例示出的应用场景中将第一引脚和第二引脚连接后的阻抗模拟曲线示意图；

图15是根据一示意性实施例示出的应用场景中将第一引脚和第三引脚连接后的阻抗模拟曲线示意图。

具体实施方式

为了使本公开的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本公开作进一步详细说明。

在PCB的设计和制造中，高速通道（High Speed Channel）主要用于管理芯片IC（Integrated Circuit，集成电路）的高速数据流向。在PCB制备完毕后，某些高速通道的使用需求可能会发生变化，为了适应这种变化，会通过在PCB电路板中增加的一分二选择器，使得高速通道根据使用需求做出灵活的改变。

相关技术中普遍使用电阻或者电容作为一分二选择器的耦合器件。图1是根据一示意性实施例示出的相关技术中的一分二选择器示意图，如图1所示，在PCB的设计和制造中，为了满足不同使用需求，会在PCB中设置第一选择端口port1、第二选择端口port2，信号输出端口port0与第一选择端口port1和第二选择端口port2之间不直接连接，根据最终的使用需求而在PCB表面制备耦合器件101，由耦合器件101（如图1所示中的实线框）将信号输出端口port0和第一选择端口port1连接，或者，由耦合器件101（如图1所示中的虚线框）将信号输出端口port0和第二选择端口port2连接。在示意性实施例中，信号输出端口port0可以连接于PCB板上所安装的芯片的信号输出端，第一选择端口port1可以连接于PCB板上制备的用于提供电气连接的接触片或接触点，第二选择端口port2可以连接于光模块的接口。在示意性实施例中，根据信号的走向，信号输出端口port0也可以是信号输入端口。

相关技术中，耦合器件采取重叠焊盘方案，因此信号传输链路可以很大程度上避免出现残桩（Stub）。其中，重叠焊盘方案是PCB设计中是一种焊盘布局技术，它涉及到将多个器件的焊盘重叠在一起，以实现更紧凑的设计和优化电气性能。重叠焊盘方案通常用于高密度互连（HDI）电路板，以及需要多层布线和复杂电气特性的电路板。残桩通常指的是一个短的、多余的电路路径或线段，残桩会因为设计时的疏忽或特定设计需求而产生，残桩可能会对电路的性能产生不利影响，尤其是在高速信号传输中。

在相关技术中，耦合器件通常采用电容元件或者电阻元件。

在使用电容元件作为信号链路上的耦合器件时，对于TX通道（高速信号发送通道）是可行的，但对于RX通道（高速信号接收通道），可能会导致整个通道出现双电容的情况，这对于遵循PCIe（Peripheral Component Interconnect Express，外设组件互连高速总线）协议的电路设计来说，220nF（纳法）的链路电容会降低至110nF，进而有可能导致信号握手前的信号检测（Detect）功能失效的风险。从信号特性角度来说，因为在TX通道中，信号通常是经过调制的高频交流信号，而电容元件对这种高频信号的阻抗较低，因此不太可能产生显著的信号阻滞；而在RX通道中，信号较弱，链路中存在双电容对信号的阻滞更为显著。从电路设计角度来说，随着PCB电路空间越来越小，元器件排布密度越来越高，PCB板已经不具备更多空间对基于电容或者电阻实现的一分二耦合器进行布局设计，同时，紧凑的器件布局也会导致产生更多串扰噪声，进而对高速信号产生不利影响；从信号处理要求角度来说，TX通道天然需要一组电容来对高速信号通道进行直流隔离，因此可以借用该电容实现一分二耦合器的设计；而RX通道则需要对信号的高频细节进行精确的恢复，任何额外的电容都可能影响信号的完整性和时序，从而可能导致高速链路出现质量问题。

如果使用0 ohm（欧姆）电阻作为耦合器件，虽然对于RX通道来讲，可以避免整个链路出现双电容的情况，但是0 ohm电阻会导致阻抗偏高的问题。图2是根据一示意性实施例示出的相关技术中的0 ohm电阻示意图，如图2所示，0 ohm电阻结构中，主要包括了0 ohm电阻层201，依靠于形成在0 ohm电阻层201两侧的电极202与信号端口连接，其中，0 ohm电阻层201形成于绝缘陶瓷介质203上，绝缘陶瓷介质203之下为PCB板（图2未示出），需要说明的是，图2仅示意出0 ohm电阻的主要组成部分，除了图2所示的结构外，0 ohm电阻还包含其它组成结构。如图2所示，在使用0 ohm电阻作为耦合器件时，0 ohm电阻层201下方的绝缘陶瓷介质203会将0 ohm电阻层201抬高，进而导致0 ohm电阻层201与下方PCB板上的GND（地）距离变大，阻抗升高。图3是根据一示意性实施例示出的0 ohm电阻的阻抗曲线分析数据示意图，其纵轴表示阻抗值，横轴表示信号传输时间，信号传输时间对应了信号传输距离，如图3所示，0 ohm电阻会在信号传输距离在某个区间中出现阻抗明显升高的情况，最高阻抗值已经达到了98ohm（Z=98ohm），这种情况已经不能满足PCIe协议的信号传输要求。而理想情况下，需要确保耦合器件的阻抗曲线基本平滑，不会出现明显升高和明显降低的情况，这样才能保证耦合器件适用于PCB板中不同的信号传输距离，使得整个PCB板中信号传输稳定可靠。

可以看出，相关技术中无论是电容元件还是电阻元件的耦合器件，都存在着潜在的无法适应PCIe协议的信号传输要求的情况，随着半导体技术的进一步发展，PCB板中相关的一分二选择器已经越来越难以适应更高速率的要求。

有鉴于此，本公开实施例提供了一种PCB板中的一分二选择器及其制造方法和印刷线路板电路，以适应PCB板中更高信号传输速率的需求和更小的PCB面积占用。

图4A是根据一示意性实施例示出的一种PCB板中的一分二选择器的第一连接结构示意图，图4B是根据一示意性实施例示出的一种PCB板中的一分二选择器的第二连接结构示意图。如图4A、图4B所示，该一分二选择器主要包括第一引脚401、第二引脚402、第三引脚403和焊接材料404。其中，第一引脚401位于PCB板的顶层（图中未示出），第一引脚401通过第一过孔405连接于PCB板的中间层（图中未示出）中的第一信号线406。第二引脚402位于PCB板的顶层，第二引脚402通过第二过孔407连接于中间层中的第二信号线408。第三引脚403位于PCB板的顶层，第三引脚403通过第三过孔409连接于中间层中的第三信号线410。其中，第一引脚401和第二引脚402的边距为焊接材料404将第一引脚401和第二引脚402连接的最大允许距离，第一引脚401和第三引脚403之间的边距为焊接材料404将第一引脚401和第三引脚403连接的最大允许距离。其中，第一引脚401和第二引脚402之间或者第一引脚401和第三引脚403之间通过焊接材料404连接。其中，图4A示出了第一引脚401和第二引脚402之间通过焊接材料404连接的结构，图4B示出了第一引脚401和第三引脚403之间通过焊接材料404连接的结构。在示意性实施例中，第一引脚401和第二引脚402之间的边距是指第一引脚401边缘和第二引脚402边缘之间的最短距离，第一引脚401靠近第二引脚402的边缘与第二引脚402靠近第一引脚401的边缘之间的距离。在示意性实施例中，第一引脚401和第三引脚403之间的边距是指第一引脚401边缘和第三引脚403边缘之间的最短距离，第一引脚401靠近第三引脚403的边缘与第三引脚403靠近第一引脚401的边缘之间的距离。

在示意性实施例中，为了降低焊接材料404对第一引脚401和第二引脚402之间或者第一引脚401和第三引脚403之间的连接难度，利于焊接材料404的对引脚的连接，第一引脚401、第二引脚402和第三引脚403优选设计为方形，该方形可以是圆角方形。采用这种设计后，第一引脚401和第二引脚402之间或者第一引脚401和第三引脚403之间最近的边缘部分相比于圆形引脚来说更多，更有利于焊接材料404在引脚边缘的附着，进而更有利于焊接材料404的对引脚的连接。

在示意性实施例中，除了焊接材料404以外，图4A、图4B中其它结构都是随PCB板的制备而得到的，在完成PCB板的制备后，根据后续的在PCB板上焊接芯片、各种功能模块的需求，利用焊接材料404将第一引脚401和第二引脚402之间连接（图4A）或者将第一引脚401和第三引脚403之间连接（图4B）。

焊接材料404受制于其本身和PCB板表面材料，在PCB板表面铺设的焊接材料404不能无限制的在PCB板延伸，如果PCB板表面两个引脚之间超过一定距离，PCB板表面的焊接材料404会出现中断而无法将两个引脚正常电连接在一起。另外，两个引脚之间如果相互接近，则两个引脚下方的两个过孔之间的距离也会相互接近，从而导致两个过孔之间在信号传输时产生寄生电容。因此，在示意性实施例中，考虑到焊接材料404和引脚之间距离这两方面问题，需要尽可能地拉大两个引脚之间的间距并且需要确保焊接材料404能够将两个引脚焊接在一起，所以本公开实施例中，第一引脚401和第二引脚402的边距为焊接材料404将第一引脚401和第二引脚402连接的最大允许距离，第一引脚401和第三引脚403之间的边距为焊接材料404将第一引脚401和第三引脚403连接的最大允许距离。

本公开实施例的一分二选择器，利用焊接材料替代电容元件和电阻元件连接引脚，并配合于所设定的引脚间的距离，能够满足高速信号通道的信号传输的需求，相比于相关技术使用电容元件和电阻元件作为一分二选择器的耦合器件的方式，能够明显降低阻抗曲线的变化范围，阻抗曲线不会出现明显升高和明显降低的情况，能够满足PCIe协议等高速信号传输协议的要求，使得整个PCB板中信号传输稳定可靠。

在示意性实施例中，中间层包括多个信号层；第一信号线406、第二信号线408和第三信号线410中的任意两个信号线处于同一个信号层中，第一信号线406、第二信号线408和第三信号线410中除任意两个信号线以外的另外一个信号线所处信号层与该任意两个信号线所处信号层不同；或者，第一信号线406、第二信号线408和第三信号线410分别处于不同的信号层中。

例如，第一信号线406和第二信号线408处于同一个信号层中，第三信号线410所处信号层与第一信号线406和第二信号线408所处信号层不同，或者，第一信号线406和第三信号线410处于同一个信号层中，第二信号线408所处信号层与第一信号线406和第三信号线410所处信号层不同，或者，第二信号线408和第三信号线410处于同一个信号层中，第一信号线406所处信号层与第二信号线408和第三信号线410所处信号层不同。

以第一信号层、第二信号层、第三信号层的命名为例，在示意性实施例中，中间层包括多个信号层，这多个信号层中包括第一信号层、第二信号层、第三信号层，这里用第一、第二、第三对不同信号层进行区分，并不指代具体的信号层序号；在示意性实施例中，第一信号线406和第二信号线408处于第一信号层且第三信号线410处于第二信号层，或者，第一信号线406和第三信号线410处于第一信号层且第二信号线408处于第二信号层，或者，第二信号线408和第三信号线410处于第一信号层且第一信号线406处于第二信号层，或者，第一信号线406处于第一信号层、第二信号线408处于第二信号层且第三信号线410处于第三信号层。

在示意性实施例中，第一信号线406和第三信号线410位于PCB板中的第一信号层；第二信号线408位于PCB板中的第二信号层。在示意性实施例中，第一信号层为PCB板内层（中间层）中的L3信号层，第二信号层为PCB板内层（中间层）中的L5信号层。

在示意性实施例中，该一分二选择器还包括第一伴随地孔411、第二伴随地孔412和第三伴随地孔413。第一伴随地孔411与第一过孔405平行；第二伴随地孔412与第二过孔407平行；第三伴随地孔413与第三过孔409平行。第一伴随地孔411与第一过孔405之间相距设定间距，第二伴随地孔412与第二过孔407之间相距设定间距，以及第三伴随地孔413与第三过孔409之间相距设定间距相同。在示意性实施例中，第一伴随地孔411与第二伴随地孔412之间的距离与第一过孔405和第二过孔407之间的距离相等；第一伴随地孔411与第三伴随地孔413之间的距离与第一过孔405和第三过孔409之间的距离相等；第二伴随地孔412与第三伴随地孔413之间的距离与第二过孔407和第三过孔409之间的距离相等。第一伴随地孔411、第二伴随地孔412和第三伴随地孔413均接地。伴随地孔的设置有利于缩窄一分二选择器的阻抗曲线的变化范围，使得阻抗曲线变化更加平缓。

相关技术中，TX通道和RX通道都是差分信号线的结构，图4A和图4B所示仅为示意性说明，其中表示的第一信号线406、第二信号线408和第三信号线410可以是TX通道的信号线也可以是RX通道的信号线，并且图4A和图4B仅展示了差分信号线中的一根信号线。

在示意性实施例中，最大允许距离为5mil（米尔，即千分之一英寸）。如果两个引脚（第一引脚401和第二引脚402，或者，第一引脚401和第三引脚403）之间的边距超过5mil则存在焊接材料404中断而断连的问题，如果两个引脚（第一引脚401和第二引脚402，或者，第一引脚401和第三引脚403）之间的边距小于5mil，则可能出现阻抗曲线的明显升高或降低情况，不利于满足PCIe协议等高速信号传输协议的要求。

为了使得本公开实施例的PCB板中的一分二选择器阻抗达到更佳理想的状态，在一个较佳实施例中，第一伴随地孔411中心与第一过孔405中心之间的距离为0.64mm，第二伴随地孔412中心与第二过孔407中心之间的距离为0.64mm，第三伴随地孔413中心与第三过孔409中心之间的距离为0.64mm。

PCB板是一个多层结构，其中存在多层用于信号传输的信号层，信号层中铺设信号线。信号层的名称通常按照它们在PCB中的相对位置来命名，例如：第1层（Layer 1），通常称为顶层（Top Layer），用于布置组件和走线；第2层（Layer 2），通常称为内层1（Inner Layer1），用作信号传输；第3层（Layer 3），通常称为内层2（Inner Layer 2），也用于信号传输；以此类推，直到达到PCB的最底层。为了减小相邻信号层之间的信号干扰，相邻信号层之间还设置有屏蔽层，在过孔穿过屏蔽层时，需要在过孔和屏蔽层之间保留充足空间避免过孔和屏蔽层之间短接。本公开实施例的一分二选择器结构中，会存在两个或者三个过孔穿过同一个屏蔽层的情况，这种情况下，为了进一步减小过孔之间的电容效应，使得阻抗曲线变化更佳平缓，在示意性实施例中，中间层包括多个信号层，相邻的信号层之间由屏蔽层隔离，在PCB板中，在第一过孔405、第二过孔407和第三过孔409中的至少两个过孔所穿过的屏蔽层中，开设有供至少两个过孔共同穿过的窗口。这样，在屏蔽层中，两个过孔之间不再有屏蔽层材料的存在，有利于减小相邻过孔之间的电容效应。

在示意性实施例中，第一信号线406、第二信号线408和第三信号线410中所传输信号的标准为高速信号传输标准。从理论上说，本公开实施例的PCB板中的一分二选择器可适用于全部高速串行信号数据传输协议，可能更佳适用于可能在将来出现的新的高速信号数据传输协议。

在示意性实施例中，高速信号传输标准包括PCIe Gen5标准、PCIe Gen6标准、Ethernet 112G标准、Ethernet 56G标准、CPRI标准、USB3.0标准、USB4.0等高速信号传输标准的至少其中之一。

图5是根据一示意性实施例示出的一种PCB板中的一分二选择器的制造方法流程图，如图5所示，该PCB板中的一分二选择器的制造方法主要包括在PCB板制造过程中执行的如下步骤501至步骤503。

步骤501、在PCB板的顶层开设第一过孔、第二过孔和第三过孔，第一过孔连接于PCB板的中间层中的第一信号线，第二过孔连接于中间层中的第二信号线，第三过孔连接于中间层中的第三信号线。

在示意性实施例中，第一过孔、第二过孔和第三过孔的开设可以采用激光钻孔和机械钻孔相结合的方式进行钻孔，在完成关于第一过孔、第二过孔和第三过孔的钻孔后，在所钻孔中通过电镀等方法铺设导电材料（例如，金属铜），从而形成第一过孔、第二过孔和第三过孔。在示意性实施例中，第一信号线、第二信号线和第三信号线是在中间层制造过程中所制备的。

步骤502、在PCB板的顶层的第一引脚、第二引脚和第三引脚位置分别制备第一引脚、第二引脚和第三引脚，其中，第一引脚和第二引脚的边距为焊接材料将第一引脚和第二引脚连接的最大允许距离，第一引脚和第三引脚之间的边距为焊接材料将第一引脚和第三引脚连接的最大允许距离。

在示意性实施例中，第一引脚、第二引脚和第三引脚可以通过对PCB板表面的刻蚀和电镀等方法进行制备。

步骤503、将第一引脚和第二引脚之间或者第一引脚和第三引脚之间通过焊接材料连接。

在示意性实施例中，步骤503可以通过表面贴装技术（Surface MountTechnology，SMT）的锡膏印刷工艺实现。图6是根据一示意性实施例示出的通过焊接材料连接引脚的流程图，如图6所示，步骤503的将第一引脚和第二引脚之间或者第一引脚和第三引脚之间通过焊接材料连接，可以包括如下步骤601至步骤603。

步骤601、将掩模版覆盖于PCB板表面，掩模版开设有涂料窗口，其中，第一引脚、第二引脚以及第一引脚和第二引脚之间的区域暴露于涂料窗口且第三引脚以及第一引脚和第三引脚之间的区域被掩模版覆盖，或者，第一引脚、第三引脚以及第一引脚和第三引脚之间的区域暴露于涂料窗口且第二引脚以及第一引脚和第二引脚之间的区域被掩模版覆盖。

在示意性实施例中，掩模版可以是锡膏印刷工艺当中所使用的钢网（Stencil）。钢网主要用于锡膏印刷步骤，其主要功能是将锡膏精确地涂敷到PCB板上的引脚或焊盘上。钢网通过其上的孔洞（Aperture）来控制锡膏的分布，例如在本公开实施例中，涂料窗口即为钢网上的孔洞，孔洞的大小和形状根据PCB设计中的焊盘和元件引脚的尺寸定制，确保焊接材料只涂敷在需要焊接的区域。另外，钢网还具有防止焊接材料溢出、提高生产效率、可重复使用等优点，钢网能够在PCB制造中的确保锡膏印刷的精确性和一致性，这对于保证焊接质量和整个电路板的性能至关重要。

步骤602、向涂料窗口中涂覆焊接材料。

在示意性实施例中，焊接材料为锡膏。

步骤603、对焊接材料进行加热使得焊接材料将涂料窗口中的引脚连接。

在示意性实施例中，在第一引脚、第三引脚以及第一引脚和第三引脚之间的区域暴露于涂料窗口的情况下，步骤603中焊接材料将第一引脚和第三引脚连接；在第一引脚、第二引脚以及第一引脚和第二引脚之间的区域暴露于涂料窗口的情况下，步骤603中焊接材料将第一引脚和第二引脚连接。

至此，便完成了PCB板中的一分二选择器的制造方法。

在示意性实施例中，本公开实施例还提供了一种印刷线路板电路，该印刷线路板电路采用如上各项实施例中任一项的PCB板中的一分二选择器。

以下结合于一具体应用场景对本公开实施例的PCB板中的一分二选择器的具体细节进行进一步说明。

该应用场景中，PCB板采用3阶激光孔制作工艺。3阶激光孔制作工艺是指在制作高密度互连（HDI）PCB时，采用激光技术进行微孔加工的工艺方法。图7是根据一示意性实施例示出的应用场景中的PCB板叠层结构示意图，该PCB板叠层结构包括顶层701、L2屏蔽层702、L3信号层703、L4屏蔽层704、L5信号层705、其它内层706，其中L2、L3、L4和L5仅作为层号进行区别，L2屏蔽层702表示该层为第2层并且该层为屏蔽层，以此类推。其中，其它内层706包含了L5信号层705以下的其它层，包括其它至少一个信号层和其它至少一个屏蔽层。该应用场景中是在顶层701、L2屏蔽层702、L3信号层703、L4屏蔽层704、L5信号层705实现本公开实施例的一分二选择器。

图8是根据一示意性实施例示出的应用场景中的顶层设计结构示意图。如图8所示，在顶层701中，设置有第一引脚401、第二引脚402、第三引脚403、第一过孔405、第二过孔407、第三过孔409。第一引脚401、第二引脚402、第三引脚403位于同一直线上，第一引脚401位于第二引脚402和第三引脚403之间，第一引脚401和第二引脚402之间的边距为5mil，相当于四舍五入后的0.13mm（毫米），第一引脚401和第三引脚403之间的边距为5mil，该5mil或者0.13mm为焊接材料（如焊锡）将第一引脚401和第二引脚402连接或者将第一引脚401和第三引脚403连接的最大允许距离。第一过孔405位于第一引脚401的中心，第二过孔407位于第二引脚402的中心，第三过孔409位于第三引脚403的中心，第一过孔405中心与第二过孔407中心之间的距离为0.66mm，第一过孔405中心与第三过孔409中心之间的距离为0.66mm。

如图8所示，第一引脚401、第二引脚402和第三引脚403为方形，方形的引脚形状有助于降低焊接材料404对第一引脚401和第二引脚402之间或者对第一引脚401和第三引脚403之间的连接难度，降低焊接材料404可能出现断连的概率。

在顶层701中，还设置有第一伴随地孔411、第二伴随地孔412、第三伴随地孔413，第一伴随地孔411、第二伴随地孔412、第三伴随地孔413位于同一直线上，并且，第一伴随地孔411中心与第二伴随地孔412中心之间的距离为0.66mm，第一伴随地孔411中心与第三伴随地孔413中心之间的距离为0.66mm，第一伴随地孔411中心与第一过孔405中心之间的距离为0.64mm，第二伴随地孔412中心与第二过孔407中心之间的距离为0.64mm，第三伴随地孔413中心与第三过孔409中心之间的距离为0.64mm。

由于信号线是成对出现，所以图8所示中针对成对的信号线左右对称地设置了一对完全相同的结构。其中，左右对称结构中，伴随地孔位于引脚和过孔的外侧，左侧结构中的第一伴随地孔411中心与右侧结构中的第一过孔405中心之间的距离为1.91mm，左侧结构中的第二伴随地孔412中心与右侧结构中的第二过孔407中心之间的距离为1.91mm，左侧结构中的第三伴随地孔413中心与右侧结构中的第三过孔409中心之间的距离为1.91mm，右侧结构中的第一伴随地孔411中心与左侧结构中的第一过孔405中心之间的距离为1.91mm，右侧结构中的第二伴随地孔412中心与左侧结构中的第二过孔407中心之间的距离为1.91mm，右侧结构中的第三伴随地孔413中心与左侧结构中的第三过孔409中心之间的距离为1.91mm，左侧结构中的第一伴随地孔411中心与右侧结构中的第一伴随地孔411中心之间的距离为2.55mm，左侧结构中的第二伴随地孔412中心与右侧结构中的第二伴随地孔412中心之间的距离为2.55mm，左侧结构中的第三伴随地孔413中心与右侧结构中的第三伴随地孔413中心之间的距离为2.55mm。

在上述图8的描述中，第一过孔405、第二过孔407、第三过孔409、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413，特指的是第一过孔405、第二过孔407、第三过孔409、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413在顶层701的开孔。

图9是根据一示意性实施例示出的应用场景中的L2屏蔽层设计结构示意图。如图9所示，在L2屏蔽层702中，开设有窗口414，第一过孔405（图9中虚线表示）、第二过孔407（图9中虚线表示）、第三过孔409（图9中虚线表示）均穿过该窗口414。由于信号线是成对出现，所以图9所示中针对成对的信号线左右对称地设置了一对完全相同的结构。在图9的其中任意一个结构中，窗口414的仅与第二过孔407相邻的边缘（例如图9中窗口414的上边缘）和第二过孔407的中心之间的距离为0.31mm，窗口414的仅与第三过孔409相邻的边缘（例如图9中窗口414的下边缘）和第三过孔409的中心之间的距离为0.31mm，窗口414靠近第一伴随地孔411、第二伴随地孔412和第三伴随地孔413的边缘与第一伴随地孔411（或者第二伴随地孔412或者第三伴随地孔413）的中心之间的距离为0.28mm，窗口414远离第一伴随地孔411、第二伴随地孔412和第三伴随地孔413的边缘与第一伴随地孔411（或者第二伴随地孔412或者第三伴随地孔413）的中心之间的距离为0.99mm。除此以外，图9中其它未说明参数与图8中的参数相同。L2屏蔽层702中的第一伴随地孔411、第二伴随地孔412和第三伴随地孔413的位置与顶层701中的位置一致。在图9的上述描述中，第一伴随地孔411、第二伴随地孔412、第三伴随地孔413，特指的是第一伴随地孔411、第二伴随地孔412、第三伴随地孔413在L2屏蔽层702的开孔。在PCB的制备过程中，完成过孔的电镀后，第一伴随地孔411、第二伴随地孔412和第三伴随地孔413与L2屏蔽层702电连接。在窗口414中填装有绝缘材料。

图10是根据一示意性实施例示出的应用场景中的L3信号层设计结构示意图。如图10所示，该应用场景中，第一信号线406和第三信号线410设置于L3信号层703中，L3信号层703即为上述说明中的第一信号层。在示意性实施例中，第一线号线可以是连接于PCB板上所安装的芯片的信号线，第三信号线410可以连接于PCB板上制备的用于提供电气连接的接触片或接触点（金手指）。如图10所示，在L3信号层703中，设置有第一过孔405、第二过孔407、第三过孔409，第一焊盘415、第三焊盘417，第一过孔405位于第一焊盘415的中部，第三过孔409位于第三焊盘417的中部，第一信号线406连接于第一焊盘415，第三信号线410连接于第三焊盘417。因为第二信号线408并不在L3信号层703，因此L3信号层703中的第二过孔407周围不设有对应的焊盘，第二过孔407与L3信号层703之间不形成电气连接。在L3信号层703中，还设置有第一伴随地孔411、第二伴随地孔412、第三伴随地孔413。L3信号层703中的各个过孔、各个伴随地孔的位置与顶层701中的位置一致。在图10的描述中，第一过孔405、第二过孔407、第三过孔409、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413，特指的是第一过孔405、第二过孔407、第三过孔409、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413在L3信号层703的开孔。

图11是根据一示意性实施例示出的应用场景中的L4屏蔽层设计结构示意图。如图11所示，在L4屏蔽层704中，开设有供第二过孔407（图11中虚线表示）穿过的窗孔418。第二过孔407位于窗孔418的中心，窗孔418的直径为0.71mm。在L4屏蔽层704中，还开设有第一伴随地孔411、第二伴随地孔412和第三伴随地孔413，第一伴随地孔411、第二伴随地孔412和第三伴随地孔413与L4屏蔽层704连接。其中，第一伴随地孔411、第二伴随地孔412和第三伴随地孔413的位置与顶层701中的位置一致。在图11的描述中，第一伴随地孔411、第二伴随地孔412和第三伴随地孔413特指的是第一伴随地孔411、第二伴随地孔412、第三伴随地孔413在L4屏蔽层704的开孔。在PCB的制备过程中，完成过孔的电镀后，第一伴随地孔411、第二伴随地孔412和第三伴随地孔413与L4屏蔽层704电连接。在窗孔418中填装有绝缘材料。

图12是根据一示意性实施例示出的应用场景中的L5信号层设计结构示意图。如图12所示，该应用场景中，第二信号线408设置于L5信号层705中，L5信号层705即为上述说明中的第二信号层。在示意性实施例中，第二信号线408可以连接于光模块的接口。如图12所示，在L5信号层705中，设置有第二过孔407、第二焊盘416，第二过孔407位于第二焊盘416的中部，第二信号线408连接于第二焊盘416。在L5信号层705中，还设置有第一伴随地孔411、第二伴随地孔412、第三伴随地孔413。L5信号层705中的第二过孔407、各个伴随地孔的位置与顶层701中的位置一致。在图12的描述中，第二过孔407、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413，特指的是第二过孔407、第一伴随地孔411、第二伴随地孔412、第三伴随地孔413在L5信号层705的开孔。

通过上述图8至图12的PCB板中顶层701、L2屏蔽层702、L3信号层703、L4屏蔽层704、L5信号层705的结构设计，在完成PCB板的制造后，根据需求利用锡膏将顶层701的第一引脚401和第二引脚402相连，或者，将第一引脚401和第一三引脚相连，便实现了一分二选择器的功能。

图13A是根据一示意性实施例示出对第一引脚和第二引脚连锡后的PCB板顶层结构示意图，图13B是根据一示意性实施例示出对第一引脚和第三引脚连锡后的PCB板顶层结构示意图。如图13A和图13B所示，根据设计需要，将第一引脚401和第二引脚402用焊接材料404连接，或者，将第一引脚401和第三引脚403用焊接材料404连接，在示意性实施例中，焊接材料404为焊锡。可见，采用这种方式，一方面免去了在PCB板表面布置专用的一分二选择器的耦合器件，另一方面，连锡的过程可以结合在PCB板的焊接器件的过程中执行，不用额外增加新的步骤，并且本公开实施例的一分二选择器在连锡后在PCB板表面只有焊接材料404，所以结构更简单，更易实施。

图14是根据一示意性实施例示出的应用场景中将第一引脚401和第二引脚402连接后的阻抗模拟曲线示意图，图15是根据一示意性实施例示出的应用场景中将第一引脚401和第三引脚403连接后的阻抗模拟曲线示意图。如图14和图15所示，本公开实施例的一分二选择器，无论是将第一引脚401和第二引脚402连接还是将第一引脚401和第三引脚403连接，其阻抗曲线相比于图3所示的采用0 ohm电阻的一分二选择器的相关技术的阻抗曲线更佳平滑，0 ohm电阻的一分二选择器最大阻抗达到了98 ohm，而本公开实施例的一分二选择器的最大阻抗明显地降至了88 ohm。可见本公开实施的一分二选择器的阻抗得到明显的平稳性提升，并且通过分析，本公开实施的一分二选择器可支持至少56Gbps速率的信号传输的要求，能够适用于PCIe Gen5标准、PCIe Gen6标准、Ethernet 112G标准、Ethernet 56G标准、CPRI标准、USB3.0标准、USB4.0标准等多种高速率标准信号传输网络的需要。

以上所述仅为本公开的较佳实施例而已，并不用以限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开保护的范围之内。

Claims (9)

1.一种PCB板中的一分二选择器，其特征在于，包括：

第一引脚，位于所述PCB板的顶层，且通过第一过孔连接于所述PCB板的中间层中的第一信号线；

第二引脚，位于所述PCB板的顶层，且通过第二过孔连接于所述中间层中的第二信号线；

第三引脚，位于所述PCB板的顶层，且通过第三过孔连接于所述中间层中的第三信号线；

其中，所述第一引脚和所述第二引脚的边距为焊接材料将所述第一引脚和所述第二引脚连接的最大允许距离，所述第一引脚和所述第三引脚之间的边距为所述焊接材料将所述第一引脚和所述第三引脚连接的最大允许距离，所述最大允许距离为5mil；

其中，所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接，所述焊接材料为锡膏；

其中，所述一分二选择器还包括：

第一伴随地孔，所述第一伴随地孔与所述第一过孔平行；

第二伴随地孔，所述第二伴随地孔与所述第二过孔平行；

第三伴随地孔，所述第三伴随地孔与所述第三过孔平行；

其中，所述第一伴随地孔与所述第二伴随地孔之间的距离与所述第一过孔和所述第二过孔之间的距离相等；

所述第一伴随地孔与所述第三伴随地孔之间的距离与所述第一过孔和所述第三过孔之间的距离相等；

所述第二伴随地孔与所述第三伴随地孔之间的距离与所述第二过孔和所述第三过孔之间的距离相等。

2.根据权利要求1所述的PCB板中的一分二选择器，其特征在于：

所述中间层包括多个信号层；

所述第一信号线、所述第二信号线和所述第三信号线中的任意两个信号线处于同一个信号层中，所述第一信号线、所述第二信号线和所述第三信号线中除所述任意两个信号线以外的另外一个信号线所处信号层与所述任意两个信号线所处信号层不同；

或者，

所述第一信号线、所述第二信号线和所述第三信号线分别处于不同的信号层中。

3.根据权利要求1所述的PCB板中的一分二选择器，其特征在于：

所述第一伴随地孔中心与所述第一过孔中心之间的距离为0.64mm；

所述第二伴随地孔中心与所述第二过孔中心之间的距离为0.64mm；

所述第三伴随地孔中心与所述第三过孔中心之间的距离为0.64mm。

4.根据权利要求1所述的PCB板中的一分二选择器，其特征在于：

所述中间层包括多个信号层，相邻的信号层之间由屏蔽层隔离；

在所述PCB板中，在所述第一过孔、所述第二过孔和所述第三过孔中的至少两个过孔所穿过的屏蔽层中，开设有供所述至少两个过孔共同穿过的窗口。

5.根据权利要求1所述的PCB板中的一分二选择器，其特征在于：

所述第一信号线、所述第二信号线和所述第三信号线中所传输信号的标准为高速信号传输标准。

6.根据权利要求5所述的PCB板中的一分二选择器，其特征在于：

所述高速信号传输标准包括PCIe Gen5标准、PCIe Gen6标准、Ethernet 112G标准、Ethernet 56G标准、CPRI标准、USB3.0标准、USB4.0的至少其中之一。

7.一种如权利要求1至6任一项所述的PCB板中的一分二选择器的制造方法，包括在所述PCB板制造过程中执行的如下步骤：

在所述PCB板的顶层开设第一过孔、第二过孔和第三过孔，所述第一过孔连接于所述PCB板的中间层中的第一信号线，所述第二过孔连接于所述中间层中的第二信号线，所述第三过孔连接于所述中间层中的第三信号线；

在所述PCB板的顶层的第一引脚、第二引脚和第三引脚位置分别制备第一引脚、第二引脚和第三引脚，其中，所述第一引脚和所述第二引脚的边距为焊接材料将所述第一引脚和所述第二引脚连接的最大允许距离，所述第一引脚和所述第三引脚之间的边距为所述焊接材料将所述第一引脚和所述第三引脚连接的最大允许距离；

将所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接。

8.根据权利要求7所述的PCB板中的一分二选择器的制造方法，其特征在于，所述将所述第一引脚和所述第二引脚之间或者所述第一引脚和所述第三引脚之间通过所述焊接材料连接，包括：

将掩模版覆盖于所述PCB板表面，所述掩模版开设有涂料窗口，其中，所述第一引脚、所述第二引脚以及所述第一引脚和所述第二引脚之间的区域暴露于所述涂料窗口且所述第三引脚以及所述第一引脚和所述第三引脚之间的区域被所述掩模版覆盖，或者，所述第一引脚、所述第三引脚以及所述第一引脚和所述第三引脚之间的区域暴露于所述涂料窗口且所述第二引脚以及所述第一引脚和所述第二引脚之间的区域被所述掩模版覆盖；

向所述涂料窗口中涂覆所述焊接材料；

对所述焊接材料进行加热使得所述焊接材料将所述涂料窗口中的引脚连接。

9.一种印刷线路板电路，其特征在于，采用如权利要求1至6任一项所述的PCB板中的一分二选择器。