CN112750690A - 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 - Google Patents
金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 Download PDFInfo
- Publication number
- CN112750690A CN112750690A CN202110060276.9A CN202110060276A CN112750690A CN 112750690 A CN112750690 A CN 112750690A CN 202110060276 A CN202110060276 A CN 202110060276A CN 112750690 A CN112750690 A CN 112750690A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- reaction chamber
- inaln
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 40
- 239000010432 diamond Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000017525 heat dissipation Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 23
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
本发明公开了一种金刚石衬底上的N极性面GaN/InAlN异质结及其制备方法，主要解决现有GaN基HEMT器件在大功率应用下的散热能力差和欧姆接触电阻的问题。其自下而上包括：衬底(1)、缓冲层(2)、GaN层(3)、InAlN外延层(4)和GaN帽层(5)。其中衬底(1)采用金刚石材料，用于外延生长异质结，以增强异质结的散热能力；缓冲层(2)采用BN材料，用于提高外延层质量；GaN层(3)采用N极性面GaN，用于降低欧姆接触电阻。本发明改善了GaN/InAlN异质结的散热能力，同时降低了欧姆接触电阻，从而为器件在大功率下的工作奠定了基础，可用制作高频、大功率高电子迁移率晶体管器件。
Description
技术领域
本发明属于微电子技术领域，特别涉及一种金刚石衬底上的N极性面GaN/InAlN异质结，可应用于高频、高功率GaN基HEMT器件。
技术背景
目前，随着GaN基微波功率器件迅速发展，高频、大功率、高效率的GaN HEMT微波功率器件和MMIC产品不断推出。但是，随着高频、大功率和体积的减小，芯片有源区的热积累效应迅速增加，导致散热问题成为GaN基功率器件进一步发展的主要技术瓶颈之一。传统的GaN基功率器件主要在蓝宝石、碳化硅等衬底材料上生长，这些材料的热导率都比较低，无法及时将器件产生的大量热量散发出去，从而导致器件结温上升，输出功率密度以及效率等性能迅速恶化。基于传统的衬底材料的GaN基功率器件，由于受到衬底和外延材料本身导热能力的限制，仅通过被动冷却技术和传统封装级散热技术也很难满足器件高频、高功率条件下的散热需求。
传统的GaN基HEMT器件是在蓝宝石衬底或碳化硅衬底上，外延生长Ga极性面AlGaN/GaN异质结。该异质结，如图1所示，自下而上包括蓝宝石衬底/碳化硅衬底、GaN层、AlGaN层和GaN帽层。在极化效应的作用下，AlGaN/GaN异质结沟道中能够产生高密度、高迁移率的二维电子气，从而形成具有高频特性的HEMT器件。这种Ga极性面的异质结构在制作欧姆接触电极时，要实现源/漏端与二维电子气的连接，需要穿过禁带宽度较大的AlGaN势垒层，这样很难获得低的欧姆接触电阻。此外，当Al组分较高时，AlGaN/GaN异质结构的势垒层会受到较强的压电效应，长时间在高压下工作，会造成器件栅极的电流退化，极大降低器件的电学可靠性。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种金刚石衬底上的N极性面GaN/InAlN异质结及制备方法，以增强异质结的散热能力、降低欧姆接触电阻，从而改善器件在大功率下工作的性能。
为实现上述目的，本发明的技术方案如下：
1.一种金刚石衬底上的N极性面GaN/InAlN异质结构，其自下而上包括：衬底、缓冲层、GaN层、InAlN外延层和GaN帽层，其特征在于：
所述衬底，其采用金刚石材料，用于外延生长异质结，以增强异质结的散热能力，改善器件在大功率工作下的性能；
所述缓冲层，其采用BN材料，用于生长外延结构的缓冲层，以提高外延层质量；
所述GaN层，其采用N极性面GaN，用于形成N极性外延结构，以降低欧姆接触电阻。
进一步，所述的缓冲层，其厚度为5-100nm。
进一步，所述的GaN层，其厚度为500-2000nm。
进一步，所述的InAlN外延层，其厚度为20-1000nm，In组分为17％，Al组分为83％。
进一步，所述的GaN帽层，其厚度为20-25nm。
2.一种金刚石衬底上的N极性面GaN/InAlN异质结的制备方法，包括如下步骤：
1)热处理：
将金刚石衬底经过打磨和清洗之后，置于金属有机化学气相淀积MOCVD反应室中，将反应室的真空度降低到小于2×10-2Torr；
向反应室通入氢气，在MOCVD反应室压力达到为20-760Torr条件下，将衬底加热到温度为900-1200℃，并保持5-10min，完成对衬底基片的热处理；
2)在热处理后的金刚石衬底上采用MOCVD工艺生长度5-100nm厚的BN外延层；
3)在氮气氛围下，对BN外延层进行氮化处理；
4)在氮化处理后的BN上，采用MOCVD工艺生长500-2000nm的N极性GaN外延层；
5)在N极性GaN上采用MOCVD工艺生长厚度为20-1000nm，In组分为17％，Al组分为83％的InAlN层；
6)在InAlN层上采用MOCVD工艺生长厚度为20nm的GaN层。完成对InAlN/GaN异质结的制备。
本发明具有以下优点：
第一，本发明由于采用了金刚石作为衬底材料，极大的提高了器件的散热能力，为器件在更高频率和更高功率的工作条件下使用提供了条件。
第二，本发明由于在金刚石衬底上采用了晶格匹配InAlN/GaN异质结，实现了界面晶格匹配，异质结内部无压电极化效应，同时沟道二维电子气的浓度更高，大大提高了器件的可靠性。
第三，本发明由于在金刚石衬底上采用了N极性面GaN外延结构，具有更好的2DEG限域性、更强的短沟道效应抑制能力和更低的欧姆接触电阻，改善了器件的功率和频率特性。
附图说明
图1是传统AlGaN/GaN异质结结构图；
图2是本发明N极性面GaN/InAlN异质结结构图；
图3是本发明制作N极性面GaN/InAlN异质结的流程示意图。
具体实施方式
以下结合附图和实施例对本发明做进一步说明。
参照图2，本发明的GaN/InAlN异质结包括：衬底1，缓冲层2，GaN外延层3，InAlN层4和GaN帽层5。该衬底1采用金刚石材料，用于外延生长异质结，以增强异质结的散热能力，改善器件在大功率工作下的性能；该缓冲层2采用BN材料，用于生长外延结构的缓冲层，提高外延层质量，其位于衬底1上，厚度为5-100nm；该GaN外延层3采用N极性面GaN材料，用于形成N极性外延结构，以降低欧姆接触电阻，其厚度为500-2000nm，且位于缓冲层2之上；该InAlN层4位于GaN外延层3上，其厚度为20-1000nm，且In组分为17％，Al组分为83％；该GaN帽层5位于InAlN层4之上，其厚度为20nm-25nm。
参照图3，本发明给出制备金刚石衬底上的N极性面GaN/InAlN异质结的三种实施例。
实施例1，在金刚石衬底上制备BN缓冲层厚度为5nm，N极性面GaN外延层厚度为500nm，InAlN层厚度为20nm，GaN帽层厚度为20nm的N极性面GaN/InAlN异质结。
步骤一，对金刚石衬底进行热处理，如图3(a)。
将金刚石衬底经过打磨和清洗之后，置于金属有机化学气相淀积MOCVD反应室中，将反应室的真空度降低至2×10-2Torr；
向反应室通入氢气，在MOCVD反应室压力达到为20Torr条件下，将衬底加热到温度为1000℃，并保持5min，完成对衬底基片的热处理。
步骤二，生长BN缓冲层，如图3(b)。
在金刚石衬底上采用MOCVD工艺，在反应室温度为1000℃的条件下，调整反应室压力为400Torr，同时通入流量为5000sccm的氨气和流量为15sccm的硼源，生长厚度为5nm的BN外延层。
步骤三，对BN缓冲层进行氮化处理。
将生长BN缓冲层后的金刚石衬底置于金属有机物化学气相淀积MOCVD反应室中，设置反应室温度为1000℃，调整反应室压力为20Torr，通入流量为2000sccm的氨气，对衬底基片进行10min的氮化处理。
步骤四，生长N极性GaN外延层，如图3(c)。
设置反应室温度为1000℃，再向反应室同时通入流量为2000sccm的氨气和流量为100sccm的镓源，并保持压力为20Torr的条件，在氮化处理后的基片上生长厚度为500nm的GaN外延层。
步骤五，生长InAlN层，如图3(d)。
采用MOCVD工艺，将反应室温度降低到700℃的，在保持压力为200Torr的条件下，向反应室同时通入流量为2500sccm的氮气、流量为2.3μmol/min的Al源、流量为5.8μmol/min的In源和流量为1200sccm的氨气这四种气体，并将氮气作为载气，在GaN外延层上生长厚度为20nm的InAlN层。
步骤六，生长GaN帽层，如图3(e)。
设置反应室温度为1000℃，并向反应室同时通入流量为2000sccm的氨气和流量为100sccm的镓源这两种气体，在保持压力为20Torr的条件下，在InAlN层上生长厚度为20nm的GaN外延层，完成对金刚石衬底上的N极性面GaN/InAlN异质结的制备。
实施例2，在金刚石衬底上制备BN缓冲层厚度为50nm，N极性GaN外延层厚度为1000nm，InAlN层厚度为500nm，GaN帽层厚度为23nm的N极性面GaN/InAlN异质结。
步骤1，对金刚石衬底进行热处理。
本步骤的具体实现与实施例1的步骤一相同。
步骤2，生长BN缓冲层，如图3(b)。
采用MOCVD工艺，在反应室温度为1050℃的条件下，调整反应室压力为400Torr，并同时通入流量为5500sccm的氨气和流量为20sccm的硼源这两种气体，在金刚石衬底上生长厚度为50nm的BN外延层。
步骤3，对BN缓冲层进行氮化处理。
将生长BN缓冲层后的金刚石衬底置于金属有机物化学气相淀积MOCVD反应室中，设置反应室温度为1050℃，调整反应室压力为40Torr，通入流量为2500sccm的氨气，对衬底基片进行15min的氮化处理。
步骤4，生长N极性GaN外延层，如图3(c)。
设置反应室温度为1050℃，并向反应室同时通入流量为2050sccm的氨气和流量为150sccm的镓源这两种气体，在保持压力为40Torr的条件下，在氮化处理后的基片上生长厚度为1000nm的GaN外延层。
步骤5，生长InAlN层，如图3(d)。
采用MOCVD工艺，将反应室温度降低到750℃的，在保持压力为255Torr的条件下，向反应室同时通入流量为3000sccm的氮气作为载气、流量为2.3μmol/min的Al源、流量为5.8μmol/min的In源和流量为1200sccm的氨气这四种气体，在GaN外延层上生长厚度为500nm的InAlN层。
步骤6，生长GaN帽层，如图3(e)。
先设置反应室温度为1050℃，再同时通入流量为2500sccm的氨气和流量为150sccm的镓源这两种气体，在保持压力为30Torr的条件下，在InAlN层上生长厚度为23nm的GaN外延层，完成对金刚石衬底上的N极性面GaN/InAlN异质结的制备。
实施例3，在金刚石衬底上制备BN缓冲层厚度为100nm，N极性GaN外延层厚度为2000nm，InAlN层厚度为1000nm，GaN帽层厚度为25nm的N极性面GaN/InAlN异质结。
步骤A，对金刚石衬底进行热处理。
本步骤的具体实现与实施例1的步骤一相同。
步骤B，生长BN缓冲层，如图3(b)。
采用MOCVD工艺，在反应室温度为1100℃的条件下，调整反应室压力为400Torr，并向反应室同时通入流量为6000sccm的氨气和流量为25sccm的硼源这两种气体，在金刚石衬底上生长厚度为100nm的BN外延层。
步骤C，对BN缓冲层进行氮化处理。
将生长BN缓冲层后的金刚石衬底置于金属有机物化学气相淀积MOCVD反应室中，设置反应室温度为1100℃，调整反应室压力为60Torr，通入流量为3000sccm的氨气，对衬底基片进行20min的氮化处理。
步骤D，生长N极性GaN外延层，如图3(c)。
设置反应室温度为1100℃，并向反应室同时通入流量为3000sccm的氨气和流量为200sccm的镓源这两种气体，在保持压力为60Torr的条件下，在氮化处理后的基片上生长厚度为2000nm的GaN外延层。
步骤E，生长InAlN层，如图3(d)。
采用MOCVD工艺，将反应室温度降低到800℃的，在保持压力为300Torr的条件下，向反应室同时通入流量为3500sccm的氮气作为载气、流量为2.3μmol/min的Al源、流量为5.8μmol/min的In源和流量为1200sccm的氨气这四种气体，在GaN外延层上生长厚度为1000nm的InAlN层。
步骤F，生长GaN帽层，如图3(e)。
设置反应室温度为1100℃，并向反应室同时通入流量为3000sccm的氨气和流量为200sccm的镓源这两种气体，在保持压力为40Torr的条件下，在InAlN层上生长厚度为25nm的GaN外延层，完成对金刚石衬底上的N极性面GaN/InAlN异质结的制备。
以上描述仅是本发明的三个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种金刚石衬底上的N极性面GaN/InAlN异质结构，其自下而上包括：衬底(1)、缓冲层(2)、GaN层(3)、InAlN外延层(4)和GaN帽层(5)，其特征在于：
所述衬底(1)，其采用金刚石材料，用于外延生长异质结，以增强异质结的散热能力，改善器件在大功率工作下的性能；
所述缓冲层(2)，其采用BN材料，用于生长外延结构的缓冲层，以提高外延层质量；
所述GaN层(3)，其采用N极性面GaN，用于形成N极性外延结构，以降低欧姆接触电阻。
2.根据权利要求1所述的异质结，其特征在于：所述的缓冲层(2)，其厚度为5-100nm。
3.根据权利要求1所述的异质结，其特征在于：
所述的GaN层(3)，其厚度为500-2000nm；
所述的GaN帽层(5)，其厚度为20-25nm。
4.根据权利要求1所述的异质结，其特征在于：所述的InAlN外延层(4)，其厚度为20-1000nm，In组分为17％，Al组分为83％。
5.根据权利要求1所述的异质结，其特征在于：一种金刚石衬底上的N极性面GaN/InAlN异质结的制备方法，包括如下步骤：
1)热处理：
将金刚石衬底经过打磨和清洗之后，置于金属有机化学气相淀积MOCVD反应室中，将反应室的真空度降低到小于2×10-2Torr；
向反应室通入氢气，在MOCVD反应室压力达到为20-60Torr条件下，将衬底加热到温度为900-1200℃，并保持5-10min，完成对衬底基片的热处理；
2)在热处理后的金刚石衬底上采用MOCVD工艺生长度5-100nm厚的BN外延层；
3)在氮气氛围下，对BN外延层进行氮化处理；
4)在氮化处理后的BN上，采用MOCVD工艺生长500-2000nm的N极性GaN外延层；
5)在N极性GaN上采用MOCVD工艺生长厚度为20-1000nm，In组分为17％，Al组分为83％的InAlN层；
6)在InAlN层上采用MOCVD工艺生长厚度为20nm的GaN层。完成对InAlN/GaN异质结的制备。
6.根据权利要求5所述的方法，其特征在于：2)中在金刚石衬底上采用MOCVD工艺生长BN外延层，其工艺条件如下：
反应室温度为1000-1100℃，
保持反应室压力为400Torr，
向反应室中同时通入流量为5000-6000sccm的氨气，流量为15-25sccm的硼源。
7.根据权利要求5所述的方法，其特征在于：3)中对BN外延层进行氮化处理，其工艺条件如下：
反应室温度为1000-1100℃，
保持反应室压力为20-60Torr，
向反应室中同时通入流量为2000-3000sccm的氨气。
8.根据权利要求5所述的方法，其特征在于：4)中在BN外延层上采用MOCVD工艺生长N极性GaN外延层，其工艺条件如下：
反应室温度为1000-1100℃，
保持反应室压力为20-60Torr，
向反应室中同时通入流量为2000-3000sccm的氨气、流量为100-200的镓源。
9.根据权利要求5所述的方法，其特征在于：5)中在N极性GaN上采用MOCVD工艺生长InAlN层，其工艺条件如下：
反应室温度为700-800℃，
保持反应室压力为200-300Torr，
向反应室中同时通入流量为2500-3500sccm的氮气，流量为2.3μmol/min的Al源、流量为5.8μmol/min的In源和流量为1200sccm的氨气。
10.根据权利要求5所述的方法，其特征在于：6)中在InAlN层上采用MOCVD工艺生长GaN层，其工艺条件如下：
反应室温度为1000-1100℃，
保持反应室压力为20-40Torr，
向反应室中同时通入流量为2000-3000sccm的氨气、流量为100-200的镓源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110060276.9A CN112750690A (zh) | 2021-01-18 | 2021-01-18 | 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110060276.9A CN112750690A (zh) | 2021-01-18 | 2021-01-18 | 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112750690A true CN112750690A (zh) | 2021-05-04 |
Family
ID=75652224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110060276.9A Pending CN112750690A (zh) | 2021-01-18 | 2021-01-18 | 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112750690A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373171A (en) * | 1987-03-12 | 1994-12-13 | Sumitomo Electric Industries, Ltd. | Thin film single crystal substrate |
| US20060243982A1 (en) * | 2005-04-27 | 2006-11-02 | Kinik Company | Diamond substrate and method for fabricating the same |
| US20070269964A1 (en) * | 2006-05-22 | 2007-11-22 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| US20100314627A1 (en) * | 2009-06-16 | 2010-12-16 | Chien-Min Sung | DIAMOND GaN DEVICES AND ASSOCIATED METHODS |
| CN107039373A (zh) * | 2017-05-31 | 2017-08-11 | 母凤文 | 氮化镓器件结构及其制备方法 |
| CN107636800A (zh) * | 2015-05-14 | 2018-01-26 | Rfhic公司 | 制造钻石半导体复合基板的方法 |
| TW201810655A (zh) * | 2016-06-20 | 2018-03-16 | 日商愛德萬測試股份有限公司 | 磊晶基板 |
| US20190043709A1 (en) * | 2014-07-15 | 2019-02-07 | Bae Systems Information And Electronic Systems Integration Inc. | Method for gallium nitride on diamond semiconductor wafer production |
| CN110957289A (zh) * | 2019-12-17 | 2020-04-03 | 母凤文 | 多层复合基板结构及其制备方法 |
-
2021
- 2021-01-18 CN CN202110060276.9A patent/CN112750690A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373171A (en) * | 1987-03-12 | 1994-12-13 | Sumitomo Electric Industries, Ltd. | Thin film single crystal substrate |
| US20060243982A1 (en) * | 2005-04-27 | 2006-11-02 | Kinik Company | Diamond substrate and method for fabricating the same |
| US20070269964A1 (en) * | 2006-05-22 | 2007-11-22 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| US20100314627A1 (en) * | 2009-06-16 | 2010-12-16 | Chien-Min Sung | DIAMOND GaN DEVICES AND ASSOCIATED METHODS |
| CN101924020A (zh) * | 2009-06-16 | 2010-12-22 | 宋健民 | 半导体装置及其制造方法 |
| US20190043709A1 (en) * | 2014-07-15 | 2019-02-07 | Bae Systems Information And Electronic Systems Integration Inc. | Method for gallium nitride on diamond semiconductor wafer production |
| CN107636800A (zh) * | 2015-05-14 | 2018-01-26 | Rfhic公司 | 制造钻石半导体复合基板的方法 |
| TW201810655A (zh) * | 2016-06-20 | 2018-03-16 | 日商愛德萬測試股份有限公司 | 磊晶基板 |
| CN107039373A (zh) * | 2017-05-31 | 2017-08-11 | 母凤文 | 氮化镓器件结构及其制备方法 |
| CN110957289A (zh) * | 2019-12-17 | 2020-04-03 | 母凤文 | 多层复合基板结构及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| XU YANG等 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066103B (zh) | 硅衬底上的iii族氮化物的衬底击穿电压改进方法 | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN112701160B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| CN108400159B (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| CN101752389A (zh) | 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法 | |
| JP2012015304A (ja) | 半導体装置 | |
| US20210384345A1 (en) | Vertical umosfet device with high channel mobility and preparation method thereof | |
| CN106876443A (zh) | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 | |
| CN101901757B (zh) | 基于a面6H-SiC衬底上非极性a面GaN的MOCVD生长方法 | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| CN106876530B (zh) | 一种氮化镓基发光二极管的外延片及其制作方法 | |
| CN110137244B (zh) | GaN基自支撑衬底的垂直结构HEMT器件及制备方法 | |
| CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
| CN114156339A (zh) | 基于复合沟道结构的双向阻断hemt及其制备方法 | |
| CN105957881A (zh) | 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| JP7069584B2 (ja) | 基板生産物の製造方法 | |
| CN115799331B (zh) | 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件 | |
| CN114121656B (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN109599437A (zh) | 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| CN112750690A (zh) | 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210504 |