JP2012015304A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012015304A JP2012015304A JP2010150059A JP2010150059A JP2012015304A JP 2012015304 A JP2012015304 A JP 2012015304A JP 2010150059 A JP2010150059 A JP 2010150059A JP 2010150059 A JP2010150059 A JP 2010150059A JP 2012015304 A JP2012015304 A JP 2012015304A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gan
- plane
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000002441 X-ray diffraction Methods 0.000 claims abstract description 13
- 230000005684 electric field Effects 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 59
- 229910002601 GaN Inorganic materials 0.000 description 50
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 49
- 229910002704 AlGaN Inorganic materials 0.000 description 46
- 230000000052 comparative effect Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供すること。
【解決手段】本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＧａＮ系半導体層２０と、を備える半導体装置１００である。
【選択図】図７
【解決手段】本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＧａＮ系半導体層２０と、を備える半導体装置１００である。
【選択図】図７
Description
本発明は、半導体装置に関し、特にＳｉ基板上に形成されたＧａＮ系半導体層を有する半導体装置に関する。
ＧａＮ（窒化ガリウム）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子などに用いられている。特に、マイクロ波、準ミリ波、ミリ波などの高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ）などのＦＥＴが知られている。
ＧａＮ層を成長する基板として一般には、サファイア基板やＳｉＣ（炭化シリコン）基板などが用いられている。しかしながら、サファイア基板やＳｉＣ基板は高価なことから、比較的安価なＳｉ（シリコン）基板上にＧａＮ層を成長させる技術が開発されている。Ｓｉ基板上にＧａＮ層を成長させる場合、ＳｉとＧａとは反応し易いことから、Ｓｉ基板とＧａＮ層との間にバリア層としてＡｌＮ（窒化アルミニウム）層を設けている。
しかしながら、ＡｌＮ層上にＧａＮ層を直接成長すると反り、クラックの良好なＧａＮ層を得ることができない。そこで、ＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層を設ける技術が開発されている。例えば、特許文献１には、ＡｌＧａＮ層のＡｌ組成比を限定することで、結晶性が良好で且つ反りの小さい基板が得られる技術が開示されている。
Ｓｉ基板上に形成したＡｌＮ層を介してＧａＮ系半導体層を成長させた場合、ＧａＮ系半導体層は単一結晶とはならず、一定のグレインサイズを持った結晶の集まりとなる。グレイン毎に結晶軸が回転、傾斜しているため、グレイン境界では、結晶軸の異なる結晶が接合することになり、結晶に歪み、欠陥、転移などが生じ易い。この結果、ＧａＮ系半導体装置の特性が劣化してしまう。
ＧａＮ系半導体層の特性劣化を抑制するには、結晶に歪み、欠陥、転移などが生じることを抑えればよく、このためには、グレイン境界を少なくすればよい。グレイン境界を少なくすることは、グレインサイズを大型化して、グレイン境界の密度を低減することで実現できる。
本発明は、上記課題に鑑みなされたものであり、ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供することを目的とする。
本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置である。本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化することができる。これにより、半導体装置の特性を改善できる。
上記構成において、前記Ｓｉ基板の主面は、前記（１１１）面である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
上記構成において、前記ＡｌＮ層の前記（００２）面のＸ線回折におけるロッキングカーブの半値幅は１０００ｓｅｃ以下である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
上記構成において、前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下である構成とすることができる。この構成によれば、耐圧の確保と基板の割れの抑制とが実現できる。
上記構成において、前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上である構成とすることができる。
上記構成において、前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなる構成とすることができる。
本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化できる。これにより、半導体装置の特性を改善できる。
初めに、ＧａＮ系半導体層のグレインサイズを大型化するために行った実験について説明する。まず、Ｓｉ基板のオフ角が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。
図１は、Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。図１では、ＨＥＭＴに使用される半導体エピ基板を例として説明する。まず、Ｓｉ基板１０として、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板と、の３種類のＳｉ基板を準備した。３種類のＳｉ基板全てにおいて、オフ角の傾斜方向は、（１１１）面から（０１１）方向である。これら３種類のＳｉ基板１０各々に対して、以下の製造工程を行った。
Ｓｉ基板１０を希釈フッ酸で処理することで、Ｓｉ基板１０の表面の自然酸化膜などを除去した。その後、Ｓｉ基板１０をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のリアクタ内に導入した。基板温度を１１００℃に昇温させた後、ＮＨ３（アンモニア）およびＴＭＡ（トリメチルアルミニウム）を供給し、Ｓｉ基板１０の主面に、厚さ３００ｎｍのＡｌＮ層１２を成長した。ＡｌＮ層１２の成長速度は１．５Å／ｓｅｃとした。
次に、基板温度を１１００℃にしたまま、ＮＨ３、ＴＭＡ、およびＴＭＧ（トリメチルガリウム）を供給し、ＡｌＮ層１２上に、厚さ３００ｎｍでＡｌ組成比０．５のＡｌＧａＮバッファ層１４を成長した。次に、基板温度は１１００℃のまま、ＮＨ３およびＴＭＧを供給し、ＡｌＧａＮバッファ層１４上に、厚さ１２００ｎｍのＧａＮチャネル層１６を成長した。次に、基板温度は１１００℃のまま、ＮＨ３、ＳｉＨ４（モノシラン）、ＴＭＧ、およびＴＭＡを供給して、厚さ２５ｎｍ、Ａｌ組成比０．２で、ＳｉドープされたＡｌＧａＮ電子供給層１８を成長した。成長圧力は１０ｋＰａ、Ｖ／ＩＩＩ比は３００００とした。
以上の製造工程により、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられ、ＡｌＮ層１２上にＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次積層されたＧａＮ系半導体層２０を有する半導体エピ基板２２が得られた。
上記製造方法により製造した３種類の半導体エピ基板２２夫々に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図２はオフ角度を０．６７度とした場合、図３はオフ角度を０．３３度とした場合、図４はオフ角度を０．０６度とした場合のそれぞれ微分干渉顕微鏡写真である。図５は、図２から図４により得られたグレインサイズの平均とＳｉ基板１０のオフ角との相関を説明する図である。図５のように、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合のグレインサイズの平均は５００００μｍ２である。これに対し、オフ角度を０．３３度と小さくした場合のグレインサイズの平均は１５００００μｍ２であり、オフ角度をさらに小さい０．０６度とした場合のグレインサイズの平均は３０００００μｍ２である。このように、（１１１）面からのオフ角度が小さい面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できることが分かる。これは、オフ角度が大きいほどＳｉ基板１０の表面にはステップが多く存在し、ステップは転位の発生につながると考えられるため、オフ角度が小さいほどグレインサイズは大型にできると考えられる。
なお、このような（１１１）面からのオフ角度が小さいほどグレインサイズが大きくなる傾向は、オフ角の傾斜方向が上述した方向とは異なる方向に傾斜している場合でも同様の傾向であった。即ち、（１１１）面に対してのオフ角度の絶対値が小さいほどグレインサイズは大きくなる傾向であった。
次に、ＡｌＮ層１２の結晶性が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。ＡｌＮ層１２の結晶性は、ＡｌＮ層１２を成長させる際の成長速度に依存することから、ＡｌＮ層１２の成長速度を変えることで、ＡｌＮ層１２の結晶性を変化させた。つまり、図１で説明したＡｌＮ層１２を成長させる工程で、ＡｌＮ層１２の成長速度を、５Å／ｓｅｃおよび１５Å／ｓｅｃにして、ＡｌＮ層１２の結晶性が夫々異なる半導体エピ基板２２を製造した。なお、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃのいずれの場合においても、Ｓｉ基板１０は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板を用いた。
まず、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃの場合の、ＡｌＮ層１２の結晶性について説明する。ＡｌＮ層１２の結晶性の調査は、（００２）面のＸ線回折におけるロッキングカーブの半値幅を調べることで行った。成長速度が５Å／ｓｅｃの場合のロッキングカーブの半値幅は２０００ｓｅｃであり、１５Å／ｓｅｃの場合のロッキングカーブの半値幅は３０００ｓｅｃであった。また、図１において説明したＡｌＮ層１２の成長速度が１．５Å／ｓｅｃの場合は、ロッキングカーブの半値幅は１０００ｓｅｃであった。このように、ＡｌＮ層１２の成長速度が速くなる程、ＡｌＮ層１２の結晶性は悪い（ロッキングカーブの半値幅が大きい）方向に変化することが分かる。
次に、ＡｌＮ層１２の成長速度を５Å／ｓｅｃと１５Å／ｓｅｃとして製造した半導体エピ基板２２に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図６は、ＡｌＮ層１２の結晶性とグレインサイズの平均との相関を説明する図であり、図５に、ＡｌＮ層１２の結晶性とグレインサイズの平均との関係を加えて図示している。図６のように、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合でも、ロッキングカーブの半値幅が２０００ｓｅｃではグレインサイズが２３００００μｍ２であり、３０００ｓｅｃでは５００００μｍ２であった。これから、ＡｌＮ層１２の結晶性が悪くなると、グレインサイズは小さくなる傾向にあり、特に、ロッキングカーブの半値幅が２０００ｓｅｃより大きくなると、グレインサイズは急激に小さくなることが分かる。言い換えると、ロッキングカーブの半値幅を小さくするほど、グレインサイズを大型化できることが分かる。このように、ロッキングカーブの半値幅が小さいほどグレインサイズが大型化するのは、観察されるグレインサイズはＧａＮのものであり、ＧａＮ結晶の境界の多い少ないは、下地であるＡｌＮ層１２の結晶性に依存するためと考えられる。
なお、このようなＡｌＮ層１２の結晶性が悪くなるとグレインサイズが小さくなる傾向は、（１１１）面からのオフ角度が０．０６度以外の面を主面とするＳｉ基板１０を用いた場合でも同様であった。例えば、（１１１）面を主面とするＳｉ基板１０を用いた場合でも同様の傾向であった。これらの実験結果を踏まえて、ＧａＮ系半導体層のグレインサイズが大きい実施例１に係る半導体装置を以下に示す。
図７は、実施例１に係る半導体装置の断面模式図である。実施例１では、ＨＥＭＴの場合を例に説明する。図７のように、実施例１に係る半導体装置１００は、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられている。Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である。また、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃであるＡｌＮ層である。ＡｌＮ層１２の厚さは例えば３００ｎｍである。
ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次形成されたＧａＮ系半導体層２０が設けられている。具体的には、ＡｌＮ層１２上に接してＡｌＧａＮバッファ層１４が形成され、ＡｌＧａＮバッファ層１４上にＧａＮチャネル層１６が形成され、ＧａＮチャネル層１６上にＡｌＧａＮ電子供給層１８が形成されている。ＡｌＧａＮバッファ層１４は、例えばＡｌ組成比が０．５であり、厚さは３００ｎｍである。ＧａＮチャネル層１６の厚さは、例えば１２００ｎｍである。ＡｌＧａＮ電子供給層１８は、例えばＡｌ組成比が０．２であり、厚さは２５ｎｍである。
このように、半導体エピ基板２２は、Ｓｉ基板１０上にＡｌＮ層１２を介してＧａＮ系半導体層２０が形成されている。半導体エピ基板２２は、図１で説明した製造方法により製造することができる。
ＡｌＧａＮ電子供給層１８上には、オーミック電極としてＡｌＧａＮ電子供給層１８側からＴｉ（チタン）、Ａｕ（金）が順次積層されたソース電極２４とドレイン電極２６とが設けられている。また、ＡｌＧａＮ電子供給層１８上には、ショットキー電極としてＡｌＧａＮ電子供給層１８側からＮｉ、Ａｕが順次積層されたゲート電極２８が設けられている。即ち、ゲート電位がショットキー接合を介して印加される構造である。ソース電極２４およびドレイン電極２６は、Ｔｉ、Ａｕを蒸着法で堆積した後、７００℃で５分間保持して合金化することでオーミック電極としている。ゲート電極２８は、Ｎｉ、Ａｕを蒸着法で堆積することで形成している。
このように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用い、且つＡｌＮ層１２の結晶性は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである。このため、ＡｌＧａＮ電子供給層１８のグレインサイズは、図５で示したように、３０００００μｍ２と大きくなる。
ここで、実施例１に係る半導体装置における、ゲートのショットキー特性を調べた。また、比較のために、実施例１とはＡｌＧａＮ電子供給層１８のグレインサイズが異なる比較例１および比較例２に係る半導体装置における、ゲートのショットキー特性も調べた。比較例１に係る半導体装置は、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合であり、比較例２に係る半導体装置は、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合である。なお、比較例１および比較例２に係る半導体装置は、Ｓｉ基板１０のオフ角が実施例１と異なる以外は、実施例１と同じ製造方法で製造され、同じ構造を有している。よって、図５で示したように、比較例１におけるＡｌＧａＮ電子供給層１８のグレインサイズは１５００００μｍ２であり、比較例２におけるＡｌＧａＮ電子供給層１８のグレインサイズは５００００μｍ２である。
図８は、実施例１、比較例１、および比較例２に係る半導体装置における、ゲートの電流−電圧特性である。図８のように、０．１Ｖの微小バイアスリーク電流は、比較例２、比較例１、実施例１の順に小さくなっている。即ち、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなるに従い、微小バイアスリーク電流は小さくなっている。例えば、０．１Ｖの微小バイアスリーク電流は、比較例２では９．０×１０−７Ａであるのに対し、実施例１では９．０×１０−９Ａと改善されている。このように、グレインサイズが大きくなるに従い微小バイアスリーク電流が小さくなるのは、グレインサイズが大きくなることでグレイン境界の密度が低減され、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されたためと考えられる。
以上説明してきたように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃのＡｌＮ層１２と、を有する。そして、ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８からなるＧａＮ系半導体層２０が設けられている。これにより、図５で示したように、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化でき、図８で示したように、リーク電流特性を改善することができる。
実施例１では、Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である場合を例に示したが、これに限られる訳ではない。図５で説明したように、（１１１）面から小さいオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できる。よって、求められる電気的特性を考慮すると、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることができる。また、グレインサイズをより大型化して、リーク電流特性をより改善するために、（１１１）面から０．０６度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることがより好ましく、（１１１）面を主面とするＳｉ基板１０を用いることがさらに好ましい。
実施例１では、Ｓｉ基板１０の主面に接して設けられたＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである場合を例に示したが、これに限られる訳ではない。図６で説明したように、ＡｌＮ層１２の結晶性がよいほど、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなる。言い換えると、（００２）面のＸ線回折におけるロッキングカーブの半値幅が小さいほど、ＡｌＧａＮ電子供給層１８のグレインサイズは大きくなる。よって、求められる電気的特性を考慮すると、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下である場合であればよい。また、グレインサイズをより大型化して、リーク電流をより改善するために、１０００ｓｅｃ以下である場合がより好ましい。
図８で説明したように、ＡｌＧａＮ電子供給層１８のグレインサイズが大きいほど、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されて、リーク電流特性が改善されることから、ＡｌＧａＮ電子供給層１８のグレインサイズは、２５００００μｍ２以上である場合が好ましく、２７００００μｍ２以上である場合がより好ましく、３０００００μｍ２以上である場合がさらに好ましい。
実施例１では、ＡｌＮ層１２の厚さが３００ｎｍである場合を例に示したが、これに限らず、１００ｎｍ以上であって５００ｎｍ以下である場合が好ましい。ＡｌＮ層１２の厚さを１００ｎｍよりも薄くすると、耐圧を確保することが難しくなり、反対にＡｌＮ層１２の厚さを５００ｎｍよりも厚くすると、ストレスが大きくなり基板が割れてしまうことが生じ得る。したがって、耐圧の確保と基板の割れの抑制との観点から、ＡｌＮ層１２の厚さは、１００ｎｍ以上であって５００ｎｍ以下の場合が好ましく、２００ｎｍ以上であって４００ｎｍ以下の場合がより好ましい。
実施例１において述べているＧａＮ系半導体とはＧａＮを含む半導体のことをいい、ＧａＮ、ＡｌＧａＮの他に、例えばＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮなどの半導体をいう。したがって、ＧａＮ系半導体層２０は、既述した構成以外に上記のＧａＮ系半導体のいずれかを含むとしてもよい。
実施例１では、半導体装置としてＨＥＭＴの場合を例に説明したが、ＨＥＭＴ以外のＦＥＴの場合でもよい。例えば、図９（ａ）に示すようなＭＩＳＦＥＴや、図９（ｂ）に示すような接合型ＦＥＴの場合でもよい。図９（ａ）のように、ＭＩＳＦＥＴでは、ＡｌＧａＮ電子供給層１８上にゲート絶縁膜３０が形成され、ゲート絶縁膜３０の上にゲート電極２８が形成されている。したがって、ゲート電位がゲート絶縁膜３０を介して印加される構造となる。ゲート絶縁膜３０は、例えばＳｉＮ（窒化シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）などを用いることができる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。図９（ｂ）のように、接合型ＦＥＴは、ＡｌＧａＮ電子供給層１８上にバリア層３２、ゲート電極２８の順に形成されている。バリア層３２は、例えばｐ−ＧａＮ、ｐ−ＡｌＧａＮなどを用いることができる。このため、ゲート電界がＰＮ接合を介して印加される構造となる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。
図９（ａ）および図９（ｂ）に示すような、ＭＩＳＦＥＴおよび接合型ＦＥＴの場合でも、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板の前記主面に、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層が接して設けられ、ＡｌＮ層上にＧａＮ系半導体層が形成された半導体エピ基板を用いることで、電気的特性を改善できる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ Ｓｉ基板
１２ ＡｌＮ層
１４ ＡｌＧａＮバッファ層
１６ ＧａＮチャネル層
１８ ＡｌＧａＮ電子供給層
２０ ＧａＮ系半導体層
２２ 半導体エピ基板
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ ゲート絶縁膜
３２ バリア層
１００ 半導体装置
１２ ＡｌＮ層
１４ ＡｌＧａＮバッファ層
１６ ＧａＮチャネル層
１８ ＡｌＧａＮ電子供給層
２０ ＧａＮ系半導体層
２２ 半導体エピ基板
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ ゲート絶縁膜
３２ バリア層
１００ 半導体装置
Claims (6)
- （１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、
前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、
前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置。 - 前記Ｓｉ基板の主面は、前記（１１１）面であることを特徴とする請求項１記載の半導体装置。
- 前記ＡｌＮ層は、前記（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃ以下であることを特徴とする請求項１記載の半導体装置。
- 前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
- 前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上であることを特徴とする請求項１記載の半導体装置。
- 前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150059A JP2012015304A (ja) | 2010-06-30 | 2010-06-30 | 半導体装置 |
| US13/171,627 US8754419B2 (en) | 2010-06-30 | 2011-06-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150059A JP2012015304A (ja) | 2010-06-30 | 2010-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012015304A true JP2012015304A (ja) | 2012-01-19 |
Family
ID=45399029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010150059A Pending JP2012015304A (ja) | 2010-06-30 | 2010-06-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8754419B2 (ja) |
| JP (1) | JP2012015304A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014010405A1 (ja) * | 2012-07-13 | 2014-01-16 | 株式会社村田製作所 | トランジスタおよびトランジスタの製造方法 |
| WO2014103125A1 (ja) * | 2012-12-26 | 2014-07-03 | パナソニック株式会社 | 窒化物半導体装置および窒化物半導体基板 |
| EP2797108A1 (en) | 2013-04-25 | 2014-10-29 | Covalent Materials Corporation | Nitride semiconductor substrate |
| WO2015005083A1 (ja) * | 2013-07-12 | 2015-01-15 | シャープ株式会社 | 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法 |
| JP2015023258A (ja) * | 2013-07-23 | 2015-02-02 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| WO2015115126A1 (ja) * | 2014-01-31 | 2015-08-06 | シャープ株式会社 | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 |
| JP2016195241A (ja) * | 2015-03-31 | 2016-11-17 | クアーズテック株式会社 | 窒化物半導体基板 |
| US9530846B2 (en) | 2015-03-31 | 2016-12-27 | Coorstek Kk | Nitride semiconductor substrate |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064706B2 (en) * | 2006-11-17 | 2015-06-23 | Sumitomo Electric Industries, Ltd. | Composite of III-nitride crystal on laterally stacked substrates |
| KR101901932B1 (ko) * | 2012-11-02 | 2018-09-27 | 엘지전자 주식회사 | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003060234A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| JP2006108656A (ja) * | 2004-09-13 | 2006-04-20 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法 |
| JP2006319107A (ja) * | 2005-05-12 | 2006-11-24 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329305B1 (en) * | 2000-02-11 | 2001-12-11 | Agere Systems Guardian Corp. | Method for producing devices having piezoelectric films |
| JP3836697B2 (ja) * | 2000-12-07 | 2006-10-25 | 日本碍子株式会社 | 半導体素子 |
| TWI313059B (ja) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| WO2002082551A1 (en) * | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| JP3956637B2 (ja) * | 2001-04-12 | 2007-08-08 | ソニー株式会社 | 窒化物半導体の結晶成長方法及び半導体素子の形成方法 |
| WO2004005216A1 (ja) * | 2002-07-09 | 2004-01-15 | Kenichiro Miyahara | 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板 |
| JP4130163B2 (ja) * | 2003-09-29 | 2008-08-06 | 三洋電機株式会社 | 半導体発光素子 |
| JP2005252069A (ja) * | 2004-03-05 | 2005-09-15 | Tdk Corp | 電子デバイス及びその製造方法 |
| JP2006237556A (ja) * | 2005-01-31 | 2006-09-07 | Kanagawa Acad Of Sci & Technol | ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子 |
| JP2007277055A (ja) * | 2006-04-07 | 2007-10-25 | Toyoda Gosei Co Ltd | 半導体結晶の製造方法および半導体基板 |
| JP5003033B2 (ja) * | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 |
| RU2326993C2 (ru) * | 2006-07-25 | 2008-06-20 | Самсунг Электро-Меканикс Ко., Лтд. | Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления |
| EP1883103A3 (en) * | 2006-07-27 | 2008-03-05 | Interuniversitair Microelektronica Centrum | Deposition of group III-nitrides on Ge |
| JP5383974B2 (ja) | 2006-12-27 | 2014-01-08 | 住友電工デバイス・イノベーション株式会社 | 半導体基板および半導体装置 |
| JP5263839B2 (ja) * | 2007-03-02 | 2013-08-14 | 国立大学法人東京農工大学 | Ｉｉｉ族窒化物結晶の製造方法 |
| US20080224268A1 (en) * | 2007-03-13 | 2008-09-18 | Covalent Materials Corporation | Nitride semiconductor single crystal substrate |
| JP2009126727A (ja) * | 2007-11-20 | 2009-06-11 | Sumitomo Electric Ind Ltd | ＧａＮ基板の製造方法、ＧａＮ基板及び半導体デバイス |
| KR101405693B1 (ko) * | 2007-11-26 | 2014-06-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5100413B2 (ja) * | 2008-01-24 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5721351B2 (ja) * | 2009-07-21 | 2015-05-20 | ローム株式会社 | 半導体装置 |
| US8436362B2 (en) * | 2009-08-24 | 2013-05-07 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| JP2012015303A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体基板および半導体装置 |
| JP5781292B2 (ja) * | 2010-11-16 | 2015-09-16 | ローム株式会社 | 窒化物半導体素子および窒化物半導体パッケージ |
| JP2013058741A (ja) * | 2011-08-17 | 2013-03-28 | Hitachi Cable Ltd | 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート |
-
2010
- 2010-06-30 JP JP2010150059A patent/JP2012015304A/ja active Pending
-
2011
- 2011-06-29 US US13/171,627 patent/US8754419B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003060234A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2006108656A (ja) * | 2004-09-13 | 2006-04-20 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| JP2006319107A (ja) * | 2005-05-12 | 2006-11-24 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2014010405A1 (ja) * | 2012-07-13 | 2016-06-23 | 株式会社村田製作所 | トランジスタの製造方法 |
| WO2014010405A1 (ja) * | 2012-07-13 | 2014-01-16 | 株式会社村田製作所 | トランジスタおよびトランジスタの製造方法 |
| JPWO2014103125A1 (ja) * | 2012-12-26 | 2017-01-12 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体装置および窒化物半導体基板 |
| US9401402B2 (en) | 2012-12-26 | 2016-07-26 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and nitride semiconductor substrate |
| JP2019110344A (ja) * | 2012-12-26 | 2019-07-04 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体装置および窒化物半導体基板 |
| WO2014103125A1 (ja) * | 2012-12-26 | 2014-07-03 | パナソニック株式会社 | 窒化物半導体装置および窒化物半導体基板 |
| US9536955B2 (en) | 2013-04-25 | 2017-01-03 | Coorstek Kk | Nitride semiconductor substrate |
| JP2014216474A (ja) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
| EP2797108A1 (en) | 2013-04-25 | 2014-10-29 | Covalent Materials Corporation | Nitride semiconductor substrate |
| WO2015005083A1 (ja) * | 2013-07-12 | 2015-01-15 | シャープ株式会社 | 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法 |
| JP2015023258A (ja) * | 2013-07-23 | 2015-02-02 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| WO2015115126A1 (ja) * | 2014-01-31 | 2015-08-06 | シャープ株式会社 | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 |
| JP6089122B2 (ja) * | 2014-01-31 | 2017-03-01 | シャープ株式会社 | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 |
| JPWO2015115126A1 (ja) * | 2014-01-31 | 2017-03-23 | シャープ株式会社 | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 |
| US9530846B2 (en) | 2015-03-31 | 2016-12-27 | Coorstek Kk | Nitride semiconductor substrate |
| JP2016195241A (ja) * | 2015-03-31 | 2016-11-17 | クアーズテック株式会社 | 窒化物半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8754419B2 (en) | 2014-06-17 |
| US20120001194A1 (en) | 2012-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5634681B2 (ja) | 半導体素子 | |
| US8754419B2 (en) | Semiconductor device | |
| JP4154558B2 (ja) | 半導体装置 | |
| JP4530171B2 (ja) | 半導体装置 | |
| WO2011055774A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 | |
| JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| CN111406306B (zh) | 半导体装置的制造方法、半导体装置 | |
| CN111564490B (zh) | 一种P-GaN增强型HEMT器件及其制备方法 | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| US20120168771A1 (en) | Semiconductor element, hemt element, and method of manufacturing semiconductor element | |
| JP5817283B2 (ja) | 半導体装置の製造方法 | |
| JP5914999B2 (ja) | 半導体装置の製造方法 | |
| JP7069584B2 (ja) | 基板生産物の製造方法 | |
| JP2007123824A (ja) | Ｉｉｉ族窒化物系化合物半導体を用いた電子装置 | |
| JP6089122B2 (ja) | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 | |
| JP5776344B2 (ja) | 半導体装置 | |
| US20210193820A1 (en) | Semiconductor structure and forming method thereof | |
| CN107046053B (zh) | 半导体结构及其制造方法 | |
| US11646357B2 (en) | Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same | |
| US20170256635A1 (en) | Nitride semiconductor and nitride semiconductor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |