CN112599540A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN112599540A
CN112599540A CN202011474486.4A CN202011474486A CN112599540A CN 112599540 A CN112599540 A CN 112599540A CN 202011474486 A CN202011474486 A CN 202011474486A CN 112599540 A CN112599540 A CN 112599540A
Authority
CN
China
Prior art keywords
gate
thin film
film transistor
layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011474486.4A
Other languages
English (en)
Other versions
CN112599540B (zh
Inventor
蔡振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011474486.4A priority Critical patent/CN112599540B/zh
Publication of CN112599540A publication Critical patent/CN112599540A/zh
Application granted granted Critical
Publication of CN112599540B publication Critical patent/CN112599540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供的一种阵列基板及其制备方法、显示面板，该阵列基板通过在所述双栅极薄膜晶体管设置过孔，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或底栅电连接，使得所述顶栅将扫描信号传递至所述底栅，或者将所述底栅的扫描信号传递至所述顶栅，从而实现单根扫描线驱动所述双栅极薄膜晶体管，进而减少所述GOA电路的数量，达到缩窄显示面板边框的效果。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛地应用。现有的平面显示装置主要包括液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示器(Organic Light Emitting Display，OLED)。薄膜晶体管(Thin Film Transistor，TFT)是平面显示装置的重要组成部分。TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平面显示装置上。
目前，大部分的OLED设备采用的是LTPS(Low Temperature Poly-silicon低温多晶硅)TFT(Thin Film Transistor，薄膜晶体管)的面板技术。在经历过去数年的改良，LTPS显示面板拥有高分辨率、高反应速度、高亮度、高开口率等优势，使其成为了当今市面上最成熟和主流的TFT面板技术方案。虽然LTPS显示面板尽管受到了市场欢迎，但其具有生产成本较高、所需功耗较大的劣势。因此，技术人员开发出来了LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)显示面板技术，即将LTPS显示面板技术和Oxide显示面板技术相结合得到的LTPO显示面板，LTPO显示面板不仅具有LTPS显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有生产成本低和功耗低的优势。
但是，LTPO技术会造成薄膜晶体管漏电流增大，所以通常将氧化物半导体薄膜晶体管替换LTPO电路中容易漏电的部分，但是在实际的开发过程中，氧化物半导体薄膜晶体管容易发生阈值电压漂移问题，造成漏电流增大，甚至无法正常关闭问题，所以在现有设计中引入双栅极设计，即一个薄膜晶体管同时利用上下两层扫描线控制，扫描线连接同一栅极驱动信号，以此降低漏电流。但是此技术会带来一些副作用：引入双栅信号，会导致电路中出现额外寄生电容增加的问题，从而导致栅极驱动信号的RC Loading增大。为了减小所述RC Loading，需要在AA区(显示区)右侧额外添加一组GOA驱动电路，多添加的一组GOA驱动电路会使得显示面板的边框增大。
发明内容
为解决以上问题，本申请提供一种阵列基板及其制备方法、显示面板，旨在解决电路中引入双栅信号，导致GOA驱动电路数量增加，使得显示面板边框增大的问题。
一方面，本发明提供一种阵列基板，包括：衬底；多个子像素，设于所述衬底上且呈阵列排布；GOA电路，设于所述多个子像素所在区域的外侧；及多条扫描线，与所述子像素和所述GOA电路电性连接；
其中，所述子像素包括至少一个双栅极薄膜晶体管，所述双栅极薄膜晶体管设置有过孔，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或所述底栅电连接，来传输所述GOA电路的扫描驱动信号。
在一些实施方案中，所述双栅极薄膜晶体管为双栅极氧化物半导体薄膜晶体管。
在一些实施方案中，所述子像素还包括至少一个多晶硅薄膜晶体管。
在一些实施方案中，所述子像素的电路包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)以及1个电容(C1)，所述子像素的薄膜晶体管中至少有两个为双栅极氧化物半导体薄膜晶体管。
在一些实施方案中，所述过孔中设置有连接电极，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔中的连接电极电连接。
在一些实施方案中，所述连接电极的材料为透明导电材料。
另一方面，本发明提供一种显示面板，包括第一方面所述的阵列基板。
另一方面，本发明提供一种阵列基板的制备方法，包括：
在衬底上制备多个子像素、GOA电路及多条扫描线，所述子像素包括至少一个双栅极薄膜晶体管；
在所述双栅极薄膜晶体管上形成过孔，使所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或所述底栅电连接，使得所述顶栅扫描信号传递至所述底栅，或者将所述底栅扫描信号传递至所述顶栅，从而实现单根扫描驱动线同时驱动所述双栅极薄膜晶体管。
在一些实施方案中，所述子像素的制备方法，包括：
在所述衬底上形成多晶硅半导体层；
在所述多晶硅半导体层上依次形成第一栅极绝缘层、第一栅极、第二栅极绝缘层、第二栅极，所述第二栅极作为所述双栅极薄膜晶体管的底栅；
在所述第二栅极上形成第一层间介质层，在所述第一层间介质层上形成第一层间介质层孔；
在所述层间介质层上形成氧化物半导体层；
在所述半导体层上依次沉积第三栅极绝缘层和第三栅极，所述第三栅极作为所述双栅极薄膜晶体管的顶栅；
在所述第三栅极上形成第二层间介质层，在所述第二层间介质层上形成第二层间介质层孔，所述第一层间介质层孔与所述第二层间介质层孔作为所述双栅极薄膜晶体管的过孔；
在所述第二层间介质层上形成第一源漏极层，所述第一源漏极层包括连接电极，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔中的连接电极电连接。
在一些实施方案中，所述子像素的制备方法，还包括：
在所述第一源漏极层上依次形成钝化层、第一平坦层、第二源漏极层、第二平坦层；
在所述第二平坦层上沉积阳极；
在所述阳极上形成像素定义层，在所述像素定义层上设置支撑柱。
在一些实施方案中，所述氧化物半导体层材料采用铟镓锌氧化物、铟锡锌氧化物或铟镓锌锡氧化物中的至少一种。
在一些实施方案中，所述多晶硅半导体层厚度为
Figure BDA0002834752000000041
。
本发明提供的一种阵列基板，通过在所述双栅极薄膜晶体管设置过孔，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或底栅电连接，使得所述顶栅的扫描信号传递至所述底栅，或者将所述底栅扫描信号传递至所述顶栅，从而实现单根扫描线驱动所述双栅极薄膜晶体管，进而减少所述GOA驱动电路的数量，达到缩窄显示面板边框的效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是现有技术中提供的7T1C电路示意图；
图2是现有技术中提供的7T1C平面结构示意图；
图3是现有技术中提供的阵列基板剖面结构示意图；
图4是现有技术中提供的阵列基板平面结构示意简图；
图5是本发明实施例中提供的7T1C平面结构示意图；
图6是本发明实施例中提供的阵列基板平面结构示意简图；
图7是本发明实施例中提供的阵列基板剖面结构示意图。
其中附图标记说明：
11、21-底栅；12、22-顶栅；23-过孔；24-第一柔性衬底层；25-第一缓冲层；26-第二柔性衬底层；27-第二缓冲层；28-绝缘层；29-多晶硅半导体层；210-第一栅极绝缘层；211-第一栅极；212-第二栅极绝缘层；213-第一层间介质层；214-氧化物半导体层；215-第三栅极绝缘层；216-第二层间介质层；217-第一源漏极；218-钝化层；219-第一平坦层；220-第二源漏极层；221-第二平坦层；222-阳极；223-像素定义层；224-支撑柱。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
LTPO技术会造成薄膜晶体管漏电流增大，所以通常将氧化物半导体薄膜晶体管替换LTPO电路中容易漏电的部分，以7T1C电路为例，如图1所示，其中，T1、T2、T3、T4、T5、T6和T7分别为第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管，Data为数据信号输入端，Vdd为电源端，Vss公共电压端，EM为控制信号端，C1为存储电容，Xscan为第一扫描信号端，Scan vth为第二扫描信号端，Scan data为数据电压端，Reset为复位信号端，VI为参考电压端。
图1中的T3和T4为氧化物半导体薄膜晶体管，其他的薄膜晶体管，例如T1、T2、T5、T6和T7为利用LTPO技术制作的半导体薄膜晶体管。设置氧化物半导体薄膜晶体管可以防止驱动薄膜晶体管T1栅极的电荷漏掉，易于实现低频驱动，从而降低面板功耗；但是在实际的开发过程中，氧化物半导体薄膜晶体管容易发生阈值电压漂移问题，造成T3和T4漏电流增大，甚至无法正常关闭问题。
请参阅图2和图3，所以在现有设计中引入双栅极设计(底栅11、顶栅12)，即一个薄膜晶体管同时利用上下两层扫描线控制，扫描线连接同一栅极驱动信号，以此降低漏电流。其中，图2中的Vdd为电源端，Vdata为数据信号输入端(即Data)，Scan1为复位信号端(即Reset)，Scan data为数据电压端，Xscan为第一扫描信号端，Scan vth为第二扫描信号端，Emit为控制信号端(即EM)。但是此技术会带来一些副作用：引入双栅极信号，会导致如图2所示的1、2、3部分增加了额外的寄生电容，从而导致栅极驱动信号的RC Loading增大。如图4所示，其中一列P-scan(P-扫描)、一列N-scan(N-扫描)和一列EMIT代表一组GOA(GateDriver on Array，阵列基板行驱动)电路，AA区(显示区)包括多个子像素，多个子像素包括多个子像素电路和像素电极，为了减小所述RC Loading，需要在所述AA区右侧额外添加一组GOA驱动电路，多添加的一组GOA驱动电路会使得显示面板的边框增大。
为解决以上问题，本发明实施例提供一种阵列基板及其制备方法、显示面板，以下分别进行详细说明。
首先，请参阅图5-图7，本发明实施例提供一种阵列基板，包括：
衬底、多个子像素、GOA电路及多条扫描线(未图示)。其中，所述多个子像素设于所述衬底上且呈阵列排布，所述GOA电路设于所述多个子像素所在区域的外侧，所述多条扫描线与所述子像素和所述GOA电路电性连接。
在一实施例中，所述子像素包括至少一个双栅极薄膜晶体管，所述双栅极薄膜晶体管包括半导体层214、顶栅22和底栅21；所述半导体层的两端分别与源极和漏极电连接；所述顶栅22和所述底栅21分别设置在所述半导体层的上侧和下侧，用于降低所述双栅极薄膜晶体管的漏电流。
在一实施例中，所述子像素还包括至少一个多晶硅薄膜晶体管。
具体的，所述双栅极薄膜晶体管在所述衬底和所述底珊之间还包括第一柔性衬底层(PI)24、第一缓冲层25(buf)、第二柔性衬底层26、第二缓冲层27、绝缘层28、多晶硅半导体层29、第一栅极绝缘层(GI)210、第一栅极(GE)211。
具体的，所述衬底可以是采用透明绝缘材料，比如玻璃、石英或其他合适的材料。
具体的，所述第一栅绝缘层210的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合适的材料，例如有机树脂材料。
具体的，所述多晶硅半导体层29的材料为低温多晶硅，或者低温多晶硅氧化物，在一个优选实施例中，为低温多晶硅氧化物。
所述底栅21作为第二栅极，所述第二栅极和所述半导体层之间还设置有第一层间介质层213(ILD)，所述第一层间介质层213上设有第一层间介质层孔。
所述顶栅22作为第三栅极，所述源极和漏极作为第一源漏极217。所述第三栅极和所述源极和漏极之间，还设置有第二层间介质层216，在所述第二层间介质层216上有第二层间介质层孔，所述第一层间介质层孔与所述第二层间介质层孔作为所述双栅极薄膜晶体管的过孔23，所述过孔23可作为转接孔实现所述顶栅22和所述底栅21之间的信号传输。
所述双栅极薄膜晶体管的所述顶栅22和底栅21通过所述过孔23电连接，所述GOA电路通过所述扫描线与所述顶栅22或底栅21电连接，来传输所述GOA电路的扫描驱动信号。
具体的，所述第一栅极211、顶栅22和底栅21的材料可以由选自钼(Mo)、铜(Cu)、铝(Al)、钛(Ti)中的一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。此外，所述第一栅极211、顶栅22和底栅21也可为单层或多层结构。
本实施例提供的双栅薄膜晶体管还可以包括钝化层218(PV)，所述钝化层218设置在所述源极和漏极上，可以覆盖整个薄膜晶体管以提供保护作用。所述钝化层218上还设置有平坦层(PLN)和第二源漏极、阳极222以及像素定义层223(PDL)，所述像素定义层223上还设置支撑柱224(PS)。
所述钝化层218的材料可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)或其他合适的材料。例如，该钝化层218可以为由氮化硅或者氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的多层结构。
需要说明的是，所述双栅极薄膜晶体管为双栅极氧化物半导体薄膜晶体管。
具体的，所述双栅极氧化物半导体薄膜晶体管的氧化物半导体材料采用铟镓锌氧化物(indium gallium zinc oxide，IGZO)、铟锡锌氧化物(indium tin zinc oxide，ITZO)或铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)等，可以为单层结构，也可以为多层结构。
在一些实施方案中，如图5所示，所述子像素的电路为7T1C结构，包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、电容(C1)、电源端(Vdd)、数据信号输入端(Vdata，即Data)、复位信号端(scan1，即Reset)、数据电压端(scan data)、第一扫描信号端(Xscan)、第二扫描信号端(scan vth)、控制信号端(Emit，即EM)。
具体的，所述子像素的薄膜晶体管中至少有两个为双栅极氧化物半导体薄膜晶体管。
如图7所示，分别代表在7T1C电路中利用LTPO或LTPS技术制作的半导体薄膜晶体管以及双栅极氧化物半导体薄膜晶体管这两种薄膜晶体管的截面图。其中，所述第三薄膜晶体管和第四薄膜晶体管为双栅极氧化物半导体薄膜晶体管。所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)为利用LTPO或LTPS技术制作的半导体薄膜晶体管。所述第三薄膜晶体管和第四薄膜晶体管中设置有过孔23。
需要说明的是，本发明实施例仅列出了7T1C的电路结构，可以理解的是，在本发明其他一些实施例中，还可以是6T1C、7T2C等结构，具体此处不作限定。
在一些实施方案中，所述过孔23中设置有连接电极，所述双栅极薄膜晶体管的顶栅22和底栅21通过所述过孔23中的连接电极电连接。
具体的，所述连接电极的材料为透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)或碳纳米管等。
本发明提供的一种阵列基板，通过在所述双栅极薄膜晶体管设置过孔23，所述双栅极薄膜晶体管的顶栅22和底栅21通过所述过孔23电连接，所述GOA电路通过所述扫描线与所述顶栅22或底栅21电连接，使得所述顶栅22扫描信号传递至所述底栅21，或者将所述底栅21扫描信号传递至所述顶栅22，从而实现单根扫描驱动线驱动所述双栅极薄膜晶体管，如图6所示，进而减少所述GOA驱动电路的数量，达到缩窄显示面板边框的效果。
基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述阵列基板。该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
例如，该显示面板的一个示例为液晶显示面板，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。所述阵列基板的每个所述子像素的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。通常液晶显示面板包括背光源，该背光源例如相对于对置基板设置于阵列基板的后侧。
该显示面板的另一个示例为有机发光二极管(OLED)显示面板，其中，所述阵列基板上形成有机发光二极管，每个所述子像素的像素电极可以作为有机发光二极管的阳极222或阴极，或者可以与有机发光二极管的阳极222或阴极电连接，用于驱动有机发光二极管发光以进行显示操作。
该显示面板的再一个示例为电子纸显示面板，其中，所述阵列基板上形成有电子墨水层，每个所述子像素的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
另一方面，本发明提供一种阵列基板的制备方法，包括：
在衬底上制备多个子像素、GOA电路及多条扫描线，所述子像素包括至少一个双栅极薄膜晶体管；
在所述双栅极薄膜晶体管上形成过孔23，使所述双栅极薄膜晶体管的顶栅22和底栅21通过所述过孔23电连接，所述GOA电路通过所述扫描线与所述顶栅22或底栅21电连接，使得顶栅22扫描信号传递至底栅21，或者将底栅21扫描信号传递至顶栅22，从而实现单根扫描驱动线同时驱动所述双栅极薄膜晶体管。
在一些实施方案中，所述子像素的制备方法，包括：
S1.在所述衬底上形成多晶硅半导体层29(poly-si)，通过光刻工艺形成多晶硅半导体图案；
S2.在所述多晶硅半导体层29上依次形成第一栅极绝缘层210、第一栅极211、第二栅极绝缘层212、第二栅极，通过光刻工艺形成对应的图案，所述第二栅极作为所述双栅极薄膜晶体管的底栅21，所述底栅21连接所述GOA电路承接扫描驱动信号；
S3.在所述第二栅极上形成第一层间介质层213，在所述第一层间介质层213上利用光刻和干法刻蚀形成第一层间介质层孔；
S4.在所述第一层间介质层213上形成氧化物半导体层214，并通过光刻工艺形成氧化物半导体层214图案；
S5.在所述半导体层上依次沉积第三栅极绝缘层215和第三栅极，并通过光刻形成第三栅极图案，所述第三栅极作为所述双栅极薄膜晶体管的顶栅22；
S6.在所述第三栅极上形成第二层间介质层216，在所述第二层间介质层216上利用光刻和干法刻蚀形成第二层间介质层孔，所述第一层间介质层孔与所述第二层间介质层孔作为所述双栅极薄膜晶体管的过孔23；
S7.在所述第二层间介质层216上形成第一源漏极217层，利用光刻和湿法刻蚀形成对应图案以及连接电极，所述双栅极薄膜晶体管的顶栅22和底栅21通过所述过孔23中的连接电极电连接，实现底栅21的扫描信号供给给顶栅22。
具体的，在所述衬底和所述多晶硅半导体层29之间，还可以依次形成第一柔性衬底层24、第一缓冲层25、第二柔性衬底层26及第二缓冲层27。
本发明还提供一实施例，与上述实施例不同的是，所述顶栅22连接所述GOA电路承接扫描驱动信号，实现顶栅22的扫描信号供给底栅21，其他步骤相同，重复之处不再赘述。
在一些实施方案中，所述子像素的制备方法，还包括：
S8.在所述第一源漏极217层上形成钝化层218，并通过光刻和干法刻蚀形成钝化孔；
S9.在所述钝化层218上形成第一平坦层219，利用光刻形成第一平坦层孔；
S10.在所述第一平坦层219上形成第二源漏极层220，利用光刻和湿法刻蚀形成图案；
S11.在所述第二源漏极层220上形成第二平坦层221，利用光刻形成第二平坦层孔；
S12.在所述第二平坦层221上沉积ITO/Ag/ITO阳极222；
S13.在所述阳极222上形成像素定义层223，在所述像素定义层223上设置支撑柱224。
在一些实施方案中，所述氧化物半导体层214材料采用铟镓锌氧化物、铟锡锌氧化物或铟镓锌锡氧化物中的至少一种。
在一些实施方案中，所述多晶硅半导体层29厚度为
Figure BDA0002834752000000111
。
本发明提供的一种阵列基板的制备方法，通过利用光刻和干法刻蚀得到穿过所述第一层间介质层213与所述第二层间介质层216上的过孔23，并在过孔23中设置连接电极，从而只需所述底栅21和顶栅22其中之一来连接所述GOA电路，通过顶栅22的扫描信号供给底栅21，或者底栅21的扫描信号供给顶栅22，就可实现底栅21和顶栅22均承接所述GOA电路的扫描驱动信号，进而可减少GOA驱动电路的制程，本发明提供的方法工艺简单，并且可节约生产成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文其他实施例中的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
多个子像素，设于所述衬底上且呈阵列排布；
GOA电路，设于所述多个子像素所在区域的外侧；及
多条扫描线，与所述子像素和所述GOA电路电性连接；
其中，所述子像素包括至少一个双栅极薄膜晶体管，所述双栅极薄膜晶体管设置有过孔，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或所述底栅电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述双栅极薄膜晶体管为双栅极氧化物半导体薄膜晶体管。
3.根据权利要求1所述的阵列基板，其特征在于，所述子像素还包括至少一个多晶硅薄膜晶体管。
4.根据权利要求1所述的阵列基板，其特征在于，所述子像素的电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及1个电容，所述子像素的薄膜晶体管中至少有两个为双栅极氧化物半导体薄膜晶体管。
5.根据权利要求1所述的阵列基板，其特征在于，所述过孔中设置有连接电极，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔中的连接电极电连接。
6.一种显示面板，其特征在于，包括权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制备方法，其特征在于，包括：
在衬底上制备多个子像素、GOA电路及多条扫描线，所述子像素包括至少一个双栅极薄膜晶体管；
在所述双栅极薄膜晶体管上形成过孔，使所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔电连接，所述GOA电路通过所述扫描线与所述顶栅或所述底栅电连接。
8.根据权利要求7所述的方法，其特征在于，所述子像素的制备方法，包括：
在所述衬底上形成多晶硅半导体层；
在所述多晶硅半导体层上依次形成第一栅极绝缘层、第一栅极、第二栅极绝缘层、第二栅极，所述第二栅极作为所述双栅极薄膜晶体管的底栅；
在所述第二栅极上形成第一层间介质层，在所述第一层间介质层上形成第一层间介质层孔；
在所述层间介质层上形成氧化物半导体层；
在所述半导体层上依次沉积第三栅极绝缘层和第三栅极，所述第三栅极作为所述双栅极薄膜晶体管的顶栅；
在所述第三栅极上形成第二层间介质层，在所述第二层间介质层上形成第二层间介质层孔，所述第一层间介质层孔与所述第二层间介质层孔作为所述双栅极薄膜晶体管的过孔；
在所述第二层间介质层上形成第一源漏极层，所述第一源漏极层包括连接电极，所述双栅极薄膜晶体管的顶栅和底栅通过所述过孔中的连接电极电连接。
9.根据权利要求8所述的方法，其特征在于，所述子像素的制备方法，还包括：
在所述第一源漏极层上依次形成钝化层、第一平坦层、第二源漏极层、第二平坦层；
在所述第二平坦层上沉积阳极；
在所述阳极上形成像素定义层，在所述像素定义层上设置支撑柱。
10.根据权利要求8所述的方法，其特征在于，所述氧化物半导体层材料采用铟镓锌氧化物、铟锡锌氧化物或铟镓锌锡氧化物中的至少一种。
CN202011474486.4A 2020-12-14 2020-12-14 阵列基板及其制备方法、显示面板 Active CN112599540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011474486.4A CN112599540B (zh) 2020-12-14 2020-12-14 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011474486.4A CN112599540B (zh) 2020-12-14 2020-12-14 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN112599540A true CN112599540A (zh) 2021-04-02
CN112599540B CN112599540B (zh) 2022-07-12

Family

ID=75196488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011474486.4A Active CN112599540B (zh) 2020-12-14 2020-12-14 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN112599540B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207164A4 (en) * 2021-06-10 2023-12-27 BOE Technology Group Co., Ltd. DISPLAY BOARD AND DISPLAY DEVICE
EP4207152A4 (en) * 2021-06-10 2024-03-20 BOE Technology Group Co., Ltd. DISPLAY PANEL AND PRODUCTION METHOD THEREOF AND DISPLAY DEVICE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
US20150325602A1 (en) * 2013-12-27 2015-11-12 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device
US20190027092A1 (en) * 2017-07-21 2019-01-24 Tianma Japan, Ltd. Oled display device, circuit therein, and method of manufacturing oled display device
CN110068970A (zh) * 2019-04-18 2019-07-30 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325602A1 (en) * 2013-12-27 2015-11-12 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
US20190027092A1 (en) * 2017-07-21 2019-01-24 Tianma Japan, Ltd. Oled display device, circuit therein, and method of manufacturing oled display device
CN110068970A (zh) * 2019-04-18 2019-07-30 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
CN111785759A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207164A4 (en) * 2021-06-10 2023-12-27 BOE Technology Group Co., Ltd. DISPLAY BOARD AND DISPLAY DEVICE
EP4207152A4 (en) * 2021-06-10 2024-03-20 BOE Technology Group Co., Ltd. DISPLAY PANEL AND PRODUCTION METHOD THEREOF AND DISPLAY DEVICE

Also Published As

Publication number Publication date
CN112599540B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US11659738B2 (en) Display apparatus
US9529236B2 (en) Pixel structure and display panel
US11545542B2 (en) Display panel, display device, and method for manufacturing display panel
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
US11758780B2 (en) Display substrate and display apparatus
CN112599540B (zh) 阵列基板及其制备方法、显示面板
WO2023000125A1 (zh) 显示基板及其制备方法、显示装置
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN111724736A (zh) 一种阵列基板、oled显示面板及显示装置
US20230351957A1 (en) Display Substrate and Preparation Method Thereof, and Display Device
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN114649349A (zh) 显示基板及其制作方法、显示面板
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
WO2023205997A1 (zh) 显示基板及其制备方法、显示装置
US11963418B2 (en) Display device
CN215220722U (zh) 一种显示面板
US20240172522A1 (en) Display substrate and preparation method therefor, and display apparatus
WO2024060082A1 (zh) 显示基板及其制备方法、显示装置
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
WO2023231691A9 (zh) 显示面板及显示装置
WO2023230912A1 (zh) 显示基板及其制备方法、显示装置
WO2023279333A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant