CN112909027A - 一种具有高容量电容结构的阵列基板及其制备方法 - Google Patents

一种具有高容量电容结构的阵列基板及其制备方法 Download PDF

Info

Publication number
CN112909027A
CN112909027A CN202110177373.6A CN202110177373A CN112909027A CN 112909027 A CN112909027 A CN 112909027A CN 202110177373 A CN202110177373 A CN 202110177373A CN 112909027 A CN112909027 A CN 112909027A
Authority
CN
China
Prior art keywords
layer
electrode layer
electrode
glass substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110177373.6A
Other languages
English (en)
Inventor
岳华琦
陈宇怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202110177373.6A priority Critical patent/CN112909027A/zh
Publication of CN112909027A publication Critical patent/CN112909027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及阵列基板技术领域，特别涉及一种具有高容量电容结构的阵列基板及其制备方法，包括玻璃基板和设置在玻璃基板一侧面的缓冲层，缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，凹槽中填充有第一电极层，第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层，第一电极层、第一绝缘层和第二电极层构成一个电容，第二电极层、第一蚀刻阻挡层和第三电极层构成一个电容，以形成两个并联的电容，从而进一步增大了电容容量，同时也能减小电容的占用面积，具有提高面板PPI、缩小面板边框尺寸的优势。

Description

一种具有高容量电容结构的阵列基板及其制备方法
技术领域
本发明涉及阵列基板技术领域，特别涉及一种具有高容量电容结构的阵列基板及其制备方法。
背景技术
随着有源矩阵有机发光二极管显示器(AMOLED)和高性能有源矩阵液晶显示器(AMLCD)中的发展，为了得到高分辨率和高帧速的显示器，因此如何设计和制备高性能且小尺寸的阵列基板结构成为越来越需要被攻克的研究课题。
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20-30倍，可以大大提高TFT(英文全称为Thin Film Transistor，薄膜场效应晶体管)对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率显示面板。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。
氧化物半导体迁移率(10-30cm2/V.s)可满足AMOLED显示阵列基板驱动需求，且IGZO TFT器件相对低温多晶硅TFT拥有更优越的Ioff，画素TFT只需要单栅极就可抑制漏电问题，有更利于TFT器件的小型化，实现超高分辨率TFT基板的制作。因此，搭配IGZO TFT驱动电路的高分辨率OLED显示器市场前景很好，为目前国内外主要面板制造厂研发热点。
GOA技术(GOA：Gate Driver IC on Array)是近年面板发展的一种新类型，其把驱动Gate信号的IC直接刻蚀在面板上，省去了Gate Driver IC的成本和把IC绑定在面板上的工序，更重要的是由于Gate Driver IC与显示面板为一个整体，使得产品更薄、分辨率更高、稳定性和抗振性更好。目前，GOA技术已经成为移动终端业的主流，智能手机几乎都使用这种液晶面板。
在阵列基板中为了使驱动电路具有更好的稳压效果，通常需要设置较大容量电容，这就造成驱动电路的占用面积较大无法进一步缩小显示面板边框尺寸，以及画素大小。
发明内容
本发明所要解决的技术问题是：提供一种具有高容量电容结构的阵列基板。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种具有高容量电容结构的阵列基板，包括玻璃基板和设置在玻璃基板一侧面的缓冲层，所述缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，所述凹槽中填充有第一电极层，所述第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层；
所述缓冲层远离玻璃基板的一侧面的TFT区域上依次层叠覆盖有第一透明导电层、栅极金属层、栅极绝缘层、有源层、第二透明导电层、源漏极金属层和第二钝化层，所述第二透明导电层上开设有第一过孔，所述源漏极金属层上开设有第二过孔，所述第二过孔与第一过孔相对设置且相通，所述第一过孔和第二过孔中均填充有第二钝化层；
所述第一电极层的材质与第一透明导电层的材质相同；
所述第二电极层的材质与有源层的材质相同；
所述第三电极层的材质与第二透明导电层的材质相同。
本发明采用的第二种技术方案为：
一种具有高容量电容结构的阵列基板的制备方法，包括以下步骤：
S1、提供一玻璃基板，在所述玻璃基板表面覆盖有缓冲层；在所述缓冲层远离玻璃基板的一侧面的电容区域形成至少一个的凹槽；
S2、形成第一电极层和第一透明导电层，所述第一电极层填充于凹槽内，所述第一透明导电层覆盖于缓冲层远离玻璃基板的一侧面的TFT区域上；
S3、形成栅极金属层，所述栅极金属层覆盖于第一透明导电层表面；
S4、形成第一绝缘层和栅极绝缘层，所述第一绝缘层覆盖于第一电极层表面，所述栅极绝缘层覆盖于栅极金属层表面；
S5、形成第二电极层和有源层，所述第二电极层覆盖于第一绝缘层表面，所述有源层覆盖于栅极绝缘层表面；
S6、形成第一蚀刻阻挡层，所述第一蚀刻阻挡层覆盖于第二电极层表面；
S7、形成第三电极层和第二透明导电层，所述第三电极层覆盖于第一蚀刻阻挡层表面，所述第二透明导电层覆盖于有源层表面；在所述第二透明导电层中形成第一过孔；
S8、形成源漏极金属层，所述源漏极金属层覆盖于第二蚀刻阻挡层表面；在源漏极金属层中形成第二过孔，所述第二过孔与第一过孔相对设置且相通；
S9、形成第一钝化层和第二钝化层，所述第一钝化层覆盖于第三电极层表面，所述第二钝化层覆盖于源漏极金属层表面，且所述第一过孔和第二过孔中均填充有第二钝化层。
本发明的有益效果在于：
通过在缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，凹槽中填充有第一电极层，第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层，第一电极层、第二电极层和第三电极层分别作为电容的电极层，第一电极层、第一绝缘层和第二电极层构成一个电容，第二电极层、第一蚀刻阻挡层和第三电极层构成一个电容，以形成两个并联的电容，从而进一步增大了电容容量；在缓冲层远离玻璃基板的一侧面的TFT区域上覆盖有第一透明导电层，第一透明导电层位于缓冲层和栅极金属层之间，且第一电极层的材质与第一透明导电层的材质相同，这样能够进一步提高电容容量，同时也能减小电容的占用面积，具有提高面板PPI(Pixels Per Inch，每英寸对角线上所拥有的像素)、缩小面板边框尺寸的优势。
附图说明
图1为根据本发明的一种具有高容量电容结构的阵列基板的结构示意图；
图2为根据本发明的一种具有高容量电容结构的阵列基板的结构示意图；
图3为根据本发明的一种具有高容量电容结构的阵列基板的制备方法的步骤流程图；
图4为根据本发明的一种具有高容量电容结构的阵列基板的制备方法的工艺流程图；
图5为根据本发明的一种具有高容量电容结构的阵列基板的制备方法的第一电极层和第一透明导电层的工艺流程图；
图6为根据本发明的一种具有高容量电容结构的阵列基板的制备方法的第一绝缘层和第二电极层的工艺流程图；
标号说明：
1、玻璃基板；
2、缓冲层；
3、电容区域；31、第一电极层；32、第一绝缘层；33、第二电极层；34、第一蚀刻阻挡层；35、第三电极层；36、第一钝化层；37、凹槽；
4、TFT区域；41、第一透明导电层；42、栅极金属层；43、栅极绝缘层；44、有源层；45、第二透明导电层；46、源漏极金属层；47、第二钝化层；48、第二蚀刻阻挡层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明提供的一种技术方案：
一种具有高容量电容结构的阵列基板，包括玻璃基板和设置在玻璃基板一侧面的缓冲层，所述缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，所述凹槽中填充有第一电极层，所述第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层；
所述缓冲层远离玻璃基板的一侧面的TFT区域上依次层叠覆盖有第一透明导电层、栅极金属层、栅极绝缘层、有源层、第二透明导电层、源漏极金属层和第二钝化层，所述第二透明导电层上开设有第一过孔，所述源漏极金属层上开设有第二过孔，所述第二过孔与第一过孔相对设置且相通，所述第一过孔和第二过孔中均填充有第二钝化层；
所述第一电极层的材质与第一透明导电层的材质相同；
所述第二电极层的材质与有源层的材质相同；
所述第三电极层的材质与第二透明导电层的材质相同。
从上述描述可知，本发明的有益效果在于：
通过在缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，凹槽中填充有第一电极层，第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层，第一电极层、第二电极层和第三电极层分别作为电容的电极层，第一电极层、第一绝缘层和第二电极层构成一个电容，第二电极层、第一蚀刻阻挡层和第三电极层构成一个电容，以形成两个并联的电容，从而进一步增大了电容容量；在缓冲层远离玻璃基板的一侧面的TFT区域上覆盖有第一透明导电层，第一透明导电层位于缓冲层和栅极金属层之间，且第一电极层的材质与第一透明导电层的材质相同，这样能够进一步提高电容容量，同时也能减小电容的占用面积，具有提高面板PPI、缩小面板边框尺寸的优势。
进一步的，所述有源层与第二透明导电层之间还设有第二蚀刻阻挡层，所述第二蚀刻阻挡层分别与有源层、第二透明导电层和第二钝化层接触。
由上述描述可知，通过在有源层与第二透明导电层之间设置第二蚀刻阻挡层，能够进一步提高电容容量。
进一步的，所述第一电极层的材质为氧化铟锡，所述第一电极层的厚度范围为
Figure BDA0002940404800000051
由上述描述可知，第一电极层采用氧化铟锡，且第一电极层的厚度范围为
Figure BDA0002940404800000052
能够进一步提高电容容量。
进一步的，所述凹槽中的第一电极层与玻璃基板接触。
进一步的，所述凹槽的竖直截面形状为方形。
请参照图3，本发明提供的另一种技术方案：
一种具有高容量电容结构的阵列基板的制备方法，包括以下步骤：
S1、提供一玻璃基板，在所述玻璃基板表面覆盖有缓冲层；在所述缓冲层远离玻璃基板的一侧面的电容区域形成至少一个的凹槽；
S2、形成第一电极层和第一透明导电层，所述第一电极层填充于凹槽内，所述第一透明导电层覆盖于缓冲层远离玻璃基板的一侧面的TFT区域上；
S3、形成栅极金属层，所述栅极金属层覆盖于第一透明导电层表面；
S4、形成第一绝缘层和栅极绝缘层，所述第一绝缘层覆盖于第一电极层表面，所述栅极绝缘层覆盖于栅极金属层表面；
S5、形成第二电极层和有源层，所述第二电极层覆盖于第一绝缘层表面，所述有源层覆盖于栅极绝缘层表面；
S6、形成第一蚀刻阻挡层，所述第一蚀刻阻挡层覆盖于第二电极层表面；
S7、形成第三电极层和第二透明导电层，所述第三电极层覆盖于第一蚀刻阻挡层表面，所述第二透明导电层覆盖于有源层表面；在所述第二透明导电层中形成第一过孔；
S8、形成源漏极金属层，所述源漏极金属层覆盖于第二蚀刻阻挡层表面；在源漏极金属层中形成第二过孔，所述第二过孔与第一过孔相对设置且相通；
S9、形成第一钝化层和第二钝化层，所述第一钝化层覆盖于第三电极层表面，所述第二钝化层覆盖于源漏极金属层表面，且所述第一过孔和第二过孔中均填充有第二钝化层。
从上述描述可知，本发明的有益效果在于：
通过在缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，凹槽中填充有第一电极层，第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层，第一电极层、第二电极层和第三电极层分别作为电容的电极层，第一电极层、第一绝缘层和第二电极层构成一个电容，第二电极层、第一蚀刻阻挡层和第三电极层构成一个电容，以形成两个并联的电容，从而进一步增大了电容容量；在缓冲层远离玻璃基板的一侧面的TFT区域上覆盖有第一透明导电层，第一透明导电层位于缓冲层和栅极金属层之间，且第一电极层的材质与第一透明导电层的材质相同，这样能够进一步提高电容容量，同时也能减小电容的占用面积，具有提高面板PPI、缩小面板边框尺寸的优势。
进一步的，步骤S6还包括以下步骤：
形成第二蚀刻阻挡层，且覆盖于有源层表面，所述第二蚀刻阻挡层分别与有源层、第二透明导电层和第二钝化层接触。
从上述描述可知，通过在有源层与第二透明导电层之间设置第二蚀刻阻挡层，能够进一步提高电容容量。
进一步的，所述第一电极层的材质为氧化铟锡，所述第一电极层的厚度范围为
Figure BDA0002940404800000071
从上述描述可知，第一电极层采用氧化铟锡，且第一电极层的厚度范围为
Figure BDA0002940404800000072
能够进一步提高电容容量。
进一步的，所述凹槽中的第一电极层与玻璃基板接触。
进一步的，所述凹槽的竖直截面形状为方形。
请参照图1和图2，本发明的实施例一为：
请参照图1，一种具有高容量电容结构的阵列基板，包括玻璃基板1和设置在玻璃基板1一侧面的缓冲层2，所述缓冲层2远离玻璃基板1的一侧面的电容区域3开设有至少一个的凹槽37，所述凹槽37中填充有第一电极层31，所述第一电极层31远离缓冲层2的一侧面上依次层叠覆盖有第一绝缘层32、第二电极层33、第一蚀刻阻挡层34、第三电极层35和第一钝化层36，形成立体栅状式电容，通过立体栅状式电容相比原有平板式电容可以有效降低电容区的占用面积，保持相同的容量情况下，缩小电容尺寸；
所述缓冲层2远离玻璃基板1的一侧面的TFT区域4上依次层叠覆盖有第一透明导电层41、栅极金属层42、栅极绝缘层43、有源层44、第二透明导电层45、源漏极金属层46和第二钝化层47，所述第二透明导电层45上开设有第一过孔，所述源漏极金属层46上开设有第二过孔，所述第二过孔与第一过孔相对设置且相通，所述第一过孔和第二过孔中均填充有第二钝化层47；
所述第一电极层31的材质与第一透明导电层41的材质相同；所述第一透明导电层41的厚度范围为
Figure BDA0002940404800000073
优选为
Figure BDA0002940404800000074
所述第二电极层33的材质与有源层44的材质相同；
所述第三电极层35的材质与第二透明导电层45的材质相同。
请参照图2，所述有源层44与第二透明导电层45之间还设有第二蚀刻阻挡层48，所述第二蚀刻阻挡层48分别与有源层44、第二透明导电层45和第二钝化层47接触。
所述第一电极层31的材质为氧化铟锡，所述第一电极层31的厚度范围为
Figure BDA0002940404800000081
优选为
Figure BDA0002940404800000082
所述凹槽37中的第一电极层31与玻璃基板1接触。
所述凹槽37的竖直截面形状为方形或半圆柱形。
所述缓冲层2的厚度范围为0.2μm-3μm，优选为2μm；所述缓冲层2可选的材料为有机光敏材料、PI、SiOx、SiNx、氧化钛等一种或多种；
所述栅极金属层42的厚度范围为
Figure BDA0002940404800000083
优选为
Figure BDA0002940404800000084
所述栅极金属层42的材料可选用铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及合金；
所述第一绝缘层32的厚度范围为
Figure BDA0002940404800000085
优选为
Figure BDA0002940404800000086
所述栅极绝缘层43的厚度范围为
Figure BDA0002940404800000087
优选为
Figure BDA0002940404800000088
所述第一绝缘层32和栅极绝缘层43的材料相同，可选SiOx、SiNx、氧化钛、氧化铝等；
所述第二电极层33的厚度范围为
Figure BDA0002940404800000089
优选为
Figure BDA00029404048000000810
所述有源层的厚度范围为
Figure BDA00029404048000000811
优选为
Figure BDA00029404048000000812
所述第二电极层33和有源层44的材料相同，可选IGZO、IZO、IGZTO等金属氧化物；
所述第三电极层35的厚度范围为
Figure BDA00029404048000000813
优选为
Figure BDA00029404048000000814
所述第三电极层35和第二透明导电层45的材料相同，可采用氧化铟锡；
所述第一蚀刻阻挡层34的厚度范围为
Figure BDA00029404048000000815
优选为
Figure BDA00029404048000000816
所述第二蚀刻阻挡层48的厚度范围为
Figure BDA00029404048000000817
优选为
Figure BDA00029404048000000818
所述第一蚀刻阻挡层34和第二蚀刻阻挡层48的材料相同，可选SiOx、SiNx、氧化钛、氧化铝等；
所述源漏极金属层46的材料可选用铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及合金；
所述第一钝化层36的厚度范围为
Figure BDA00029404048000000819
优选为
Figure BDA00029404048000000820
所述第二钝化层47的厚度范围为
Figure BDA00029404048000000821
优选为
Figure BDA00029404048000000822
所述第一钝化层36和第二钝化层47的材料相同，可选SiOx、SiNx、氧化钛、氧化铝等；
所述第二透明导电层45的厚度范围为
Figure BDA0002940404800000091
优选为
Figure BDA0002940404800000092
所述第二透明导电层45的材料采用氧化铟锡，通过以氧化铟锡作为桥接连接有源层44与源漏极金属层46可以减少欧姆接触阻值，提高TFT电学性能；
上述提及的所有结构层，在实际工艺施作过程中，所述第一电极层31和第一透明导电层41为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
所述第一绝缘层32和栅极绝缘层43为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
所述第二电极层33和有源层44为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
所述第一蚀刻阻挡层34和第二蚀刻阻挡层48为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
所述第三电极层35和第二透明导电层45为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
所述第一钝化层36和第二钝化层47为分布在不同区域的同一膜层，在进行蒸镀制程是同时制作形成的；
本方案设计的具有高容量电容结构的阵列基板，在保持容量相等的情况下，立体栅状式电容实际占用面积较平板式电容，理论上电容面积可再进一步缩减50％。
请参照图3至图6，本发明的实施例二为：
请参照图3，一种具有高容量电容结构的阵列基板的制备方法，包括以下步骤：
S1、提供一玻璃基板1，在所述玻璃基板1表面覆盖有缓冲层2；在所述缓冲层2远离玻璃基板1的一侧面的电容区域3形成至少一个的凹槽37；
S2、形成第一电极层31和第一透明导电层41，所述第一电极层31填充于凹槽37内，所述第一透明导电层41覆盖于缓冲层2远离玻璃基板1的一侧面的TFT区域4上；
S3、形成栅极金属层42，所述栅极金属层42覆盖于第一透明导电层41表面；
S4、形成第一绝缘层32和栅极绝缘层43，所述第一绝缘层32覆盖于第一电极层31表面，所述栅极绝缘层43覆盖于栅极金属层42表面；
S5、形成第二电极层33和有源层44，所述第二电极层33覆盖于第一绝缘层32表面，所述有源层44覆盖于栅极绝缘层43表面；
S6、形成第一蚀刻阻挡层34，所述第一蚀刻阻挡层34覆盖于第二电极层33表面；
S7、形成第三电极层35和第二透明导电层45，所述第三电极层35覆盖于第一蚀刻阻挡层34表面，所述第二透明导电层45覆盖于有源层44表面；在所述第二透明导电层45中形成第一过孔；
S8、形成源漏极金属层46，所述源漏极金属层46覆盖于第二蚀刻阻挡层48表面；在源漏极金属层46中形成第二过孔，所述第二过孔与第一过孔相对设置且相通；
S9、形成第一钝化层36和第二钝化层47，所述第一钝化层36覆盖于第三电极层35表面，所述第二钝化层47覆盖于源漏极金属层46表面，且所述第一过孔和第二过孔中均填充有第二钝化层47。
步骤S6还包括以下步骤：
形成第二蚀刻阻挡层48，且覆盖于有源层44表面，所述第二蚀刻阻挡层48分别与有源层44、第二透明导电层45和第二钝化层47接触。
所述第一电极层31的材质为氧化铟锡，所述第一电极层31的厚度范围为
Figure BDA0002940404800000101
所述凹槽37中的第一电极层31与玻璃基板1接触。
所述凹槽37的竖直截面形状为方形或半圆柱形。
上述的具有高容量电容结构的阵列基板的制备方法的具体实施例为：
1、在玻璃基板1上制作缓冲层2，并显影出复数个条形栅状结构(请参照图4的(a))；
2、在玻璃基板1之上成膜第一透明导电层41制作栅极驱动电路以及电容区域3的第一电极层31(请参照图4的(b))；
3、连续成膜栅极绝缘层43以及在栅极上制作有源层44，并图案化(请参照图4的(c))；
4、在有源层44上制作蚀刻阻挡层，保护有源层44沟道并在TFT区蚀刻出过孔露出有源层44表面连接有源层44与源极/漏极(即源漏极金属层46)，在电容区蚀刻出过孔露出栅极金属层42表面(请参照图4的(d))；
5、制作源极/漏极电路与电容区域3的第二电极层33(请参照图4的(e))；
6、在源极/漏极之上制作钝化层，保护TFT以及阵列基板不受水氧破坏(请参照图4的(f))。
所述第一电极层31和第一透明导电层41的具体施作步骤如下：
1、连续成膜透明导电层以及金属膜层，透明导电层可优选ITO，这里不对材料特殊限制，金属膜层可选用铝、钼、钛、镍、铜、银、铬等导电性优良金属一种或多种，以及合金(请参照图5中的(a))；
2、利用半色掩膜板进行曝光，电容区光线透过率为50％，栅极走线区透过率0％，其他区域100％(请参照图5中的(b))；
3、在光阻层曝光后利用显影液显影，光罩100％透过率区光阻完全去除，50％与0％透过率区光阻仍保留，且50％透光率区光阻相较于0％透光区光阻会减薄(请参照图5中的(c))；
4、对膜层进行蚀刻初步转印光罩图案，透明导电层以及金属膜层蚀刻根据膜质材料可以一次性蚀刻或二次蚀刻(请参照图5中的(d))；
5、通过灰化处理去除50％透光率区光阻(请参照图5中的(e))；
6、灰化处理后再次进行蚀刻，通过蚀刻时间控制或蚀刻药液的选择性去除50％透光率区上方金属，保留下方ITO，之后除去剩余光阻完成图案转移(请参照图5中的(f))；
所述第一绝缘层32(栅极绝缘层43)和第二电极层33(有源层44)的具体施作步骤如下：
1、在栅极金属层42之上连续成膜栅极绝缘层43(第一绝缘层32)和有源层44(请参照图6中的(a))；
2、利用半色掩膜版进行曝光，电容区光线透过率为50％，栅极走线区透过率0％，其他区域100％(请参照图6中的(b))；
3、在光阻层曝光后利用显影液显影，光罩100％透过率区光阻完全去除，50％与0％透过率区光阻仍保留，且50％透光率区光阻相较于0％透光区光阻会减薄(请参照图6中的(c))；
4、对膜层进行蚀刻初步转印光罩图案(请参照图6中的(d))；
5、通过灰化处理去除50％透光率区光阻，并通过氢离子注入方式使电极区氧化物膜层导体化，以及改善TFT区氧化物与源漏极欧姆接触特性，减小接触电阻(请参照图6中的(e))；
6、剩余光阻完成图案转移(请参照图6中的(f))。
综上所述，本发明提供的一种具有高容量电容结构的阵列基板及其制备方法，通过在缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，凹槽中填充有第一电极层，第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层，第一电极层、第二电极层和第三电极层分别作为电容的电极层，第一电极层、第一绝缘层和第二电极层构成一个电容，第二电极层、第一蚀刻阻挡层和第三电极层构成一个电容，以形成两个并联的电容，从而进一步增大了电容容量；在缓冲层远离玻璃基板的一侧面的TFT区域上覆盖有第一透明导电层，第一透明导电层位于缓冲层和栅极金属层之间，且第一电极层的材质与第一透明导电层的材质相同，这样能够进一步提高电容容量，同时也能减小电容的占用面积，具有提高面板PPI、缩小面板边框尺寸的优势。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种具有高容量电容结构的阵列基板，其特征在于，包括玻璃基板和设置在玻璃基板一侧面的缓冲层，所述缓冲层远离玻璃基板的一侧面的电容区域开设有至少一个的凹槽，所述凹槽中填充有第一电极层，所述第一电极层远离缓冲层的一侧面上依次层叠覆盖有第一绝缘层、第二电极层、第一蚀刻阻挡层、第三电极层和第一钝化层；
所述缓冲层远离玻璃基板的一侧面的TFT区域上依次层叠覆盖有第一透明导电层、栅极金属层、栅极绝缘层、有源层、第二透明导电层、源漏极金属层和第二钝化层，所述第二透明导电层上开设有第一过孔，所述源漏极金属层上开设有第二过孔，所述第二过孔与第一过孔相对设置且相通，所述第一过孔和第二过孔中均填充有第二钝化层；
所述第一电极层的材质与第一透明导电层的材质相同；
所述第二电极层的材质与有源层的材质相同；
所述第三电极层的材质与第二透明导电层的材质相同。
2.根据权利要求1所述的具有高容量电容结构的阵列基板，其特征在于，所述有源层与第二透明导电层之间还设有第二蚀刻阻挡层，所述第二蚀刻阻挡层分别与有源层、第二透明导电层和第二钝化层接触。
3.根据权利要求1所述的具有高容量电容结构的阵列基板，其特征在于，所述第一电极层的材质为氧化铟锡，所述第一电极层的厚度范围为
Figure FDA0002940404790000011
4.根据权利要求1所述的具有高容量电容结构的阵列基板，其特征在于，所述凹槽中的第一电极层与玻璃基板接触。
5.根据权利要求1所述的具有高容量电容结构的阵列基板，其特征在于，所述凹槽的竖直截面形状为方形。
6.一种权利要求1所述的具有高容量电容结构的阵列基板的制备方法，其特征在于，包括以下步骤：
S1、提供一玻璃基板，在所述玻璃基板表面覆盖有缓冲层；在所述缓冲层远离玻璃基板的一侧面的电容区域形成至少一个的凹槽；
S2、形成第一电极层和第一透明导电层，所述第一电极层填充于凹槽内，所述第一透明导电层覆盖于缓冲层远离玻璃基板的一侧面的TFT区域上；
S3、形成栅极金属层，所述栅极金属层覆盖于第一透明导电层表面；
S4、形成第一绝缘层和栅极绝缘层，所述第一绝缘层覆盖于第一电极层表面，所述栅极绝缘层覆盖于栅极金属层表面；
S5、形成第二电极层和有源层，所述第二电极层覆盖于第一绝缘层表面，所述有源层覆盖于栅极绝缘层表面；
S6、形成第一蚀刻阻挡层，所述第一蚀刻阻挡层覆盖于第二电极层表面；
S7、形成第三电极层和第二透明导电层，所述第三电极层覆盖于第一蚀刻阻挡层表面，所述第二透明导电层覆盖于有源层表面；在所述第二透明导电层中形成第一过孔；
S8、形成源漏极金属层，所述源漏极金属层覆盖于第二蚀刻阻挡层表面；在源漏极金属层中形成第二过孔，所述第二过孔与第一过孔相对设置且相通；
S9、形成第一钝化层和第二钝化层，所述第一钝化层覆盖于第三电极层表面，所述第二钝化层覆盖于源漏极金属层表面，且所述第一过孔和第二过孔中均填充有第二钝化层。
7.根据权利要求6所述的具有高容量电容结构的阵列基板的制备方法，其特征在于，步骤S6还包括以下步骤：
形成第二蚀刻阻挡层，且覆盖于有源层表面，所述第二蚀刻阻挡层分别与有源层、第二透明导电层和第二钝化层接触。
8.根据权利要求6所述的具有高容量电容结构的阵列基板的制备方法，其特征在于，所述第一电极层的材质为氧化铟锡，所述第一电极层的厚度范围为
Figure FDA0002940404790000021
9.根据权利要求6所述的具有高容量电容结构的阵列基板的制备方法，其特征在于，所述凹槽中的第一电极层与玻璃基板接触。
10.根据权利要求6所述的具有高容量电容结构的阵列基板的制备方法，其特征在于，所述凹槽的竖直截面形状为方形。
CN202110177373.6A 2021-02-09 2021-02-09 一种具有高容量电容结构的阵列基板及其制备方法 Pending CN112909027A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110177373.6A CN112909027A (zh) 2021-02-09 2021-02-09 一种具有高容量电容结构的阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110177373.6A CN112909027A (zh) 2021-02-09 2021-02-09 一种具有高容量电容结构的阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN112909027A true CN112909027A (zh) 2021-06-04

Family

ID=76123042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110177373.6A Pending CN112909027A (zh) 2021-02-09 2021-02-09 一种具有高容量电容结构的阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN112909027A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060511A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060511A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN107331669B (zh) Tft驱动背板的制作方法
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN111129033B (zh) 阵列基板及其制备方法
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN112909025A (zh) 一种阵列基板及其制备方法
CN210668373U (zh) 一种高电容结构的阵列基板
US12004376B2 (en) Display motherboard, preparation method thereof, display substrate and display device
CN112909028A (zh) 一种显示装置及其制造方法
CN215266303U (zh) 一种具有高容量电容结构的阵列基板
CN215266302U (zh) 一种阵列基板
CN215266300U (zh) 一种显示装置
CN215266301U (zh) 一种氧化物薄膜晶体管阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination