CN112397580B - 绝缘栅双极型晶体管及其制作方法 - Google Patents

绝缘栅双极型晶体管及其制作方法 Download PDF

Info

Publication number
CN112397580B
CN112397580B CN201910766204.9A CN201910766204A CN112397580B CN 112397580 B CN112397580 B CN 112397580B CN 201910766204 A CN201910766204 A CN 201910766204A CN 112397580 B CN112397580 B CN 112397580B
Authority
CN
China
Prior art keywords
region
doped
doping
doped region
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910766204.9A
Other languages
English (en)
Other versions
CN112397580A (zh
Inventor
刘利书
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201910766204.9A priority Critical patent/CN112397580B/zh
Publication of CN112397580A publication Critical patent/CN112397580A/zh
Application granted granted Critical
Publication of CN112397580B publication Critical patent/CN112397580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明实施例公开一种绝缘栅双极型晶体管及其制作方法，所述绝缘栅双极型晶体管包括：漂移区，所述漂移区包括掺杂类型相同的第一掺杂区和第二掺杂区；其中，第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度；集电极区，所述集电极区包括掺杂类型相同的第三掺杂区和第四掺杂区；其中，第三掺杂区的掺杂浓度小于第四掺杂区的掺杂浓度；第一掺杂区，位于体区与第三掺杂区之间，且与体区、第三掺杂区接触；第二掺杂区，位于栅极区与第四掺杂区之间，且与栅极区、第四掺杂区接触。

Description

绝缘栅双极型晶体管及其制作方法
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种绝缘栅双极型晶体管及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，且驱动功率小而饱和压降低，被广泛应用到各个领域。
导通压降和关断时间是反映IGBT性能的重要因素。目前，现有技术在降低导通压降的同时会增加关断时间，或在降低关断时间的同时会增加导通压降。
发明内容
有鉴于此，本发明实施例提供一种绝缘栅双极型晶体管及其制作方法。
本发明实施例的第一方面提供一种绝缘栅双极型晶体管，包括：
漂移区，所述漂移区包括掺杂类型相同的第一掺杂区和第二掺杂区；其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；
集电极区，所述集电极区包括掺杂类型相同的第三掺杂区和第四掺杂区；其中，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度；
所述第一掺杂区，位于体区与所述第三掺杂区之间，且与所述体区、所述第三掺杂区接触；
所述第二掺杂区，位于栅极区与所述第四掺杂区之间，且与所述栅极区、所述第四掺杂区接触。
根据一种实施例，第一类载流子在所述集电极区的掺杂浓度大于第二类载流子在所述集电极区的掺杂浓度；其中，所述第一类载流子的带电荷类型和所述第二类载流子的带电荷类型不同，
所述第一类载流子在所述漂移区的掺杂浓度小于所述第二类载流子在所述漂移区的掺杂浓度。
根据一种实施例，所述第一掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进所述集电极区注入所述第一掺杂区中的所述第一类载流子向所述第二掺杂区移动；
和/或，
所述第一掺杂区，用于当所述绝缘栅双极型晶体管关断时，复合所述集电极区注入所述漂移区中的所述第一类载流子。
根据一种实施例，所述第三掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进集电极区中的第一类载流子向所述第四掺杂区移动。
根据一种实施例，所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区中，至少一个包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
根据一种实施例，所述第一掺杂区包括第一掺杂子区域和第二掺杂子区域，其中，所述第二掺杂子区域位于所述第一掺杂子区域和所述第二掺杂区之间，所述第一掺杂子区域的掺杂浓度大于所述第二掺杂子区域的掺杂浓度；
所述第三掺杂区包括第三掺杂子区域和第四掺杂子区域，其中，所述第四掺杂子区域位于所述第三掺杂子区域和所述第四掺杂区之间，所述第三掺杂子区域的掺杂浓度小于所述第四掺杂子区域的掺杂浓度；
所述第一掺杂子区域位于所述第三掺杂子区域上方，所述第二掺杂子区域位于所述第四掺杂子区域上方。
根据一种实施例，所述第一掺杂子区域的掺杂浓度与所述第二掺杂子区域的掺杂浓度的比值大于或等于10；
所述第二掺杂子区域的掺杂浓度与所述第二掺杂区的掺杂浓度的比值大于或等于10；
所述第四掺杂子区域的掺杂浓度与所述第三掺杂子区域的掺杂浓度的比值大于或等于10；
所述第四掺杂区的掺杂浓度与所述第四掺杂子区域的掺杂浓度的比值大于或等于10。
根据一种实施例，所述第一掺杂子区域的掺杂浓度为1*1018cm-3至1*1020cm-3；
所述第二掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3；
所述第三掺杂子区域的掺杂浓度为1*1016cm-3至1*1018cm-3；
所述第四掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3。
根据一种实施例，所述第二掺杂区的掺杂浓度为1*1016cm-3至1*1018cm-3；
所述第四掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3。
本发明实施例第二方面提供一种绝缘栅双极型晶体管的制作方法，包括：
形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区；其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；
在所述第一掺杂区上方形成体区，在所述第二掺杂区上方形成栅极区；
在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，以形成包括所述第三掺杂区和所述第四掺杂区的集电极区；其中，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度。
根据一种实施例，所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区、所述在所述第一掺杂区下方形成第三掺杂区、所述在所述第二掺杂区下方形成第四掺杂区中，至少一个包括：
形成包括掺杂浓度单一的单个掺杂区域；
或，
形成包括掺杂浓度不同的多个掺杂子区域。
根据一种实施例，所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区，包括：
形成包括第一掺杂子区域和第二掺杂子区域的所述第一掺杂区；其中，所述第二掺杂子区域位于所述第一掺杂子区域和所述第二掺杂区之间，所述第一掺杂子区域的掺杂浓度大于所述第二掺杂子区域的掺杂浓度；
所述在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，包括：
在第一掺杂子区域下方形成第三掺杂子区域，在第二掺杂子区域下方形成第四掺杂子区域，以形成包括所述第三掺杂子区域和所述第四掺杂子区域的所述第三掺杂区；其中，所述第四掺杂子区域位于所述第三掺杂子区域和所述第四掺杂区之间，所述第三掺杂子区域的掺杂浓度小于所述第四掺杂子区域的掺杂浓度。
通过本发明提供的上述绝缘栅双极型晶体管及其制作方法，通过在漂移区设置掺杂浓度大的第一掺杂区和掺杂浓度小的第二掺杂区，在绝缘栅双极型晶体管导通时，促进由集电极注入第一掺杂区中的载流子向第二掺杂区运动，提高了注入第二掺杂区的载流子浓度，增强了第二掺杂区中的电导调制效应，减小了绝缘栅双极型晶体管的导通压降。在绝缘栅双极型晶体管关断时，掺杂浓度大的第一掺杂区可提高注入第一掺杂区中的载流子的复合效率，减小关断时间，降低关断损耗。
本发明实施例通过在集电极区中设置掺杂浓度小的第三掺杂区和掺杂浓度大的第四掺杂区，在绝缘栅双极型晶体管导通时，第三掺杂区和第四掺杂区形成统一的费米能级，促进第三掺杂区中的载流子向第四掺杂区运动，进而提高第四掺杂区向漂移区中注入载流子的效率，增加了漂移区的电导调制效应，减小了导通压降；并且，通过在第二掺杂区和栅极区下方设置所述第四掺杂区，增加了向栅极区运动的载流子浓度，降低了导通压降；通过将所述第三掺杂区设置在第一掺杂区下方，减少了注入第一掺杂区中的载流子浓度，降低了关断时第一掺杂区中需要复合的载流子数量，进一步减小了关断时间和关断损耗。
因此，本发明实施例提供的绝缘栅双极型晶体管可获得较好的导通压降和关断时间的折衷关系，使其导通压降和关断时间均较低。
附图说明
图1为本发明实施例提供的一种绝缘栅双极晶体管的结构示意图；
图2为本发明实施例提供的另一种绝缘栅双极晶体管的结构示意图；
图3为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图4为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图5为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图6为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图7为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
若本发明实施例中涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(诸如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变，则该方向性指示也相应的随之改变。在本发明实施例中，术语“A在B之上/下”意味着包含A、B两者相互接触地一者在另一者之上/下的情形，或者A、B两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。
如图1所示，本发明实施例提供一种绝缘栅双极型晶体管，包括：
漂移区10，所述漂移区10包括掺杂类型相同的第一掺杂区11和第二掺杂区12；其中，所述第一掺杂区11的掺杂浓度大于所述第二掺杂区12的掺杂浓度；
集电极区20，所述集电极区20包括掺杂类型相同的第三掺杂区21和第四掺杂区22；其中，所述第三掺杂区21的掺杂浓度小于所述第四掺杂区22的掺杂浓度；
所述第一掺杂区11，位于体区3与所述第三掺杂区21之间，且与所述体区3、所述第三掺杂区21接触；
所述第二掺杂区12，位于栅极区4与所述第四掺杂区22之间，且与所述栅极区4、所述第四掺杂区22接触。
在本发明实施例中，第一掺杂区11和第二掺杂区12的掺杂类型相同，其掺杂类型可为受主掺杂或施主掺杂，第三掺杂区21、第四掺杂区22及体区3的掺杂类型相同，漂移区10的掺杂类型与集电极区20的掺杂类型不同。
在本发明实施例中，当第一掺杂区11和第二掺杂区12为受主掺杂时，第三掺杂区21、第四掺杂区22及体区3为施主掺杂，第一掺杂区11和第二掺杂区12的多数载流子为空穴，第三掺杂区21、第四掺杂区22及体区3的多数载流子为电子。当第一掺杂区11和第二掺杂区12为施主掺杂时，第三掺杂区21、第四掺杂区22及体区3为受主掺杂，第一掺杂区11和第二掺杂区12的多数载流子为电子，第三掺杂区21、第四掺杂区22及体区3的多数载流子为空穴。此处的多数载流子为：单位体积内数量更多的载流子。在本发明实施例中，所述掺杂浓度为掺杂产生的载流子的浓度。
在一些发明实施例中，第一类载流子在所述集电极区的掺杂浓度大于第二类载流子在所述集电极区的掺杂浓度；其中，所述第一类载流子的带电荷类型和第二类载流子的带电荷类型不同；
所述第一类载流子在所述漂移区的掺杂浓度小于所述第二类载流子在所述漂移区的掺杂浓度。
在一些发明实施例中，所述第一掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进所述集电极区注入所述第一掺杂区中的第一类载流子向所述第二掺杂区移动；
和/或，
所述第一掺杂区，用于当所述绝缘栅双极型晶体管关断时，复合所述集电极区注入所述漂移区中的第一类载流子。
在本发明实施例中，所述第一类载流子的带电荷类型可为带正电，也可为带负电。当所述第一类载流子为电子时，所述第一类载流子带负电；当所述第一类载流子为空穴时，所述第一类载流子带正电。
在本发明实施例中，当所述第一类载流子带负电时，所述第二类载流子带正电，所述第二类载流子为空穴；当所述第一类载流子带正电时，所述第二类载流子带负电，所述第二类载流子为电子。
下面以第一掺杂区11和第二掺杂区12为施主掺杂，第三掺杂区21、第四掺杂区22及体区3为受主掺杂，所述第一类载流子为空穴，所述第二类载流子为电子为例，具体说明绝缘栅双极型晶体管的工作过程。
给绝缘栅双极型晶体管的栅极加正向电压，电子从发射极区流出，流入漂移区，在体区3靠近栅极区4附近形成沟道，同时集电极区20也会在正向电压的作用下向漂移区10注入空穴，随着导通电流的增大，发射极区注入漂移区10的电子浓度增大。为了维持漂移区10的电中性，由集电极区20注入到漂移区10的空穴载流子浓度也会增大，使原本电阻值较高的漂移区10内聚集了大量的电子和空穴导电载流子，增加了漂移区10的电导率，降低了绝缘栅双极型晶体管的正向导通压降。
绝缘栅双极型晶体管在关断时，栅极电压由正值下降为零或负值，因此，由发射极区向漂移区10注入电子的路径被切断，绝缘栅双极型晶体管中电子电流迅速减小。而正向导通状态时，存储在漂移区10中的空穴难以被快速抽取走，尤其是在体区3与漂移区10接触面附近，所述接触面附近的电子浓度低，当注入漂移区10的空穴浓度较大时，所述接触面附近聚集的空穴会使得绝缘栅双极型晶体管在关断过程中拖尾电流存在时间较长，延长了绝缘栅双极型晶体管的关断时间，增大了器件的关断损耗。
下面以第一掺杂区11和第二掺杂区12为受主掺杂，第三掺杂区21、第四掺杂区22及体区3为施主掺杂，所述第一类载流子为电子，所述第二类载流子为空穴为例，说明绝缘栅双极型晶体管的工作过程。
给绝缘栅双极型晶体管的栅极加负向电压，空穴从发射极区流出，流入漂移区10，在体区3靠近栅极区4附近形成沟道，同时，集电极区20也会在负向电压的作用下向漂移区10注入电子。随着导通电流的增大，发射极区注入漂移区10的空穴浓度增大。为了维持漂移区的电中性，由集电极区20注入到漂移区10的电子浓度也会增大，使原本电阻值较高的漂移区10内聚集了大量的电子和空穴导电载流子，增加了漂移区10的电导率，降低了绝缘栅双极型晶体管的导通压降。
绝缘栅双极型晶体管在关断时，栅极电压由负值变为零或正值，因此，由发射极区向漂移区10注入空穴的路径被切断，绝缘栅双极型晶体管中空穴电流迅速减小。而导通状态时，存储在漂移区10中的电子却难以被快速抽取走，尤其是在体区3与漂移区10接触面附近，所述接触面附近的空穴浓度低。当注入漂移区10的电子浓度较大时，所述接触面附近聚集的电子会使得绝缘栅双极型晶体管在关断过程中拖尾电流存在时间较长，延长了绝缘栅双极型晶体管的关断时间，增大了器件的关断损耗。
为了实现较低导通压降和较低关断时间的折衷，本发明实施例通过在漂移区10中设置掺杂类型相同的第一掺杂区11和第二掺杂区12，且第一掺杂区11的掺杂浓度大于第二掺杂区12的掺杂浓度，在第一掺杂区11与第二掺杂区12之间形成统一的费米能级后，在第一掺杂区11的价带顶和第二掺杂区12的价带顶之间存在电势差，可促使由集电极区20注入第一掺杂区11的载流子向第二掺杂区12移动，提高了导通时第二掺杂区12中载流子浓度，进而提高了栅极区4附近的载流子浓度，保证了导电通路，且增强了电导调制效应，减小了绝缘栅双极性晶体管的导通压降。由于漂移区20注入第一掺杂区11的载流子会向第二掺杂区12移动，减小了第一掺杂区11与体区3接触面附近的载流子浓度，进而降低了关断时需要复合的载流子数量和浓度，缩短了关断时间，降低了关断损耗。
此外，本发明实施例通过将所述第一掺杂区11设置在体区3与所述第三掺杂区21之间，且与所述体区3、所述第三掺杂区21接触，在导通时，第三掺杂区21与第四掺杂区22形成统一的费米能级，在第三掺杂区价带顶与第四掺杂区价带顶之间形成电势差，促进第三掺杂区中的多数载流子向第四掺杂区运动，减少了第三掺杂区向第一掺杂区中注入载流子的数量与浓度，进而降低了在第一掺杂区和体区接触面附近聚集的载流子浓度降低，减小了关断时需要复合的载流子浓度，减少了关断时间，降低了关断损耗。
本发明实施例通过将所述第二掺杂区12设置在栅极区4与所述第四掺杂区22之间，且与所述栅极区4、所述第四掺杂区22接触。绝缘栅双极型晶体管导通时，第三掺杂区注入第四掺杂区的载流子提高了第二掺杂区的载流子注入效率，优化了集电极区中多数载流子向漂移区的运动路径，增加了栅极区的载流子浓度，降低了导通压降。
在一些发明实施例中，所述第三掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进所述集电极区中的第一类载流子向所述第四掺杂区移动。
在本发明实施例中，通过在集电极区20中设置掺杂类型相同的第三掺杂区21和第四掺杂区22，且所述第三掺杂区21的掺杂浓度小于所述第四掺杂区22的掺杂浓度，在所述第三掺杂区21和所述第四掺杂区22形成统一的费米能级后，可促使第三掺杂区21中的多数载流子向第四掺杂区22运动，进一步增大第四掺杂区22注入第二掺杂区12中的载流子浓度，增强电导调制效应，降低导通压降；且减少了第三掺杂区21注入第一掺杂区11的载流子浓度，进而减小了第一掺杂区11与体区3的接触界面处的载流子浓度，减少了在关断时需要复合的载流子浓度，降低了关断时间。
因此，本发明实施例通过在漂移区引入具有浓度差的第一掺杂区和第二掺杂区，在集电极区引入具有浓度差的第三掺杂区和第四掺杂区，且漂移区中掺杂浓度减小的方向与集电极区中掺杂浓度减小的方向相反，在绝缘栅双极型晶体管在正向导通时，集电极区内掺杂浓度较低的第三掺杂区中的多数载流子向第四掺杂区运动，增加了第四掺杂区向第二掺杂区的载流子注入效率，减少了第三掺杂区向第一掺杂区的载流子注入效率，从而优化了漂移区中载流子浓度分布，增强了第二掺杂区中的电导调制效应，降低了器件的正向导通压降，且减少了漂移区与体区接触界面附近聚集的载流子数量，缩短了关断时间，从而获得更好的正向导通压降和关断时间之间的折衷。
在一些发明实施例中，所述第一掺杂区包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
在本发明实施例中，当所述第一掺杂区包括掺杂浓度不同的多个掺杂子区域时，多个掺杂子区域可如图2所示，在漂移区中水平并列设置。
如图2所述，当第一掺杂区11包括两个不同掺杂浓度的掺杂子区域111和掺杂子区域112时，掺杂子区域112的掺杂浓度大于掺杂子区域111的掺杂浓度。由于掺杂子区域112的掺杂浓度大于掺杂子区域111的掺杂浓度、掺杂子区域111的掺杂浓度大于第二掺杂区12的掺杂浓度，在绝缘栅双极性晶体管导通时，掺杂子区域112、掺杂子区域111和第二掺杂区12之间形成统一的费米能级。
当漂移区的多数载流子为电子、集电极区的多数载流子为空穴时，掺杂子区域112中所述统一的费米能级与掺杂子区域112的导带底之间的第一距离，小于掺杂子区域111中所述统一的费米能级与掺杂子区域111的导带底之间的第二距离，且第二掺杂区12中所述统一的费米能级与第二掺杂区12的导带底之间的第三距离大于所述第二距离，促进了集电极区注入掺杂子区域112和掺杂子区域111中的空穴向第二掺杂区12运动，增加了第二掺杂区中的载流子浓度，增强了电导调制效应，降低了导通压降；减少了第一掺杂区与体区的接触界面处聚集的空穴浓度，减少了关断时需要复合的空穴数量，缩短了关断时间，降低了关断损耗。
当漂移区的多数载流子为空穴、集电极区的多数载流子为电子时，掺杂子区域112中所述统一的费米能级与掺杂子区域112的导带底之间的第一距离，大于掺杂子区域111中所述统一的费米能级与掺杂子区域111的导带底之间的第二距离，且第二掺杂区12中所述统一的费米能级与第二掺杂区12的导带底之间的第三距离小于所述第二距离，促进了集电极区注入掺杂子区域112和掺杂子区域111中的电子向第二掺杂区12运动，增加了第二掺杂区中的载流子浓度，增强了电导调制效应，降低了导通压降；减少了第一掺杂区与体区的接触界面处聚集的电子浓度，减少了关断时需要复合的电子数量，缩短了关断时间，降低了关断损耗。
为了便于在生产过程中准确控制第一掺杂区的掺杂浓度，第一掺杂区中掺杂浓度不同的多个掺杂子区域的体积相同。
在一些发明实施例中，所述第二掺杂区包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
在本发明实施例中，当第二掺杂区12包括掺杂浓度不同的多个掺杂子区域时，多个掺杂子区域可如图3所示，在第二掺杂区中水平并列设置。
如图3所示，当第二掺杂区包括两个不同掺杂浓度的掺杂子区域121和122时，掺杂子区域121的掺杂浓度大于掺杂子区域122的掺杂浓度。
根据上述在第一掺杂区设置掺杂浓度不同的多个掺杂子区域的分析可知，通过在第二掺杂区中设置掺杂浓度高的掺杂子区域121和掺杂浓度低掺杂子区域122，可促进集电极区注入第一掺杂区中的载流子向掺杂子区域122运动，增加了第二掺杂区中的电导调制效应，降低了导通压降，且降低了第一掺杂区与体区的接触界面处的载流子浓度，减少了关断时间和关断损耗。
为了便于在生产过程中准确控制第二掺杂区的掺杂浓度，第二掺杂区中掺杂浓度不同的多个掺杂子区域的体积相同。
在一些发明实施例中，所述第三掺杂区包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
在本发明实施例中，当第三掺杂区21包括掺杂浓度不同的多个掺杂子区域时，多个掺杂子区域可如图4所示，在第三掺杂区中水平并列设置。
如图4所示，当第三掺杂区包括两个不同掺杂浓度的掺杂子区域211和212时，掺杂子区域211的掺杂浓度小于掺杂子区域212的掺杂浓度。
根据上述在第一掺杂区设置掺杂浓度不同的多个掺杂子区域的分析可知，通过在第三掺杂区中设置掺杂浓度较低的掺杂子区域211和掺杂浓度较高的掺杂子区域212，可促进掺杂子区域211中的多数载流子向掺杂子区域212运动，进而促进了第三掺杂区中的多数载流子向第四掺杂区运动，增加了第四掺杂区向第二掺杂区中注入载流子的浓度，增强了第二掺杂区中的电导调制效应，降低了导通压降，且减少了第三掺杂区注入第一掺杂区的载流子浓度，降低了第一掺杂区与体区的接触界面处的载流子浓度，减少了关断时间和关断损耗。
为了便于在生产过程中准确控制第三掺杂区的掺杂浓度，第三掺杂区中掺杂浓度不同的多个掺杂子区域的体积可以相同。
在一些发明实施例中，所述第四掺杂区包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
在本发明实施例中，当第四掺杂区22包括掺杂浓度不同的多个掺杂子区域时，多个掺杂子区域可如图5所示，在第四掺杂区中水平并列设置。
如图5所示，当第四掺杂区包括两个不同掺杂浓度的掺杂子区域221和222时，掺杂子区域221的掺杂浓度小于掺杂子区域222的掺杂浓度。
根据上述在第一掺杂区设置掺杂浓度不同的多个掺杂子区域的分析可知，通过在第四掺杂区中设置掺杂浓度较低的掺杂子区域221和掺杂浓度较高的掺杂子区域222，可促进掺杂子区域221中的多数载流子向掺杂子区域222运动，进而促进了第三掺杂区中的多数载流子向第四掺杂区运动，增加了第四掺杂区向第二掺杂区中注入载流子的浓度，增强了第二掺杂区中的电导调制效应，降低了导通压降，且减少了集电极区注入第一掺杂区的载流子浓度，降低了第一掺杂区与体区的接触界面处的载流子浓度，减少了关断时间和关断损耗。
为了便于在生产过程中准确控制第四掺杂区的掺杂浓度，第四掺杂区中掺杂浓度不同的多个掺杂子区域的体积可以相同。
在一些发明实施例中，如图6所示，所述第一掺杂区11包括第一掺杂子区域112和第二掺杂子区域111，其中，所述第二掺杂子区域111位于所述第一掺杂子区域112和所述第二掺杂区12之间，所述第一掺杂子区域112的掺杂浓度大于所述第二掺杂子区域111的掺杂浓度；
所述第三掺杂区21包括第三掺杂子区域212和第四掺杂子区域211，其中，所述第四掺杂子区域211位于所述第三掺杂子区域212和所述第四掺杂区22之间，所述第三掺杂子区域212的掺杂浓度小于所述第四掺杂子区域211的掺杂浓度；
所述第一掺杂子区域112位于所述第三掺杂子区域212上方，所述第二掺杂子区域111位于所述第四掺杂子区域211上方。
基于上述分析可知，通过如图6所示设置第一掺杂子区域112、第二掺杂子区域111、第二掺杂区12，可促进集电极区注入第一掺杂区中的载流子向第二掺杂区运动，提高第二掺杂区中的载流子浓度，进而提高电导调制效应，降低导通压降。通过设置第三掺杂子区域212、第四掺杂子区域211和第四掺杂区22，可促进第三掺杂区中的多数载流子向第四掺杂区运动，进而提高了第四掺杂区向第二掺杂区注入载流子的效率，优化了漂移区中的载流子分布，一方面提高了注入第二掺杂区中的载流子浓度，提高了电导调制效应，降低了导通压降；另一方面降低了集电极区向第一掺杂区中注入的载流子浓度，减少了关断时第一掺杂区中需要复合的载流子数量，缩短了关断时间，降低了关断损耗。
此外，由于集电极区中存在掺杂浓度较低的第一掺杂子区域，使得集电极区的整体掺杂浓度不会很高，从而不会造成因为集电极掺杂浓度高而延长关断时间的情况。
在一些发明实施例中，所述第一掺杂子区域的掺杂浓度与所述第二掺杂子区域的掺杂浓度的比值大于或等于10。
在一些发明实施例中，所述第二掺杂子区域的掺杂浓度与所述第二掺杂区的掺杂浓度的比值大于或等于10。
绝缘栅双极型晶体管在正向阻断时，主要依靠漂移区来承担正向阻断电压，漂移区的电阻率和厚度越大，器件的正向阻断电压越高，器件的耐压性能越好，但是也增大了器件的正向压降，因此需要折衷考虑。
当注入漂移区的载流子浓度大于其本身的掺杂浓度时，由于绝缘栅双极型晶体管内部的电导调制效果明显，使得绝缘栅双极型晶体管漂移区对器件的耐压和正向压降的影响较为折衷。此外，较低掺杂浓度的漂移区能在更薄的厚度下，保持漂移区耐压能力不变。较高掺杂浓度的漂移区会减弱电导调制效应，无法保证导电通路，使得绝缘栅双极型晶体管无法正常工作。因此，为了获得耐压能力和导通压降的折衷关系，漂移区中第一掺杂区和第二掺杂区的掺杂浓度不宜过高。
通过分别在漂移区设置掺杂浓度逐渐升高的第一掺杂区和第二掺杂区、在集电极区设置掺杂浓度逐渐降低的第三掺杂区和第四掺杂区，且将第三掺杂区设置在第一掺杂区下方、将第四掺杂区设置在第二掺杂区下方，可以优化集电极区注入漂移区中载流子的分布状况，增加栅极区下方的第二掺杂去中的载流子浓度，减少聚集在第一掺杂区和体区接触面附近的载流子浓度，减少关断时间；通过设置掺杂浓度较低的第二掺杂区，使得漂移区的整体掺杂浓度不会过高，保证了耐压能力和导通压降的折衷关系。
在本发明实施例中，可以通过调节第一掺杂区中第一掺杂子区域和第二掺杂子区域的体积比例、掺杂浓度大小，以及调节第一掺杂区与第二掺杂区的体积比例、掺杂浓度大小等，进一步优化绝缘栅双极型晶体管的导通压降和关断时间。
在一些发明实施例中，所述第四掺杂子区域的掺杂浓度与所述第三掺杂子区域的掺杂浓度的比值大于或等于10。
在一些发明实施例中，所述第四掺杂区的掺杂浓度与所述第四掺杂子区域的掺杂浓度的比值大于或等于10。
当集电极区的整体掺杂浓度过高时，增加了集电极区注入到漂移区的载流子数量，导致关断时间延长，因此，为了优化绝缘栅双极型晶体管的关断特性，集电极区中的第三掺杂子区域、第四掺杂子区域和第四掺杂区的掺杂浓度不宜过高。
在本发明实施例中，可以通过调节第三掺杂区中第三掺杂子区域和第四掺杂子区域的体积比例、掺杂浓度大小等，以及调节第三掺杂区与第四掺杂区的体积比例、掺杂浓度大小等，进一步优化绝缘栅双极型晶体管的导通压降和关断时间。
在一些发明实施例中，所述第一掺杂子区域的掺杂浓度为1*1018cm-3至1*1020cm-3。
在一些发明实施例中，所述第二掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3。
在一些发明实施例中，所述第三掺杂子区域的掺杂浓度为1*1016cm-3至1*1018cm-3。
在一些发明实施例中，所述第四掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3。
在一些发明实施例中，所述第二掺杂区的掺杂浓度为1*1016cm-3至1*1018cm-3。
在一些发明实施例中，所述第四掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3。
本发明实施例提供一种绝缘栅双极型晶体管的制作方法，包括：
形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区；其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；
在所述第一掺杂区上方形成体区，在所述第二掺杂区上方形成栅极区；
在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，以形成包括所述第三掺杂区和所述第四掺杂区的集电极区；其中，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度。
在本发明实施例中，所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区的方法可包括：在半导体衬底的一个表面通过离子注入形成漂移区区，并通过注入不同浓度的离子，在漂移区形成第一掺杂区和第二掺杂区；其中，第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度。
在一些发明实施例中，形成第一掺杂区，包括：
形成包括掺杂浓度单一的单个掺杂区域的第一掺杂区；
或，
形成包括掺杂浓度不同的多个掺杂子区域的第一掺杂区。
在一些发明实施例中，形成第二掺杂区，包括：
形成包括掺杂浓度单一的单个掺杂区域的第二掺杂区；
或，
形成包括掺杂浓度不同的多个掺杂子区域的第二掺杂区。
在一些发明实施例中，所述在所述第一掺杂区下方形成第三掺杂区，包括：
形成包括掺杂浓度单一的单个掺杂区域的第三掺杂区；
或，
形成包括掺杂浓度不同的多个掺杂子区域的第三掺杂区；
在一些发明实施例中，所述在所述第二掺杂区下方形成第四掺杂区，包括：
形成包括掺杂浓度单一的单个掺杂区域的第四掺杂区；
或，
形成包括掺杂浓度不同的多个掺杂子区域的第四掺杂区。
在一些发明实施例中，所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区，包括：
形成包括第一掺杂子区域和第二掺杂子区域的所述第一掺杂区；其中，所述第二掺杂子区域位于所述第一掺杂子区域和所述第二掺杂区之间，所述第一掺杂子区域的掺杂浓度大于所述第二掺杂子区域的掺杂浓度。
在一些发明实施例中，所述在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，包括：
在第一掺杂子区域下方形成第三掺杂子区域，在第二掺杂子区域下方形成第四掺杂子区域，以形成包括所述第三掺杂子区域和所述第四掺杂子区域的所述第三掺杂区；其中，所述第四掺杂子区域位于所述第三掺杂子区域和所述第四掺杂区之间，所述第三掺杂子区域的掺杂浓度小于所述第四掺杂子区域的掺杂浓度。
示例1
图7示出了一种绝缘栅双极型晶体管的结构示意图。所述绝缘栅双极型晶体管包括：重掺杂P+型集电极区22，中掺杂P型集电极区211，轻掺杂P-型集电极区212，轻掺杂N-型漂移区12，中掺杂N型漂移区111，重掺杂N+型漂移区112，集电极金属8，P型体区3，N+发射极区5，发射极金属6，栅极层4，栅极金属7。其中，正号(+)表示掺杂浓度较高，负号(-)表示掺杂浓度较低。
在本示例中，通过离子注入的方法，在集电极区和漂移区形成不同掺杂浓度的区域，即形成重掺杂P+型集电极区22，中掺杂P型集电极区211，轻掺杂P-型集电极区212，轻掺杂N-型漂移区12，中掺杂N型漂移区111，重掺杂N+型漂移区112。
在一些发明实施例中，集电极区和漂移区的掺杂浓度分布，可以是逐渐变化的，也可以是阶梯变化的，只需保证掺杂浓度的变化趋势为：从三极管区域到二极管区域，集电极区的掺杂浓度依次增加，漂移区的掺杂浓度依次降低。其中，三级管区域表示位于发射极下方，且由体区、漂移区和集电极区组成的区域；二极管区域表示位于栅极层下方，由漂移区和集电极区组成的区域。该结构能够在关断时有效增加漂移区中空穴的复合效率，减少关断时间，从而降低关断损耗。同时，该结构也促进了集电极区的空穴向栅极层运动，保证了导通的导电沟道，保证了较低的导通损耗。
在一些发明实施例中，所述绝缘栅双极型晶体管可为常规平面栅结构、沟槽栅结构、穿通结构(PT结构)、场终止-沟槽结构(FS-Trench结构)等。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
漂移区，所述漂移区包括掺杂类型相同的第一掺杂区和第二掺杂区；其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；
集电极区，所述集电极区包括掺杂类型相同的第三掺杂区和第四掺杂区；其中，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度；
所述第一掺杂区，位于体区与所述第三掺杂区之间，且与所述体区、所述第三掺杂区接触；
所述第二掺杂区，位于栅极区与所述第四掺杂区之间，且与所述栅极区、所述第四掺杂区接触。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
第一类载流子在所述集电极区的掺杂浓度大于第二类载流子在所述集电极区的掺杂浓度；其中，所述第一类载流子的带电荷类型和所述第二类载流子的带电荷类型不同；
所述第一类载流子在所述漂移区的掺杂浓度小于所述第二类载流子在所述漂移区的掺杂浓度。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，
所述第一掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进所述集电极区注入所述第一掺杂区中的所述第一类载流子向所述第二掺杂区移动；
和/或，
所述第一掺杂区，用于当所述绝缘栅双极型晶体管关断时，复合所述集电极区注入所述漂移区中的所述第一类载流子。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
所述第三掺杂区，用于当所述绝缘栅双极型晶体管导通时，促进所述集电极区中的第一类载流子向所述第四掺杂区移动。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区中，至少一个包括：
掺杂浓度单一的单个掺杂区域；
或，
掺杂浓度不同的多个掺杂子区域。
6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
所述第一掺杂区包括第一掺杂子区域和第二掺杂子区域，其中，所述第二掺杂子区域位于所述第一掺杂子区域和所述第二掺杂区之间，所述第一掺杂子区域的掺杂浓度大于所述第二掺杂子区域的掺杂浓度；
所述第三掺杂区包括第三掺杂子区域和第四掺杂子区域，其中，所述第四掺杂子区域位于所述第三掺杂子区域和所述第四掺杂区之间，所述第三掺杂子区域的掺杂浓度小于所述第四掺杂子区域的掺杂浓度；
所述第一掺杂子区域位于所述第三掺杂子区域上方，所述第二掺杂子区域位于所述第四掺杂子区域上方。
7.根据权利要求6所述的绝缘栅双极型晶体管，其特征在于，
所述第一掺杂子区域的掺杂浓度与所述第二掺杂子区域的掺杂浓度的比值大于或等于10；
所述第二掺杂子区域的掺杂浓度与所述第二掺杂区的掺杂浓度的比值大于或等于10；
所述第四掺杂子区域的掺杂浓度与所述第三掺杂子区域的掺杂浓度的比值大于或等于10；
所述第四掺杂区的掺杂浓度与所述第四掺杂子区域的掺杂浓度的比值大于或等于10。
8.根据权利要求6或7所述的绝缘栅双极型晶体管，其特征在于，
所述第一掺杂子区域的掺杂浓度为1*1018cm-3至1*1020cm-3；
所述第二掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3；
所述第三掺杂子区域的掺杂浓度为1*1016cm-3至1*1018cm-3；
所述第四掺杂子区域的掺杂浓度为1*1017cm-3至1*1019cm-3。
9.根据权利要求1至7任一项所述的绝缘栅双极型晶体管，其特征在于，
所述第二掺杂区的掺杂浓度为1*1016cm-3至1*1018cm-3；
所述第四掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3。
10.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括：
形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区；其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；
在所述第一掺杂区上方形成体区，在所述第二掺杂区上方形成栅极区；
在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，以形成包括所述第三掺杂区和所述第四掺杂区的集电极区；其中，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度。
11.根据权利要求10所述的制作方法，其特征在于，所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区、所述在所述第一掺杂区下方形成第三掺杂区、所述在所述第二掺杂区下方形成第四掺杂区中，至少一个包括：
形成包括掺杂浓度单一的单个掺杂区域；
或，
形成包括掺杂浓度不同的多个掺杂子区域。
12.根据权利要求10所述的制作方法，其特征在于，
所述形成包括掺杂类型相同的第一掺杂区和第二掺杂区的漂移区，包括：
形成包括第一掺杂子区域和第二掺杂子区域的所述第一掺杂区；其中，所述第二掺杂子区域位于所述第一掺杂子区域和所述第二掺杂区之间，所述第一掺杂子区域的掺杂浓度大于所述第二掺杂子区域的掺杂浓度；
所述在所述第一掺杂区下方形成第三掺杂区，在所述第二掺杂区下方形成第四掺杂区，包括：
在第一掺杂子区域下方形成第三掺杂子区域，在第二掺杂子区域下方形成第四掺杂子区域，以形成包括所述第三掺杂子区域和所述第四掺杂子区域的所述第三掺杂区；其中，所述第四掺杂子区域位于所述第三掺杂子区域和所述第四掺杂区之间，所述第三掺杂子区域的掺杂浓度小于所述第四掺杂子区域的掺杂浓度。
CN201910766204.9A 2019-08-19 2019-08-19 绝缘栅双极型晶体管及其制作方法 Active CN112397580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910766204.9A CN112397580B (zh) 2019-08-19 2019-08-19 绝缘栅双极型晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910766204.9A CN112397580B (zh) 2019-08-19 2019-08-19 绝缘栅双极型晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112397580A CN112397580A (zh) 2021-02-23
CN112397580B true CN112397580B (zh) 2024-04-05

Family

ID=74603598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910766204.9A Active CN112397580B (zh) 2019-08-19 2019-08-19 绝缘栅双极型晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112397580B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318400A (ja) * 2002-04-23 2003-11-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN105895679A (zh) * 2015-01-22 2016-08-24 肖胜安 一种绝缘栅双极晶体管的结构和制造方法
CN107293579A (zh) * 2017-06-29 2017-10-24 四川大学 一种具有低导通压降的超结igbt
CN108155228A (zh) * 2017-12-18 2018-06-12 广东美的制冷设备有限公司 绝缘栅双极晶体管、ipm模块及空调器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318400A (ja) * 2002-04-23 2003-11-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN105895679A (zh) * 2015-01-22 2016-08-24 肖胜安 一种绝缘栅双极晶体管的结构和制造方法
CN107293579A (zh) * 2017-06-29 2017-10-24 四川大学 一种具有低导通压降的超结igbt
CN108155228A (zh) * 2017-12-18 2018-06-12 广东美的制冷设备有限公司 绝缘栅双极晶体管、ipm模块及空调器

Also Published As

Publication number Publication date
CN112397580A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
USRE47072E1 (en) Insulated gate turn-off device with turn-off transistor
KR101722968B1 (ko) 축소된 스케일의 공진 터널링 전계 효과 트랜지스터
JP6673499B2 (ja) 半導体装置
US20160111419A1 (en) Semiconductor device
CN108281487B (zh) 半导体器件和用于形成半导体器件的方法
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
CN108365007B (zh) 绝缘栅双极型晶体管
EP4016638A1 (en) Power semiconductor device with an insulated trench gate electrode
CN105706241B (zh) Mos双极器件
CN113725292A (zh) 一种具有低导通电压高抗闩锁能力的igbt及其制备方法
US11145717B2 (en) Cellular insulated gate power device with edge design to prevent failure near edge
KR20150061202A (ko) 전력 반도체 소자
CN112768517B (zh) 绝缘栅双极型晶体管
CN112397580B (zh) 绝缘栅双极型晶体管及其制作方法
CN110676314B (zh) 一种绝缘栅双极型晶体管、功率模块及生活电器
KR102004768B1 (ko) 전력 반도체 소자
CN112310206B (zh) 绝缘栅双极晶体管及其制作方法
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN113690309B (zh) Ligbt、制备方法、智能功率模块、驱动电路及电器
US20150187922A1 (en) Power semiconductor device
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
CN112310205B (zh) 绝缘栅双极型晶体管及其制作方法
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
CN108155228B (zh) 绝缘栅双极晶体管、ipm模块及空调器
CN112331715B (zh) 绝缘栅双极型晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant