CN110676314B - 一种绝缘栅双极型晶体管、功率模块及生活电器 - Google Patents

一种绝缘栅双极型晶体管、功率模块及生活电器 Download PDF

Info

Publication number
CN110676314B
CN110676314B CN201911013226.4A CN201911013226A CN110676314B CN 110676314 B CN110676314 B CN 110676314B CN 201911013226 A CN201911013226 A CN 201911013226A CN 110676314 B CN110676314 B CN 110676314B
Authority
CN
China
Prior art keywords
region
drift
type
drift region
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911013226.4A
Other languages
English (en)
Other versions
CN110676314A (zh
Inventor
刘利书
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201911013226.4A priority Critical patent/CN110676314B/zh
Priority to PCT/CN2019/125921 priority patent/WO2021077579A1/zh
Priority to EP19950004.2A priority patent/EP4024473A4/en
Publication of CN110676314A publication Critical patent/CN110676314A/zh
Application granted granted Critical
Publication of CN110676314B publication Critical patent/CN110676314B/zh
Priority to US17/724,413 priority patent/US20220238705A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种绝缘栅双极型晶体管、功率模块及生活电器，所述晶体管包括半导体衬底，所述半导体衬底包括：第一类型掺杂的集电极区，其中，所述集电极区包括凸起区；第二类型掺杂的第一漂移区和第二类型掺杂的第二漂移区；其中，所述第一漂移区和所述第二漂移区位于所述集电极区具有所述凸起区的一侧，且所述第一漂移区具有与所述凸起区匹配的轮廓以使所述第二漂移区非接触所述凸起区，所述第一漂移区的掺杂浓度大于所述第二漂移区的掺杂浓度；第一有源区和第二有源区，相对地形成在所述第二漂移区的两端。通过上述方式，本申请能够降低漂移区导通电阻。

Description

一种绝缘栅双极型晶体管、功率模块及生活电器
技术领域
本申请涉及电力电子技术领域，特别是涉及一种绝缘栅双极型晶体管、功率模块及生活电器。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件。由于具有高输入阻抗、低导通压降、驱动功率小且饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
IGBT为非理想型元器件，具有一定的导通电阻，导通电阻越大，其工作时的导通损耗越大。其导通电阻包括漂移区的导通电阻，因此有必要提供一种改进的技术方案来降低漂移区的导通电阻。
发明内容
本申请主要解决的技术问题是提供一种绝缘栅双极型晶体管、功率模块及生活电器，能够降低漂移区导通电阻。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种绝缘栅双极型晶体管，所述晶体管包括半导体衬底，所述半导体衬底包括：第一类型掺杂的集电极区，其中，所述集电极区包括凸起区；第二类型掺杂的第一漂移区和第二类型掺杂的第二漂移区；其中，所述第一漂移区和所述第二漂移区位于所述集电极区具有所述凸起区的一侧，且所述第一漂移区具有与所述凸起区匹配的轮廓以使所述第二漂移区非接触所述凸起区，所述第一漂移区的掺杂浓度大于所述第二漂移区的掺杂浓度；第一有源区和第二有源区，相对地形成在所述第二漂移区的两端。
其中，所述第一漂移区覆盖所述凸起区以使所述第二漂移区非接触所述凸起区，且所述第二漂移区接触所述集电极区的其它区域；或者，所述第一漂移区包括覆盖所述凸起区以及位于所述凸起区两侧的所述集电极区表面，以使所述第二漂移区非接触所述集电极区。
其中，所述第一有源区和所述第二有源区分别包括：第一类型阱区，形成在所述第二漂移区中；第二类型掺杂的发射区，形成在所述第一类型阱区中。
其中，所述第一类型阱区包括：第一类型轻掺杂区，形成在所述第二漂移区中；第一类型掺杂区，形成在所述第一类型轻掺杂区的一侧；其中，所述发射区形成在所述第一类型掺杂区中，且所述第一类型掺杂区的至少部分接触所述第二漂移区；或者，所述第一类型阱区包括：第一类型轻掺杂区，形成在所述第二漂移区中；第一类型掺杂区，形成在所述第一类型轻掺杂区中；其中，所述发射区形成在所述第一类型掺杂区中。
其中，进一步包括：集电极，设置在所述半导体衬底的第一表面上，并与所述集电极区接触；第一发射电极和第二发射电极，设置在所述半导体衬底相对的第二表面上，且分别与所述第一有源区和所述第二有源区接触。
其中，进一步包括：栅极绝缘层，设置在所述半导体衬底的第二表面上，且设置在所述第一发射电极和所述第二发射电极之间；栅极，设置在所述栅极绝缘层上，所述栅极与所述第一类型阱区沿所述半导体衬底的厚度方向上的投影具有重叠部分；其中，所述凸起区和所述第一漂移区包括延伸入所述第一有源区和所述第二有源区之间的间隔区域内的部分。
其中，所述半导体衬底进一步包括凹陷部，所述凹陷部位于所述第一有源区和所述第二有源区之间；所述晶体管进一步包括：栅极绝缘层和栅极，其中，所述栅极绝缘层和所述栅极设置在所述凹陷部中，所述栅极通过所述栅极绝缘层而非接触所述半导体衬底，且所述栅极与所述第一类型阱区在平行于所述第一表面F的方向的投影具有重叠部分；其中，所述集电极区在对应所述第一有源区和所述第二有源区的位置处分别设置有一个所述凸起区。
其中，在所述第二漂移区至所述集电极区方向上，所述凸起区的截面为V型或U型。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种功率模块，包括上述任一实施例中所述的绝缘栅双极晶体管。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种生活电器，包括上述任一实施例中所述的功率模块。
本申请的有益效果是：本申请所提供的绝缘栅双极型晶体管中的第一类型掺杂的集电极区包括凸起区，位于集电极区一侧的第二类型掺杂的漂移区包括第一漂移区和第二漂移区，其中，掺杂浓度较高的第一漂移区与凸起区直接接触且具有与凸起区匹配的轮廓，以使得掺杂浓度较低的第二漂移区非接触凸起区。在导通时，第一有源区和第二有源区内沟道开启，由于凸起区的存在，减小了漂移区的有效厚度，来自第一有源区和第二有源区的电子(或空穴)与来自集电极区的空穴(或电子)能够流过更短的导通路径，加速了电子-空穴的复合，降低了漂移区的导通损耗，从而使IGBT整体导通损耗降低；且由于第一有源区和第二有源区形成在掺杂浓度较低的第二漂移区的两端，因此IGBT的耐压范围更大，耐压能力较好。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请绝缘栅双极型晶体管一实施方式的结构示意图；
图2为本申请绝缘栅双极型晶体管另一实施方式的结构示意图；
图3为本申请绝缘栅双极型晶体管另一实施方式的结构示意图；
图4为本申请绝缘栅双极型晶体管另一实施方式的结构示意图；
图5为本申请绝缘栅双极型晶体管另一实施方式的结构示意图；
图6为本申请功率模块一实施方式的结构示意图；
图7为本申请生活电器一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为绝缘栅双极型晶体管一实施方式的结构示意图，该IGBT包括半导体衬底10，半导体衬底10的材质可以为硅、碳化硅、锗、硅锗晶体、氮化镓、砷化镓等，其形状可以为立方体等。半导体衬底10包括第一类型掺杂的集电极区100、第二类型掺杂的第一漂移区102、第二类型掺杂的第二漂移区104、第一有源区106和第二有源区108。在本实施例中，第一类型为P型，第二类型为N型。当然，在其他实施例中，第一类型也可为N型，对应地第二类型为P型。在实际IGBT制备过程中，可以采用离子注入的方法在各个区掺杂对应类型的物质，且控制相应的掺杂浓度；例如，P型对应的掺杂物质可以含硼，N型对应的掺杂物质可以含砷或磷。
其中，如图1所示，集电极区100包括凸起区1000；第一漂移区102和第二漂移区104位于集电极区100具有凸起区1000的一侧，且第一漂移区102具有与凸起区1000匹配的轮廓以使第二漂移区104非接触凸起区1000，且第一漂移区102的掺杂浓度大于第二漂移区104的掺杂浓度，例如，第一漂移区102的掺杂浓度比第二漂移区104的掺杂浓度高一个或两个数量级；第一有源区106和第二有源区108相对地形成在第二漂移区104的两端。在导通时，第一有源区106和第二有源区108内沟道开启，由于凸起区1000的存在，减小了漂移区的有效厚度，来自第一有源区106和第二有源区108的电子(或空穴)与来自集电极区100的空穴(或电子)能够流过更短的导通路径，加速了电子-空穴的复合，降低了漂移区的导通损耗，从而使IGBT整体导通损耗降低；且由于第一有源区106和第二有源区108形成在掺杂浓度较低的第二漂移区104的两端，因此IGBT的耐压范围更大，耐压能力较好。
在一个实施方式中，如图1所示，在第二漂移区104至集电极区100方向上，凸起区1000的截面为V型，第一漂移区102覆盖凸起区1000的部分的截面为V型，V型的角部和侧壁可以有一定的弧度。上述设计方式可以使得覆盖凸起区1000的第一漂移区102的部分更加靠近第一有源区106和第二有源区108的沟道，进而进一步减小漂移区的有效厚度，缩短导通路径。
当然，在其他实施方式中，如图2所示，图2为本申请绝缘栅双极型晶体管另一实施方式的结构示意图。在第二漂移区104a至集电极区100a方向上，凸起区1000a的截面也可为U型，第一漂移区102a覆盖凸起区1000a的部分的截面为也可为U型。该设计方式同样具有上述效果。
在又一个实施方式中，请继续参阅图1，第一漂移区102覆盖凸起区1000以使第二漂移区104非接触凸起区1000，且第二漂移区104接触集电极区100的其它区域。上述结构设计的IGBT的成本较低；且由于第二漂移区104具有与集电极区100接触的区域，在IGBT关断过程中，第二漂移区104内的载流子可以很快复合掉，有利于提高IGBT的关断效率。
在又一个实施方式中，如图3所示，图3为本申请绝缘栅双极型晶体管另一实施方式的结构示意图。在本实施例中，第一漂移区102b覆盖凸起区1000b以及位于凸起区1000b两侧的集电极区100b表面，以使第二漂移区102b非接触集电极区100b。该设计方式具有场截止型IGBT的特点，即上述设计方式中在位于凸起区1000b两侧的集电极区100b和掺杂浓度较低的第二漂移区104b之间的掺杂浓度较高的第一漂移区102b可以使得电场迅速衰减，从而使得电场在第一漂移区102b截止，阻止耗尽区扩展至集电极区100b而导致穿通；且能够大幅度降低IGBT的厚度，厚度越小意味着导通压降和导通损耗更低。
在又一个实施方式中，请再次参阅图1，上述第一有源区106和第二有源区108分别包括：第一类型阱区1060，形成在第二漂移区104中；第二类型掺杂的发射区1062，形成在第一类型阱区1060中。上述第一有源区106和第二有源区108的结构简单，且工艺易于实现。
在一个应用场景中，如图1所示，第一类型阱区1060包括：第一类型轻掺杂区10600，形成在第二漂移区104中；第一类型掺杂区10602，形成在第一类型轻掺杂区10600的一侧；其中，发射区1062形成在第一类型掺杂区10602中，且第一类型掺杂区10602的至少部分接触第二漂移区104。在本实施例中，第一类型掺杂区10602的掺杂浓度可以比第一类型轻掺杂区10600的掺杂浓度高一个或两个数量级，该掺杂浓度的设计方式在工艺上易于达到；且上述第一类型轻掺杂区10600与第二类型轻掺杂的第二漂移区104接触时，两者之间可以形成宽的耗尽区，以使得IGBT不易被击穿，即多个PN结串联保证了IGBT具有高的耐压能力。
在又一个应用场景中，如图4所示，图4为本申请绝缘栅双极型晶体管另一实施方式的结构示意图。第一类型阱区1060c也可为其他结构，例如，第一类型阱区1060c包括：第一类型轻掺杂区10600c，形成在第二漂移区104c中；第一类型掺杂区10602c，形成在第一类型轻掺杂区10600c中，即第一类型掺杂区10602c面向第二漂移区104c的一侧全部被第一类型轻掺杂区10600c包覆；其中，发射区1062c形成在第一类型掺杂区10602c中。在本实施例中，第一类型掺杂区10602c的掺杂浓度同样可以比第一类型轻掺杂区10600c的掺杂浓度高一个或两个数量级，该掺杂浓度的设计方式在工艺上易于达到；且上述第一类型轻掺杂区10600c与第二类型轻掺杂的第二漂移区104c接触时，两者之间可以形成宽的耗尽区，以使得IGBT不易被击穿，即多个PN结串联保证了IGBT具有高的耐压能力。
在又一个实施方式中，请继续参阅图1，本申请所提供的绝缘栅双极型晶体管还包括：集电极101，设置在半导体衬底10的第一表面A上，并与集电极区100接触；第一发射电极103和第二发射电极105，设置在半导体衬底10相对的第二表面B上，且分别与第一有源区106和第二有源区108接触。上述集电极101、第一发射电极103和第二发射电极105的材质可以为金属，上述集电极101、第一发射电极103和第二发射电极105的设置方式较为简单，且工艺易于实现。
进一步，请继续参阅图1，本申请所提供的绝缘栅双极型晶体管还包括：栅极绝缘层107，其材质可以为二氧化硅等，设置在半导体衬底10的第二表面B上，且设置在第一发射电极103和第二发射电极105之间；栅极109，设置在栅极绝缘层107上；其中，栅极109与第一类型阱区1060沿半导体衬底10的厚度方向上的投影具有重叠部分。上述结构的IGBT为平面栅结构，其具有更低的饱和电流、短路能力较好。
此时，集电极区100的凸起区1000、以及第一漂移区102可以包括延伸入第一有源区106和第二有源区108之间的间隔区域内的部分，以使得第一漂移区102尽可能接近第一有源区106和第二有源区108的沟道，进而使得来自发射区1062的电子(或空穴)与来自集电极区100的空穴(或电子)流过更短的导通路径，加速电子-空穴的复合，减小漂移区的导通损耗，进而减小IGBT整体的导通损耗。
当然，在其他实施方式中，如图5所示，图5为本申请绝缘栅双极型晶体管另一实施方式的结构示意图，半导体衬底10d进一步包括凹陷部(未标示)，凹陷部位于第一有源区106d和第二有源区108d之间；该IGBT进一步包括：栅极绝缘层107d和栅极109d，其中，栅极绝缘层107d和栅极109d设置在凹陷部中，栅极109d通过栅极绝缘层107d而非接触半导体衬底10d，且栅极109d与第一类型阱区1060d在平行于第一表面F方向的投影具有重叠部分。上述结构设计的IGBT为沟槽栅型，其降低了甚至消除了JFET(结型场效应管)区电阻，以使得整个IGBT具有更低的导通电阻；且沟槽栅型的IGBT特征尺寸可以做得很小，提高IGBT的功率密度。
此时，集电极区100d的凸起区1000d可以设置有两个，其中一个凸起区1000d对应设置于第一有源区106d位置处，另一个凸起区1000d对应设置于第二有源区108d位置处。该设计方式可以使得覆盖凸起区1000d的第一漂移区102d尽可能接近第一有源区106d和第二有源区108d的沟道，进而使得来自发射区1062d的电子(或空穴)与来自集电极区100d的空穴(或电子)流过更短的导通路径，加速电子-空穴的复合，减小漂移区的导通损耗，进而减小IGBT整体的导通损耗。
请参阅图6，图6为本申请功率模块一实施方式的结构示意图。该功率模块20包括上述任一实施例中的IGBT200，具体结构再此不再赘述，该功率模块中IGBT200的个数可以为多个，例如，4个、6个等，本申请对此不作限定。
请参阅图7，图7为本申请生活电器一实施方式的结构示意图。该生活电器30可以是洗衣机(如图7所示)、空调等，该生活电器30上的控制电路上可以设置有上述功率模块(图未示)。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种绝缘栅双极型晶体管，其特征在于，所述晶体管包括半导体衬底，所述半导体衬底包括：
第一类型掺杂的集电极区，其中，所述集电极区包括平层区和自所述平层区一侧凸起的凸起区；
第二类型掺杂的第一漂移区和第二类型掺杂的第二漂移区；其中，所述第一漂移区和所述第二漂移区位于所述集电极区具有所述凸起区的一侧，且所述第一漂移区具有与所述凸起区匹配的轮廓以使所述第二漂移区非接触所述凸起区，所述第一漂移区的掺杂浓度大于所述第二漂移区的掺杂浓度；
第一有源区和第二有源区，相对地形成在所述第二漂移区的两端。
2.根据权利要求1所述的晶体管，其特征在于，
所述第一漂移区覆盖所述凸起区以使所述第二漂移区非接触所述凸起区，且所述第二漂移区接触所述集电极区的其它区域；或者，
所述第一漂移区包括覆盖所述凸起区以及位于所述凸起区两侧的所述集电极区表面，以使所述第二漂移区非接触所述集电极区。
3.根据权利要求1所述的晶体管，其特征在于，所述第一有源区和所述第二有源区分别包括：
第一类型阱区，形成在所述第二漂移区中；
第二类型掺杂的发射区，形成在所述第一类型阱区中。
4.根据权利要求3所述的晶体管，其特征在于，
所述第一类型阱区包括：第一类型轻掺杂区，形成在所述第二漂移区中；第一类型掺杂区，形成在所述第一类型轻掺杂区的一侧；其中，所述发射区形成在所述第一类型掺杂区中，且所述第一类型掺杂区的至少部分接触所述第二漂移区；或者，
所述第一类型阱区包括：第一类型轻掺杂区，形成在所述第二漂移区中；第一类型掺杂区，形成在所述第一类型轻掺杂区中；其中，所述发射区形成在所述第一类型掺杂区中。
5.根据权利要求3所述的晶体管，其特征在于，进一步包括：
集电极，设置在所述半导体衬底的第一表面上，并与所述集电极区接触；
第一发射电极和第二发射电极，设置在所述半导体衬底相对的第二表面上，且分别与所述第一有源区和所述第二有源区接触。
6.根据权利要求5所述的晶体管，其特征在于，进一步包括：
栅极绝缘层，设置在所述半导体衬底的第二表面上，且设置在所述第一发射电极和所述第二发射电极之间；
栅极，设置在所述栅极绝缘层上，所述栅极与所述第一类型阱区沿所述半导体衬底的厚度方向上的投影具有重叠部分；
其中，所述凸起区和所述第一漂移区包括延伸入所述第一有源区和所述第二有源区之间的间隔区域内的部分。
7.根据权利要求5所述的晶体管，其特征在于，
所述半导体衬底进一步包括凹陷部，所述凹陷部位于所述第一有源区和所述第二有源区之间；
所述晶体管进一步包括：栅极绝缘层和栅极，其中，所述栅极绝缘层和所述栅极设置在所述凹陷部中，所述栅极通过所述栅极绝缘层而非接触所述半导体衬底，且所述栅极与所述第一类型阱区在平行于所述第一表面F的方向的投影具有重叠部分；
其中，所述集电极区在对应所述第一有源区和所述第二有源区的位置处分别设置有一个所述凸起区。
8.根据权利要求1所述的晶体管，其特征在于，
在所述第二漂移区至所述集电极区方向上，所述凸起区的截面为V型或U型。
9.一种功率模块，其特征在于，包括权利要求1-8任一项所述的绝缘栅双极型晶体管。
10.一种生活电器，其特征在于，包括如权利要求9所述的功率模块。
CN201911013226.4A 2019-10-23 2019-10-23 一种绝缘栅双极型晶体管、功率模块及生活电器 Active CN110676314B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911013226.4A CN110676314B (zh) 2019-10-23 2019-10-23 一种绝缘栅双极型晶体管、功率模块及生活电器
PCT/CN2019/125921 WO2021077579A1 (zh) 2019-10-23 2019-12-17 一种绝缘栅双极型晶体管、功率模块及生活电器
EP19950004.2A EP4024473A4 (en) 2019-10-23 2019-12-17 INSULATED GATE BIPOLAR TRANSISTOR, POWER MODULE AND HOUSEHOLD ELECTRICAL APPLIANCE
US17/724,413 US20220238705A1 (en) 2019-10-23 2022-04-19 Insulated Gate Bipolar Transistor, Power Module, and Living Appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013226.4A CN110676314B (zh) 2019-10-23 2019-10-23 一种绝缘栅双极型晶体管、功率模块及生活电器

Publications (2)

Publication Number Publication Date
CN110676314A CN110676314A (zh) 2020-01-10
CN110676314B true CN110676314B (zh) 2021-05-04

Family

ID=69083881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013226.4A Active CN110676314B (zh) 2019-10-23 2019-10-23 一种绝缘栅双极型晶体管、功率模块及生活电器

Country Status (4)

Country Link
US (1) US20220238705A1 (zh)
EP (1) EP4024473A4 (zh)
CN (1) CN110676314B (zh)
WO (1) WO2021077579A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117558751A (zh) * 2022-08-04 2024-02-13 无锡华润上华科技有限公司 场截止型绝缘栅双极晶体管及其制造方法
CN118099199A (zh) * 2024-04-23 2024-05-28 洛阳鸿泰半导体有限公司 一种适用于igbt器件制造的三维半导体衬底晶圆和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
JP2008140828A (ja) * 2006-11-30 2008-06-19 Rohm Co Ltd 半導体装置およびその製造方法
CN101849288A (zh) * 2007-11-07 2010-09-29 丰田自动车株式会社 半导体装置
CN102386220A (zh) * 2010-08-27 2012-03-21 比亚迪股份有限公司 一种具有背注增强结构的igbt及其制造方法
CN108231903A (zh) * 2018-01-24 2018-06-29 重庆大学 一种带软恢复体二极管的超结功率mosfet

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JP2002043573A (ja) * 2000-07-28 2002-02-08 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP2008047772A (ja) * 2006-08-18 2008-02-28 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2009218543A (ja) * 2008-02-15 2009-09-24 Toshiba Corp 半導体装置
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP2013069871A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
CN103681814A (zh) * 2012-09-06 2014-03-26 朱江 一种背部沟槽结构绝缘栅双极晶体管及其制备方法
CN103681817B (zh) * 2012-09-10 2016-09-14 中国科学院微电子研究所 Igbt器件及其制作方法
JP5807724B2 (ja) * 2012-09-13 2015-11-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN203644779U (zh) * 2013-11-27 2014-06-11 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件
CN104701355B (zh) * 2013-12-04 2017-08-08 上海华虹宏力半导体制造有限公司 逆导型igbt半导体器件及制造方法
CN104916575B (zh) * 2014-03-11 2018-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105489636B (zh) * 2014-10-13 2019-01-18 南京励盛半导体科技有限公司 一种半导体功率器件的背面结构
CN205428937U (zh) * 2015-11-11 2016-08-03 宁波比亚迪半导体有限公司 非穿通型igbt
CN105489638B (zh) * 2015-12-18 2018-12-21 江苏宏微科技股份有限公司 绝缘栅双极晶体管的背面结构及其制作方法
CN105789290B (zh) * 2016-04-26 2018-10-23 电子科技大学 一种沟槽栅igbt器件及其制造方法
CN107749420B (zh) * 2017-11-20 2023-09-01 电子科技大学 一种逆阻型igbt

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
JP2008140828A (ja) * 2006-11-30 2008-06-19 Rohm Co Ltd 半導体装置およびその製造方法
CN101849288A (zh) * 2007-11-07 2010-09-29 丰田自动车株式会社 半导体装置
CN102386220A (zh) * 2010-08-27 2012-03-21 比亚迪股份有限公司 一种具有背注增强结构的igbt及其制造方法
CN108231903A (zh) * 2018-01-24 2018-06-29 重庆大学 一种带软恢复体二极管的超结功率mosfet

Also Published As

Publication number Publication date
WO2021077579A1 (zh) 2021-04-29
EP4024473A4 (en) 2022-10-12
EP4024473A1 (en) 2022-07-06
CN110676314A (zh) 2020-01-10
US20220238705A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
US20150109050A1 (en) Method of Operating a Reverse Conducting IGBT
CN108682688B (zh) 一种具有三维沟道的复合栅igbt芯片
US20220238705A1 (en) Insulated Gate Bipolar Transistor, Power Module, and Living Appliance
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN108598160B (zh) 一种具有折叠型复合栅结构的igbt芯片
CN110943124A (zh) Igbt芯片及其制造方法
EP0103934B1 (en) Insulated-gate field-effect transistors
EP0665597A1 (en) IGBT and manufacturing process therefore
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN110610986B (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN113725280A (zh) 一种低开启电压的超结rb-igbt器件
CN102683404A (zh) 绝缘栅双极型晶体管及其制造方法
CN209747516U (zh) 一种igbt结构
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
CN113921603B (zh) 一种功率半导体装置
CN113921602B (zh) 功率半导体装置
KR102300623B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
CN216849942U (zh) 一种导通关断特性好的沟槽绝缘栅双极型晶体管
CN114334867B (zh) 一种自动温度控制功率芯片结构及制备方法
CN111162122B (zh) 一种横向功率器件
CN215731726U (zh) 一种低开启电压的超结rb-igbt器件
US20240222478A1 (en) Reverse conducting lateral insulated-gate bipolar transistor
US11569360B2 (en) Power semiconductor device and power semiconductor chip
KR102437048B1 (ko) 전력 반도체 소자 및 전력 반도체 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant