CN112309990B - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN112309990B
CN112309990B CN202011191786.1A CN202011191786A CN112309990B CN 112309990 B CN112309990 B CN 112309990B CN 202011191786 A CN202011191786 A CN 202011191786A CN 112309990 B CN112309990 B CN 112309990B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
contact hole
gate insulating
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011191786.1A
Other languages
English (en)
Other versions
CN112309990A (zh
Inventor
赵慧慧
朴宇成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011191786.1A priority Critical patent/CN112309990B/zh
Priority to PCT/CN2020/132326 priority patent/WO2022088365A1/zh
Priority to US17/278,262 priority patent/US20230387134A1/en
Publication of CN112309990A publication Critical patent/CN112309990A/zh
Application granted granted Critical
Publication of CN112309990B publication Critical patent/CN112309990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示面板及其制备方法，显示面板的制备方法包括：在所述衬底基板上形成位于显示区的低温多晶硅晶体管和氧化物晶体管，以及位于非显示区的相互连通的第一过孔和第二过孔，低温多晶硅晶体管位于第一膜层组，氧化物晶体管位于第二膜层组；通过同一第一构图工艺形成贯穿至少部分第二膜层组的第一接触孔和贯穿第二膜层组的第一过孔，通过同一第二构图工艺形成穿第一膜层组和至少部分第二膜层组的第二接触孔和贯穿第二膜层组的所述第二过孔。本申请相比于现有技术，该显示面板的制造过程至少可以节约两次构图工艺，从而简化了显示面板的制程，降低了生产成本，提升了产品良率。

Description

显示面板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法。
背景技术
随着显示技术的不断发展，人们对显示产品的分辨率、功耗和画质的要求越来越高，低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术逐渐成为未来显示基板的主要发展方向。由于低温多晶硅晶体管迁移率高，可以加快对像素电容的充电速度，金属氧化物晶体管具有更低的泄漏电流，该技术将低温多晶硅晶体管和金属氧化物晶体管这两种晶体管的优势相结合，有助于高分辨率、低功耗、高画质的显示产品的开发。
与制备低温多晶硅显示面板相比，制备LTPO显示面板需要更多的膜层，制备完成低温多晶硅晶体管之后，通过溅射将金属氧化物(IGZO)沉积在低温多晶硅晶体管上方以形成氧化物晶体管。LTPO显示面板的制备过程至少需要16次构图工艺，由于其制程复杂，导致良率偏低、制造成本较高。在该制备过程中，低温多晶硅晶体管的源漏极与有源层之间、氧化物晶体管的源漏极与有源层之间采用过孔连接，需要分别采用2次构图工艺单独进行挖孔处理；此外，位于非显示区的第一过孔和第二过孔也需要分别采用2次构图工艺单独进行挖孔处理，因此，当前工艺仅进行挖孔就采用了4次构图工艺，工艺复杂，成本高，且每一道制程都可能导致良率受损。
综上所述，需要提供一种新的显示面板及其制备方法，来解决上述技术问题。
发明内容
本发明提供的显示面板及其制备方法，解决了现有技术中由于LTPO显示面板的制备过程复杂，导致良率偏低、制造成本较高的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种显示面板的制备方法，所述显示面板包括显示区和围绕所述显示区的非显示区，所述显示面板的制备方法包括以下步骤：
S10：提供衬底基板；以及
S20：在所述衬底基板上形成位于所述显示区的低温多晶硅晶体管和氧化物晶体管，以及位于所述非显示区的相互连通的第一过孔和第二过孔，其中，所述低温多晶硅晶体管位于第一膜层组，所述氧化物晶体管位于第二膜层组；
其中，所述步骤S20包括以下步骤：
S201：在所述衬底基板依次形成所述第一膜层组和所述第二膜层组；以及
S202：通过同一第一构图工艺形成贯穿至少部分所述第二膜层组的第一接触孔和贯穿所述第二膜层组的所述第一过孔。
根据本发明实施例提供的显示面板的制备方法，所述步骤S20还包括以下步骤：
S203：通过同一第二构图工艺形成贯穿所述第一膜层组和至少部分所述第二膜层组的第二接触孔和贯穿所述第二膜层组的所述第二过孔。
根据本发明实施例提供的显示面板的制备方法，所述步骤S201包括以下步骤：
在所述衬底基板上依次形成阻隔层和缓冲层；
在所述缓冲层上依次形成所述低温多晶硅晶体管的第一有源层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层以及第一层间介质层，得到所述第一膜层组；以及
在所述第一层间介质层上依次形成所述氧化物晶体管的第二有源层、第三栅极绝缘层、第三栅极层以及第二层间介质层，得到所述第二膜层组；
其中，通过同一所述第一构图工艺形成的所述第一接触孔和所述第一过孔贯穿所述第二层间介质层和所述第三栅极绝缘层，通过同一所述第二构图工艺形成的所述第二接触孔贯穿所述第二层间介质层、所述第三栅极绝缘层、所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层，通过同一所述第二构图工艺形成的所述第二过孔贯穿所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述缓冲层以及所述阻隔层。
根据本发明实施例提供的显示面板的制备方法，通过同一所述第一构图工艺形成所述第一接触孔和所述第一过孔，包括以下步骤：
在所述第二层间介质层上形成第一光刻胶层；
对所述第一光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层和所述第三栅极绝缘层的所述第一接触孔和所述第一过孔；以及
剥离剩余的所述第一光刻胶层。
根据本发明实施例提供的显示面板的制备方法，通过同一所述第二构图工艺形成所述第二接触孔和所述第二过孔，包括以下步骤：
在所述第二层间介质层和所述第一过孔的内侧壁上形成第二光刻胶层；
对所述第二光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层、所述第三栅极绝缘层、所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层的所述第二接触孔，以及贯穿所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述缓冲层以及所述阻隔层的所述第二过孔；以及
剥离剩余的所述第二光刻胶层。
根据本发明实施例提供的显示面板的制备方法，在所述通过同一所述第二构图工艺形成所述第二接触孔和所述第二过孔之后，所述步骤S20还包括：
在所述第二层间介质层上形成第一源漏极金属层，所述第一源漏极金属层通过所述第一接触孔与所述第二有源层连接，所述第一源漏极金属层通过所述第二接触孔和与所述第一有源层连接。
根据本发明实施例提供的显示面板的制备方法，在所述第二层间介质层上形成第一源漏极金属层之后，所述制备方法还包括以下步骤：
在所述第一源漏极金属层上依次形成钝化层、第一平坦层以及所述第二源漏极金属层，所述第一平坦层填充所述第一过孔和所述第二过孔，所述第一平坦层上形成有第三接触孔，所述第二源漏极金属层通过所述第三接触孔与所述第一源漏极金属层连接；以及
在所述第二源漏极金属层上依次形成第二平坦层、阳极、像素界定层、发光层以及隔垫物，所述第二平坦层上形成有第四接触孔，所述阳极通过所述第四接触孔与所述第二源漏极金属层连接。
本发明实施例提供一种显示面板，包括显示区和围绕所述显示区的非显示区，所述显示面板包括：
衬底基板；以及
位于所述衬底基板上的低温多晶硅晶体管和氧化物晶体管，以及相互连通的第一过孔和第二过孔，所述低温多晶硅晶体管和所述氧化物晶体管位于所述显示区，所述第一过孔和所述第二过孔位于所述非显示区；
其中，所述低温多晶硅晶体管位于第一膜层组，所述氧化物晶体管位于第二膜层组，所述第一膜层组和所述第二膜层组依次设置于所述衬底基板上，所述氧化物晶体管包括第一接触孔，所述第一接触孔贯穿至少所述第二膜层组，所述第一过孔贯穿所述第二膜层组，所述第一接触孔和所述第一过孔通过同一第一构图工艺形成。
根据本发明实施例提供的显示面板，所述低温多晶硅晶体管和所述氧化物晶体管包括第二接触孔，所述第二接触孔贯穿所述第一膜层组和至少部分所述第二膜层组，所述第二过孔贯穿所述第二膜层组，所述第二接触孔和所述第二过孔通过同一第二构图工艺形成。
根据本发明实施例提供的显示面板，所述第一膜层组包括依次设置于所述衬底基板上的阻隔层、缓冲层、第一有源层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层以及第一层间介质层；
所述第二膜层组包括依次设置于所述第一层间介质层上的第二有源层、第三栅极绝缘层、第三栅极层以及第二层间介质层；
其中，所述第一接触孔和所述第一过孔贯穿所述第二层间介质层和所述第三栅极绝缘层，所述第二接触孔贯穿所述第二层间介质层、所述第三栅极绝缘层、所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述第一有源层以及所述缓冲层，所述第二过孔贯穿所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述缓冲层以及所述阻隔层。
本发明的有益效果为：本发明提供的显示面板及其制备方法，用于连接氧化物晶体管的源漏极金属层和第二有源层的第一接触孔，与第一过孔采用同一次构图工艺和同一掩膜板形成，用于连接低温多晶硅晶体管的源漏极金属层和第一有源层的第二接触孔，与第二过孔通过同一次构图工艺和同一掩膜板形成，因此，相比于现有技术，该显示面板的制造过程至少可以节约两次构图工艺，从而简化了显示面板的制程，降低了生产成本，提升了产品良率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的制备方法的流程图；
图2为本发明实施例提供的一种显示面板的制备方法中的步骤S20的流程图；
图3A～图3G为本发明实施例提供的一种显示面板的制备方法的流程结构示意图；
图4为本发明实施例提供的一种显示面板的截面结构示意图；
图5为本发明实施例提供的一种显示面板的截面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的显示面板及其制备方法，由于LTPO显示面板的制备过程复杂，导致良率偏低、制造成本较高，本实施例能够解决该缺陷。
请参阅图1，本发明实施例提供的显示面板的制备方法，包括以下步骤：
S10：提供衬底基板100，所述衬底基板100包括显示区A和围绕所述显示区A的非显示区B。以及
S20：在所述衬底基板100的所述显示区A形成低温多晶硅晶体管200和氧化物晶体管300，以及在所述非显示区B形成相互连通的第一过孔201和第二过孔202，其中，所述低温多晶硅晶体管200位于第一膜层组1，所述氧化物晶体管300位于第二膜层组2。
其中，如图2所示，所述步骤S20包括以下步骤：
S201：在所述衬底基板100依次形成所述第一膜层组1和所述第二膜层组2；以及
S202：通过同一第一构图工艺形成贯穿至少部分所述第二膜层组2的第一接触孔101和贯穿所述第二膜层组2的所述第一过孔201。
由于所述第一接触孔101和所述第一过孔201均开设于所述第二膜层组2内，两者深度接近，故所述第一接触孔101和所述第一过孔201采用同一次构图工艺和同一掩膜板形成，相比于现有技术，该显示面板的制造过程可以节约一次构图工艺。
进一步地，所述步骤S20还包括以下步骤：
S203：通过同一第二构图工艺形成贯穿所述第一膜层组1和至少部分所述第二膜层组2的第二接触孔102和贯穿所述第二膜层组2的所述第二过孔202。
由于所述第二接触孔102和所述第二过孔202的深度接近，故所述第二接触孔102和所述第二过孔202采用同一次构图工艺和同一掩膜板形成，相比于现有技术，该显示面板的制造过程可以进一步节约一次构图工艺。
具体地，所述步骤S201包括以下步骤：
在所述衬底基板100上依次形成阻隔层14和缓冲层15。
具体地，如图3A所示，所述阻隔层14位于所述衬底基板100上，所述缓冲层15位于所述阻隔层14上，所述阻隔层14所用的材料包括氧化硅、氮化硅、氮氧化硅和非晶硅中的一种或几种，主要用于阻隔水氧，防止外部的水汽或者氧气侵蚀所述显示面板。所述缓冲层15所用的材料包括氮化硅和氧化硅中的一种或两种，主要起到缓冲和保护的作用。
可选地，所述衬底基板100包括第一柔性层11、第二柔性层13以及设置于所述第一柔性层11和所述第二柔性层13之间的无机层12，所述无机层12一方面用于阻隔水氧，另一方面用于防止激光剥离对所述第一柔性层11和所述第二柔性层13造成损伤。
在所述缓冲层15上依次形成所述低温多晶硅晶体管200的第一有源层16、第一栅极绝缘层17、第一栅极层18、第二栅极绝缘层19、第二栅极层20以及第一层间介质层21，得到所述第一膜层组。
具体地，如图3B所示，所述第一有源层16图案化形成于所述缓冲层15远离所述衬底基板100的一侧，所述第一有源层16的材料为低温多晶硅。所述第一栅极绝缘层17覆盖所述第一有源层16，所述第一栅极层18图案化形成于所述第一栅极绝缘层17远离所述衬底基板100的一侧，所述第二栅极绝缘层19覆盖所述第一栅极层18，所述第二栅极层20图案化形成于所述第二栅极绝缘层19上，所述第一层间介质层21覆盖所述第二栅极层20。
在所述第一层间介质层21上依次形成所述氧化物晶体管300的第二有源层22、第三栅极绝缘层23、第三栅极层24以及第二层间介质层25，得到所述第二膜层组。
具体地，如图3C所示，所述第二有源层22图案化形成于所述第一层间介质层21远离所述衬底基板100的一侧，所述第二有源层22的材料为金属氧化物。所述第三栅极绝缘层23覆盖所述第二有源层22，所述第三栅极层24图案化形成于所述第三栅极绝缘层23远离所述衬底基板100的一侧，所述第二层间介质层25覆盖所述第三栅极层24。
其中，通过同一所述第一构图工艺形成的所述第一接触孔101和所述第一过孔201贯穿所述第二层间介质层25和所述第三栅极绝缘层23，通过同一所述第二构图工艺形成的所述第二接触孔102贯穿所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19以及所述第一栅极绝缘层17，通过同一所述第二构图工艺形成的所述第二过孔202贯穿所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述缓冲层15以及所述阻隔层14。
通过同一所述第一构图工艺形成所述第一接触孔101和所述第一过孔201，包括以下步骤：
在所述第二层间介质层25上形成第一光刻胶层。
对所述第一光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层25和所述第三栅极绝缘层23的所述第一接触孔101和所述第一过孔201。以及
剥离剩余的所述第一光刻胶层。
具体地，如图3D所示，形成所述第一接触孔101和所述第一过孔201需要先后蚀刻所述第二层间介质层25和所述第三栅极绝缘层23，由于所述第二有源层22的厚度很薄，因此，形成所述第一接触孔101和所述第一过孔201所需刻蚀的膜层厚度近乎相同，均相当于所述第二层间介质层25和所述第三栅极绝缘层23的厚度之和，故在本发明实施例中，所述第一接触孔101和所述第一过孔201可以采用同一次构图工艺形成，因所述第二有源层22具有刻蚀阻挡的作用，因此该构图工艺中的蚀刻过程在蚀刻至所述第二有源层22时停止，而所述第三栅极绝缘层23不具有刻蚀阻挡的作用，因此该构图工艺中的蚀刻过程在蚀刻至所述第二层间介质层25时停止。
此步骤相比现有技术中，所述第一接触孔101和所述第一过孔201由不同的掩膜板制备，能够减少一次构图工艺，降低生产成本，提升产品良率。
所述第一接触孔101的底部与所述第二有源层22远离所述衬底基板100的一侧接触，所述第一过孔201的底部与所述第一层间介质层21远离所述衬底基板100的一侧接触，所述第一接触孔101的侧壁与第一方向形成的夹角的取值介于50°至80°之间，所述第一过孔201的侧壁与第一方向形成的夹角的取值介于30°至60°之间，其中第一方向为与所述显示面板厚度方向垂直的水平方向。
进一步地，通过同一所述第二构图工艺形成所述第二接触孔102和所述第二过孔202，包括以下步骤：
在所述第二层间介质层25和所述第一过孔201的内侧壁上形成第二光刻胶层。
对所述第二光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17以及所述缓冲层15的所述第二接触孔102，以及贯穿所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述缓冲层15以及所述阻隔层14的所述第二过孔202，以及
剥离剩余的所述第二光刻胶层。
具体地，如图3E所示，和步骤S203的原理相似，形成所述第二过孔202需要先后蚀刻所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述缓冲层15以及所述阻隔层14。由于所述阻隔层14的厚度与所述第二层间介质层25及所述第三栅极绝缘层23的厚度相等，而形成所述第二接触孔102和所述第二过孔202所需刻蚀的膜层厚度近乎相同，具体地，形成所述第二接触孔102所需蚀刻的膜层厚度为1100nm～1350nm，形成所述第二过孔202所需蚀刻的膜层厚度也为1100nm-1350nm。因此，形成所述第二接触孔102可以通过先后蚀刻所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述第一有源层16以及所述缓冲层15。故在本发明实施例中，所述第二接触孔102和所述第二过孔202可以采用同一次构图工艺形成，形成所述第二接触孔102时，该构图工艺中的蚀刻过程在蚀刻至所述阻隔层14时停止，形成所述第二过孔202时，该构图工艺中的蚀刻过程在蚀刻至所述衬底基板100的所述第二柔性层13时停止。
同理，此步骤相比现有技术中，所述第二接触孔102和所述第二过孔202由不同的掩膜板制备，能够减少一次构图工艺，降低生产成本，提升产品良率。
具体地，所述第二接触孔102的底部与所述阻隔层14远离所述衬底基板100的一侧接触，所述第二过孔202的底部与所述阻隔层14靠近所述衬底基板100的一侧接触，所述第二接触孔102的侧壁与所述第一方向形成的夹角的取值介于50°至80°之间，所述第二过孔202的侧壁与所述第一方向形成的夹角的取值介于25°至55°之间。
本发明实施例中，所述第一过孔201和所述第二过孔202之间相互连通，可用于去除所述显示面板的部分无机绝缘材料，提高所述显示面板的抗弯折性能。其中，所述第一过孔201的孔径大于所述第二过孔202的孔径，所述第一过孔201的孔径和所述第二过孔202的孔径沿所述第二层间介质层25至所述衬底基板100的方向均逐渐减小。所述第一过孔201和所述第二过孔202之间形成一台阶面，所述台阶面位于所述第一层间介质层21远离所述衬底基板100的一侧，由于所述台阶面边缘较为圆滑，不仅方便后续制备而成的第一源漏极金属层26进行布线，而且所述台阶面能够将步骤S20中的两次刻蚀过程明显区分开来。
在所述通过同一所述第二构图工艺形成所述第二接触孔和所述第二过孔之后，所述步骤S20还包括：
在所述第二层间介质层25上形成第一源漏极金属层26，所述第一源漏极金属层26通过所述第一接触孔101和与所述第二有源层22连接，所述第一源漏极金属层26通过所述第二接触孔102和与所述第一有源层16连接。
具体地，如图3F所示，在所述第二层间介质层25远离所述衬底基板100的一侧图案化形成所述第一源漏极金属层26，所述第一源漏极金属层26包括所述低温多晶硅晶体管200的第一源极和第一漏极，每组所述第二接触孔102的数量为三个，所述第一源极通过其中一个所述第二接触孔102与所述第一有源层16连接，所述第一漏极通过其中一个所述第二接触孔102与所述第一有源层16连接。同样地，所述第一源漏极金属层26还包括所述氧化物晶体管300的第二源极和第二漏极，所述第二源极通过另外一个所述第二接触孔102与所述第一有源层16连接。每组所述第一接触孔101的数量为两个，所述第二源极通过其中一个所述第一接触孔101与所述第二有源层22连接，所述第二漏极通过另外一个所述第一接触孔101与所述第二有源层22连接。
在本发明实施例中，所述第一源极和所述第一漏极，以及所述第二源极和所述第二漏极位于同一金属层，可采用同一工艺制备而成，能够简化制程。
进一步地，如图3G所示，在所述第二层间介质层25上形成第一源漏极金属层26之后，所述制备方法还包括以下步骤：
在所述第一源漏极金属层26上依次形成所述第一钝化层27、第一平坦层28以及所述第二源漏极金属层29，所述第一平坦层28填充所述第一过孔201和所述第二过孔202，所述第一平坦层28上形成有第三接触孔103，所述第二源漏极金属层29通过所述第三接触孔103与所述第一源漏极金属层26连接。
在所述第二源漏极金属层29上依次形成第二平坦层30、阳极31、像素定义层32、发光层33以及隔垫物34，所述第二平坦层30上形成有第四接触孔104，所述阳极31通过所述第四接触孔104与所述第二源漏极金属层29连接。
具体地，所述第二源漏极金属层29通过所述第三接触孔103与所述第一漏极连接。所述第一平坦层28和所述第二平坦层30采用柔性材料，所述第一平坦层28填充于所述第一过孔201和所述第二过孔202，以防止位于所述弯折区内的金属走线发生断裂。所述第二源漏极金属层29在所述衬底基板100的正投影覆盖所述第二有源层22在所述衬底基板100的正投影，以使所述第二源漏极金属层29对于所述第二有源层22起到遮光和屏蔽离子的作用，避免不良情况产生。
此外，还可以通过改善所述第二层间介质层25的成膜工艺及退火工艺来确保所述第二有源层22的器件特性，由此上述在所述第一源漏极金属层26上形成钝化层的步骤可以去除，可进一步减少一次构图工艺。
请参阅图4，本发明实施例提供的显示面板，采用上述实施例提供的显示面板的制备方法制备而成，所述显示面板包括显示区A和围绕所述显示区A的非显示区B，所述非显示区B可弯折至所述显示面板背面，以减小所述显示面板的下边框，有利于提高屏占比，便于实现全面屏显示。
所述显示面板包括衬底基板100、低温多晶硅晶体管200、氧化物晶体管300、第一过孔201以及第二过孔202。
所述低温多晶硅晶体管200和所述氧化物晶体管300设置于所述衬底基板100上，其中，所述低温多晶硅晶体管200和所述氧化物晶体管300位于所述显示区A，所述第一过孔201和所述第二过孔202均位于所述弯折区B，由于所述低温多晶硅晶体管200阈值电压不漂移，可用作驱动晶体管；由于所述氧化物晶体管300开关性能好，可用作开关晶体管。
其中，所述低温多晶硅晶体管200位于第一膜层组1，所述氧化物晶体管300位于第二膜层组2，所述第一膜层组1和所述第二膜层组2依次设置于所述衬底基板100上，所述氧化物晶体管300包括第一接触孔101，所述第一接触孔101贯穿至少所述第二膜层组2，所述第一过孔201贯穿所述第二膜层组2，所述第一接触孔101和所述第一过孔201通过同一第一构图工艺形成，相比于现有技术，该显示面板的制造过程可以节约一次构图工艺。
进一步地，所述低温多晶硅晶体管200和所述氧化物晶体管300包括第二接触孔102，所述第二接触孔102贯穿所述第一膜层组1和至少部分所述第二膜层组2，所述第二过孔202贯穿所述第二膜层组2，所述第二接触孔102和所述第二过孔202通过同一第二构图工艺形成，相比于现有技术，该显示面板的制造过程可以进一步节约一次构图工艺。
所述第一膜层组1包括依次设置于所述衬底基板上的阻隔层14、缓冲层15、第一有源层16、第一栅极绝缘层17、第一栅极层18、第二栅极绝缘层19、第二栅极层20以及第一层间介质层21；所述第二膜层组2包括依次设置于所述第一层间介质层21上的第二有源层22、第三栅极绝缘层23、第三栅极层24以及第二层间介质层25。
其中，所述第一接触孔101和所述第一过孔201贯穿所述第二层间介质层25和所述第三栅极绝缘层23，所述第二接触孔102贯穿所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述第一有源层16以及所述缓冲层15，所述第二过孔202贯穿所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述缓冲层15以及所述阻隔层14。
其中，本发明实施例中的所述低温多晶硅晶体管200采用双栅极结构，包括依次设置于所述缓冲层15上的第一有源层16、第一栅极绝缘层17、第一栅极层18、第二栅极绝缘层19、第二栅极层20以及第一层间介质层21。所述氧化物晶体管300包括依次设置于所述第一层间介质层21上的第二有源层22、第三栅极绝缘层23、第三栅极层24以及第二层间介质层25，所述第二层间介质层25上设置有第一源漏极金属层26，所述第一源漏极金属层26通过第一接触孔101和与所述第二有源层22连接，所述第一源漏极金属层26通过第二接触孔102和与所述第一有源层16连接。
具体地，所述第一源漏极金属层26包括所述低温多晶硅晶体管200的第一源极和第一漏极，每组所述第二接触孔102的数量为三个，所述第一源极通过其中一个所述第二接触孔102与所述第一有源层16连接，所述第一漏极通过其中一个所述第二接触孔102与所述第一有源层16连接。同样地，所述第一源漏极金属层26还包括所述氧化物晶体管300的第二源极和第二漏极，所述第二源极通过另外一个所述第二接触孔102与所述第一有源层16连接。每组所述第一接触孔101的数量为两个，所述第二源极通过其中一个所述第一接触孔101与所述第二有源层22连接，所述第二漏极通过另外一个所述第一接触孔101与所述第二有源层22连接。
所述第一过孔201和所述第二过孔202之间相互连通。所述第一接触孔101和所述第一过孔201贯穿所述第二层间介质层25和所述第三栅极绝缘层23，所述第二接触孔102贯穿所述第二层间介质层25、所述第三栅极绝缘层23、所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述第一有源层16以及所述缓冲层15，所述第二过孔202贯穿所述第一层间介质层21、所述第二栅极绝缘层19、所述第一栅极绝缘层17、所述缓冲层15以及所述阻隔层14。所述第一接触孔101和所述第一过孔201可以采用同一次构图工艺形成，所述第二接触孔102和所述第二过孔202可以采用同一次构图工艺形成，与现有技术相比，能够减少两次构图工艺，降低生产成本，提升产品良率。
具体地，所述第一接触孔101的底部与所述第二有源层22远离所述衬底基板100的一侧接触，所述第二接触孔102的底部与所述缓冲层15远离所述衬底基板100的一侧接触。所述第一过孔201的底部与所述第一层间介质层21远离所述衬底基板100的一侧接触，所述第二过孔202的底部与所述阻隔层14靠近所述衬底基板100的一侧接触。
所述第一过孔201的孔径大于所述第二过孔202的孔径，所述第一过孔201的孔径和所述第二过孔202的孔径沿所述第二层间介质层25至所述衬底基板100的方向均逐渐减小。所述第一过孔201和所述第二过孔202之间形成一台阶面，所述台阶面位于所述第一层间介质层21远离所述衬底基板100的一侧。
所述显示面板还包括依次设置于所述第一源漏极金属层26上的钝化层27、第一平坦层28和第二源漏极金属层29，所述钝化层27覆盖所述第二层间介质层25和所述第一源漏极金属层26，所述第一平坦层28填充于所述第一过孔201和所述第二过孔202。所述第二源漏极金属层29上依次设置有第二平坦层30、阳极31、像素定义层32、发光层33以及多个隔垫物34，所述像素定义层32覆盖所述阳极31，所述像素定义层32上设置有暴露出所述阳极31的凹槽，所述发光层33设置于所述凹槽内，多个所述隔垫物34间隔设置于所述像素定义层32远离所述衬底基板100的一侧。所述第二源漏极金属层29通过贯穿所述第一平坦层28的第三接触孔103与所述第一源漏极金属层26连接，所述阳极31通过贯穿所述第二平坦层30的第四接触孔104与所述第二源漏极金属层29连接。
进一步地，如图5所示，图5提供的显示面板与图4提供的显示面板的不同之处在于，省去了所述钝化层27，减少了所述显示面板的整体厚度。具体可以通过改善所述第二层间介质层25的成膜工艺及退火工艺来确保所述第二有源层22的器件特性。
有益效果为：本发明提供的显示面板及其制备方法，用于连接氧化物晶体管的源漏极金属层和第二有源层的第一接触孔，与第一过孔采用同一次构图工艺和同一掩膜板形成，用于连接低温多晶硅晶体管的源漏极金属层和第一有源层的第二接触孔，与第二过孔通过同一次构图工艺和同一掩膜板形成，因此，相比于现有技术，该显示面板的制造过程至少可以节约两次构图工艺，从而简化了显示面板的制程，降低了生产成本，提升了产品良率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (5)

1.一种显示面板的制备方法，所述显示面板包括显示区和围绕所述显示区的非显示区，其特征在于，所述显示面板的制备方法包括以下步骤：
S10：提供衬底基板；以及
S20：在所述衬底基板上形成位于所述显示区的低温多晶硅晶体管和氧化物晶体管，以及位于所述非显示区的相互连通的第一过孔和第二过孔，其中，所述低温多晶硅晶体管位于第一膜层组，所述氧化物晶体管位于第二膜层组；
其中，所述步骤S20包括以下步骤：
S201：在所述衬底基板依次形成所述第一膜层组和所述第二膜层组；
S202：通过同一第一构图工艺形成贯穿至少部分所述第二膜层组的第一接触孔和贯穿所述第二膜层组的所述第一过孔；以及
S203：通过同一第二构图工艺形成贯穿所述第二膜层组和至少部分所述第一膜层组的第二接触孔和贯穿所述第一膜层组的所述第二过孔；
所述步骤S201包括以下步骤：
在所述衬底基板上依次形成阻隔层和缓冲层；
在所述缓冲层上依次形成所述低温多晶硅晶体管的第一有源层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层以及第一层间介质层，得到所述第一膜层组；以及
在所述第一层间介质层上依次形成所述氧化物晶体管的第二有源层、第三栅极绝缘层、第三栅极层以及第二层间介质层，得到所述第二膜层组；
在所述通过同一所述第二构图工艺形成所述第二接触孔和所述第二过孔之后，所述步骤S20还包括：
在所述第二层间介质层上形成第一源漏极金属层，所述第一源漏极金属层通过所述第一接触孔与所述第二有源层连接，所述第一源漏极金属层通过所述第二接触孔和与所述第一有源层连接。
2.根据权利要求1所述的显示面板的制备方法，其特征在于，通过同一所述第一构图工艺形成的所述第一接触孔和所述第一过孔贯穿所述第二层间介质层和所述第三栅极绝缘层，通过同一所述第二构图工艺形成的所述第二接触孔贯穿所述第二层间介质层、所述第三栅极绝缘层、所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层，通过同一所述第二构图工艺形成的所述第二过孔贯穿所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述缓冲层以及所述阻隔层。
3.根据权利要求2所述的显示面板的制备方法，其特征在于，通过同一所述第一构图工艺形成所述第一接触孔和所述第一过孔，包括以下步骤：
在所述第二层间介质层上形成第一光刻胶层；
对所述第一光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层和所述第三栅极绝缘层的所述第一接触孔和所述第一过孔；以及
剥离剩余的所述第一光刻胶层。
4.根据权利要求1所述的显示面板的制备方法，其特征在于，通过同一所述第二构图工艺形成所述第二接触孔和所述第二过孔，包括以下步骤：
在所述第二层间介质层和所述第一过孔的内侧壁上形成第二光刻胶层；
对所述第二光刻胶层依次进行曝光、显影和刻蚀，得到贯穿所述第二层间介质层、所述第三栅极绝缘层、所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层的所述第二接触孔，以及贯穿所述第一层间介质层、所述第二栅极绝缘层、所述第一栅极绝缘层、所述缓冲层以及所述阻隔层的所述第二过孔；以及
剥离剩余的所述第二光刻胶层。
5.根据权利要求1所述的显示面板的制备方法，其特征在于，在所述第二层间介质层上形成第一源漏极金属层之后，所述制备方法还包括以下步骤：
在所述第一源漏极金属层上依次形成钝化层、第一平坦层以及第二源漏极金属层，所述第一平坦层填充所述第一过孔和所述第二过孔，所述第一平坦层上形成有第三接触孔，所述第二源漏极金属层通过所述第三接触孔与所述第一源漏极金属层连接；以及
在所述第二源漏极金属层上依次形成第二平坦层、阳极、像素界定层、发光层以及隔垫物，所述第二平坦层上形成有第四接触孔，所述阳极通过所述第四接触孔与所述第二源漏极金属层连接。
CN202011191786.1A 2020-10-30 2020-10-30 显示面板及其制备方法 Active CN112309990B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011191786.1A CN112309990B (zh) 2020-10-30 2020-10-30 显示面板及其制备方法
PCT/CN2020/132326 WO2022088365A1 (zh) 2020-10-30 2020-11-27 显示面板及其制备方法
US17/278,262 US20230387134A1 (en) 2020-10-30 2020-11-27 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011191786.1A CN112309990B (zh) 2020-10-30 2020-10-30 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN112309990A CN112309990A (zh) 2021-02-02
CN112309990B true CN112309990B (zh) 2023-03-28

Family

ID=74333047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011191786.1A Active CN112309990B (zh) 2020-10-30 2020-10-30 显示面板及其制备方法

Country Status (3)

Country Link
US (1) US20230387134A1 (zh)
CN (1) CN112309990B (zh)
WO (1) WO2022088365A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188168A1 (zh) * 2021-03-12 2022-09-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114188466B (zh) * 2021-12-03 2023-11-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114464629A (zh) * 2022-01-21 2022-05-10 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN114823808A (zh) * 2022-03-07 2022-07-29 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297711A1 (en) * 2005-03-28 2008-12-04 Au Optronics Corporation Liquid crystal display device and its manufacturing method
KR101287198B1 (ko) * 2006-05-12 2013-07-16 엘지디스플레이 주식회사 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
CN104392991B (zh) * 2014-12-04 2018-09-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US20170352711A1 (en) * 2016-06-07 2017-12-07 Shenzhen China Star Optoelectronics Technology Co. Ltd. Manufacturing method of tft backplane and tft backplane
CN107818991B (zh) * 2017-10-23 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108231671B (zh) * 2018-01-16 2020-07-31 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN108288621B (zh) * 2018-03-09 2021-01-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN108376672B (zh) * 2018-03-15 2020-12-04 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109326633B (zh) * 2018-09-30 2022-01-28 厦门天马微电子有限公司 一种显示面板及显示装置
CN109326611B (zh) * 2018-09-30 2021-04-27 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN110581154B (zh) * 2019-08-26 2022-03-08 合肥维信诺科技有限公司 显示面板及显示面板的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20230387134A1 (en) 2023-11-30
CN112309990A (zh) 2021-02-02
WO2022088365A1 (zh) 2022-05-05

Similar Documents

Publication Publication Date Title
CN112309990B (zh) 显示面板及其制备方法
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
CN108493198B (zh) 阵列基板及其制作方法、有机发光二极管显示装置
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN109378326B (zh) 显示面板及其制作方法
US9117915B2 (en) Thin film transistor, pixel structure and method for fabricating the same
CN108598089B (zh) Tft基板的制作方法及tft基板
WO2020215603A1 (zh) Oled显示面板及其制备方法
WO2020238384A1 (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2020238640A1 (zh) 一种显示基板及其制作方法、显示装置
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
KR100686331B1 (ko) 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
CN107910301B (zh) 显示基板的制作方法、显示基板及显示装置
CN107910351B (zh) Tft基板的制作方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN111584423B (zh) 阵列基板及其制备方法和显示装置
US10790317B2 (en) Flexible display device and method of manufacturing the same
US20210296504A1 (en) Thin film transistor substrate and manufacturing method thereof
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置
KR20160084923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101267071B1 (ko) 액정 표시장치용 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant