CN112289929A - 一种氧化铌选通管 - Google Patents

一种氧化铌选通管 Download PDF

Info

Publication number
CN112289929A
CN112289929A CN202011127677.3A CN202011127677A CN112289929A CN 112289929 A CN112289929 A CN 112289929A CN 202011127677 A CN202011127677 A CN 202011127677A CN 112289929 A CN112289929 A CN 112289929A
Authority
CN
China
Prior art keywords
dielectric layer
gate tube
niobium oxide
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011127677.3A
Other languages
English (en)
Other versions
CN112289929B (zh
Inventor
杨高琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University
Original Assignee
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University filed Critical Hubei University
Priority to CN202011127677.3A priority Critical patent/CN112289929B/zh
Publication of CN112289929A publication Critical patent/CN112289929A/zh
Application granted granted Critical
Publication of CN112289929B publication Critical patent/CN112289929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种包括氧化镁介质层的氧化铌选通管,属于存储器技术领域;现有的选通管存在串扰和集成度不高等问题。本发明的选通管包括:底电极,氧化镁介质层,氧化铌功能层和顶电极;该选通管提高了性能,同时能承受更高的低阻态电流,提高了器件的开态电流密度,此外与主流的微电子加工工艺相兼容。

Description

一种氧化铌选通管
技术领域
本发明涉及选通管件,数据存储器技术领域,特别是涉及一种包括氧化镁介质层的氧化铌选通管。
背景技术
随着信息网络技术迅猛发展和移动智能终端广泛普及,大数据时代人们对数据存储的需求与日剧增。目前,基于电荷的闪存(flash)是最常用的非易失性存储设备。但随着半导体技术节点的不断向前推进,flash存储器存在速度慢、续航力差、密度低、已接近物理极限等缺点。因此,探寻新的技术是非常有必要的。为了延续摩尔定律的前进脚步,许多基于其他存储概念的新型非挥发性存储技术受到科研界和学术界的广泛关注。目前,国际上研究较多的新型非挥发性存储器主要有:相变存储器(PRAM),磁阻存储器(MRAM),铁电存储器(FRAM)和阻变随机存取存储器(RRAM)。其中RRAM具有单元尺寸小,器件结构简单,操作速度快,功耗低,微缩性好,与CMOS工艺兼容易于集成等一系列突出优点,已成为下一代非挥发存储技术的最有力竞争者之一,具有广阔的市场前景和发展空间。
然而,新型非挥发性存储器经历了十多年的快速发展,但目前还未能获得大规模产业化应用,其根本在于新型非挥发性存储器在机理、可靠性、集成方案等方面还存在一些关键问题有待解决。目前RRAM技术发展和应用仍存在瓶颈,这种器件结构的主要缺点之一是通过相邻存储器单元的漏电流会引起串扰现象,所谓串扰现象,就是在存储阵列中对一个目标单元进行读取操作时,相邻位置的几个单元在分压作用下形成潜在通路,产生串扰电流,使目标单元产生误读的现象。而加入晶体管控制后虽然可以防止串扰现象的出现,但是占用的空间明显增大,不利于高密度的集成。
为了抑制单元中的串扰电流,同时实现高密度集成,需要在器件中集成单独的选通器件。因此选通管成为了RRAM集成的重要部分。除了RRAM,在其他非挥发性存储器件的集成中也要用到选通器件。选通器件包括硅基选通管,氧化物势垒选通管,阈值开关选通管,混合离子-电子导体选通管和场助非线性选通管等。选通器件的电阻转变机理与组成器件的材料性能密切相关。虽然组成选通器件的介质材料范围非常广泛,但是不同材料制备方法也不相同,每种方法都有其使用范围。
其中过渡金属氧化物氧化铌(NbO2)因其具有从绝缘体到金属的转变(IMT)特性,在传感器和各种电子器件等领域都有应用,引起了广泛的关注。近年来,氧化铌作为一种选通器件被广泛应用于阻变存储器中,因为氧化铌选通管具有较高的非线性值和开态电流密度,可以抑制RRAM存储器阵列中的串扰电流,从而克服串扰问题。同时氧化铌选通管与其他的选通管相比,还具有操作速度快(<2ns)、无漂移和良好的热稳定性(>85℃)等一系列优点,从而满足高密度存储的需求。
RRAM器件集成时相邻存储器单元的漏电流会引起串扰,然而使用自限流器件会对器件结构、材料、厚度等有一定程度限制,影响器件整体性能。因此一般采用选通管来抑制反向漏电流。但是,氧化铌选通管的开关比是有限的(通常<100),这对于交叉阵列是不够的,为了进一步提高氧化铌选通管的性能,加入新的介质材料成为了本技术的研究重点。
发明内容
鉴于现有技术中存在的问题,本发明一种氧化铌选通管,所述氧化铌选通管包括:底电极,介质层,功能层和顶电极;所述介质层和所述功能层设置在所述底电极和所述顶电极之间;
所述功能层为氧化铌层;所述介质层为氧化镁层。
优选地,所述氧化铌选通管从下至上依次为:所述底电极,所述介质层,所述功能层和所述顶电极。
优选地,所述氧化铌选通管从下至上依次为:所述底电极,所述功能层,所述介质层和所述顶电极。
优选地,所述介质层包括第一介质层和第二介质层;
所述氧化铌选通管从下至上依次为:所述底电极,第一介质层,所述功能层,所述第二介质层和所述顶电极。
优选地,所述底电极是设置在硅衬底上的铂电极,面积为0.16μm2~1mm2;所述顶电极是钛电极。
本发明还提供了一种上述选通管的制备方法,所述制备方法包括以下步骤:
步骤1):对所述底电极进行预处理;
步骤2):在磁控溅射设备上分别安装氧化镁靶、氧化铌靶、金属钛靶,在设备的真空室中通入惰性气体氩气;
步骤3):制备所述介质层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为30~40W的条件下,溅射时间为20~30秒钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为1~5nm;
步骤4):制备所述功能层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为45~55W的条件下,溅射时间为40分钟左右,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为80~200nm;
步骤5):制备顶电极层:开启磁控溅射直流电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为40W左右的条件下,溅射时间为30~40分钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为60~200nm。
与现有技术方案相比,本发明至少具有以下有益效果:
1)本技术首次采用氧化镁(MgO)来作为额外介质层加入氧化铌选通管以优化性能,并首次将氧化镁应用选通器件领域。增加氧化镁为介质层的氧化铌选通管在原有的两位数开关比上提高到了161,提高了选通管的性能,同时能承受更高的低阻态电流(10mA)(图5),提高了器件的开态电流密度,此外与主流的微电子加工工艺相兼容;
2)氧化镁介质层制备简单,过程稳定,采用磁控溅射制备氧化镁薄膜,成膜简单,稳定性好。且制备过程对于制备人员来说,无污染、材料稳定、制作周期短、制备成本低。增加氧化镁为额外介质层的氧化铌选通管成功提高了器件的开关比与开态电流密度,同时具有优异的选通性能,为我们进一步研究新型RRAM器件提供了支持,这使氧化镁成为了一种极具发展潜力和研究价值的介质材料。
附图说明
图1是本发明实施例1的选通器件结构图;
图2是本发明实施例1的选通器件I-V测试结果图;
图3是本发明对比例1的选通器件I-V测试结果图;
图4是本发明实施例2的选通器件结构图;
图5是本发明实施例2的选通器件I-V测试结果图。
下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子,并不代表或限制本发明的权利保护范围,本发明的保护范围以权利要求书为准。
具体实施例
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本发明加入氧化镁额外介质层的氧化铌选通管其结构从下至上依次为:底电极,下额外介质层,功能层,顶电极;其制备方法包括以下步骤:
步骤1):对铂底电极(0.16μm2~1mm2)的硅衬底进行预处理;
步骤2):在磁控溅射设备上分别安装氧化镁靶、氧化铌靶、金属钛靶,在设备的真空室中通入惰性气体氩气;
步骤3):制备氧化镁额外介质层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为30~40W的条件下,溅射时间为20~30秒钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为1~5nm;
步骤4):制备氧化铌层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为45~55W的条件下,溅射时间为40分钟左右,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为80~200nm;
步骤5):制备顶电极层:开启磁控溅射直流电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为40W左右的条件下,溅射时间为30~40分钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为60~200nm。
实施例1
本实施例为加入氧化镁额外介质层的氧化铌选通管,其结构从下至上依次为:底电极,下额外介质层,功能层,顶电极或是底电极,功能层,下额外介质层,顶电极;优选为底电极,下额外介质层,功能层,顶电极。在优选结构的氧化铌选通管中,下额外介质层先于功能层沉积在底电极上可以保证该介质层成膜的均匀度,以更好的发挥作用。该优选结构选通管的选通比可以提高到68。其中所述底电极为使用镀有金属铂(金、钨)的二氧化硅基底,形状为矩形,面积为0.64cm2~1cm2;额外介质层为氧化镁薄膜,其厚度为1~5nm,形状为矩形,但尺寸略小于底电极,用于预留底电极;功能层为氧化铌薄膜,其厚度为80~200nm,形状为矩形,面积与下额外介质层相同;使用氧化镁作为额外介质层,其厚度为1~5nm;使用金属钛(氮化钛、氮化钽、钌)作顶电极,厚度为60~200nm,其形状为圆或矩形,其直径或边长为100~900μm,其结构如图1所示。
其制备方法包括以下步骤:
步骤1.清洗Pt/SiO2基片(铂底电极的硅衬底)
第一步,将基片放在去污粉和去离子水的混合溶液中超声清洗15分钟,第二步,取出基片放入洗手液和去离子水的混合液中超声清洗15分钟,第三步,把基片取出放入丙酮中超声清洗15分钟,第四步,再把基片放入乙醇溶液中超声清洗15分钟;
步骤2.处理基片
将上述清洗干净的基片吹干,在片子的边缘贴上绝缘胶带,形成预留底电极。
步骤3.制备下额外介质层
在磁控溅射设备上分别安装氧化镁靶、氧化铌靶、金属钛靶,在设备的真空室中通入惰性气体氩气;
制备氧化镁额外介质层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为30~40W的条件下,溅射时间为20~30秒钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为1~5nm;
具体为:使用磁控溅射技术在处理好后的基片制备氧化镁薄膜。将基片置于磁控溅射设备中,采用射频溅射,功率30W左右,气流量40sccm,时间为20~30秒钟。
步骤4.制备功能层
制备氧化铌层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为45~55W的条件下,溅射时间为40分钟左右,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为80~200nm;
具体为:将基片置于磁控溅射设备中,采用射频溅射制备氧化铌薄膜,功率45W左右,气流量40sccm,时间为30~40分钟。
步骤5.制备顶电极
开启磁控溅射直流电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为40W左右的条件下,溅射时间为30~40分钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为60~200nm。
具体为:使用磁控溅射技术制备顶电极。用掩膜板覆盖在基片表面并置于磁控溅射设备中,采用直流磁控溅射法,功率40W左右,气流量40sccm,时间30~40分钟,制备厚度为60~200nm,直径为100~900μm的Ti电极。
对比例1
本对比例1为氧化铌选通管,与实施例l中的选通管的构造和制备方法均相同,区别仅在于本对比例1的氧化铌选通管不含氧化镁额外介质层,即本对比例的氧化铌选通管从下至上依次仅包括底电极层、功能层和顶电极层,其他均与实施例l相同。
性能测试:
分别将实施例1制得的含氧化镁额外介质层的氧化铌选通管和对比例1制得氧化铌选通管进行性能测试,测试使用安捷伦B1500A半导体参数分析仪。首先将器件置于探针台中,用两个探针分别接触器件的底电极和顶电极。在顶电极上施加-1.5V~1.5V直流扫描电压,底电极接地,测得I-V曲线。一个扫描电压循环包括四个部分:先从0扫描到+1.5V,再从+1.5V扫描到0,接着反向扫描,从0扫描到-1.5V,再从-1.5V扫描到0,即完成一个扫描周期,每部分扫描步数相同。为了防止测试过程中电流过大而把器件击穿,在正向和反向扫描时设定一个限制电流(CC)。图2为实施例1制得的含氧化镁额外介质层的氧化铌选通管的I-V测试结果图。图3为对比例1制得的选通管I-V测试结果图。从实施例1制备的选通管与对比例1制备的氧化铌选通管的性能对可以看出,加入氧化镁额外介质层之后的器件限流可以达到10mA,同时获得了更大的选通比,从33提高到68。这是因为氧化镁薄膜形成了隧穿势垒,该势垒等效于低压下的串联电阻。
实施例2
本实施例2为加入上、下氧化镁额外介质层的氧化铌选通管,其选通比可以达到161,其结构从下至上依次为:底电极,下额外介质层,功能层,上额外介质层,顶电极。其中所述底电极为使用镀有金属铂(金、钨)的二氧化硅基底,形状为矩形,面积为0.64cm2~1cm2;下额外介质层为氧化镁薄膜,其厚度为1~5nm,形状为矩形,但尺寸略小于底电极,用于预留底电极,面积为0.48cm2~0.8cm2;功能层为氧化铌薄膜,其厚度为80~200nm,形状为矩形,面积与下额外介质层相同;上额外介质层为氧化镁薄膜,其厚度为1~5nm,形状为矩形,面积与下额外介质层和功能层相同;顶电极使用金属钛(氮化钛、氮化钽、钌),厚度为60~200nm,其形状为圆或矩形,其直径或边长为100~900μm,其结构如图4所示。
其制备方法包括以下步骤:
步骤1.清洗Pt/SiO2基片
第一步,将基片放在去污粉和去离子水的混合溶液中超声清洗15分钟,第二步,取出基片放入洗手液和去离子水的混合液中超声清洗15分钟,第三步,把基片取出放入丙酮中超声清洗15分钟,第四步,再把基片放入乙醇溶液中超声清洗15分钟;
步骤2.处理基片
将上述清洗干净的基片吹干,在片子的边缘贴上绝缘胶带,形成预留底电极
步骤3.制备下额外介质层
使用磁控溅射技术在处理好后的基片制备氧化镁薄膜。将基片置于磁控溅射设备中,采用射频溅射,功率40W左右,气流量40sccm,时间为20~30秒钟。
步骤4.制备功能层
将基片置于磁控溅射设备中,采用射频溅射制备氧化铌薄膜,功率55W左右,气流量40sccm,时间为30~40分钟。
步骤5.制备上额外介质层
将基片置于磁控溅射设备中,采用射频溅射制备氧化镁薄膜,功率40W左右,气流量40sccm,时间为20~30秒钟。
步骤6.制备顶电极
使用磁控溅射技术制备顶电极。用掩膜板覆盖在基片表面并置于磁控溅射设备中,采用直流磁控溅射法,功率40W左右,气流量40sccm,时间30~40分钟,制备厚度为60~200nm,直径为100~900μm的Ti电极。
性能测试:
将实施例2制得的含氧化镁额外介质层的氧化铌选通管进行性能测试,测试使用安捷伦B1500A半导体参数分析仪。首先将器件置于探针台中,用两个探针分别接触器件的底电极和顶电极。在顶电极上施加-1.5V~1.5V直流扫描电压,底电极接地,测得I-V曲线。一个扫描电压循环包括四个部分:先从0扫描到+1.5V,再从+1.5V扫描到0,接着反向扫描,从0扫描到-1.5V,再从-1.5V扫描到0,即完成一个扫描周期,每部分扫描步数相同。为了防止测试过程中电流过大而把器件击穿,在正向和反向扫描时设定一个限制电流(CC)。图5为实施例2制得的含上、下氧化镁额外介质层的氧化铌选通管的I-V测试结果图。通过与实施例1和对比例1制备选通管器件性能对比,可以看出加入上、下氧化镁额外介质层之后的器件限流可以达到10mA,同时选通比相较于实例1和比对例1进一步提高到161。这是因为氧化铌选通管***双层氧化镁额外介质层后,等效于该氧化铌选通管在低压下串联2个电阻。
有益效果:
(1)本发明采用氧化镁作为额介质层材料,该材料成分简单,性能稳定,引入该材料使本发明制得的选通管具有更高的选通比、高的开态电流密度和稳定的电学性能﹔
(2)引入氧化镁额外介质层的氧化铌选通管(如:实例1、实例2)的限流从1mA提高到10mA,同时能维持低阻态电流不变(如图2、图5所示);
(3)新型氧化镁额外介质层选通管选通比明显提高,***一层额外介质成层,选通比提高到68,***双层额外介质成层,选通比提高到161(如图2、图5所示)。
(4)高通比的新型氧化镁额外介质层选通管是抑制1S1R集成漏电流问题的关键,本发明为1S1R集成提高高性能选通管。
以上详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。

Claims (7)

1.一种氧化铌选通管,其特征在于:所述氧化铌选通管包括:底电极,介质层,功能层和顶电极;所述介质层和所述功能层设置在所述底电极和所述顶电极之间;
所述功能层为氧化铌层;所述介质层为氧化镁层。
2.根据权利要求1所述的选通管,其特征在于:所述氧化铌选通管从下至上依次为:所述底电极,所述介质层,所述功能层和所述顶电极。
3.根据权利要求1所述的选通管,其特征在于:所述氧化铌选通管从下至上依次为:所述底电极,所述功能层,所述介质层和所述顶电极。
4.根据权利要求1所述的选通管,其特征在于:所述介质层包括第一介质层和第二介质层;
所述氧化铌选通管从下至上依次为:所述底电极,第一介质层,所述功能层,所述第二介质层和所述顶电极。
5.根据权利要求1所述的选通管,其特征在于:所述底电极是设置在二氧化硅衬底上的铂电极,面积为0.16μm2~1mm2;所述顶电极是钛电极。
6.根据权利要求1所述的选通管,其特征在于:所述介质层的形状与所述底电极的形状相同。
7.一种权利要求1-6中任一选通管的制备方法,其特征在于:所述制备方法包括以下步骤:
步骤1):对所述底电极进行预处理;
步骤2):在磁控溅射设备上分别安装氧化镁靶、氧化铌靶、金属钛靶,在设备的真空室中通入惰性气体氩气;
步骤3):制备所述介质层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为30~40W的条件下,溅射时间为20~30秒钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为1~5nm;
步骤4):制备所述功能层:开启磁控溅射射频电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为45~55W的条件下,溅射时间为40分钟左右,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为80~200nm;
步骤5):制备顶电极层:开启磁控溅射直流电源,控制真空室内的***压力为2×10-1~6×10-1Pa、温度为290~330K,功率为40W左右的条件下,溅射时间为30~40分钟,沉积完毕后,关闭磁控溅射射频电源,薄膜厚度为60~200nm。
CN202011127677.3A 2020-10-20 2020-10-20 一种氧化铌选通管 Active CN112289929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011127677.3A CN112289929B (zh) 2020-10-20 2020-10-20 一种氧化铌选通管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011127677.3A CN112289929B (zh) 2020-10-20 2020-10-20 一种氧化铌选通管

Publications (2)

Publication Number Publication Date
CN112289929A true CN112289929A (zh) 2021-01-29
CN112289929B CN112289929B (zh) 2021-08-20

Family

ID=74424402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011127677.3A Active CN112289929B (zh) 2020-10-20 2020-10-20 一种氧化铌选通管

Country Status (1)

Country Link
CN (1) CN112289929B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037561A (zh) * 2008-05-22 2011-04-27 美光科技公司 存储器单元、存储器单元构造及存储器单元编程方法
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
US20190172871A1 (en) * 2016-05-18 2019-06-06 Avalanche Technology, Inc. Selector Device Incorporating Conductive Clusters for Memory Applications
CN110571330A (zh) * 2019-08-19 2019-12-13 华中科技大学 一种选通管器件、存储器单元及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037561A (zh) * 2008-05-22 2011-04-27 美光科技公司 存储器单元、存储器单元构造及存储器单元编程方法
US20190172871A1 (en) * 2016-05-18 2019-06-06 Avalanche Technology, Inc. Selector Device Incorporating Conductive Clusters for Memory Applications
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
CN110571330A (zh) * 2019-08-19 2019-12-13 华中科技大学 一种选通管器件、存储器单元及制备方法

Also Published As

Publication number Publication date
CN112289929B (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
Ma et al. Organic nonvolatile memory by controlling the dynamic copper-ion concentration within organic layer
CN108807668B (zh) 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
CN108258115B (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
CN109065710B (zh) 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用
CN108831992B (zh) 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
CN108630810B (zh) 1s1r存储器集成结构及其制备方法
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
CN112271253A (zh) 一种基于二维v2c材料的忆阻器及其制备方法
WO2022095604A1 (zh) 一种基于界面掺杂的忆阻器及其制备方法
CN112289929B (zh) 一种氧化铌选通管
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
Chiu Resistance Switching Characteristics in ZnO‐Based Nonvolatile Memory Devices
CN110783453A (zh) 一种双模阻变存储器件及其制备方法
CN111785830A (zh) 基于氧化镓薄膜的阻变存储器及其制备方法
CN112164749B (zh) 双极性阻变存储器及其制备方法
CN111554810B (zh) 选通器件及其制备方法
CN113113538A (zh) 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
CN112885869A (zh) 一种基于金属性插层的1s1r器件及其制备方法
CN112885868A (zh) 一种基于氧化铌选通管的1s1r器件及其制备方法
CN106374040A (zh) 一种多层阻变存储器单元及其制备方法
CN100541651C (zh) 一种有机电双稳薄膜及应用其的存储器、过电压保护器
CN113066927A (zh) 一种基于掺钛氧化铌的1s1r器件及其制备方法
Xie et al. A ZnO-based resistive device for RRAM application
CN112397648B (zh) 基于钛掺杂的氧化铌选通管及其制备方法
CN101320784B (zh) 一种一次写入多次读取的电存储器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant