CN106374040A - 一种多层阻变存储器单元及其制备方法 - Google Patents

一种多层阻变存储器单元及其制备方法 Download PDF

Info

Publication number
CN106374040A
CN106374040A CN201610729632.0A CN201610729632A CN106374040A CN 106374040 A CN106374040 A CN 106374040A CN 201610729632 A CN201610729632 A CN 201610729632A CN 106374040 A CN106374040 A CN 106374040A
Authority
CN
China
Prior art keywords
random access
access memory
memory unit
multilamellar
course
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610729632.0A
Other languages
English (en)
Other versions
CN106374040B (zh
Inventor
唐晓莉
马国坤
苏桦
钟智勇
张怀武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610729632.0A priority Critical patent/CN106374040B/zh
Publication of CN106374040A publication Critical patent/CN106374040A/zh
Application granted granted Critical
Publication of CN106374040B publication Critical patent/CN106374040B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于电子材料与元器件技术领域,涉及信息存储技术,具体涉及一种多层阻变存储器单元及其制备方法,可增大阻变器件存储窗口。从下至上依次为基片、底电极、阻变层、控制层和顶电极,控制层与阻变层的材料相同,但氧含量不同,控制层厚度为1~10nm;且上一层尺寸不超出下一层。本发明通过增加纳米级控制层,使阻变存储器的存储窗口提高了1‑2个数量级,达到多级存储所需的必要条件;并且控制层的加入抑制了氧离子移动过程中在顶电极处的耗散,有效的保护了顶电极,增大了器件的稳定性。另外,该多层阻变存储器单元的制备方法工艺简单、易控制。

Description

一种多层阻变存储器单元及其制备方法
技术领域
本发明属于电子材料与元器件技术领域,涉及信息存储技术,具体涉及一种多层阻变存储器单元及其制备方法,可增大阻变器件存储窗口。
背景技术
目前,市场上的存储器件主要有磁存储器和Flash存储器,如传统电脑硬盘、U盘、固态硬盘。阻变存储器主要指利用固体元器件阻变层电阻状态的可逆改变而存储相关信息的新型存储器,作为公认的下一代非挥发存储器件,具有广阔的市场前景。
阻变存储器的结构是一种多层薄膜结构。其基本结构为:底电极/阻变层/顶电极,如图1所示。当电压施加在电极上时,由于活性电极会离子化,进而在电场的作用下向阻变层中迁移,在迁移的过程中与电子结合被还原为金属原子。此过程不断循环进行,会在阻变层中形成金属组成的导电通道,最终改变器件的电阻状态,通过高低电阻态的获取,即可制作出相应的存储器。阻变存储器结构简单,核心的阻变层只由一种材料组成,易于大面积制备,可极大的降低生产成本;数据保存能力强,在器件使用的环境下,基本不受温度、磁场等外界因素的影响,因此不易造成数据的丢失;存储密度大,目前阻变存储器单元已缩小至12×12nm2,且未发现任何衰减现象;存储和读取速度快,从电阻转变的机理及器件的设计上优势明显,因此存储速度远大于磁存储器和Flash存储器;耗能低,使用功率在10-3~10-8W的范围内,使用电流10-3~10-8A,产热小,对散热的要求较低。
目前,阻变存储器的存储窗口(高电阻与低电阻的比值)普遍在102-103的数量级上,而存储电路只有在存储窗口大于101时才能识别高低电阻态,因此目前阻变存储器仍为传统的两态存储,即存储状态仅有0、1态,这种两态存储模式限制了存储密度的进一步提升。因而,近年来科学家们提出了多级存储作为未来高密度存储器的存储模式。而要实现基于阻变存储的多级存储,阻变存储单元的存储窗口首先必须大于103。因此如何增大存储窗口成为一个迫切需要解决的问题。
发明内容
针对上述存在问题或不足,为解决阻变存储的多级存储中受限于存储窗口的问题,本发明提供了一种多层阻变存储器单元及其制备方法,可使存储窗口增大1-2个数量级,为器件实现多级存储提供有利的条件。
一种多层阻变存储器单元,从下至上依次为基片、底电极、阻变层、控制层和顶电极,所述控制层与阻变层的材料相同,但氧含量不同,控制层厚度为1~10nm;且上一层尺寸不超出下一层。
所述多层阻变存储器单元为圆或矩形,即底电极为圆或矩形,其直径或边长为50纳米~500微米。
所述阻变层厚度为30~100nm,9%-11%的氧分压。控制层的材料为NiO,1%-7%或12%-20%的氧分压。顶电极的材料为Ag、Cu或Co,厚度为5-300nm。底电极的材料为Pt或Au,厚度为5-300nm。
该多层阻变存储器单元的制备方法,包括以下步骤:
步骤1.在Si基片上采用光刻工艺,光刻出底电极的尺寸和形状图形;采用真空镀膜方法沉积底电极材料Pt或Au,厚度为5-300nm,经剥离后,得到底电极;
步骤2.将步骤1制得的基片,先光刻出阻变层及控制层单元图形;而后采用真空反应溅射镀膜方法在其上依次沉积阻变层与控制层;
阻变层厚度为30nm~100nm,采用9%-11%的氧分压溅射制备;
控制层厚度为1~10nm,采用1%-7%或12%-20%的氧分压溅射制备;
所述氧分压为溅射过程中氧气流量与总气体流量的比例,氩气流量为50-80sccm;所述总气体流量即氧气与氩气流量之和;
将溅射制得控制层后的基片,于500-600度低真空快速退火炉中退火至晶化完全即取出;
步骤3.将步骤2制得的基片,光刻再沉积制备顶电极,厚度为5-300nm,最终制得多层阻变存储器单元。
本发明通过控制层的加入在阻变层与控制层的界面处形成了具有氧浓度差的界面。由于NiO为p型半导体材料,在高阻状态下器件的导电性能符合半导体的导电机制,即以氧空位为载流子进行电荷的传输。而氧浓度差界面的出现抑制了器件中氧空位的移动,必须通过增大电压实现载流子的移动,因此存储单元高阻状态时的电阻值大大提高,使得存储窗口增大了1-2个数量级;其次,控制层的加入抑制了氧离子移动过程中在顶电极处的耗散,有效的保护了顶电极,增大了器件的稳定性。最终以矩阵排列应用于多层阻变存储器。
综上所述,本发明利用纳米级控制层,使阻变存储器的存储窗口提高1-2个数量级以上,达到多级存储所需的必要条件;同时,控制层的加入抑制了氧离子移动过程中在顶电极处的耗散,有效的保护了顶电极,增大了器件的稳定性。
附图说明
图1是传统阻变存储器的基本结构示意图;
图2是本发明的多层阻变存储器单元的示意图;
图3是加入氧分压大于阻变层的控制层前后的阻变存储器的电阻变化曲线;Normal表示未加入控制层的器件,5%表示加入的控制层的氧分压为5%的器件;
图4是加入氧分压小于阻变层的控制层前后的阻变存储器的电阻变化曲线;Normal表示未加入控制层的器件,15%表示加入的控制层的氧分压为15%的器件;
附图标记:1-顶电极,2-控制层,3-阻变层,4-底电极,5-基片。
具体实施方式
下面结合实施例与附图对本发明做进一步详细的说明。
一种多层阻变存储器单元,包括从下往上依次设置的基片、底电极、阻变层、控制层、顶电极,与现有阻变存储单元的区别在于阻变层与顶电极之间还设置有控制层。其结构如图2所示。
底电极采用Pt作为底电极材料,底电极为正方形,其边长为300微米,厚度为150nm;多层阻变存储器单元各层均为正方形,其边长为200微米,阻变层材料厚度为55nm,控制层厚度为2nm,阻变与控制层材料均选用NiO,但含氧量不同;顶电极边长为100微米、厚度为150nm的Co膜。
上述多层阻变存储器单元的制备方法,包括以下步骤:
实例1:
步骤1:在Si基片上采用剥离光刻工艺,经过涂胶、预烘、曝光、后烘、范爆、显影、烘干工艺,光刻出长边、短边均为300微米的存储单元图形;采用真空镀膜方法制备Pt底电极,厚度为150nm。经剥离后,得到底电极。
步骤2:在Pt底电极涂上反胶,预烘后采用光刻板图光学曝光形成图形,后烘后进行范曝,显影后再烘干,光刻边长为200微米的存储单元图形;
将基片置于磁控溅射设备中,利用直流磁控溅射沉积阻变层和控制层,其中阻变层材料为NiO,厚度为55nm,采用10%的氧分压进行制备;控制层材料选择NiO,厚度为2nm,采用5%的氧分压进行制备,与阻变层产生氧浓度差;沉积完成后,将基片置于丙酮溶液中去掉光刻胶,去胶完成后即在基片上留下阻变存储器单元图形。
将溅射制得控制层后的基片,于550度低真空快速退火炉中退火10分钟;
步骤3:采用同步骤1的相同剥离光刻工艺光刻出顶电极图形,顶电极边长为100微米;而后采用薄膜沉积工艺,镀制150nm厚的Co膜作为顶电极;顶电极沉积完成后,将基片置于丙酮溶液中去掉光刻胶,去胶完成后即制得多层阻变存储器单元。
将制得的阻变存储单元置于探针测试台上,利用两根探针分别接触顶电极和底电极。在顶电极处施加电压,底电极接地。当写入存储信息时,首先施加3V电压,存储器电阻达到最低状态并保持(50欧姆),然后再施加-2V电压即可使电阻达最大状态。在施加正电压时(即电阻从高阻状态转换为低阻状态时),采用限流措施,电流限制为10mA。其中,加入了控制层的样品,高阻明显增大了1-2个数量级,增大了存储窗口,如图3所示。
实例2:
步骤1:在Si基片上采用剥离光刻工艺,经过涂胶、预烘、曝光、后烘、范爆、显影、烘干工艺,光刻出边长为300微米的存储单元图形;采用真空镀膜方法制备Pt底电极,厚度为150nm。经剥离后,得到底电极。
步骤2:在Pt底电极涂上反胶,预烘后采用光刻板图光学曝光形成图形,后烘后进行范曝,显影后再烘干,光刻出边长为200微米的存储单元图形;
将基片置于磁控溅射设备中,利用直流磁控溅射沉积阻变层/控制层,其中阻变层材料选择为NiO,厚度为55nm,采用10%的氧分压进行制备;控制层材料选择为NiO,厚度为2nm,采用15%的氧分压进行制备,与阻变层产生氧浓度差;沉积完成后,将基片置于丙酮溶液中去掉光刻胶,去胶完成后即在基片上留下阻变存储器单元图形。
将溅射制得控制层后的基片,于550度低真空快速退火炉中退火10分钟;
步骤3:采用同步骤1的相同剥离光刻工艺光刻出顶电极图形,顶电极边长为100微米;而后采用薄膜沉积工艺,镀制150nm厚的Co膜作为顶电极;顶电极沉积完成后,将基片置于丙酮溶液中去掉光刻胶,去胶完成后即制得多层阻变存储器单元。
将制得的阻变存储单元置于探针测试台上,利用探针分别接触顶电极和底电极。在顶电极处施加电压,底电极接地。当写入存储信息时,首先施加2V电压,存储器电阻达到最低状态并保持(50欧姆),然后再施加-2V电压即可使电阻达最大状态。在施加正电压时(即电阻从高阻状态转换为低阻状态时),采用限流措施,电流限制为10mA。其中,加入了控制层的样品,高阻明显增大了1-2个数量级,增大了存储窗口,如图4所示。

Claims (8)

1.一种多层阻变存储器单元,从下至上依次为基片、底电极、阻变层、控制层和顶电极,其特征在于:所述控制层与阻变层的材料相同,但氧含量不同,控制层厚度为1~10nm,;且上一层尺寸不超出下一层。
2.如权利要求1所述多层阻变存储器单元,其特征在于:所述控制层的材料为NiO,1%-7%或12%-20%的氧分压。
3.如权利要求1所述多层阻变存储器单元,其特征在于:所述多层阻变存储器单元为圆或方形,即底电极为圆或矩形,其直径或边长为50纳米~500微米。
4.如权利要求1所述多层阻变存储器单元,其特征在于:所述阻变层9%-11%的氧分压,厚度为30~100nm。
5.如权利要求1所述多层阻变存储器单元,其特征在于:所述顶电极的材料为Ag、Cu或Co,厚度为5-300nm。
6.如权利要求1所述多层阻变存储器单元,其特征在于:所述底电极的材料为Pt或Au,厚度为5-300nm。
7.如权利要求1所述多层阻变存储器单元,以矩阵排列应用于多层阻变存储器。
8.如权利要求1所述多层阻变存储器单元的制备方法,包括以下步骤:
步骤1.在Si基片上采用光刻工艺,光刻出底电极的尺寸和形状图形;采用真空镀膜方法沉积底电极材料Pt或Au,厚度为5-300nm,经剥离后,得到底电极;
步骤2.将步骤1制得的基片,先光刻出阻变层及控制层单元图形;而后采用真空反应溅射镀膜方法在其上依次沉积阻变层与控制层;
阻变层厚度为30nm~100nm,采用9%-11%的氧分压溅射制备;
控制层厚度为1~10nm,采用1%-7%或12%-20%的氧分压溅射制备;
所述氧分压为溅射过程中氧气流量与总气体流量的比例,氩气流量为50-80sccm;所述总气体流量即氧气与氩气流量之和;
将溅射制得控制层后的基片,于500-600度低真空快速退火炉中退火至晶化完全即取出;
步骤3.将步骤2制得的基片,光刻再沉积制备顶电极,厚度为5-300nm,最终制得多层阻变存储器单元。
CN201610729632.0A 2016-08-26 2016-08-26 一种多层阻变存储器单元及其制备方法 Expired - Fee Related CN106374040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610729632.0A CN106374040B (zh) 2016-08-26 2016-08-26 一种多层阻变存储器单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610729632.0A CN106374040B (zh) 2016-08-26 2016-08-26 一种多层阻变存储器单元及其制备方法

Publications (2)

Publication Number Publication Date
CN106374040A true CN106374040A (zh) 2017-02-01
CN106374040B CN106374040B (zh) 2019-06-21

Family

ID=57902569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610729632.0A Expired - Fee Related CN106374040B (zh) 2016-08-26 2016-08-26 一种多层阻变存储器单元及其制备方法

Country Status (1)

Country Link
CN (1) CN106374040B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958955A (zh) * 2017-10-13 2018-04-24 西安电子科技大学 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148328A (zh) * 2011-01-21 2011-08-10 北京大学 一种氧化物电阻存储器件及其制备方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN103066206A (zh) * 2012-12-25 2013-04-24 清华大学 一种阻变式存储单元及其形成方法
CN103117359A (zh) * 2013-02-07 2013-05-22 北京大学 一种高可靠性非挥发存储器及其制备方法
CN103915565A (zh) * 2014-04-03 2014-07-09 电子科技大学 一种多级阻变存储器单元及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148328A (zh) * 2011-01-21 2011-08-10 北京大学 一种氧化物电阻存储器件及其制备方法
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN103066206A (zh) * 2012-12-25 2013-04-24 清华大学 一种阻变式存储单元及其形成方法
CN103117359A (zh) * 2013-02-07 2013-05-22 北京大学 一种高可靠性非挥发存储器及其制备方法
CN103915565A (zh) * 2014-04-03 2014-07-09 电子科技大学 一种多级阻变存储器单元及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958955A (zh) * 2017-10-13 2018-04-24 西安电子科技大学 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
CN106374040B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
Munjal et al. Advances in resistive switching based memory devices
Wang et al. Resistive switching and synaptic behaviors of TaN/Al 2 O 3/ZnO/ITO flexible devices with embedded Ag nanoparticles
Miao et al. Continuous electrical tuning of the chemical composition of TaO x-based memristors
CN101826598B (zh) 一种多态有机阻变存储器及制备方法
Lei et al. Resistive switching characteristics of Ti/ZrO2/Pt RRAM device
CN105185909A (zh) 一种有机材料阻变存储元件及其制备方法
CN107895757A (zh) 一种量子电导特性可控的纳米点接触
CN104425712B (zh) 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法
CN106374040B (zh) 一种多层阻变存储器单元及其制备方法
Chen et al. The resistive switching characteristics in TaON films for nonvolatile memory applications
KR20160125843A (ko) 저항변화메모리
Singh et al. Investigation of analog resistive switching in solution-processed lead-free perovskite Cs2SnI6 memristor for synaptic application
Zhang et al. Voltage modulated long-term plasticity in perovskite heterostructured memristive synaptic devices with high-performance neuromorphic computing
CN103915565B (zh) 一种多级阻变存储器单元及其制备方法
CN107275480B (zh) 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法
CN101174673A (zh) 一种双层复合薄膜非挥发存储器件及其制备方法
CN103579499A (zh) 具有整流特性的阻变存储器器件及其制作法
CN102214790A (zh) 一种具有自整流效应的阻变存储器
CN102214674B (zh) 一种基于soi材料的具有自整流效应的阻变存储器
CN111129294A (zh) 一种自供电读取多级电阻态的阻变存储器及其制备方法
Shi et al. Flexible resistance memory devices based on Cu/ZnO: Mg/ITO structure
CN116017989A (zh) 一种阻变存储器件及其制备方法和原子点接触构建方法
CN105514267A (zh) 一种基于非晶态SiC薄膜的低功耗忆阻器及其制备方法
CN102738391A (zh) 一种可调控介质层磁性的阻变存储器
CN105405970A (zh) 基于ito纳米线网络的电阻开关及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190621