CN110783453A - 一种双模阻变存储器件及其制备方法 - Google Patents
一种双模阻变存储器件及其制备方法 Download PDFInfo
- Publication number
- CN110783453A CN110783453A CN201910903216.1A CN201910903216A CN110783453A CN 110783453 A CN110783453 A CN 110783453A CN 201910903216 A CN201910903216 A CN 201910903216A CN 110783453 A CN110783453 A CN 110783453A
- Authority
- CN
- China
- Prior art keywords
- layer
- self
- bottom electrode
- resistance change
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000008859 change Effects 0.000 claims abstract description 36
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 230000015654 memory Effects 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 8
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000005284 excitation Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种双模阻变存储器，包括衬底和位于衬底上的底电极‑阻变层‑自选择层‑顶电极结构。本发明还提供一种双模阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积自选择层，并施加退火处理工序；4)定义底电极引出孔图形，按照该图形在阻变层和自选择层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在自选择层上制备顶电极。本发明基于采用传统CMOS工艺来实现具有自选择的阻变存储器件，以期降低甚至消除阻变存储器的crossbar结构中存在的串扰问题。
Description
技术领域
本发明属于半导体和CMOS混合集成电路技术领域，具体涉及一种具有两种开关模式的双模阻变存储器及其制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成密度越来越高。同时随着移动互联网的发展，对于移动端设备的器件功耗要求越来越高。对于非易失存储器来说，目前占据市场主要份额的闪存(flash)尺寸缩小和集成密度即将到极限，而且操作电压高，难以满足未来移动互联网的发展。
在众多的新兴的闪存替代者的研究中，阻变存储器(RRAM)由于其集成度高，读写功耗功耗低，读写速度快等优势，使之成为了下一代存储器的有利竞争者。阻变存储器一般拥有两个状态，即高阻态(“0”状态)和低阻态(“1”状态)。实际操作时，可以通过施加不同的外部电压激励，来实现两种状态的转换。同时由于其非易失的特性，在电压激励撤离后，阻变存储器的阻值仍然不会有变化。阻变存储器的结构十分简单，与电容结构相似，是金属-阻变层-金属的三明治结构。这种结构十分的简单，特征尺寸面积理论上可以减小到4F2，十分适合Crossbar结构的存储器阵列集成。此外，通过多层堆叠Crossbar结构形成3DCrossbar或者类似传统闪存的3D垂直集成，可以进一步提高阻变存储器的集成密度。
不过，对于在存储阵列中的阻变存储器，在设计时需要考虑阵列中的泄漏电流。在存储阵列中，当通过字线(word line)和位线(bit line)选择一个存储器器件时，其它半选择的存储器件由于有电压施加，会提供一些泄漏电流。最坏的情况是，当选择一个高阻态的器件，其周围都是低阻态的器件时，周围的高泄漏电流会覆盖掉本应该只来自高阻态器件的低电流，从而造成读取误差。由于泄漏电流的存在，不仅会使读取发生错误，同时也会增大功耗，不利于阻变存储器的大规模集成。
为了解决阻变存储器阵列集成中面临的泄漏电流的问题，在集成阻变存储器时，通常会有两种解决方法：即1T1R(One-Transistor One-RRAM)结构单元和1S1R(One-Selector One-RRAM)结构单元。这两种结构的共同的设计思想是，在选择一个阻变存储器时，关闭其它的阻变存储器，使其它阻变存储器的阻值为无穷大(理想情况)，从而削弱这种干扰。1T1R结构是通过给阻变存储器串联一个晶体管(transistor)来实现对每个单元的控制。这种方式可以解决泄漏电流的问题，但是每个单元的面积会由于晶体管的引入而增大，削弱了阻变存储器本身的集成优势。另一种是1S1R结构，直接将选择器件(selector)与RRAM集成为一个存储单元，选择器件在不同电压激励下具有开关特性，而且也为三明治结构，面积与阻变存储器几乎一样。相比于1T1R，1S1R单元面积更小，有利于形成更高密度的集成。
目前的1S1R结构，通常是金属-阻变层-金属-选择性薄膜-金属。由于共用中间金属，很难实现在1个通孔内的3D垂直结构。同时，对于crossbar结构，中间金属的处理也十分复杂。
发明内容
鉴于上述不足，本发明提出了一种双膜阻变存储器及其制备方法，基于采用传统CMOS工艺来实现具有自选择的阻变存储器件，以期降低甚至消除阻变存储器的crossbar结构中存在的串扰问题。
为了解决上述技术问题，本发明采用的技术方案如下：
一种双模阻变存储器，包括衬底和位于衬底上的底电极-阻变层-自选择层-顶电极结构。
进一步地，所述底电极-阻变层-自选择层-顶电极结构为金属-绝缘体-绝缘体-金属(Metal-Insulator-Insulator-Metal)电容结构或金属-半导体-半导体-金属(Metal-Semiconductor-Semiconductor-Metal)电容结构。
进一步地，所述衬底采用硅或玻璃；
所述底电极和顶电极采用金属材料，厚度为10nm-200nm；
所述阻变层采用具有阻变特性的过渡金属氧化物，厚度为5nm-100nm；或采用有机材料，厚度为200nm-500nm；
所述自选择层是具有IMT(Insulator-Metal Transition)特性的薄膜，当电压数值低于阈值电压时薄膜呈绝缘体特性，当电压数值高过阈值电压时薄膜呈现金属特性，采用氧化物，厚度为1nm-100nm。
进一步地，所述金属材料为Ti、Al、Au、W、Cu、Ta、Pt、Ir或TiN、TaN等一类材料；
所述过渡金属氧化物为TaOx、HfOx、SiOx或SrTiO3等一类材料，所述有机材料为parylene；
所述氧化物为VO2、NbO2、GST等一类材料。
一种双模阻变存储器的制备方法，包括如下步骤：
1)定义底电极图形，按照该图形在衬底上制备底电极；
2)采用PVD(物理气相淀积)、ALD(原子层淀积)或CVD(化学气相沉积)的方法在底电极上淀积阻变层；
3)采用PVD或ALD的方法在阻变层上淀积自选择层，根据材料属性还会施加相应的退火处理工序；
4)定义底电极引出孔图形，按照该图形在阻变层和自选择层刻蚀出底电极引出孔；
5)定义顶电极图形，按照该图形在自选择层上制备顶电极。
进一步地，所述步骤1)、4)和5)中定义图形的方法是，利用光刻技术在光刻胶上定义图形。
进一步地，所述底电极和顶电极的制备方法包括PVD或蒸发淀积方法。
进一步地，所述阻变层采用具有阻变特性的过渡金属氧化物，厚度为5nm-100nm；或采用有机材料，厚度为200nm-500nm。
进一步地，所述自选择层采用VO2、NbO2或GST，厚度为1nm-100nm。
本发明提出了一种自选择的双模阻变存储器及其制备方法，将具有选择特性薄膜***到阻变存储器中形成双层结构，利用具有选择特性薄膜开关特性，及合理设计阻变层、自选择层和电极材料的结合，可以实现对阻变存储器件的电流-电压特性进行优化，使该阻变存储器展现出对称双向自选择的特性。该阻变存储器具有对称双向自选择特性，其组成的crossbar阵列无论是读取低阻态还是高阻态，由于自选择特性的存在，原本的泄露电流的路径上的阻值要远大于所要读取的阻值，所以可以有效地抑制泄露电流，从而避免误读。这种器件为实现阻变存储器面积缩小，大规模集成铺平了道路。
附图说明
图1为本双模阻变存储器的电流-电压特性曲线图。
图中：S1-正向电压的激励下由高阻态向低阻态的阻变过程；S2-低阻态保持过程；S3-正向低阻态自选择过程；S4-负向低阻态自选择过程；S5-负向电压的激励下由低阻态向高阻态的阻变过程；S6-高阻态保持过程。
图2为crossbar阵列及泄露电流示意图。
图3A-3E为实施例1中制备过程示意图，图3F为图3A-3E的图例说明。
具体实施方式
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。
实施例1
本实施例提供一种双模阻变存储器及其制备方法，该阻变存储器采用硅衬底，采用TiN作为底电极材料，采用HfO2(或其非化学配比的氧化物)作为阻变层材料，采用VO2作为自选择层，采用TiN作为顶电极材料。
HfO2和VO2均是与标准CMOS工艺相兼容的材料。基于HfO2的阻变存储器具有超快的开关速度，高的开关比，良好的保持特性。VO2作为常见的具有选择特性的薄膜，其制备简单且非常可控。两种材料的优势相结合，加上合理的物理机制层面的设计，既满足兼容CMOS工艺的要求，又能实现阻变存储器双向自选择的特性，对于阻变存储器crossbar结构阵列集成密度的提升和大规模生产有着重要的意义。
该阻变存储器的制备方法如下：
1)利用光刻技术在光刻胶上定义底电极图形，采用PVD方法在硅衬底上淀积TiN底电极材料，厚度为70nm，再去除光刻胶，如图3A所示；
2)采用ALD方法在底电极上淀积一层HfO2阻变层薄膜材料，厚度为6nm，如图3B所示；
3)采用ALD方法在阻变层上淀积一层VO2能带修饰层(即自选择层)材料实现双向非线性自整流，厚度为30nm，如图3C所示；
4)先用光刻技术在光刻胶上定义出来的底电极引出孔图形，再采用干法刻蚀的方法在阻变层和自选择层刻蚀出底电极引出孔，并去除光刻胶，如图3D所示；
5)利用光刻技术在光刻胶上定义顶电极图形，采用PVD方法在能带修饰层(即自选择层)上淀积TiN顶电极材料，厚度为100nm，再去除光刻胶即得到该自选择阻变存储器，如图3E所示。
实施例2
本实施例另提供一种双模阻变存储器极其制备方法，该阻变存储器采用TaN作为底电极材料，采用TaOx作为阻变层材料，采用NbO2自选择层，采用TaN作为顶电极材料。
该阻变存储器的制备方法如下：
1)利用光刻技术再光刻胶上定义底电极图形，采用PVD方法发在硅衬底上淀积TaN底淀积材料，厚度为20nm，再去除光刻胶；
2)采用PVD方法在底电极上淀积一层TaOx阻变层薄膜材料，厚度为30nm；
3)采用PVD方法在阻变层上淀积一层NbO2材料实现双向非线性自整流，厚度40nm；
4)先用光刻技术在光刻胶上定义出来的底电极引出孔图形，再采用干法刻蚀的方法在阻变层和自选择层刻蚀出底电极引出孔，并去除光刻胶；
5)利用光刻技术在光刻胶上定义顶电极图形，采用PVD方法在自选择层淀积TaN顶电极材料，厚度为100nm，再去除光刻胶即得到该自选择阻变存储器。
由上述实施例可知，制备过渡金属氧化物阻变层薄膜材料和自选择材料，既可以采用PVD方法，也可以采用ALD方法，与PVD方法相比，ALD方法能够制备更薄；制备有机材料作阻变层采用CVD方法。
对于本发明提供的一种双模阻变存储器，通过DC sweep对器件进行阻变测试，得到的电流-电压(I-V)特性如图1所示，图中，S1—正向电压的激励下由高阻态向低阻态的阻变过程；S2—低阻态保持过程；S3—正向低阻态自选择过程；S4—负向低阻态自选择过程；S5—负向电压的激励下由低阻态向高阻态的阻变过程；S6—高阻态保持过程。测试时，将器件的底电极接地，在顶电极施加如图所示的电压，使得器件的阻值在高阻和低阻之间进行转换，可以证明其阻变效应。同时在正向和负向电压的操作下，其电流-电压特性曲线可以展现出近似对称的自选择特性。
通过将自选择薄膜与阻变薄膜进行集成，利用自选择薄膜在低电压下是绝缘体，高于阈值电压是金属导体的特性，合理地将阻变薄膜的阻变电压和自选择薄膜的开关电压进行匹配，实现了自选择的双模阻变存储器。
图2为crossbar阵列及泄露电流示意图，由图可知，由于阵列中该器件阻值的读取，需要读取流经该器件的电流大小来判断器件是处于高阻态还是低阻态。最坏情况下，如果要读取crossbar阵列中的一个处于高阻的器件，而其周围的器件均处于低阻态时，当读取处于高阻态的器件时，电流会绕过这个处于高阻态的器件，而在周围的低阻器件上形成泄漏电流。这种情况下，在crossbar结构中，泄露电流会流经的最短路径如图2中的未选中的三个器件，即当选中器件(图中虚线内的器件)为Vread电压时，串扰路径上每个器件实际上的分压为二分之一Vread，读取到的电流实际为流过其周围处于低阻态器件的泄漏电流，造成误读。如果器件采用本发明提供的自选择阻变存储器，从图1的电流-电压曲线上可以看出Vread读取的高阻态时的电流要大于二分之一Vread读取的低阻态电流，即由于低阻态的自选择效应，读取路径的电阻要小于串扰路径，所以有效地抑制了串扰，负向电压时亦然。由此可知，低阻态时双向自选择效应可以有效地抑制crossbar阵列中的泄漏电流。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求书所述为准。
Claims (10)
1.一种双模阻变存储器，其特征在于，包括衬底和位于衬底上的底电极-阻变层-自选择层-顶电极结构。
2.如权利要求1所述的双模阻变存储器，其特征在于，所述底电极-阻变层-自选择层-顶电极结构为金属-绝缘体-绝缘体-金属电容结构或金属-半导体-半导体-金属电容结构。
3.如权利要求1所述的双模阻变存储器，其特征在于，所述衬底采用硅或玻璃；所述底电极和顶电极均采用金属材料；所述阻变层采用具有阻变特性的过渡金属氧化物，或采用有机材料；所述自选择层采用氧化物。
4.如权利要求3所述的双模阻变存储器，其特征在于，所述金属材料包括Ti、Al、Au、W、Cu、Ta、Pt、Ir、TiN或TaN；所述过渡金属氧化物包括TaOx、HfOx、SiOx或SrTiO3，所述有机材料采用parylene；所述氧化物包括VO2、NbO2或GST。
5.如权利要求3或4所述的双模阻变存储器，其特征在于，所述底电极和顶电极的厚度均为10nm-200nm；所述阻变层采用具有阻变特性的过渡金属氧化物时，厚度为5nm-100nm；采用有机材料时，厚度为200nm-500nm；所述自选择层的厚度为1nm-100nm。
6.如权利要求1-3任一项所述的双模阻变存储器，其特征在于，所述自选择层为具有IMT特性的薄膜，当电压数值低于阈值电压时薄膜呈绝缘体特性，当电压数值高过阈值电压时薄膜呈现金属特性。
7.一种双模阻变存储器的制备方法，其特征在于，包括如下步骤：
1)定义底电极图形，按照该图形在衬底上制备底电极；
2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；
3)采用PVD或ALD的方法在阻变层上淀积自选择层，并施加退火处理工序；
4)定义底电极引出孔图形，按照该图形在阻变层和自选择层刻蚀出底电极引出孔；
5)定义顶电极图形，按照该图形在自选择层上制备顶电极。
8.如权利要求7所述的方法，其特征在于，所述步骤1)、4)和5)中定义图形的方法是：利用光刻技术在光刻胶上定义图形。
9.如权利要求7所述的方法，其特征在于，所述底电极和顶电极的制备方法包括PVD或蒸发淀积方法。
10.如权利要求7所述的方法，其特征在于，所述衬底采用硅或玻璃；所述底电极和顶电极均采用金属材料Ti、Al、Au、W、Cu、Ta、Pt、Ir、TiN或TaN，厚度均为10nm-200nm；
所述阻变层采用具有阻变特性的过渡金属氧化物TaOx、HfOx、SiOx或SrTiO3，厚度为5nm-100nm；或采用有机材料parylene，厚度为200nm-500nm；所述自选择层采用氧化物VO2、NbO2或GST，厚度为1nm-100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910903216.1A CN110783453B (zh) | 2019-09-24 | 2019-09-24 | 一种双模阻变存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910903216.1A CN110783453B (zh) | 2019-09-24 | 2019-09-24 | 一种双模阻变存储器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783453A true CN110783453A (zh) | 2020-02-11 |
| CN110783453B CN110783453B (zh) | 2024-02-09 |
Family
ID=69383766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910903216.1A Active CN110783453B (zh) | 2019-09-24 | 2019-09-24 | 一种双模阻变存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783453B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653666A (zh) * | 2020-06-12 | 2020-09-11 | 北京大学 | 选通器件、阻变存储器及其操作方法 |
| CN111969109A (zh) * | 2020-09-01 | 2020-11-20 | 厦门半导体工业技术研发有限公司 | 阻变存储器、阻变元件及其制备方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026433A1 (en) * | 2007-07-25 | 2009-01-29 | Tony Chiang | Multistate nonvolatile memory elements |
| US20090273087A1 (en) * | 2008-05-01 | 2009-11-05 | Wayne French | Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer |
| US20130021835A1 (en) * | 2011-07-22 | 2013-01-24 | Hwang Hyun-Sang | Resistive ram, method for fabricating the same, and method for driving the same |
| CN103855304A (zh) * | 2012-11-29 | 2014-06-11 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| US20140322862A1 (en) * | 2013-04-29 | 2014-10-30 | Asm Ip Holding B.V. | Method of making a resistive random access memory device with metal-doped resistive switching layer |
| US20140375417A1 (en) * | 2012-02-06 | 2014-12-25 | President And Fellows Of Harvard College | Electrically-driven phase transitions in functional oxide heterostructures |
| US20150053909A1 (en) * | 2012-04-25 | 2015-02-26 | Hewlett-Packard Development Company, Lp. | Nonlinear memristors |
| US9177916B1 (en) * | 2014-11-25 | 2015-11-03 | Intermolecular, Inc. | Amorphous silicon doped with fluorine for selectors of resistive random access memory cells |
| CN105870321A (zh) * | 2016-03-28 | 2016-08-17 | 北京大学 | 一种非线性自整流阻变存储器及其制备方法 |
| CN106463340A (zh) * | 2015-01-05 | 2017-02-22 | 王士原 | 具有注入及辐射通道的电阻式随机存取存储器 |
| CN106711327A (zh) * | 2015-11-13 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 金属‑绝缘体‑金属电容器结构及其制造方法 |
| WO2017131642A1 (en) * | 2016-01-26 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Resistive memory cell including a selector |
| CN108258115A (zh) * | 2018-03-16 | 2018-07-06 | 湖北大学 | 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法 |
| CN108493336A (zh) * | 2018-03-28 | 2018-09-04 | 中国科学院微电子研究所 | 自整流阻变存储器及其制备方法 |
| CN109065710A (zh) * | 2018-07-25 | 2018-12-21 | 清华大学 | 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用 |
-
2019
- 2019-09-24 CN CN201910903216.1A patent/CN110783453B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026433A1 (en) * | 2007-07-25 | 2009-01-29 | Tony Chiang | Multistate nonvolatile memory elements |
| US20090273087A1 (en) * | 2008-05-01 | 2009-11-05 | Wayne French | Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer |
| US20130021835A1 (en) * | 2011-07-22 | 2013-01-24 | Hwang Hyun-Sang | Resistive ram, method for fabricating the same, and method for driving the same |
| US20140375417A1 (en) * | 2012-02-06 | 2014-12-25 | President And Fellows Of Harvard College | Electrically-driven phase transitions in functional oxide heterostructures |
| US20150053909A1 (en) * | 2012-04-25 | 2015-02-26 | Hewlett-Packard Development Company, Lp. | Nonlinear memristors |
| CN103855304A (zh) * | 2012-11-29 | 2014-06-11 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| US20140322862A1 (en) * | 2013-04-29 | 2014-10-30 | Asm Ip Holding B.V. | Method of making a resistive random access memory device with metal-doped resistive switching layer |
| US9177916B1 (en) * | 2014-11-25 | 2015-11-03 | Intermolecular, Inc. | Amorphous silicon doped with fluorine for selectors of resistive random access memory cells |
| CN106463340A (zh) * | 2015-01-05 | 2017-02-22 | 王士原 | 具有注入及辐射通道的电阻式随机存取存储器 |
| CN106711327A (zh) * | 2015-11-13 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 金属‑绝缘体‑金属电容器结构及其制造方法 |
| WO2017131642A1 (en) * | 2016-01-26 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Resistive memory cell including a selector |
| CN105870321A (zh) * | 2016-03-28 | 2016-08-17 | 北京大学 | 一种非线性自整流阻变存储器及其制备方法 |
| CN108258115A (zh) * | 2018-03-16 | 2018-07-06 | 湖北大学 | 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法 |
| CN108493336A (zh) * | 2018-03-28 | 2018-09-04 | 中国科学院微电子研究所 | 自整流阻变存储器及其制备方法 |
| CN109065710A (zh) * | 2018-07-25 | 2018-12-21 | 清华大学 | 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用 |
Non-Patent Citations (3)
| Title |
|---|
| LEON, JJD ET AL.: "Integration of a niobium oxide selector on a tantalum oxide memristor by local oxidation using Joule heating", LOW-DIMENSIONAL MATERIALS AND DEVICES 2016》, vol. 9934, pages 1 - 5 * |
| XINJUN LIU ET AL.: "Co-Occurrence of Threshold Switching and Memory Switching in Pt/NbOx/Pt Cells for Crosspoint Memory Applications", 《IEEE ELECTRON DEVICE LETTERS》 * |
| XINJUN LIU ET AL.: "Co-Occurrence of Threshold Switching and Memory Switching in Pt/NbOx/Pt Cells for Crosspoint Memory Applications", 《IEEE ELECTRON DEVICE LETTERS》, vol. 33, no. 2, 29 February 2012 (2012-02-29), pages 236 - 238, XP011393526, DOI: 10.1109/LED.2011.2174452 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653666A (zh) * | 2020-06-12 | 2020-09-11 | 北京大学 | 选通器件、阻变存储器及其操作方法 |
| CN111969109A (zh) * | 2020-09-01 | 2020-11-20 | 厦门半导体工业技术研发有限公司 | 阻变存储器、阻变元件及其制备方法 |
| CN111969109B (zh) * | 2020-09-01 | 2023-09-19 | 厦门半导体工业技术研发有限公司 | 阻变存储器、阻变元件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783453B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340312B2 (en) | Memory element with a reactive metal layer | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| TWI540775B (zh) | 電阻變化型非揮發性記憶裝置、半導體裝置及電阻變化型非揮發性記憶裝置之動作方法 | |
| EP1858074B1 (en) | Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same | |
| US20090302315A1 (en) | Resistive random access memory | |
| US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| KR20100078088A (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
| CN110783453B (zh) | 一种双模阻变存储器件及其制备方法 | |
| US10163983B1 (en) | Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same | |
| KR100902504B1 (ko) | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 | |
| US20130217199A1 (en) | Method for fabricating resistive memory device | |
| CN110752293A (zh) | 一种双向阈值开关选择器件及其制备方法 | |
| CN113066927B (zh) | 一种基于掺钛氧化铌的1s1r器件及其制备方法 | |
| CN112885868A (zh) | 一种基于氧化铌选通管的1s1r器件及其制备方法 | |
| US10297748B2 (en) | Three-terminal atomic switching device and method of manufacturing the same | |
| KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |