CN112236860B - 功率半导体模块以及电力变换装置 - Google Patents

功率半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN112236860B
CN112236860B CN201880094310.0A CN201880094310A CN112236860B CN 112236860 B CN112236860 B CN 112236860B CN 201880094310 A CN201880094310 A CN 201880094310A CN 112236860 B CN112236860 B CN 112236860B
Authority
CN
China
Prior art keywords
insulating substrate
circuit pattern
barrier layer
conductive circuit
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880094310.0A
Other languages
English (en)
Other versions
CN112236860A (zh
Inventor
梶勇辅
泷久幸
平松星纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112236860A publication Critical patent/CN112236860A/zh
Application granted granted Critical
Publication of CN112236860B publication Critical patent/CN112236860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

功率半导体模块(1)具备绝缘基板(11)、第1导电电路图案(13)、第2导电电路图案(14)、第1半导体元件(20)、第2半导体元件(21)、密封部件(40)以及第1势垒层(50)。密封部件(40)密封第1半导体元件(20)、第2半导体元件(21)、第1导电电路图案(13)以及第2导电电路图案(14)。第1势垒层(50)以及密封部件(40)中的至少1个包括第1应力缓和部(53)。因此，功率半导体模块(1)具有提高的可靠性。

Description

功率半导体模块以及电力变换装置
技术领域
本发明涉及功率半导体模块以及电力变换装置。
背景技术
国际公开第2014/128899号(专利文献1)公开具备多个半导体元件、搭载多个半导体元件的基板以及密封基板及多个半导体元件的密封树脂的半导体装置。半导体元件以及基板的一部分用含有钒以及碲的玻璃膜覆盖。玻璃膜抑制水分到达半导体元件等。
现有技术文献
专利文献
专利文献1：国际公开第2014/128899号
发明内容
但是，在半导体装置的动作时以及半导体装置的周围的温度的变化时，专利文献1公开的半导体装置翘曲。对玻璃膜施加应力，在玻璃膜中发生裂纹。水分以及气体从玻璃膜的裂纹侵入，降低半导体装置的可靠性。本发明是鉴于上述课题完成的，其目的在于，提供具有提高的可靠性的功率半导体模块以及电力变换装置。
本发明的功率半导体模块具备绝缘基板、第1导电电路图案、第2导电电路图案、第1半导体元件、第2半导体元件、密封部件以及第1势垒层。绝缘基板包括第1主面。第1导电电路图案设置于第1主面上。第2导电电路图案设置于第1主面上。第2导电电路图案从第1导电电路图案空开第1间隙而配置。第1半导体元件与第1导电电路图案接合。第2半导体元件与第2导电电路图案接合。密封部件密封第1半导体元件、第2半导体元件、第1导电电路图案以及第2导电电路图案。第1势垒层相对第1半导体元件以及第2半导体元件配置于与绝缘基板相反的一侧。第1势垒层设置于密封部件上或者密封部件中。第1势垒层以及密封部件中的至少1个包括第1应力缓和部。
本发明的电力变换装置具备主变换电路和控制电路。主变换电路具有本发明的功率半导体模块，并且构成为能够变换被输入的电力而输出。控制电路构成为能够将控制主变换电路的控制信号输出给主变换电路。
在本发明的功率半导体模块以及电力变换装置中，第1势垒层抑制水分以及气体到达第1半导体元件、第2半导体元件、第1导电电路图案、第2导电电路图案以及绝缘基板。另外，第1应力缓和部减少在功率半导体模块翘曲时对第1势垒层作用的应力，防止在第1势垒层中发生裂纹。本发明的功率半导体模块具有提高的可靠性。
附图说明
图1是实施方式1所涉及的功率半导体模块的概略俯视图。
图2是实施方式1所涉及的功率半导体模块的、沿图1所示的剖面线II-II的概略部分放大剖面图。
图3是实施方式1的第1变形例所涉及的功率半导体模块的概略剖面图。
图4是实施方式1的第2变形例所涉及的功率半导体模块的概略剖面图。
图5是实施方式1的第3变形例所涉及的功率半导体模块的概略剖面图。
图6是实施方式2所涉及的功率半导体模块的概略剖面图。
图7是实施方式3所涉及的功率半导体模块的概略剖面图。
图8是实施方式3的变形例所涉及的功率半导体模块的概略剖面图。
图9是实施方式4所涉及的功率半导体模块的概略剖面图。
图10是实施方式5所涉及的功率半导体模块的概略剖面图。
图11是实施方式5的变形例所涉及的功率半导体模块的概略剖面图。
图12是实施方式6所涉及的功率半导体模块的概略剖面图。
图13是实施方式7所涉及的功率半导体模块的概略俯视图。
图14是实施方式7所涉及的功率半导体模块的、沿图13所示的剖面线XIV-XIV的概略剖面图。
图15是实施方式7的第1变形例所涉及的功率半导体模块的概略剖面图。
图16是实施方式7的第2变形例所涉及的功率半导体模块的概略剖面图。
图17是实施方式8所涉及的功率半导体模块的概略剖面图。
图18是实施方式9所涉及的功率半导体模块的概略剖面图。
图19是示出实施方式10所涉及的电力变换***的结构的框图。
(符号说明)
1、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r：功率半导体模块；11：绝缘基板；11a：第1绝缘基板部分；11b：第2绝缘基板部分；11c：第3绝缘基板部分；11d：第4绝缘基板部分；11m：第1主面；11n：第2主面；12：第2间隙；13：第1导电电路图案；13b：第3导电电路图案；14：第2导电电路图案；14b：第4导电电路图案；15：第1导电部件；16：第2导电部件；17：第1间隙；20：第1半导体元件；20b：第3半导体元件；21：第2半导体元件；21b：第4半导体元件；23、24：导电接合部件；26、26b、27、27b、28、28b：导电线；30、30q：壳体；31：基体板；32：***体；35、35b、36、36b：引线端子；38、39：接合层；40：密封部件；41：外表面；43、53：第1应力缓和部；45：第2部分；50：第1势垒层；51：第1表面；52：第2表面；55：第1部分；56：凸部；58：空洞；60：第2势垒层；61：第3表面；62：第4表面；63：第2应力缓和部；100：电源；200：电力变换装置；201：主变换电路；202：功率半导体模块；203：控制电路；300：负载。
具体实施方式
以下，说明本发明的实施方式。此外，对同一结构附加同一参照编号，不反复其说明。
实施方式1.
参照图1以及图2，说明实施方式1的功率半导体模块1。功率半导体模块1主要具备绝缘基板11、第1导电电路图案13、第2导电电路图案14、第1半导体元件20、第2半导体元件21、密封部件40以及第1势垒层50。功率半导体模块1也可以还具备壳体30。功率半导体模块1也可以还具备第3导电电路图案13b、第4导电电路图案14b、第3半导体元件20b以及第4半导体元件21b。
绝缘基板11在第1方向(x方向)和与第1方向垂直的第2方向(y方向)延伸。绝缘基板11包括第1主面11m和与第1主面11m相反的一侧的第2主面11n。绝缘基板11也可以包括第1绝缘基板部分11a和第2绝缘基板部分11b。第2绝缘基板部分11b在第1方向(x方向)从第1绝缘基板部分11a空开第2间隙12而配置。第2间隙12也可以在第1方向(x方向)位于功率半导体模块1的中央部。在本说明书中，第1方向(x方向)的功率半导体模块的中央部意味着沿着第1方向(x方向)将功率半导体模块3等分的情况下的正中的部分。
绝缘基板11也可以还包括第3绝缘基板部分11c和第4绝缘基板部分11d。第3绝缘基板部分11c在第2方向(y方向)从第1绝缘基板部分11a空开间隙而配置。第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙也可以在第2方向(y方向)位于功率半导体模块1的中央部。在本说明书中，第2方向(y方向)的功率半导体模块的中央部意味着沿着第2方向(y方向)将功率半导体模块3等分的情况下的正中的部分。
第4绝缘基板部分11d在第2方向(y方向)从第2绝缘基板部分11b空开间隙而配置。第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙也可以在第2方向(y方向)位于功率半导体模块1的中央部。第4绝缘基板部分11d在第1方向(x方向)从第3绝缘基板部分11c空开间隙而配置。第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙也可以在第1方向(x方向)位于功率半导体模块1的中央部。
绝缘基板11没有特别限定，但也可以由如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、二氧化硅(SiO2)或者氮化硼(BN)的无机陶瓷材料形成。绝缘基板11也可以由分散有微粒子以及填充物的至少1个的树脂材料形成。微粒子以及填充物的至少1个例如既可以由如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、二氧化硅(SiO2)、氮化硼(BN)、金刚石(C)、碳化硅(SiC)或者氧化硼(B2O3)的无机陶瓷材料形成，也可以由如硅树脂或者丙烯酸树脂的树脂材料形成。分散有微粒子以及填充物的至少1个的树脂具有电绝缘性。分散有微粒子以及填充物的至少1个的树脂没有特别限定，但也可以由环氧树脂、聚酰亚胺树脂、硅树脂或者丙烯酸树脂形成。
第1导电电路图案13设置于第1主面11m上。特定而言，第1导电电路图案13也可以设置于第1绝缘基板部分11a上。第2导电电路图案14设置于第1主面11m上。第2导电电路图案14在第1方向(x方向)从第1导电电路图案13空开第1间隙17而配置。第1间隙17也可以在第1方向(x方向)位于功率半导体模块1的中央部。特定而言，第2导电电路图案14也可以设置于第2绝缘基板部分11b上。第1导电电路图案13以及第2导电电路图案14没有特别限定，但也可以由如铜或者铝的金属材料形成。
第3导电电路图案13b设置于第1主面11m上。特定而言，第3导电电路图案13b也可以设置于第3绝缘基板部分11c上。第3导电电路图案13b在第2方向(y方向)从第1导电电路图案13空开间隙而配置。第1导电电路图案13与第3导电电路图案13b之间的间隙也可以在第2方向(y方向)位于功率半导体模块1的中央部。
第4导电电路图案14b设置于第1主面11m上。特定而言，第4导电电路图案14b也可以设置于第4绝缘基板部分11d上。第4导电电路图案14b在第2方向(y方向)从第2导电电路图案14空开间隙而配置。第2导电电路图案14与第4导电电路图案14b之间的间隙也可以在第2方向(y方向)位于功率半导体模块1的中央部。第4导电电路图案14b在第1方向(x方向)从第3导电电路图案13b空开间隙而配置。第3导电电路图案13b与第4导电电路图案14b之间的间隙也可以在第1方向(x方向)位于功率半导体模块1的中央部。第3导电电路图案13b以及第4导电电路图案14b没有特别限定，但也可以由如铜或者铝的金属材料形成。
第1导电部件15设置于第2主面11n上。特定而言，第1导电部件15也可以设置于第1绝缘基板部分11a上。第2导电部件16设置于第2主面11n上。第2导电部件16在第1方向(x方向)从第1导电部件15空开间隙而配置。特定而言，第2导电部件16设置于第2绝缘基板部分11b上。第1导电部件15以及第2导电部件16没有特别限定，但也可以由如铜或者铝的金属材料形成。
第3导电部件(未图示)设置于第2主面11n上。特定而言，第3导电部件也可以设置于第3绝缘基板部分11c上。第3导电部件在第2方向(y方向)从第1导电部件15空开间隙而配置。第4导电部件(未图示)设置于第2主面11n上。第4导电部件在第2方向(y方向)上，从第2导电部件16空开间隙而配置。第4导电部件在第1方向(x方向)从第3导电部件空开间隙而配置。特定而言，第4导电部件也可以设置于第4绝缘基板部分11d上。第3导电部件以及第4导电部件没有特别限定，但也可以由如铜或者铝的金属材料形成。
第1半导体元件20、第2半导体元件21、第3半导体元件20b以及第4半导体元件21b既可以是如绝缘栅极型双极性晶体管(IGBT)或者金属氧化物半导体场效应晶体管(MOSFET)的功率半导体元件，也可以是如续流二极管的二极管。第1半导体元件20、第2半导体元件21、第3半导体元件20b以及第4半导体元件21b也可以由硅(Si)、或者如碳化硅(SiC)、氮化镓(GaN)或者金刚石的宽带隙半导体材料形成。第1半导体元件20、第2半导体元件21、第3半导体元件20b以及第4半导体元件21b既可以在类型以及材料的至少1个方面相互相同，也可以相互不同。
第1半导体元件20以及第2半导体元件21沿着第1方向(x方向)排列。第3半导体元件20b以及第4半导体元件21b沿着第1方向(x方向)排列。第1半导体元件20以及第3半导体元件20b沿着第2方向(y方向)排列。第2半导体元件21以及第4半导体元件21b沿着第2方向(y方向)排列。在本实施方式中，多个半导体元件沿着第1方向(x方向)配置2列，但多个半导体元件也可以沿着第1方向(x方向)配置3列以上。在本实施方式中，多个半导体元件沿着第2方向(y方向)配置2行，但多个半导体元件也可以沿着第1方向(x方向)配置1行以上。
第1半导体元件20用如焊料的导电接合部件23与第1导电电路图案13接合。第2半导体元件21用如焊料的导电接合部件24与第2导电电路图案14接合。第3半导体元件20b用如焊料的导电接合部件(未图示)与第3导电电路图案13b接合。第4半导体元件21b用如焊料的导电接合部件(未图示)与第4导电电路图案14b接合。
第1半导体元件20经由导电线26以及第1导电电路图案13与引线端子35电连接。第2半导体元件21经由导电线27以及第2导电电路图案14与第1半导体元件20电连接。第2半导体元件21经由导电线28与引线端子36电连接。
第3半导体元件20b经由导电线26b以及第3导电电路图案13b与引线端子35b电连接。第4半导体元件21b经由导电线27b以及第4导电电路图案14b与第3半导体元件20b电连接。第4半导体元件21b经由导电线28b与引线端子36b电连接。
密封部件40密封第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14以及导电线26、27、28。密封部件40具有电绝缘性。密封部件40也可以还密封绝缘基板11。密封部件40也可以还密封第1导电部件15和第2导电部件16。密封部件40也可以还密封第3导电电路图案13b、第4导电电路图案14b以及导电线26b、27b、28b。密封部件40也可以还密封第3导电部件(未图示)和第4导电部件(未图示)。
密封部件40例如也可以由如环氧树脂、硅树脂、聚氨酯树脂、聚酰亚胺树脂、聚酰胺树脂或者丙烯酸树脂的绝缘性树脂形成。密封部件40也可以由分散有提高密封部件40的强度以及热传导性的微粒子或者填充物的绝缘性树脂材料形成。提高密封部件40的强度以及热传导性的微粒子或者填充物例如也可以由如二氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)、氮化硅(Si3N4)、金刚石(C)、碳化硅(SiC)或者氧化硼(B2O3)的无机陶瓷材料形成。
壳体30也可以包括基体板31、***体32以及引线端子35、35b、36、36b。基体板31相对绝缘基板11配置于与第1半导体元件20以及第2半导体元件21相反的一侧。基体板31没有特别限定，但也可以由如铜(Cu)或者铝(Al)的金属材料形成。基体板31没有特别限定，但也可以由如铝-碳化硅(AlSiC)合金或者铜-钼(CuMo)合金的合金形成。基体板31没有特别限定，但也可以由如环氧树脂、聚酰亚胺树脂、丙烯酸树脂或者聚苯硫醚(PPS)树脂的有机材料形成。
绝缘基板11与基体板31接合。具体而言，第1绝缘基板部分11a也可以经由第1导电部件15以及接合层38粘接到基体板31。第2绝缘基板部分11b也可以经由第2导电部件16以及接合层39粘接到基体板31。第3绝缘基板部分11c也可以经由第3导电部件(未图示)以及接合层(未图示)粘接到基体板31。第4绝缘基板部分11d也可以经由第4导电部件(未图示)以及接合层(未图示)粘接到基体板31。接合层38、39例如也可以由如硅树脂粘接剂的树脂粘接剂或者如焊料的导电接合材料构成。
***体32粘接到基体板31。***体32包括引线端子35、35b、36、36b。***体32也可以由如环氧树脂、聚酰亚胺树脂、丙烯酸树脂或者聚苯硫醚(PPS)树脂的具有电绝缘性的树脂形成。引线端子35、35b、36、36b通过***体32之中，被抽出到功率半导体模块1的外部。引线端子35、35b、36、36b不贯通第1势垒层50，不与第1势垒层50接触。在本实施方式中，引线端子35、35b、36、36b与第1势垒层50之间的界面不存在。因此，水分以及气体不会通过该界面侵入到功率半导体模块1的内部。引线端子35、35b、36、36b也可以由如铜或者铝的金属材料形成。
第1势垒层50相对第1半导体元件20以及第2半导体元件21配置于与绝缘基板11相反的一侧。第1势垒层50相对第3半导体元件20b以及第4半导体元件21b配置于与绝缘基板11相反的一侧。第1势垒层50设置于密封部件40上或者密封部件40中。在本实施方式中，第1势垒层50设置于密封部件40上。在俯视绝缘基板11的第1主面11m时，第1势垒层50覆盖第1半导体元件20、第2半导体元件21、第3半导体元件20b以及第4半导体元件21b。在俯视绝缘基板11的第1主面11m时，第1势垒层50既可以覆盖密封部件40的外表面41的面积的80％以上，也可以覆盖密封部件40的外表面41的面积的90％以上，还可以覆盖密封部件40的外表面41全部。
第1势垒层50防止如水分以及硫磺气的气体侵入到功率半导体模块1的内部。第1势垒层50抑制水分以及气体到达第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14、绝缘基板11、第1导电部件15、第2导电部件16以及导电线26、27、28。第1势垒层50能够防止从第1半导体元件20以及第2半导体元件21等的泄漏电流的增加以及绝缘基板11(第1绝缘基板部分11a、第2绝缘基板部分11b)等的绝缘性能的降低。
第1势垒层50抑制水分以及气体到达第3半导体元件20b、第4半导体元件21b、第3导电电路图案13b、第4导电电路图案14b、第3导电部件(未图示)、第4导电部件(未图示)以及导电线26b、27b、28b。第1势垒层50能够防止从第3半导体元件20b以及第4半导体元件21b等的泄漏电流的增加以及绝缘基板11(第3绝缘基板部分11c、第4绝缘基板部分11d)等的绝缘性能的降低。
第1势垒层50由针对水分以及气体具有低的透过性的材料形成。第1势垒层50例如也可以由如聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)或者聚醚醚酮(PEEK)的热可塑性树脂、热硬化性树脂、如聚四氟乙烯(PTFE)的氟系树脂、陶瓷材料或者玻璃材料、或者它们的混合物形成。
第1势垒层50以及密封部件40的至少1个包括第1应力缓和部53。在本实施方式中，第1势垒层50包括第1应力缓和部53。第1势垒层50包括第1半导体元件20以及第2半导体元件21侧的第1表面51和与第1表面51相反的一侧的第2表面52。第1应力缓和部53是形成于第1表面51以及第2表面52的至少1个的第1凹部。在图2所示的本实施方式中，第1应力缓和部53是形成于第1势垒层50的第2表面52的第1凹部。如图3所示的本实施方式的第1变形例的功率半导体模块1b，第1应力缓和部53也可以是形成于第1势垒层50的第1表面51的第1凹部。
如图4所示的本实施方式的第2变形例的功率半导体模块1c，作为第1应力缓和部53的第1凹部也可以具有尖细形状。第1凹部也可以沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸。第1凹部也可以由沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第1凹部分构成。
功率半导体模块1、1b、1c由如第1势垒层50、密封部件40以及绝缘基板11等具有相互不同的线热膨胀系数的多个部件构成。在功率半导体模块1、1b、1c的动作时以及功率半导体模块1、1b、1c的周围的温度的变化时，功率半导体模块1、1b、1c的温度变化，而功率半导体模块1、1b、1c翘曲。第1应力缓和部53减少在功率半导体模块1、1b、1c翘曲时对第1势垒层50作用的应力。具体而言，在第1应力缓和部53是第1凹部的情况下，第1凹部减少第1势垒层50以及密封部件40的至少1个的厚度。第1凹部易于使第1势垒层50以及密封部件40的至少1个追随功率半导体模块1、1b、1c的翘曲变形而变形。第1凹部减少在功率半导体模块1、1b、1c翘曲时对第1势垒层50作用的应力，防止在第1势垒层50中发生裂纹。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53被配置成与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第1间隙17窄的宽度，第1应力缓和部53配置于第1间隙17内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第1间隙17相同的宽度，也可以具有比第1间隙17宽的宽度。第1应力缓和部53也可以在第1方向(x方向)位于功率半导体模块1、1b、1c的中央部。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53被配置成与第3导电电路图案13b与第4导电电路图案14b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第3导电电路图案13b与第4导电电路图案14b之间的间隙窄的宽度，第1应力缓和部53配置于第3导电电路图案13b与第4导电电路图案14b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第3导电电路图案13b与第4导电电路图案14b之间的间隙相同的宽度，也可以具有比第3导电电路图案13b与第4导电电路图案14b之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53被配置成与第1导电电路图案13与第3导电电路图案13b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第1导电电路图案13与第3导电电路图案13b之间的间隙窄的宽度，第1应力缓和部53配置于第1导电电路图案13与第3导电电路图案13b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第1导电电路图案13与第3导电电路图案13b之间的间隙相同的宽度，也可以具有比第1导电电路图案13与第3导电电路图案13b之间的间隙宽的宽度。第1应力缓和部53也可以在第2方向(y方向)位于功率半导体模块1、1b、1c的中央部。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53被配置成与第2导电电路图案14与第4导电电路图案14b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第2导电电路图案14与第4导电电路图案14b之间的间隙窄的宽度，第1应力缓和部53配置于第2导电电路图案14与第4导电电路图案14b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第2导电电路图案14与第4导电电路图案14b之间的间隙相同的宽度，也可以具有比第2导电电路图案14与第4导电电路图案14b之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53也可以配置成与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第2间隙12窄的宽度，第1应力缓和部53配置于第2间隙12内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第2间隙12相同的宽度，也可以具有比第2间隙12宽的宽度。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53也可以配置成与第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙窄的宽度，第1应力缓和部53配置于第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙相同的宽度，也可以具有比第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53也可以配置成与第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙窄的宽度，第1应力缓和部53配置于第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙相同的宽度，也可以具有比第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部53也可以配置成与第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部53具有比第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙窄的宽度，第1应力缓和部53配置于第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部53既可以具有与第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙相同的宽度，也可以具有比第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙宽的宽度。
在功率半导体模块1、1b、1c的温度变化而功率半导体模块1、1b、1c翘曲时，应力集中到与第1方向(x方向)上的功率半导体模块1、1b、1c的中央部和第2方向(y方向)上的功率半导体模块1、1b、1c的中央部对应的第1势垒层50的部分。在功率半导体模块1、1b、1c的温度变化而功率半导体模块1、1b、1c翘曲时，应力集中到与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12、第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙、第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙以及第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙对应的第1势垒层50的部分。在本实施方式中，第1应力缓和部53设置于第1势垒层50中的应力集中的部分。第1应力缓和部53有效地防止在第1势垒层50发生裂纹。
如图5所示的本实施方式的第3变形例的功率半导体模块1d，第1应力缓和部53也可以是连接第1表面51和第2表面52的第1贯通部。第1贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸的第1槽。第1贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第1贯通孔。第1贯通部也可以将第1势垒层50分离成多个第1势垒层部分。在功率半导体模块1d的尺寸变大时，在功率半导体模块1d翘曲时对第1势垒层50作用的应力增加。作为第1贯通部的第1应力缓和部53减少所增加的应力，防止在第1势垒层50发生裂纹。第1应力缓和部53防止在第1势垒层50发生裂纹。
说明本实施方式的功率半导体模块1、1b、1c、1d的效果。
本实施方式的功率半导体模块1、1b、1c、1d具备绝缘基板11、第1导电电路图案13、第2导电电路图案14、第1半导体元件20、第2半导体元件21、密封部件40以及第1势垒层50。绝缘基板11包括第1主面11m。第1导电电路图案13设置于第1主面11m上。第2导电电路图案14设置于第1主面11m上。第2导电电路图案14从第1导电电路图案13空开第1间隙17而配置。第1半导体元件20与第1导电电路图案13接合。第2半导体元件21与第2导电电路图案14接合。密封部件40密封第1半导体元件20、第2半导体元件21、第1导电电路图案13以及第2导电电路图案14。第1势垒层50相对第1半导体元件20以及第2半导体元件21配置于与绝缘基板11相反的一侧。第1势垒层50设置于密封部件40上。第1势垒层50以及密封部件40的至少1个包括第1应力缓和部53。
第1势垒层50抑制水分以及气体到达第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14以及绝缘基板11。进而，第1应力缓和部53减少在功率半导体模块1、1b、1c、1d翘曲时对第1势垒层50作用的应力，防止在第1势垒层50发生裂纹。能够提高功率半导体模块1、1b、1c、1d的可靠性。
实施方式2.
参照图6，说明实施方式2的功率半导体模块1e。本实施方式的功率半导体模块1e具备与实施方式1的功率半导体模块1、1b、1c、1d同样的结构，但主要在以下方面不同。
在功率半导体模块1e中，第1应力缓和部53与第1导电电路图案13、第2导电电路图案14以及第1间隙17对应地设置于第1势垒层50。第1势垒层50构成为至少在第1应力缓和部53随着接近第1势垒层50的第1部分55而厚度逐渐减少。第1部分55在俯视绝缘基板11的第1主面11m时，与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。在俯视绝缘基板11的第1主面11m时，第1部分55位于第1间隙17内。在俯视绝缘基板11的第1主面11m时，第1部分55位于第2间隙12内。第1部分55在第1方向(x方向)位于功率半导体模块1e的中央部。第1势垒层50在第1应力缓和部53中的第1部分55具有最小厚度。
第1势垒层50在与第3导电电路图案13b、第4导电电路图案14b、以及第3导电电路图案13b与第4导电电路图案14b之间的间隙对应的部分也同样地构成。第1势垒层50也可以在与第1导电电路图案13、第3导电电路图案13b以及第1导电电路图案13与第3导电电路图案13b之间的间隙对应的部分也同样地构成。第1势垒层50也可以在与第2导电电路图案14、第4导电电路图案14b以及第2导电电路图案14与第4导电电路图案14b之间的间隙对应的部分也同样地构成。
本实施方式的功率半导体模块1e起到与实施方式1的功率半导体模块1、1b、1c、1d同样的以下的效果。第1势垒层50在第1应力缓和部53中的第1部分55具有最小厚度。第1应力缓和部53易于使第1势垒层50以及密封部件40的至少1个追随功率半导体模块1e的翘曲变形而变形。第1应力缓和部53减少在功率半导体模块1e翘曲时对第1势垒层50作用的应力，防止在第1势垒层50发生裂纹。能够提高功率半导体模块1e的可靠性。
实施方式3.
参照图7，说明实施方式3的功率半导体模块1f。本实施方式的功率半导体模块1f具备与实施方式1的功率半导体模块1、1b、1c、1d同样的结构，但主要在以下方面不同。
在功率半导体模块1f中，密封部件40包括第1应力缓和部43。第1应力缓和部43是形成于密封部件40的外表面41的第2凹部。第2凹部也可以沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸。第2凹部也可以由沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第2凹部分构成。也可以如图8所示的本实施方式的变形例的功率半导体模块1g，作为第1应力缓和部43的第2凹部具有尖细形状。
在俯视绝缘基板11的第1主面11m时，第1应力缓和部43被配置成与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。在俯视绝缘基板11的第1主面11m时，也可以是第1应力缓和部43具有比第1间隙17窄的宽度，第1应力缓和部43配置于第1间隙17内。在俯视绝缘基板11的第1主面11m时，第1应力缓和部43既可以具有与第1间隙17相同的宽度，也可以具有比第1间隙17宽的宽度。在俯视绝缘基板11的第1主面11m时，第1应力缓和部43被配置成与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12重叠。第1应力缓和部43在第1方向(x方向)位于功率半导体模块1f、1g的中央部。
第1势垒层50包括向第1表面51突出的凸部56。凸部56也可以相对作为第1应力缓和部43的第2凹部具有互补的形状。在俯视绝缘基板11的第1主面11m时，凸部56与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。特定而言，在俯视绝缘基板11的第1主面11m时，凸部56位于第1间隙17内。在俯视绝缘基板11的第1主面11m时，凸部56与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12重叠。凸部56在第1方向(x方向)位于功率半导体模块1f、1g的中央部。
密封部件40在与第3导电电路图案13b、第4导电电路图案14b、以及第3导电电路图案13b与第4导电电路图案14b之间的间隙对应的部分也同样地构成。密封部件40也可以在与第1导电电路图案13、第3导电电路图案13b以及第1导电电路图案13与第3导电电路图案13b之间的间隙对应的部分也同样地构成。密封部件40也可以在与第2导电电路图案14、第4导电电路图案14b以及第2导电电路图案14与第4导电电路图案14b之间的间隙对应的部分也同样地构成。
在俯视绝缘基板11的第1主面11m时，第1势垒层50的凸部56与第3导电电路图案13b与第4导电电路图案14b之间的间隙重叠。特定而言，在俯视绝缘基板11的第1主面11m时，凸部56位于第3导电电路图案13b与第4导电电路图案14b之间的间隙内。在俯视绝缘基板11的第1主面11m时，凸部56与第1绝缘基板部分11a与第2绝缘基板部分11b之间的间隙重叠。凸部56在第2方向(y方向)位于功率半导体模块1f、1g的中央部。
本实施方式的功率半导体模块1f、1g起到与实施方式1的功率半导体模块1、1b、1c、1d同样的以下的效果。第1应力缓和部43易于使第1势垒层50以及密封部件40的至少1个追随功率半导体模块1f、1g的翘曲变形而变形。第1应力缓和部43减少在功率半导体模块1f、1g翘曲时对第1势垒层50作用的应力，防止在第1势垒层50发生裂纹。能够提高功率半导体模块1f、1g的可靠性。
实施方式4.
参照图9，说明实施方式4的功率半导体模块1h。本实施方式的功率半导体模块1h具备与实施方式3的功率半导体模块1f、1g同样的结构，但主要在以下方面不同。
在功率半导体模块1h中，第1应力缓和部43与第1导电电路图案13、第2导电电路图案14以及第1间隙17对应地设置于密封部件40。密封部件40的外表面41被形成为至少在第1应力缓和部43随着接近外表面41的第2部分45而逐渐变深地凹陷。第2部分45在俯视绝缘基板11的第1主面11m时，与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。特定而言，在俯视绝缘基板11的第1主面11m时，第2部分45位于第1间隙17内。第1应力缓和部43与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12重叠。第2部分45在第1方向(x方向)位于功率半导体模块1h的中央部。密封部件40的外表面41在第1应力缓和部43中的第2部分45最深地凹陷。
密封部件40的外表面41在与第3导电电路图案13b、第4导电电路图案14b以及第3导电电路图案13b与第4导电电路图案14b之间的间隙对应的部分也同样地构成。密封部件40的外表面41也可以在与第1导电电路图案13、第3导电电路图案13b以及第1导电电路图案13与第3导电电路图案13b之间的间隙对应的部分也同样地构成。密封部件40的外表面41也可以在与第2导电电路图案14、第4导电电路图案14b以及第2导电电路图案14与第4导电电路图案14b之间的间隙对应的部分中也同样地构成。
本实施方式的功率半导体模块1h起到与实施方式3的功率半导体模块1f、1g同样的以下的效果。密封部件40的外表面41在第1应力缓和部43中的第2部分45最深地凹陷。第1应力缓和部43易于使第1势垒层50以及密封部件40的至少1个追随功率半导体模块1h的翘曲变形而变形。第1应力缓和部43减少在功率半导体模块1h翘曲时对第1势垒层50作用的应力，防止在第1势垒层50发生裂纹。能够提高功率半导体模块1h的可靠性。
实施方式5.
参照图10，说明实施方式5的功率半导体模块1i。本实施方式的功率半导体模块1i具备与实施方式1的功率半导体模块1同样的结构，但主要在以下方面不同。在功率半导体模块1i中，第1势垒层50设置于密封部件40。如图11所示的本实施方式的变形例的功率半导体模块1j，第1应力缓和部53也可以是连接第1表面51和第2表面52的第1贯通部。
本实施方式的功率半导体模块1i、1j除了实施方式1的功率半导体模块1、1d的效果以外，还起到以下的效果。第1势垒层50设置于密封部件40。密封部件40不暴露于空气中的氧。即使功率半导体模块1i、1j动作而成为高温，仍防止密封部件40被氧化而劣化。能够提高功率半导体模块1i、1j的可靠性。
实施方式6.
参照图12，说明实施方式6的功率半导体模块1k。本实施方式的功率半导体模块1k具备与实施方式1的第1变形例的功率半导体模块1b同样的结构，但主要在以下方面不同。第1凹部的至少一部分是未被密封部件40填充的空洞58。特定而言，第1凹部的整体是空洞58。
本实施方式的功率半导体模块1k除了实施方式1的功率半导体模块1、1b的效果以外，还起到以下的效果。在本实施方式的功率半导体模块1k中，第1势垒层50设置于密封部件40上。第1凹部形成于第1表面51。第1凹部的至少一部分是未被密封部件40填充的空洞58。在功率半导体模块1k的尺寸变大时，在功率半导体模块1k翘曲时对第1势垒层50作用的应力增加。空洞58减少所增加的应力，防止在第1势垒层50发生裂纹。能够进一步提高功率半导体模块1k的可靠性。
实施方式7.
参照图13以及图14，说明实施方式7的功率半导体模块1m。本实施方式的功率半导体模块1m具备与实施方式1的功率半导体模块1同样的结构，起到同样的效果，但主要在以下方面不同。
功率半导体模块1m还具备与第1势垒层50层叠的第2势垒层60。也可以在第1势垒层50与第2势垒层60之间介有密封部件40。在本实施方式中，第2势垒层60相对第1势垒层50配置于第1半导体元件20以及第2半导体元件21侧。第2势垒层60配置于第1势垒层50与第1半导体元件20以及第2半导体元件21之间。第2势垒层60设置于密封部件40中。第2势垒层60也可以相对第1势垒层50配置于与第1半导体元件20以及第2半导体元件21相反的一侧。
在俯视绝缘基板11的第1主面11m时，第2势垒层60覆盖第1半导体元件20、第2半导体元件21、第3半导体元件20b以及第4半导体元件21b。在俯视绝缘基板11的第1主面11m时，第2势垒层60既可以覆盖密封部件40的外表面41的面积的80％以上，也可以覆盖密封部件40的外表面41的面积的90％以上，还可以覆盖密封部件40的外表面41全部。
在本实施方式中，在俯视绝缘基板11的第1主面11m时，第2势垒层60具有比第1势垒层50大的面积。在俯视绝缘基板11的第1主面11m时，第2势垒层60的第2外周处于比第1势垒层50的第1外周靠外侧。在俯视绝缘基板11的第1主面11m时，第2势垒层60既可以具有与第1势垒层50相同的面积，也可以具有比第1势垒层50小的面积。在俯视绝缘基板11的第1主面11m时，第2势垒层60的第2外周既可以与第1势垒层50的第1外周一致，也可以处于比第1势垒层50的第1外周靠内侧。
第2势垒层60防止如水分以及硫磺气的气体侵入到功率半导体模块1m的内部。第2势垒层60抑制水分以及气体到达第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14、绝缘基板11、第1导电部件15以及第2导电部件16。第2势垒层60能够防止从第1半导体元件20以及第2半导体元件21等的泄漏电流的增加以及绝缘基板11(第1绝缘基板部分11a、第2绝缘基板部分11b)等的绝缘性能的降低。
第2势垒层60抑制水分以及气体到达第3半导体元件20b、第4半导体元件21b、第3导电电路图案13b、第4导电电路图案14b、第3导电部件(未图示)以及第4导电部件(未图示)。第2势垒层60能够防止从第3半导体元件20b以及第4半导体元件21b的泄漏电流的增加以及绝缘基板11(第3绝缘基板部分11c、第4绝缘基板部分11d)等的绝缘性能。
第2势垒层60由针对水分以及气体具有低的透过性的材料形成。第2势垒层60例如也可以由如聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)或者聚醚醚酮(PEEK)的热可塑性树脂、热硬化性树脂、如聚四氟乙烯(PTFE)的氟系树脂、陶瓷材料或者玻璃材料、或者它们的混合物形成。
第2势垒层60以及密封部件40的至少1个包括第2应力缓和部63。在本实施方式中，第2势垒层60包括第2应力缓和部63。第2势垒层60包括第1半导体元件20以及第2半导体元件21侧的第3表面61和与第3表面61相反的一侧的第4表面62。第2应力缓和部63是形成于第3表面61以及第4表面62的至少1个的第3凹部。第3凹部也可以沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸。第3凹部也可以由沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第3凹部分构成。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63的至少一部分也可以与第1应力缓和部53重叠。
在图14所示的本实施方式中，第2应力缓和部63也可以是形成于第2势垒层60的第4表面62的第3凹部。第2势垒层60的第3凹部的宽度也可以小于第1势垒层50的第1凹部的宽度。也可以如图15所示的本实施方式的第1变形例的功率半导体模块1n，第2势垒层60的第3凹部的宽度大于第1势垒层50的第1凹部的宽度。第2势垒层60的第3凹部的宽度也可以等于第1势垒层50的第1凹部的宽度。
在功率半导体模块1m、1n的动作时以及功率半导体模块1m、1n的周围的温度的变化时，功率半导体模块1m、1n的温度变化，而功率半导体模块1m、1n翘曲。第2应力缓和部63减少在功率半导体模块1m、1n翘曲时对第2势垒层60作用的应力。具体而言，在第2应力缓和部63是第3凹部的情况下，第3凹部减少第2势垒层60以及密封部件40的至少1个的厚度。第3凹部易于使第2势垒层60以及密封部件40的至少1个追随功率半导体模块1m、1n的翘曲变形而变形。第3凹部减少在功率半导体模块1m、1n翘曲时对第2势垒层60作用的应力，防止在第2势垒层60发生裂纹。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63被配置成与第1导电电路图案13与第2导电电路图案14之间的第1间隙17重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第1间隙17窄的宽度，第2应力缓和部63配置于第1间隙17内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第1间隙17相同的宽度，也可以具有比第1间隙17宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63被配置成与第3导电电路图案13b与第4导电电路图案14b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第3导电电路图案13b与第4导电电路图案14b之间的间隙窄的宽度，第2应力缓和部63配置于第3导电电路图案13b与第4导电电路图案14b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第3导电电路图案13b与第4导电电路图案14b之间的间隙相同的宽度，也可以具有比第3导电电路图案13b与第4导电电路图案14b之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63被配置成与第1导电电路图案13与第3导电电路图案13b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第1导电电路图案13与第3导电电路图案13b之间的间隙窄的宽度，第2应力缓和部63配置于第1导电电路图案13与第3导电电路图案13b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第1导电电路图案13与第3导电电路图案13b之间的间隙相同的宽度，也可以具有比第1导电电路图案13与第3导电电路图案13b之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63被配置成与第2导电电路图案14与第4导电电路图案14b之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第2导电电路图案14与第4导电电路图案14b之间的间隙窄的宽度，第2应力缓和部63配置于第2导电电路图案14与第4导电电路图案14b之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第2导电电路图案14与第4导电电路图案14b之间的间隙相同的宽度，也可以具有比第2导电电路图案14与第4导电电路图案14b之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63也可以配置成与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第2间隙12窄的宽度，第2应力缓和部63配置于第2间隙12内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第2间隙12相同的宽度，也可以具有比第2间隙12宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63也可以配置成与第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙窄的宽度，第2应力缓和部63配置于第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙相同的宽度，也可以具有比第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63也可以配置成与第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙窄的宽度，第2应力缓和部63配置于第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙相同的宽度，也可以具有比第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙宽的宽度。
在俯视绝缘基板11的第1主面11m时，第2应力缓和部63也可以配置成与第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙重叠。在俯视绝缘基板11的第1主面11m时，也可以是第2应力缓和部63具有比第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙窄的宽度，第2应力缓和部63配置于第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙内。在俯视绝缘基板11的第1主面11m时，第2应力缓和部63既可以具有与第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙相同的宽度，也可以具有比第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙宽的宽度。
在功率半导体模块1m、1n的温度变化而功率半导体模块1m、1n翘曲时，应力集中到与第1方向(x方向)的功率半导体模块1m、1n的中央部和第2方向(y方向)的功率半导体模块1m、1n的中央部对应的第2势垒层60的部分。在功率半导体模块1m、1n的温度变化而功率半导体模块1m、1n翘曲时，应力集中到与第1绝缘基板部分11a与第2绝缘基板部分11b之间的第2间隙12、第3绝缘基板部分11c与第4绝缘基板部分11d之间的间隙、第1绝缘基板部分11a与第3绝缘基板部分11c之间的间隙以及第2绝缘基板部分11b与第4绝缘基板部分11d之间的间隙对应的第1势垒层50的部分。在本实施方式中，第2应力缓和部63设置于第2势垒层60中的应力集中的部分。第2应力缓和部63有效地防止在第2势垒层60发生裂纹。
如图16所示的本实施方式的第2变形例的功率半导体模块1p，第2应力缓和部63也可以是连接第3表面61和第4表面62的第2贯通部。第2贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸的第2槽。第2贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第2贯通孔。第2贯通部也可以将第2势垒层60分离成多个第2势垒层部分。在俯视绝缘基板11的第1主面11m时，作为第2贯通部的第2应力缓和部63的至少一部分与第1势垒层50重叠。特定而言，在俯视绝缘基板11的第1主面11m时，作为第2贯通部的第2应力缓和部63全部与第1势垒层50重叠。
在功率半导体模块1p的尺寸变大时，在功率半导体模块1p翘曲时对第2势垒层60作用的应力增加。作为第2贯通部的第2应力缓和部63减少所增加的应力，防止在第2势垒层60发生裂纹。第2应力缓和部63防止在第2势垒层60发生裂纹。
本实施方式的功率半导体模块1m、1n、1p除了实施方式1的功率半导体模块1的效果以外，还起到以下的效果。功率半导体模块1m、1n、1p还具备与第1势垒层50层叠的第2势垒层60。第2势垒层60抑制水分以及气体到达第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14以及绝缘基板11。能够进一步提高功率半导体模块1m、1n、1p的可靠性。
在功率半导体模块1m、1n、1p中，第2势垒层60以及密封部件40的至少1个包括第2应力缓和部63。第2应力缓和部63易于使第2势垒层60以及密封部件40的至少1个追随功率半导体模块1m、1n、1p的翘曲变形而变形。第2应力缓和部63减少在功率半导体模块1m、1n、1p翘曲时对第2势垒层60作用的应力，防止在第2势垒层60发生裂纹。能够提高功率半导体模块1m、1n、1p的可靠性。
实施方式8.
参照图17，说明实施方式8的功率半导体模块1q。本实施方式的功率半导体模块1q具备与实施方式7的功率半导体模块1m同样的结构，起到同样的效果，但主要在以下方面不同。
在功率半导体模块1q中，第1应力缓和部53是连接第1表面51和第2表面52的第1贯通部。第1贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个延伸的第1槽。第1贯通部也可以是沿着第1方向(x方向)以及第2方向(y方向)的至少1个排列的多个第1贯通孔。第1贯通部也可以将第1势垒层50分离成多个第1势垒层部分。在俯视绝缘基板11的第1主面11m时，作为第1贯通部的第1应力缓和部53的至少一部分与第2势垒层60重叠。特定而言，在俯视绝缘基板11的第1主面11m时，作为第1贯通部的第1应力缓和部53全部与第2势垒层60重叠。
本实施方式的功率半导体模块1q除了实施方式7的功率半导体模块1m的效果以外，还起到以下的效果。在功率半导体模块1p的尺寸变大时，在功率半导体模块1q翘曲时对第1势垒层50作用的应力增加。作为第1贯通部的第1应力缓和部53减少所增加的应力，防止在第1势垒层50发生裂纹。进而，第2势垒层60抑制从作为第1贯通部的第1应力缓和部53侵入的水分以及气体到达第1半导体元件20、第2半导体元件21、第1导电电路图案13、第2导电电路图案14以及绝缘基板11。能够提高功率半导体模块1q的可靠性。
实施方式9.
参照图18，说明实施方式9的功率半导体模块1r。本实施方式的功率半导体模块1r具备与实施方式1的功率半导体模块1同样的结构，起到同样的效果，但主要在以下方面不同。
也可以代替基体板31(图2)，绝缘基板11以及第1导电部件15构成壳体30q的一部分。在本实施方式中，绝缘基板11是一张板状部件，未被分割成第1绝缘基板部分11a、第2绝缘基板部分11b、第3绝缘基板部分11c以及第4绝缘基板部分11d。第1导电部件15隔着绝缘基板11与第1导电电路图案13、第2导电电路图案14以及***体32对置。第1导电部件15也可以隔着绝缘基板11也与第3导电电路图案13b以及第4导电电路图案14b对置。在绝缘基板11的第2主面11n上未形成第2导电部件16、第3导电部件(未图示)以及第4导电部件(未图示)。
实施方式10.
实施方式10是将实施方式1至实施方式9中的任意1个所涉及的功率半导体模块1、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r应用于电力变换装置的例子。本实施方式的电力变换装置200没有特别限定，但以下说明是三相的逆变器的情况。
图19所示的电力变换***包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100没有特别限定，但例如既可以由直流***、太阳能电池或者蓄电池构成，也可以由与交流***连接的整流电路或者AC/DC转换器构成。电源100也可以由将从直流***输出的直流电力变换为其他直流电力的DC/DC转换器构成。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图19所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300没有特别限定，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件(未图示)和续流二极管(未图示)。通过开关元件使从电源100供给的电压开关，主变换电路201将从电源100供给的直流电力变换为交流电力，供给到负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个续流二极管构成。能够在主变换电路201的各开关元件以及各续流二极管的至少任意器件中应用上述实施方式1至实施方式9中的任意实施方式的功率半导体模块1、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r。作为构成主变换电路201的功率半导体模块202，能够应用上述实施方式1至实施方式9中的任意实施方式的功率半导体模块1、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相以及W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)。驱动电路既可以内置于功率半导体模块202，也可以设置于功率半导体模块202的外部。驱动电路生成驱动包含于主变换电路201的开关元件的驱动信号，对主变换电路201的开关元件的控制电极供给驱动信号。具体而言，依照来自控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。
在本实施方式所涉及的电力变换装置200中，作为包含于主变换电路201的功率半导体模块202，应用实施方式1至实施方式9中的任意实施方式所涉及的功率半导体模块1、1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1m、1n、1p、1q、1r。因此，本实施方式所涉及的电力变换装置200具有提高的可靠性。
在本实施方式中，说明在2电平的三相逆变器中应用本发明的例子，但不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平的电力变换装置，还可以是多电平的电力变换装置。在电力变换装置对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。在电力变换装置对直流负载等供给电力的情况下，也可以在DC/DC转换器或者AC/DC转换器中应用本发明。
应用本发明的电力变换装置不限定于负载是电动机的情况，例如，能够嵌入到放电加工机或者激光加工机的电源装置或者感应加热烹调器或非接触器供电***的电源装置。应用本发明的电力变换装置能够用作太阳能发电***或者蓄电***等的功率调节器。
应认为本次公开的实施方式1至实施方式10在所有方面为例示而非限制性的。只要不存在矛盾，也可以组合本次公开的实施方式1至实施方式10的至少2个。本发明的范围并非由上述说明示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (17)

1.一种功率半导体模块，具备：
绝缘基板，包括第1主面；
第1导电电路图案，设置于所述第1主面上；以及
第2导电电路图案，设置于所述第1主面上，
所述第2导电电路图案从所述第1导电电路图案空开第1间隙而配置，所述功率半导体模块还具备：
第1半导体元件，与所述第1导电电路图案接合；
第2半导体元件，与所述第2导电电路图案接合；
密封部件，密封所述第1半导体元件、所述第2半导体元件、所述第1导电电路图案及所述第2导电电路图案；以及
第1势垒层，相对所述第1半导体元件及所述第2半导体元件配置于与所述绝缘基板相反的一侧，
所述第1势垒层设置于所述密封部件上或者所述密封部件中，
所述第1势垒层以及所述密封部件中的至少1个包括第1应力缓和部，
在俯视所述第1主面时，所述第1应力缓和部被配置成包含所述第1间隙的中央部地与所述第1间隙重叠。
2.根据权利要求1所述的功率半导体模块，其中，
所述第1势垒层包括所述第1半导体元件以及所述第2半导体元件侧的第1表面和与所述第1表面相反的一侧的第2表面，
所述第1应力缓和部是形成于所述第1表面以及所述第2表面中的至少1个的第1凹部。
3.根据权利要求2所述的功率半导体模块，其中，
所述第1势垒层设置于所述密封部件上，
所述第1凹部形成于所述第1表面，
所述第1凹部的至少一部分是未被所述密封部件填充的空洞。
4.根据权利要求1所述的功率半导体模块，其中，
所述第1势垒层包括所述第1半导体元件以及所述第2半导体元件侧的第1表面和与所述第1表面相反的一侧的第2表面，
所述第1应力缓和部是连接所述第1表面和所述第2表面的第1贯通部。
5.根据权利要求1所述的功率半导体模块，其中，
所述密封部件包括外表面，
所述第1应力缓和部是形成于所述外表面的第2凹部。
6.根据权利要求2至4中的任意一项所述的功率半导体模块，其中，
所述第1应力缓和部与所述第1导电电路图案、所述第2导电电路图案以及所述第1间隙对应地设置于所述第1势垒层，
所述第1势垒层构成为至少在所述第1应力缓和部随着接近所述第1势垒层的第1部分而厚度逐渐减少，所述第1部分在俯视所述第1主面时与所述第1间隙重叠，
所述第1势垒层在所述第1应力缓和部中的所述第1部分具有最小厚度。
7.根据权利要求5所述的功率半导体模块，其中，
所述第1应力缓和部与所述第1导电电路图案、所述第2导电电路图案以及所述第1间隙对应地设置于所述密封部件，
所述外表面被形成为至少在所述第1应力缓和部随着接近所述外表面的第2部分而逐渐变深地凹陷，所述第2部分在俯视所述第1主面时与所述第1间隙重叠，
所述外表面在所述第1应力缓和部中的所述第2部分最深地凹陷。
8.根据权利要求1至5中的任意一项所述的功率半导体模块，其中，
所述绝缘基板包括第1绝缘基板部分和第2绝缘基板部分，所述第1导电电路图案设置于所述第1绝缘基板部分上，所述第2导电电路图案设置于所述第2绝缘基板部分上，所述第2绝缘基板部分从所述第1绝缘基板部分空开第2间隙而配置，
在俯视所述第1主面时，所述第1应力缓和部被配置成与所述第2间隙重叠。
9.根据权利要求8所述的功率半导体模块，其中，
还具备基体板，该基体板相对所述绝缘基板配置于与所述第1半导体元件以及所述第2半导体元件相反的一侧，
所述第1绝缘基板部分和所述第2绝缘基板部分与所述基体板接合。
10.根据权利要求1至5中的任意一项所述的功率半导体模块，其中，
还具备与所述第1势垒层层叠的第2势垒层。
11.根据权利要求4所述的功率半导体模块，其中，
还具备与所述第1势垒层层叠的第2势垒层，
在俯视所述第1主面时，所述第1贯通部的至少一部分与所述第2势垒层重叠。
12.根据权利要求10所述的功率半导体模块，其中，
所述第2势垒层以及所述密封部件中的至少1个包括第2应力缓和部。
13.根据权利要求11所述的功率半导体模块，其中，
所述第2势垒层以及所述密封部件中的至少1个包括第2应力缓和部。
14.根据权利要求12所述的功率半导体模块，其中，
所述第2势垒层包括所述第1半导体元件以及所述第2半导体元件侧的第3表面和与所述第3表面相反的一侧的第4表面，
所述第2应力缓和部是形成于所述第3表面以及所述第4表面中的至少1个的第3凹部。
15.根据权利要求12所述的功率半导体模块，其中，
所述第2势垒层包括所述第1半导体元件以及所述第2半导体元件侧的第3表面和与所述第3表面相反的一侧的第4表面，
所述第2应力缓和部是连接所述第3表面和所述第4表面的第2贯通部。
16.根据权利要求12至15中的任意一项所述的功率半导体模块，其中，
在俯视所述第1主面时，所述第2应力缓和部的至少一部分与所述第1应力缓和部重叠。
17.一种电力变换装置，具备：
主变换电路，具有权利要求1至16中的任意一项所述的功率半导体模块，并且该主变换电路变换被输入的电力而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201880094310.0A 2018-06-12 2018-12-06 功率半导体模块以及电力变换装置 Active CN112236860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-111698 2018-06-12
JP2018111698 2018-06-12
PCT/JP2018/044829 WO2019239615A1 (ja) 2018-06-12 2018-12-06 パワー半導体モジュール及び電力変換装置

Publications (2)

Publication Number Publication Date
CN112236860A CN112236860A (zh) 2021-01-15
CN112236860B true CN112236860B (zh) 2024-04-16

Family

ID=68843109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880094310.0A Active CN112236860B (zh) 2018-06-12 2018-12-06 功率半导体模块以及电力变换装置

Country Status (4)

Country Link
US (1) US11476170B2 (zh)
CN (1) CN112236860B (zh)
DE (1) DE112018007723T5 (zh)
WO (1) WO2019239615A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220223546A1 (en) * 2019-06-19 2022-07-14 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7247124B2 (ja) * 2020-01-07 2023-03-28 三菱電機株式会社 半導体モジュール
JP7384146B2 (ja) 2020-11-26 2023-11-21 三菱電機株式会社 半導体装置および電力変換装置
JP7479307B2 (ja) 2021-01-14 2024-05-08 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010330A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 半導体装置
CN103250242A (zh) * 2010-11-25 2013-08-14 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015220238A (ja) * 2014-05-14 2015-12-07 日産自動車株式会社 パワー半導体モジュール及びその製造方法
CN106463477A (zh) * 2014-07-04 2017-02-22 三菱综合材料株式会社 功率模块用基板单元及功率模块
CN107210270A (zh) * 2015-01-27 2017-09-26 三菱电机株式会社 半导体模块
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554990A (en) * 1978-06-27 1980-01-14 Nec Corp Composite integrated circuit device
JP2014130875A (ja) * 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP2960936A4 (en) 2013-02-22 2016-10-19 Hitachi Ltd RESIN SEALED ELECTRONIC CONTROL DEVICE
JP2015046476A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6384112B2 (ja) * 2014-04-25 2018-09-05 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
WO2016002803A1 (ja) 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010330A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 半導体装置
CN103250242A (zh) * 2010-11-25 2013-08-14 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015220238A (ja) * 2014-05-14 2015-12-07 日産自動車株式会社 パワー半導体モジュール及びその製造方法
CN106463477A (zh) * 2014-07-04 2017-02-22 三菱综合材料株式会社 功率模块用基板单元及功率模块
CN107210270A (zh) * 2015-01-27 2017-09-26 三菱电机株式会社 半导体模块
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US11476170B2 (en) 2022-10-18
CN112236860A (zh) 2021-01-15
WO2019239615A1 (ja) 2019-12-19
DE112018007723T5 (de) 2021-02-25
US20210082778A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
CN112236860B (zh) 功率半导体模块以及电力变换装置
US11227808B2 (en) Power module and method for fabricating the same, and power conversion device
CN109743882B (zh) 半导体装置以及电力变换装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
CN111293087B (zh) 半导体装置以及电力变换装置
US11699666B2 (en) Semiconductor device and power conversion device
JP6567241B1 (ja) パワー半導体モジュール及び電力変換装置
CN113841235B (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
CN114981956A (zh) 功率模块和电力变换装置
JP6279186B1 (ja) 半導体装置および電力変換装置
JP6680414B1 (ja) 半導体装置及び電力変換装置
US11887904B2 (en) Integrally bonded semiconductor device and power converter including the same
US11837514B2 (en) Semiconductor device and power converter
US20230335455A1 (en) Semiconductor device, power conversion device, and mobile body
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
WO2021033270A1 (ja) 半導体装置、電力変換装置及び移動体
CN115023810A (zh) 半导体装置以及电力变换装置
JP2023182178A (ja) 半導体装置
CN117673017A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
CN113841237A (zh) 功率半导体模块以及电力变换装置
CN114008765A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant