CN109743882B - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN109743882B
CN109743882B CN201780056129.6A CN201780056129A CN109743882B CN 109743882 B CN109743882 B CN 109743882B CN 201780056129 A CN201780056129 A CN 201780056129A CN 109743882 B CN109743882 B CN 109743882B
Authority
CN
China
Prior art keywords
semiconductor device
filler
insulating substrate
insulating
silicone rubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780056129.6A
Other languages
English (en)
Other versions
CN109743882A (zh
Inventor
原田启行
原田耕三
盐田裕基
山口义弘
山田浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109743882A publication Critical patent/CN109743882A/zh
Application granted granted Critical
Publication of CN109743882B publication Critical patent/CN109743882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

一种半导体装置，其特征在于，具备：绝缘基板(52)，在上表面和下表面具有导体层(51、53)，在上表面的导体层(51)搭载有半导体元件(4)；底板(1)，与下表面的导体层(53)接合；壳体部件(2)，包围绝缘基板(52)，被粘接于底板(1)的接合有下表面的导体层(53)的面；作为硅组合物的第一填充材料(9)，被填充于由底板(1)和壳体部件(2)包围的区域；以及作为比第一填充材料(9)硬的硅组合物的第二填充材料(10)，在区域内的第一填充材料(9)的下部包围绝缘基板(52)的周缘部，该第二填充材料被填充于从底板(1)起的高度比上表面高且比上表面的导体层(51)的与半导体元件(4)的接合面低的区域。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及用填充材料密封了功率半导体元件的半导体装置的填充构造以及使用该半导体装置的电力变换装置。
背景技术
为了应对高电压和大电流而将通电路径设为元件的纵向的类型的半导体元件一般被称为功率半导体元件(例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、双极性晶体管、二极管等)。功率半导体元件被安装于电路基板上并被填充材料封装的半导体装置被用于产业设备、汽车、铁路等广泛的领域。近年来，伴随搭载有半导体装置的设备的高性能化，额定电压以及额定电流的增加、使用温度范围的扩大(高温化、低温化)这样的针对半导体装置的高性能化的要求变高。
关于这样的半导体装置的封装构造，被称为壳体型的封装构造是主流，使用壳体型的封装构造的半导体装置的构造是在散热用底板(base plate)上，隔着在绝缘基板的一个表面上具有表面电极图案且在另一个表面上具有背面电极图案而构成的绝缘电路基板，安装有功率半导体元件，对底板粘接有壳体。另外，安装于半导体装置内部的半导体元件与主电极连接。键合线被用于该半导体元件和主电极的连接。为了防止高电压施加时的绝缘不良，一般作为半导体装置的填充材料，使用以硅凝胶(silicone gel)为代表的绝缘性的胶状填充剂。
在硅凝胶中的气体的可溶解量一般越高温则越少。因此，在半导体装置的使用温度范围扩大而硅凝胶被更高温地使用时，未完全溶解于硅凝胶中的气体形成气泡。在产生了这样的气泡的部位，无法得到硅凝胶所起到的绝缘填充的效果，所以半导体装置的绝缘性能劣化。
另外，半导体装置内含半导体元件、接合材料、导线等许多部件，即使在填充硅凝胶时实施了脱气处理，仍有可能在半导体装置内部产生气泡。
进而，这些硅凝胶中的气泡由于吸湿或加热等外部环境的影响而气泡尺寸预计可能会扩大。
这样，作为在硅凝胶中产生气泡或者发生硅凝胶和各种部件的剥离的情况的对策，考虑向需要保证绝缘性的绝缘电路基板的陶瓷基板所露出的沿面部和接合有绝缘电路基板的底板之间的窄间隙空间，填充在使用半导体装置时材料中气泡无法生成、生长的橡胶材料。
作为以往的半导体装置，公开了具有在利用与绝缘基板以及容器底边的粘接性强的硅橡胶粘接剂覆盖了绝缘电路基板的周缘部之后注入了填充材料的构造的半导体装置(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开平8-125071号公报(第4页、第1图)
发明内容
然而，在专利文献1记载的半导体装置中，由于利用粘接剂材料覆盖绝缘电路基板的周缘部，所以在绝缘电路基板的陶瓷基板的露出部位即沿面距离大的情况下，在陶瓷基板的露出部位的背面侧的沿面部与底板之间形成窄间隙，在该窄间隙区域难以填充粘度高的粘接剂，在填充粘度高的粘接材时产生气泡，存在绝缘可靠性劣化的情况。
本发明是为了解决上述问题而完成的。
本发明的半导体装置的特征在于，具备：绝缘基板，在上表面和下表面具有导体层，在所述上表面的所述导体层搭载有半导体元件；底板，与所述下表面的所述导体层接合；壳体部件，包围所述绝缘基板，被粘接于所述底板的接合有所述下表面的所述导体层的面；作为硅组合物的第一填充材料，被填充于由所述底板和所述壳体部件包围的区域；以及作为比所述第一填充材料硬的硅组合物的第二填充材料，在所述区域内的所述第一填充材料的下部包围所述绝缘基板的周缘部，被填充于从所述底板起的高度比所述上表面高且比所述上表面的所述导体层的与所述半导体元件的接合面低的区域。
根据本发明，在具有窄间隙的半导体装置中，能够抑制气泡的产生而能够提高绝缘可靠性。
附图说明
图1是示出本发明的实施方式1中的半导体装置的俯视构造示意图。
图2是示出本发明的实施方式1中的半导体装置的剖面构造示意图。
图3是示出本发明的实施方式1中的半导体装置的除掉填充材料的绝缘电路基板的端部的剖面构造示意图。
图4是示出本发明的实施方式1中的半导体装置的绝缘电路基板的端部的填充状态的剖面构造示意图。
图5是示出本发明的实施方式2中的半导体装置的俯视构造示意图。
图6是示出本发明的实施方式2中的半导体装置的剖面构造示意图。
图7是示出本发明的实施方式2中的半导体装置的2张绝缘电路基板之间的剖面构造示意图。
图8是示出本发明的实施方式3中的半导体装置的俯视构造示意图。
图9是示出本发明的实施方式3中的半导体装置的剖面构造示意图。
图10是示出本发明的实施方式3中的其他半导体装置的俯视构造示意图。
图11是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。
图12是示出本发明的实施方式3中的半导体装置的划分壁的俯视构造示意图。
图13是示出本发明的实施方式4中的应用了电力变换装置的电力变换***的结构的框图。
图14是示出本发明的实施例中的绝缘电路基板的周缘部的硅橡胶的填充高度的剖面构造示意图。
(符号说明)
1：底板；2：壳体部件；3：接合材料；4：半导体元件；5：绝缘电路基板；6：键合线；7：电极端子；8：盖构件；9：硅凝胶；10：硅橡胶；11：划分壁；51、53：电极图案；52：绝缘基板；111：配置区域；100、200、300、400、2002：半导体装置；1000：电源；2000：电力变换装置；2001：主变换电路；2003：控制电路；3000：负载。
具体实施方式
实施方式1.
图1是示出本发明的实施方式1中的半导体装置的俯视构造示意图。图2是示出本发明的实施方式1中的半导体装置的剖面构造示意图。图1是透过作为硅组合物的第一填充材料9而从上面侧观察半导体装置100的图，用虚线表示被第二填充材料10覆盖的绝缘基板52的周缘部(外周部)。
图2是图1的沿单点划线AA的剖面构造示意图。在图2中，半导体装置100具备底板1、壳体部件2、作为接合材料的焊料3、半导体元件4、绝缘电路基板5、作为布线构件的键合线6、电极端子7、盖构件8、作为硅组合物的第一填充材料9、作为硅组合物的第二填充材料10、作为导体层的电极图案51、53、绝缘基板52。
绝缘电路基板5具备绝缘基板52，在绝缘基板52的上面(正面)侧具备电极图案51，在下面(背面)侧具备电极图案53。在形成于绝缘基板52的上面侧的电极图案51上，经由焊料等接合材料3电气地接合有半导体元件4。在此，例如作为半导体元件4，使用如控制大电流的MOSFET那样的电力控制用半导体元件(开关元件)或环流用的二极管(环流二极管)等。
另外，绝缘电路基板5的绝缘基板52的下面侧的电极图案53经由焊料等接合材料3被粘结于底板1。另外，该底板1成为半导体装置100的底板，从而形成由该底板1和配置于底板1的周围的壳体部件2包围的区域(以下称为壳体)。
为了确保半导体装置100的由壳体部件2包围的区域的内部的绝缘性，在壳体内部填充作为硅组合物的第一填充材料9和作为硅组合物的第二填充材料10。作为硅组合物的第一填充材料9例如是硅凝胶，被填充至半导体元件4以及键合线6被硅凝胶封入的高度。
另外，壳体内的被填充于硅凝胶9的下部的作为硅组合物的第二填充材料10例如是硅橡胶，被填充为包围绝缘基板52的周缘部。关于硅橡胶10的填充高度，从底板1的表面被填充至比绝缘基板52的上表面高且比作为形成于绝缘基板52的上面侧的电极图案51的上表面的半导体元件4和焊料3的接合面即半导体元件4的搭载面(搭载部)低的位置。
此时，硅橡胶10包围绝缘基板52的周缘部，填充(内包)了绝缘基板52的露出部分，在形成于绝缘基板52的上表面的多个电极图案51之间也填充有硅橡胶10至相同的高度。
另外，通过在该硅橡胶10的上部填充硅凝胶9，从而用填充材料填充了壳体内。
对半导体元件4连接有用于将半导体元件4的电极与外部电连接的键合线6等布线。进而，该键合线6通过与电极端子7连接而与壳体外部电连接。电极端子7内插成形或者外插成形于壳体部件2。
盖构件8配置于壳体部件2的上部侧(与底板1相接的相反侧)。通过盖构件8将半导体装置100的内部和外部分离，从而防止了粉尘等对半导体装置100向内部浸入。盖构件8通过粘接剂(未图示)或者螺钉(未图示)而被固定于壳体部件2。
以下，详细说明各构成要素。
在作为半导体元件4应用使用了在150℃以上动作的半导体材料的半导体元件时，对气泡产生的抑制效果强。特别地，在应用于由碳化硅(SiC)、氮化镓(GaN)系材料或者金刚石(C)这样的材料形成的带隙比硅(Si)的带隙大的所谓宽带隙半导体时，效果强。
另外，在图2中，作为例示，一个被填充的半导体装置100仅搭载有2个半导体元件4，但半导体元件4的个数不限于此，能够根据使用的用途，搭载所需的个数的半导体元件4。
作为接合材料使用了焊料3，但不限于此，也可以使用银或银合金接合半导体元件4和电极图案51或者电极图案53和底板1。
对这些电极图案51(正面)、电极图案53(背面)、底板1以及电极端子7通常使用铜，但不限于此，只要是具有所需的散热特性的材料即可。例如，可以使用铝或铁，也可以使用复合它们而成的材料。另外，也可以使用铜/不胀钢/铜等复合材料，还可以使用AlSiC、CuMo等合金。
进而，对电极图案51(正面)、电极图案53(背面)、底板1以及电极端子7的表面通常进行镀镍，但不限于此，也可以进行镀金或镀锡，只要是能够对半导体元件4供给所需的电流和电压的构造即可。
另外，电极端子7以及电极图案51的至少一部分埋设于硅凝胶9内，所以为了使电极端子7以及电极图案51和硅凝胶9的密接性提高，也可以在电极端子7以及电极图案51的表面设置微小的凹凸。通过该凹凸，能够提高电极端子7以及电极图案51和硅凝胶9的密接性。
绝缘电路基板5是在使用Al2O3、SiO2、AlN、BN、Si3N4等陶瓷的绝缘基板52的两面设置有铜或铝的电极图案51、53的基板。绝缘电路基板5需要具备散热性和绝缘性，不限于上述材料，也可以是在如使陶瓷粉分散后的树脂固化物或者嵌入有陶瓷板的树脂固化物那样的绝缘基板52设置有电极图案51、53的基板。
另外，在绝缘基板52是使陶瓷粉分散后的树脂固化物的情况下，作为用于绝缘基板52的陶瓷粉，使用Al2O3、SiO2、AlN、BN、Si3N4等，但不限于此，也可以使用金刚石、SiC、B2O3等。进而，也可以使用硅树脂或丙烯酸树脂等树脂制的粉。
作为这些粉形状，经常使用球状，但不限于此，也可以使用磨碎状、粒状、鳞片状、集聚体等。关于粉体的填充量，只要填充有能够得到所需的散热性和绝缘性的量即可。作为用于绝缘基板52的树脂，通常使用环氧树脂，但不限于此，也可以使用聚酰亚胺树脂、硅树脂、丙烯酸树脂等，只要是兼具绝缘性和粘接性的材料即可使用。
作为键合线6，使用由铝或者金形成的剖面为圆形的线体，但不限于此，例如也可以使用使剖面为方形的铜板为带状的部件(带)。键合线6的材料也可以是铝合金。
如图2所示，在本实施方式1中，使用4根键合线6分别连接了半导体元件4彼此、半导体元件4和电极端子7、半导体元件4和电极图案51、电极图案51和电极端子7，但不限于此，能够根据半导体元件4的电流密度等使用所需的粗度(大小)的键合线，设置所需的根数。
另外，作为键合线6和被接合部接合的方法和构造，能够使用使铜或锡等的金属片熔融的熔融金属接合、超声波接合等，只要是能够对半导体元件4供给所需的电流和电压的方法和构造，则没有特别限定。
壳体部件2优选为热软化点高的树脂材料，例如PPS(Poly Phenylene Sulfide，聚苯硫醚)树脂，只要在半导体装置100的使用温度范围内不热变形且具有绝缘性，则没有特别限定。
作为第一填充材料，例如使用硅凝胶9，但不限于此，只要是具有期望的弹性系数和耐热性的材料即可使用，例如也可以是兼具绝缘性和粘接性的聚氨基甲酸酯树脂。
关于作为第一填充材料的硅凝胶9的硬度，在是渗透度(penetration)为20以下的硬的硅凝胶9时，由于半导体装置100的热循环试验时的硅凝胶9的膨胀和收缩，有可能使键合线6断裂，所以最好渗透度为20以上。反过来，在是渗透度为100以上的软的硅凝胶9时，由于半导体装置100的热循环试验时的硅凝胶9的膨胀和收缩，硅凝胶9自身断裂，所以最好渗透度为100以下。由此，为了确保半导体装置100的可靠性，作为硅凝胶9，最好渗透度为20以上且100以下。
图3是示出本发明的实施方式1中的除掉填充材料的半导体装置的绝缘电路基板的端部的剖面构造示意图。在图中，绝缘电路基板5具备绝缘基板52、形成于绝缘基板52的上面侧的电极图案51以及形成于绝缘基板52的下面侧的电极图案53。在电极图案51的上表面，隔着焊料3等接合材料而接合有半导体元件4(未图示，参照图1、2)。电极图案53的下表面和底板1被焊料3等接合材料接合。
为了半导体装置100保持(确保)所需的绝缘耐压，在绝缘基板52的上面侧，使余白部(沿面部)残留在绝缘基板52的外周而形成了电极图案51。另外，在绝缘基板52的下面侧，使余白部(沿面部)残留在绝缘基板52的外周而形成了电极图案53。
绝缘基板52的上面侧以及下面侧的沿面部是为了确保绝缘电路基板5的电极图案51与电极图案53之间的绝缘性而设置的，随着半导体装置100的高耐压化，要求沿面距离以及绝缘基板52的厚度增加。在此，沿面部是指绝缘基板52的未形成电极图案51、53的绝缘基板52的外周部区域。
在将绝缘基板52的上面侧的沿面部的长度设为L1、将绝缘基板52的下面侧的沿面部的长度设为L2、将绝缘基板52的侧面的长度即绝缘基板52的厚度设为L3、将电极图案53的厚度设为L4、将焊料3的厚度设为L5、将绝缘基板52的端部至壳体部件2的长度设为L6时，作为半导体装置100的绝缘破坏发生的路径，考虑为L1+L3+L4+L5的绝缘距离或者L1+L3+L2的绝缘距离。
关于绝缘破坏，任意的短的距离都是支配性的。因此，这些L1、L2、L3、L4、L5的长度只要被设定为半导体装置100能够确保满足绝缘耐压的绝缘距离即可。另外，一般考虑到绝缘电路基板5和底板1接合时的位置偏移，L6为2mm以上的距离。如果L6为2mm以下，则在底板1配置有绝缘电路基板5时，由于重叠偏移而无法将绝缘电路基板5配置到预定的位置。在L6为10mm以上时，硅橡胶10在壳体内所占的比例增加，成为应力发生的原因，发生硅橡胶10与底板1的剥离。由于这些原因，通过以2mm以上且10mm以下的范围设定L6的尺寸，能够构成确保了绝缘可靠性的半导体装置。
在一般的半导体装置，通常绝缘基板52的下面侧的沿面部与搭载有绝缘电路基板5的底板1的上侧的面之间的空间S1被填充有硅凝胶9。电极图案51、53和绝缘基板52一般被钎料接合，在电极图案51、53和绝缘基板52的界面的钎料部或用接合材料3接合了电极图案53和底板1的接合材料界面，易于发生硅凝胶9未被完全填充的未填充部位。
另外，即使在填充硅凝胶9时实施了脱气处理，在绝缘电路基板5的下面侧的沿面部，绝缘基板52的沿面部成为檐部，所以在空间S1形成的气泡也无法完全从空间S1内排到空间S1外，在硅凝胶9固化时易于残留为空隙。在硅凝胶9中残留的空隙伴随硅凝胶9的热循环而膨胀和收缩，另外，当在吸附水之后由于半导体装置的高温动作被高温加热时所吸附的水气化，所以使得硅凝胶9中的气泡扩大。
在将扩大的硅凝胶9中的气泡的直径设为R1时，气泡会使绝缘距离缩短，所以在存在于空间S1的硅凝胶9中产生了气泡的情况下，原本保证了绝缘性的绝缘距离L1+L3+L4+L5以及绝缘距离L1+L3+L2分别绝缘距离会减少气泡尺寸R1量，实效的绝缘距离成为绝缘距离L1+L3+L4+L5-R1以及绝缘距离L1+L3+L2-R1，会缩短气泡的直径量而半导体装置的绝缘性能劣化。
关于该半导体装置的绝缘性能的劣化，不仅仅是仅在绝缘基板52的下面侧的空间S1产生的气泡，即便是在绝缘基板52的上面侧和壳体部件2附近、半导体元件4附近初始产生的气泡，如果气泡到达至绝缘电路基板5的沿面部，则也会同样地发生绝缘性能的劣化。
图4是示出本发明的实施方式1中的半导体装置的绝缘电路基板的端部的填充状态的剖面构造示意图。通过在绝缘基板52的下部的空间S1并非填充硅凝胶9而是填充硅橡胶10，能够抑制在硅凝胶9中产生了的气泡产生。在仅使用硅凝胶9时作为填充材料的硬度低，所以由于填充材料中的气泡的内压增加等，气泡扩大的可能性高，相对于此，在使用硅橡胶10时作为填充材料的硬度高，能够抑制气泡的产生。
另外，硅橡胶10与硅凝胶9相比，与绝缘基板52、底板1等各种部件的粘接性高且气体、水分的透过率低，所以能够在要求绝缘性的空间S1提高绝缘可靠性。
进而，即使在配置于硅橡胶10的上部的硅凝胶9中气泡生成并扩大的情况下，也能够抑制气泡侵入填充有硅橡胶10的空间S1区域内。由此，能够抑制由硅凝胶9中的气泡的产生所引起的绝缘可靠性劣化。
关于硅橡胶10的填充量，在形成于绝缘基板52的上面侧的电极图案51上接合有键合线6，在用硬度高的填充材料覆盖键合线6时，伴随半导体装置100的热循环试验，键合线6有可能断裂。因此，硅橡胶10的从底板1起的填充高度最好比电极图案51的搭载有半导体元件4的搭载面的表面低，至少需要将需要绝缘耐压的空间S1全部填充，最好覆盖在电极图案51、53和绝缘基板52的接合界面存在的可能成为气泡产生的起点的绝缘基板52的沿面部即由尺寸L1、L2、L3表示的区域。
伴随半导体装置100的使用温度范围的扩大(高温化、低温化)，由于热循环，硅橡胶10比以往程度高地膨胀或收缩。在覆盖底板1的硅橡胶10的面积大的情况下，硅橡胶10的膨胀或收缩而产生的应力高，由于硅橡胶10和底板1或焊料3等接合材料等各种部件的线膨胀率之差，有可能在硅橡胶10与各种部件之间发生剥离。
例如，硅橡胶10的线膨胀率通常是300～400ppm/K，在硅橡胶10的硬度在肖氏A硬度下高于70的情况下，在硅橡胶10与各种部件之间易于发生剥离。
另外，即使在硅橡胶10与各种部件等之间未发生剥离的情况下，由于从硅橡胶10产生的应力成为在焊料等接合材料中产生裂纹的因素，所以硅橡胶10的硬度在肖氏A硬度下最好为70以下。进而，为了抑制从绝缘基板52下产生气泡并需要与底板1强固地粘接，硅橡胶10的硬度在肖氏A硬度下优选为10以上。由此，硅橡胶10的硬度在肖氏A硬度下最好为10以上且70以下。
在如以上那样构成的半导体装置，用硅橡胶10填充由底板1和绝缘电路基板5包围的空间S1和绝缘电路基板5的周缘部，所以能够抑制空间S1中的气泡的产生。其结果是，通过抑制在空间S1的硅橡胶10与底板1的剥离，能够确保在绝缘电路基板5沿面部的绝缘距离，能够提高半导体装置的绝缘可靠性。
实施方式2.
在本实施方式2中，不同点在于在壳体内配置有多个在实施方式1中使用的绝缘电路基板5。其他点与实施方式1相同，所以省略详细的说明。这样，即使在壳体内配置有多个绝缘电路基板的情况下，由于用硅橡胶填充了绝缘电路基板的周缘部，所以也能够提高半导体装置的绝缘可靠性。
图5是示出本发明的实施方式2中的半导体装置的俯视构造示意图。图6是示出本发明的实施方式2中的半导体装置的剖面构造示意图。图5是透过作为硅组合物的第一填充材料9而从上面侧观察半导体装置200的图，用虚线表示被作为硅组合物的第二填充材料10覆盖的绝缘基板52的周缘部(外周部)。
另外，图6是图5的沿单点划线BB的剖面构造示意图。在图6中，半导体装置200具备底板1、壳体部件2、作为接合材料的焊料3、半导体元件4、绝缘电路基板5、作为布线构件的键合线6、电极端子7、盖构件8、作为硅组合物的第一填充材料9、作为硅组合物的第二填充材料10、作为导电层的电极图案51、53、绝缘基板52。另外，半导体装置200为邻接地配置有多个绝缘电路基板5的结构。
绝缘电路基板5具备绝缘基板52，在绝缘基板52的上面(正面)侧具备电极图案51，在下面(背面)侧具备电极图案53。在形成于绝缘基板52的上面侧的电极图案51上，经由焊料等接合材料3电接合有半导体元件4。在此，例如作为半导体元件4，使用如控制大电流的MOSFET那样的电力控制用半导体元件或环流用的二极管。
另外，绝缘电路基板5的绝缘基板52的下面侧的电极图案53经由焊料等接合材料3被粘结于底板1。另外，该底板1成为半导体装置200的底板，从而形成由该底板1和配置于底板1的周围的壳体部件2包围的区域(以下称为壳体)。
为了确保半导体装置200的由壳体部件2包围的区域的内部的绝缘性，在壳体内部填充作为硅组合物的第一填充材料9和作为硅组合物的第二填充材料10。第一填充材料9例如是硅凝胶，被填充至半导体元件4以及键合线6被硅凝胶9封入的高度。
另外，壳体内的被填充于硅凝胶9的下部的作为硅组合物的第二填充材料10例如是硅橡胶，被填充为包围绝缘基板52的周缘部。关于硅橡胶10的填充高度，从底板1的表面被填充至比绝缘基板52的上表面高且比作为形成于绝缘基板52的上面侧的电极图案51的上表面的半导体元件4和焊料3的接合面即半导体元件4的搭载面(搭载部)低的位置。
此时，硅橡胶10包围绝缘基板52的周缘部，填充了绝缘基板52的露出部分，在形成于绝缘基板52的上表面的多个电极图案51之间也填充有硅橡胶10至相同的高度。
另外，通过在该硅橡胶10的上部填充硅凝胶9，从而用填充材料填充了壳体内。
图7是示出本发明的实施方式2中的半导体装置的2张绝缘电路基板之间的剖面构造示意图。在图7中，将2张绝缘基板52间的尺寸设为L11，将2张绝缘基板52上所形成的电极图案51间的尺寸设为L10。
能够与图3所示的绝缘基板52和壳体部件2的情况同样地考虑L11的尺寸。一般考虑到绝缘电路基板5和底板1接合时的位置偏移，L11为2mm以上的距离。如果L11为2mm以下，则在底板1配置有绝缘电路基板5时，由于重叠偏移而无法将绝缘电路基板5配置到预定的位置。
另外，在L11为10mm以上时，硅橡胶10在壳体内所占的比例增加，成为应力发生的原因，发生硅橡胶10与底板1的剥离。
填充于绝缘基板52的下面侧的沿面部与底板1之间的空间S1的硅橡胶10与绝缘基板52以及底板1被“粘接”。硅凝胶9与各种部件“密接”并具有从各部件剥离后还会再次密接的特性，相对于此，硅橡胶10在一次剥离后不会再次粘接。
硅橡胶10与硅凝胶9相比硬度高，存在通过对半导体装置施加的热循环而在与各种部件的界面产生的由线膨胀率差和弹性系数引起的应力而易于发生剥离的趋势。因此，在与底板1直接相接的硅橡胶10的区域，虽然根据硅橡胶10的硬度而存在差异，但通过将一个绝缘电路基板5的端部和其他绝缘电路基板5的端部的距离L11设为10mm以下，能够抑制产生的应力，所以能够制作绝缘可靠性高的半导体装置。
由于这些原因，通过以2mm以上且10mm以下的范围设定L11的尺寸，能够构成确保了绝缘可靠性的半导体装置。
在如以上那样构成的半导体装置，用硅橡胶10填充了由底板1和绝缘电路基板5包围的空间S1和绝缘电路基板5的周缘部，所以能够抑制空间S1中的气泡的产生。其结果是，通过抑制在空间S1的硅橡胶10与底板1的剥离，能够确保在绝缘电路基板5沿面部的绝缘距离，能够提高半导体装置的绝缘可靠性。
另外，即使在壳体内配置有多个绝缘电路基板5的情况下，由于用硅橡胶10填充了多个绝缘电路基板5之间，所以也能够抑制多个绝缘电路基板5之间的气泡的产生。其结果是，通过抑制在多个绝缘电路基板5之间的硅橡胶10与底板1的剥离，从而能够确保在绝缘电路基板5沿面部的绝缘距离，能够提高半导体装置的绝缘可靠性。
实施方式3.
在本实施方式3中，不同点在于用划分壁包围在实施方式1、2中使用的绝缘电路基板5的周围。其他点与实施方式1相同，所以省略详细的说明。这样，通过用划分壁包围绝缘电路基板的周围，影响绝缘可靠性，填充了需要用硅橡胶填充的区域，所以能够提高半导体装置的绝缘可靠性。
图8是示出本发明的实施方式3中的半导体装置的俯视构造示意图。图9是示出本发明的实施方式3中的半导体装置的剖面构造示意图。图8、图9是绝缘电路基板为1张的情况。
图8是透过作为硅组合物的第一填充材料9而从上面侧观察半导体装置300的图，用虚线表示被作为硅组合物的第二填充材料10覆盖的绝缘基板52的周缘部(外周部)。划分壁11是遍及绝缘电路基板5的外周部(周缘部)的整个周地包围绝缘电路基板5而设置的。在划分壁11的内侧填充有硅橡胶10，在划分壁11的外侧填充有硅凝胶9。
图9是图8的沿单点划线CC的剖面构造示意图。在图9中，半导体装置300具备底板1、壳体部件2、作为接合材料的焊料3、半导体元件4、绝缘电路基板5、作为布线构件的键合线6、电极端子7、盖构件8、作为硅组合物的第一填充材料9、作为硅组合物的第二填充材料10、划分壁11、作为导电层的电极图案51、53、绝缘基板52。
另外，在绝缘电路基板5的外周部(周缘部)，包围绝缘电路基板5地设置有划分壁11，在划分壁11的内侧填充有硅橡胶10，划分壁11的外侧被填充了硅凝胶9。
作为划分壁11，能够使用热可塑性树脂以及热固化性树脂。例如，作为热固化性树脂能够使用硅树脂，只要是能够作为防止硅橡胶10流动扩散的阻挡壁发挥功能的材料、能够在硅橡胶10的固化温度范围维持形状的材料、具有非导电性的材料，则没有特别限定。
伴随半导体装置300的使用温度范围的扩大(高温化、低温化)，通过热循环，硅橡胶10比以往程度高地膨胀或收缩。在覆盖底板1的硅橡胶10的面积为宽范围的情况下，硅橡胶10的膨胀或收缩产生的应力高，由于硅橡胶10和底板1或焊料3等接合材料等各种部件的线膨胀率的差，有可能在硅橡胶10与各种部件之间发生剥离。
例如，硅橡胶10的线膨胀率通常是300～400ppm/K，在硅橡胶10的硬度在肖氏A硬度下高于70的情况下，在硅橡胶10与各种部件之间易于发生剥离。
另外，即使在硅橡胶10与各种部件等之间未发生剥离的情况下，由于从硅橡胶10产生的应力成为在焊料等接合材料中产生裂纹的因素，所以硅橡胶10的硬度在肖氏A硬度下最好为70以下。进而，为了抑制从绝缘基板52下产生气泡并需要与底板1强固地粘接，所以硅橡胶10的硬度在肖氏A硬度下优选为10以上。
在如本实施方式3那样使用划分壁11的情况下，也能够与实施方式1、2的情况同样地考虑绝缘破坏。即，与在图3中将壳体部件2置换为划分壁11的情况相同。因此，这些L1、L2、L3、L4、L5的长度只要被设定为半导体装置300能够确保满足绝缘耐压的绝缘距离即可。另外，一般考虑到绝缘电路基板5和底板1接合时的位置偏移，划分壁11和绝缘基板52的距离L6为2mm以上的距离。如果L6为2mm以下，则在底板1配置有绝缘电路基板5时，由于重叠偏移而无法将绝缘电路基板5配置到预定的位置。在L6为10mm以上时，硅橡胶10在划分壁11的内侧所占的比例增加，成为应力发生的原因，发生硅橡胶10与底板1的剥离。由于这些原因，通过以2mm以上且10mm以下的范围设定L6的尺寸，能够构成确保了绝缘可靠性的半导体装置。
在本实施方式3中的半导体装置300，即使在硅橡胶10的硬度高的情况下，通过使用划分壁11，与其他实施方式的情况相比，也能够缩小硅橡胶10的填充区域，不仅能够抑制硅橡胶10的与底板1或绝缘电路基板5的剥离，还能够抑制接合材料3中的裂纹的发生，通过硅橡胶10的效果，能够相对在实施方式1中示出的半导体装置100的绝缘特性制作绝缘可靠性更高的半导体装置。
在该情况下，划分壁11和绝缘基板52的端部的距离需要设定得比2mm以上且10mm以下的范围窄。在上限值是10mm时，与将壳体部件2置换为划分壁11的情况相同，在划分壁11的内侧被填充的硅橡胶10的比例不会减少。因此，为了使在划分壁11的内侧被填充的硅橡胶10的比例减少，需要使从绝缘基板52的端部起的距离的上限值为小于10mm的小的值。例如能够通过设为5mm以下来应对。在减少划分壁11的内侧的硅橡胶10的比例的情况下，最好使绝缘基板52的端部至划分壁11的距离为2mm以上且5mm以下。
图10是示出本发明的实施方式3中的其他半导体装置的俯视构造示意图。图11是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。图12是示出本发明的实施方式3中的半导体装置的划分壁的俯视构造示意图。图10、图11、图12是绝缘电路基板为多张(2张)的情况。
图10是透过作为硅组合物的第一填充材料9而从上面侧观察半导体装置400的图，用虚线表示被作为硅组合物的第二填充材料10覆盖的绝缘基板52的周缘部(外周部)。
在图10中，划分壁11是遍及绝缘电路基板5的外周部(周缘部)的整个周地包围绝缘电路基板5而设置的。在划分壁11的内侧填充有硅橡胶10，在划分壁11的外侧填充有硅凝胶9。
图11是图10的沿单点划线DD的剖面构造示意图。在图11中，半导体装置400具备底板1、壳体部件2、作为接合材料的焊料3、半导体元件4、绝缘电路基板5、作为布线构件的键合线6、电极端子7、盖构件8、作为硅组合物的第一填充材料9、作为硅组合物的第二填充材料10、划分壁11、电极图案51、53、绝缘基板52。
关于该半导体装置400，作为在壳体2内配置有多张绝缘电路基板5的情况的例子，配置有2张绝缘电路基板5。在2张绝缘电路基板5的外周部(周缘部)，包围绝缘电路基板5地设置有划分壁11，在划分壁11的内侧填充有硅橡胶10，划分壁11的外侧被填充有硅凝胶9。
作为划分壁11，能够使用热可塑性树脂以及热固化性树脂。例如，作为热固化性树脂能够使用硅树脂，只要是能够作为防止硅橡胶10流动扩散的阻挡壁发挥功能的材料、能够在硅橡胶10的固化温度范围维持形状的材料、具有非导电性的材料，则没有特别限定。
如图12所示，设置于2张绝缘电路基板5之间的划分壁11被2张绝缘电路基板5共用。划分壁11具有用于配置绝缘电路基板5的配置区域111。针对该配置区域111，保持L6的尺寸地配置绝缘电路基板5。另外，作为划分壁11，如图9所示，也可以针对各个绝缘电路基板5，使各个绝缘电路基板5独立地配置包围绝缘电路基板5的外周部整个周的划分壁11。
在如以上那样构成的半导体装置，用硅橡胶10填充了由底板1和绝缘电路基板5包围的空间S1和绝缘电路基板5的周缘部，所以能够抑制空间S1中的气泡的产生。其结果是，通过抑制在空间S1的硅橡胶10与底板1的剥离，能够确保在绝缘电路基板5沿面部的绝缘距离，能够提高半导体装置的绝缘可靠性。
另外，即使在壳体内配置有多个绝缘电路基板5的情况下，由于用硅橡胶10填充了多个绝缘电路基板5之间，所以也能够抑制多个绝缘电路基板5之间的气泡的产生。其结果是，通过抑制在多个绝缘电路基板5之间的硅橡胶10与底板1的剥离，能够确保在绝缘电路基板5沿面部的绝缘距离，能够提高半导体装置的绝缘可靠性。
进而，由于设置有划分壁11，所以能够使填充硅橡胶10的区域最小化，还能够抑制接合材料3中的裂纹的发生，所以能够相对在实施方式1中示出的半导体装置100的绝缘特性制作绝缘可靠性更高的半导体装置。
实施方式4.
本实施方式4是将上述实施方式1至3的半导体装置应用于电力变换装置的实施方式。本发明不限定于特定的电力变换装置，以下，作为实施方式4，说明将本发明应用于三相的逆变器的情况。
图13是示出本发明的实施方式4中的应用了电力变换装置的电力变换***的结构的框图。
图13所示的电力变换***具备电源1000、电力变换装置2000、负载3000。电源1000是直流电源，对电力变换装置2000供给直流电力。电源1000能够包括各种电源，例如可以包括直流***、太阳能电池、蓄电池，也可以包括与交流***连接的整流电路或AC/DC转换器。另外，也可以通过将从直流***输出的直流电力变换为预定的电力的DC/DC转换器构成电源1000。
电力变换装置2000是连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，对负载3000供给交流电力。电力变换装置2000如图13所示具备：主变换电路2001，将直流电力变换为交流电力而输出；以及控制电路2003，将控制主变换电路2001的控制信号输出到主变换电路2001。
负载3000是通过从电力变换装置2000供给的交流电力而被驱动的三相的电动机。此外，负载3000不限于特定的用途，而是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车或电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置2000。主变换电路2001具备内置于半导体装置2002的开关元件和环流二极管(未图示)，通过开关元件进行开关，将从电源1000供给的直流电力变换为交流电力，供给到负载3000。主变换电路2001的具体的电路结构存在各种结构，本实施方式的主变换电路2001是2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件反向并联的6个环流二极管。主变换电路2001包括内置有各开关元件和各环流二极管的与上述实施方式1至3中的任意实施方式相当的半导体装置2002。关于6个开关元件，每2个开关元件被串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。另外，各上下支路的输出端子即主变换电路2001的3个输出端子与负载3000连接。
另外，主变换电路2001具备驱动各开关元件的驱动电路(未图示)，而驱动电路可以内置于半导体装置2002，也可以构成为与半导体装置2002独立地具备驱动电路。驱动电路生成驱动主变换电路2001的开关元件的驱动信号，供给到主变换电路2001的开关元件的控制电极。具体而言，依照来自后述控制电路2003的控制信号，将使开关元件为ON状态的驱动信号和使开关元件为OFF状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为ON状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(ON信号)，在将开关元件维持为OFF状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(OFF信号)。
控制电路2003以对负载3000供给期望的电力的方式控制主变换电路2001的开关元件。具体而言，根据应供给到负载3000的电力，计算主变换电路2001的各开关元件应成为ON状态的时间(ON时间)。例如，能够通过根据应输出的电压对开关元件的ON时间进行调制的PWM控制来控制主变换电路2001。另外，以在各时间点向应成为ON状态的开关元件输出ON信号、向应成为OFF状态的开关元件输出OFF信号的方式，向主变换电路2001具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号向各开关元件的控制电极输出ON信号或者OFF信号作为驱动信号。
在如以上那样构成的本实施方式4的电力变换装置，作为主变换电路2001的半导体装置2002，应用实施方式1至3的半导体装置，所以能够提高可靠性。
在本实施方式中，说明了将本发明应用于2电平的三相逆变器的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为了2电平的电力变换装置，但也可以是3电平或多电平的电力变换装置，在对单相负载供给电力的情况下，也可以将本发明应用于单相的逆变器。另外，在对直流负载等供给电力的情况下，还能够将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力变换装置不限定于上述负载是电动机的情况，例如还能够用作放电加工机或激光加工机或者感应加热烹调器或非接触器供电***的电源装置，进而还能够用作太阳能发电***或蓄电***等的功率调节器。
上述实施方式应被理解为在所有方面仅为例示而并非限制性的。本发明的范围并非上述实施方式的范围而由权利要求书示出，包括与权利要求书等同的意义以及范围内的所有变更。
另外，也可以通过适当地组合上述实施方式公开的多个构成要素来形成发明。
[实施例]
使用与实施方式1～3对应的构造的评价用样品(半导体装置)，变更填充的橡胶材料、填充的橡胶材料的高度、窄间隙区域间隔，评价初始的半导体装置的绝缘特性以及与热循环试验次数相伴的半导体装置的绝缘特性，示出其评价的结果。将半导体装置整体放入能够控制温度的恒温容器，使恒温容器的温度在-40℃至180℃之间反复变化，从而实施热循环试验。在热循环试验中，把将评价用样品以-40℃保持30分钟并之后以200℃保持30分钟设为1个循环，将该循环反复1000次。
(实施例1)
关于与实施方式1对应的评价用样品，在底板1的尺寸为100mm×150mm的金属板，经由作为接合材料的焊料3安装11mm×12mm的半导体元件和50mm×60mm尺寸的绝缘电路基板5(陶瓷制)，作为键合线6使用直径为0.4mm、0.2mm的铝线。在对该金属板1利用粘接剂安装了通过内插成形制作出的壳体部件2之后，将硅橡胶10填充至各种高度，将硅凝胶9的硬度在渗透度下为70的填充硅凝胶9填充到上表面来制作。
针对包括上述部件的半导体装置，为了促进硅凝胶9中的气泡以及剥离的产生，不实施用于去除气泡的减压处理，而在大气压下将硅凝胶9注入由壳体部件2包围的区域，在大气压下放置了30分钟之后，以90℃/1hr进行固化来制作。关于热循环试验的结果，测定初始的绝缘耐压以及针对每250次循环测定绝缘耐压。
表1示出图2所示的构造即向半导体装置100的绝缘基板52下部填充硅橡胶10而制作出的评价用样品的热循环试验结果和外观观察结果。
图14是示出本发明的实施例中的绝缘电路基板的周缘部的硅橡胶的填充高度的剖面构造示意图。如图14所示，在硅橡胶10的填充高度为0(无)、H1(覆盖绝缘电路基板5的下表面、侧面这2面的高度)、H2(覆盖绝缘电路基板5的下表面、侧面、上表面这3面的高度)、H3(覆盖绝缘电路基板5的下表面、侧面、上表面这3面和导线键合的高度)这4个条件下实施。通过各种评价，评价了3台半导体装置。
在表1中，在热循环试验时进行的绝缘耐压试验以及导通试验中，将3台全部合格的项目记载为○，将1台或者2台合格的项目记载为△，将没有达到合格的半导体装置的项目记载为×。
[表1]
Figure GDA0001993027380000211
说明表1记载的试验结果。在无硅橡胶的样品中，判明了在热循环试验250循环(cyc)下，绝缘电路基板的附近的气泡扩大并且绝缘耐压降低。另外，可知在将硅橡胶高度设定为H1的样品中，在热循环试验500循环(cyc)下绝缘耐压降低，相对于此，在将硅橡胶高度设定为H2的样品中，在热循环试验1000循环(cyc)之后仍维持绝缘耐压。另外，可知在将硅橡胶高度设定为H3的样品中，在热循环试验250循环(cyc)下，伴随键合线断线而产生导通不良现象。
根据以上的结果判明，通过在半导体装置的绝缘电路基板的下部填充硅橡胶，能够抑制气泡的产生以及扩大，能够维持绝缘耐压。另外，关于硅橡胶高度，可知在覆盖填充材料中的气泡产生频度高的表面电极图案端部即覆盖绝缘基板的下表面、侧面、上表面这3面时效果高，另外，判明通过覆盖导线键合上而引起导线断线。
(实施例2)
关于与实施方式1、2对应的评价用样品，在底板的尺寸为100mm×150mm的金属板经由焊料作为接合材料而安装11mm×12mm的半导体元件和50mm×60mm尺寸的绝缘电路基板(陶瓷制)，作为键合线使用直径为0.4mm、0.2mm的铝线。在对该金属板利用粘接剂安装了通过内插成形制作出的壳体部件之后，填充粘度不同的各种硅橡胶，将硅凝胶的硬度在渗透度下为70的硅凝胶填充到硅橡胶的上表面来制作。
在表2中，向将绝缘电路基板的电极图案厚度设定为1000μm、500μm、300μm这3个条件并且将绝缘电路基板的陶瓷露出部即沿面距离设定为1mm、1.5mm、2mm、2.5mm这4个条件的评价用样品，填充粘度为80Pa·s、40Pa·s、20Pa·s、5Pa·s、0.5Pa·s的各种硅橡胶，测定初始的部分放电特性，示出其测定的结果。
[表2]
Figure GDA0001993027380000221
Figure GDA0001993027380000231
通过各种评价，评价了3台半导体装置。在表2中，在部分放电测定中，将3台全部合格的项目记载为○，将1台或者2台合格的项目记载为△，将没有达到合格的半导体装置的项目记载为×。
说明表2记载的试验结果。可知在硅橡胶的粘度为80Pa·s的样品中，如果沿面距离为1.5mm以上，则部分放电特性降低，另外，可知随着基板下的厚度减少，部分放电特性降低。这可被认为是由于在绝缘基板下部硅橡胶未填充完全，考虑为向电极图案厚度小且沿面距离长的部位即窄间隙区域的填充性所引起的影响。
在硅橡胶的粘度为40Pa·s的样品中，也被确认同样的趋势，可知如果沿面距离为2mm以上则部分放电特性降低。可知在硅橡胶的粘度为20Pa·s的样品中，在沿面距离为2mm以上且电极图案厚度为300μm的窄间隙区域，也呈现充分的部分放电特性。
可知在硅橡胶的粘度为20Pa·s、5Pa·s、0.5Pa·s的样品中，无论沿面距离和电极图案厚度如何，在本次评价的范围内都呈现良好的部分放电特性。
根据以上的结果判明，在具有半导体装置的绝缘基板的沿面距离为1mm以上且沿面下部的硅橡胶的填充高度为1mm以下的窄间隙区域的半导体装置，在向窄间隙填充的硅橡胶的粘度为20Pa·s以下的情况下，能够维持高的部分放电特性。

Claims (12)

1.一种半导体装置，其特征在于，具备：
绝缘基板，在上表面和下表面具有导体层，在所述上表面所述导体层构成为设置于多个部位的多个导体层，在所述多个导体层中的至少一个导体层搭载有半导体元件；
底板，与所述下表面的所述导体层接合；
壳体部件，包围所述绝缘基板，被粘接于所述底板的接合有所述下表面的所述导体层的面；
作为硅组合物的第一填充材料，被填充于由所述底板和所述壳体部件包围的区域；以及
作为比所述第一填充材料硬的硅组合物的第二填充材料，在所述区域内的所述第一填充材料的下部且包围所述绝缘基板的周缘部的区域以及所述上表面的所述多个导体层之间的区域，被填充于从所述底板起的高度比所述上表面高且比所述上表面的所述多个导体层的与所述半导体元件的接合面低的区域，该第二填充材料在搭载有所述半导体元件的所述上表面的所述多个导体层的侧面与所述第一填充材料相接。
2.一种半导体装置，其特征在于，具备：
绝缘基板，在上表面和下表面具有导体层，在所述上表面的所述导体层搭载有半导体元件；
底板，与所述下表面的所述导体层接合；
壳体部件，包围所述绝缘基板，被粘接于所述底板的接合有所述下表面的所述导体层的面；
作为硅组合物的第一填充材料，被填充于由所述底板和所述壳体部件包围的区域；以及
作为比所述第一填充材料硬的硅组合物的第二填充材料，在所述区域内的所述第一填充材料的下部且包围所述绝缘基板的周缘部的区域以及所述上表面的多个所述导体层之间的区域，被填充于从所述底板起的高度比所述上表面高且比所述上表面的所述导体层的与所述半导体元件的接合面低的区域，
在所述绝缘基板的外周整个周设置有划分壁，在所述划分壁内部填充有所述第二填充材料。
3.根据权利要求2所述的半导体装置，其特征在于，
比所述壳体部件与所述绝缘基板的间隔窄的、从所述绝缘基板的端部至所述划分壁的距离为2mm以上且小于10mm。
4.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
所述第二填充材料的粘度是0.5Pa·s以上且20Pa·s以下。
5.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
从所述导体层露出的所述绝缘基板的沿面距离为1mm以上，被填充了所述第二填充材料的所述底板至所述绝缘基板的下表面的沿面部的距离为0.3mm以上且1mm以下。
6.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
所述壳体部件与所述绝缘基板的间隔为2mm以上且10mm以下。
7.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
所述第二填充材料的硬度在肖氏A硬度下为10以上且70以下。
8.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
所述第一填充材料的硬度在渗透度下为20以上且100以下。
9.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
在所述底板上接合有多个所述绝缘基板。
10.根据权利要求9所述的半导体装置，其特征在于，
以2mm以上且10mm以下来配置被接合于所述底板上的多个所述绝缘基板各自的间隔。
11.根据权利要求1～3中的任意一项所述的半导体装置，其特征在于，
所述第一填充材料是硅凝胶，所述第二填充材料是硅橡胶。
12.一种电力变换装置，其特征在于，具备：
主变换电路，具有权利要求1至11中的任意一项所述的半导体装置，将输入的电力变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出到所述主变换电路。
CN201780056129.6A 2016-09-21 2017-09-20 半导体装置以及电力变换装置 Active CN109743882B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016184061 2016-09-21
JP2016-184061 2016-09-21
PCT/JP2017/033823 WO2018056287A1 (ja) 2016-09-21 2017-09-20 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
CN109743882A CN109743882A (zh) 2019-05-10
CN109743882B true CN109743882B (zh) 2022-12-30

Family

ID=61690395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780056129.6A Active CN109743882B (zh) 2016-09-21 2017-09-20 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US10727145B2 (zh)
JP (1) JP6719569B2 (zh)
CN (1) CN109743882B (zh)
DE (1) DE112017004739B4 (zh)
WO (1) WO2018056287A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
CN112204733A (zh) 2018-05-30 2021-01-08 三菱电机株式会社 半导体模块以及电力变换装置
JP6567241B1 (ja) * 2018-06-12 2019-08-28 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
CN112236860B (zh) * 2018-06-12 2024-04-16 三菱电机株式会社 功率半导体模块以及电力变换装置
CN113994464A (zh) * 2019-06-19 2022-01-28 三菱电机株式会社 半导体装置以及电力变换装置
US11887904B2 (en) * 2019-07-11 2024-01-30 Mitsubishi Electric Corporation Integrally bonded semiconductor device and power converter including the same
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置
JP7494521B2 (ja) 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246833A1 (en) * 2006-04-25 2007-10-25 Tasao Soga Semiconductor power module
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211004A (ja) 1985-07-05 1987-01-20 皆川　功 油圧整畦機における畦叩き装置
JP2660012B2 (ja) 1988-09-13 1997-10-08 株式会社東芝 ゴム変性フェノール樹脂、エポキシ樹脂組成物及び樹脂封止型半導体装置
JP2913247B2 (ja) 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JPH08125071A (ja) 1994-10-25 1996-05-17 Fuji Electric Co Ltd 半導体装置
JPH1126691A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd 半導体装置
JPH1187567A (ja) 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
EP0962974B1 (en) 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP2001244386A (ja) 2000-02-28 2001-09-07 Hitachi Ltd パワー半導体モジュール
JP2002241581A (ja) 2001-02-14 2002-08-28 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2005210006A (ja) 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006318980A (ja) 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP5328827B2 (ja) * 2010-05-28 2013-10-30 三菱電機株式会社 パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2012151342A (ja) 2011-01-20 2012-08-09 Aisin Aw Co Ltd 半導体装置
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246833A1 (en) * 2006-04-25 2007-10-25 Tasao Soga Semiconductor power module
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块

Also Published As

Publication number Publication date
CN109743882A (zh) 2019-05-10
DE112017004739T5 (de) 2019-07-25
US10727145B2 (en) 2020-07-28
DE112017004739B4 (de) 2024-04-18
JP6719569B2 (ja) 2020-07-08
WO2018056287A1 (ja) 2018-03-29
US20190206751A1 (en) 2019-07-04
JPWO2018056287A1 (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
CN109743882B (zh) 半导体装置以及电力变换装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
CN110249426B (zh) 半导体装置及电力转换装置
US8558361B2 (en) Power semiconductor module
EP1739740A2 (en) Power semiconductor
CN104620372A (zh) 半导体装置
CN110323186A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP2012015222A (ja) 半導体装置
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US11450594B2 (en) Semiconductor device and power converter
CN111033736A (zh) 功率模块及其制造方法及电力变换装置
US11699666B2 (en) Semiconductor device and power conversion device
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
WO2015104808A1 (ja) パワー半導体装置および電力変換装置
US20230268239A1 (en) Semiconductor device, power converter, and moving vehicle
JP6891075B2 (ja) パワー半導体モジュール
CN114981956A (zh) 功率模块和电力变换装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
JP2022044158A (ja) 半導体モジュールの製造方法
CN114008765A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant