CN107210270A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN107210270A
CN107210270A CN201580074778.XA CN201580074778A CN107210270A CN 107210270 A CN107210270 A CN 107210270A CN 201580074778 A CN201580074778 A CN 201580074778A CN 107210270 A CN107210270 A CN 107210270A
Authority
CN
China
Prior art keywords
gel
encapsulation
encapsulation gel
suppressing plate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580074778.XA
Other languages
English (en)
Other versions
CN107210270B (zh
Inventor
安富伍郎
森下和博
伊达龙太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107210270A publication Critical patent/CN107210270A/zh
Application granted granted Critical
Publication of CN107210270B publication Critical patent/CN107210270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种通过降低由封装凝胶的膨胀收缩引起的向被封装物的过度的应力而提高了可靠性的半导体模块。本发明涉及的半导体模块(100)具有：半导体元件(6a、6b)，它们与在壳体(1)中内置的绝缘基板(3)之上的金属图案(5)接合；封装凝胶(2)，其在壳体(1)内，对绝缘基板(3)及半导体元件(6a、6b)进行封装；以及封装凝胶膨胀抑制板(81)，其以至少一部分与封装凝胶(2)接触的方式配置于封装凝胶(2)的上部，封装凝胶膨胀抑制板(81)的与封装凝胶(2)相对的面相对于封装凝胶(2)的上表面而倾斜。

Description

半导体模块
技术领域
本发明涉及半导体模块，特别涉及电力用途的半导体模块。
背景技术
通常，就电力用途的半导体模块而言，配置于绝缘基板之上而通过导线等相互连接的半导体元件由封装凝胶封装于壳体内。由于封装凝胶的吸湿以及半导体模块的动作时的温度变化，封装凝胶进行膨胀收缩，有时会导致导线发生断线等，对被封装物造成损伤。另外，还存在封装凝胶从绝缘基板等剥离而使绝缘性降低的问题。
为了解决该课题，例如在专利文献1中，在将凝胶状的填充剂填充于壳体之后，以与填充剂的表面密接的方式而配置有板。通过该板，对凝胶状的填充剂的摆动进行抑制，对导线等的断线进行抑制。
专利文献1：日本特开2000-311970号公报
发明内容
近年，在向电力用途的应用中，要求半导体模块的更高温度下的动作。如果半导体模块在高温下进行动作，则封装凝胶的膨胀变得更大。因此，需要对由于封装凝胶的膨胀而向被封装物施加过度的应力这一情况进行抑制的对策。
本发明就是为了解决上述课题而提出的，其目的在于提供一种通过降低由封装凝胶的膨胀收缩引起的向被封装物的过度的应力而提高了可靠性的半导体模块。
本发明涉及的第1半导体模块具有：半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；封装凝胶，其在壳体内，对绝缘基板及半导体元件进行封装；以及封装凝胶膨胀抑制板，其以至少一部分与封装凝胶接触的方式配置于封装凝胶的上部，封装凝胶膨胀抑制板的与封装凝胶相对的面相对于封装凝胶的上表面而倾斜。
另外，本发明涉及的第2半导体模块具有：半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；封装凝胶，其在壳体内，对绝缘基板及半导体元件进行封装；以及封装凝胶膨胀抑制板，其以至少一部分与封装凝胶接触的方式配置于封装凝胶的上部，在俯视观察时封装凝胶膨胀抑制板与封装凝胶重叠的区域处，封装凝胶的上表面的高度局部地不同。
另外，本发明涉及的第3半导体模块具有：半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；封装凝胶，其在壳体内，对绝缘基板及半导体元件进行封装；封装凝胶膨胀抑制板，其配置于封装凝胶的上部；以及缓冲材料，其下表面与封装凝胶接触，上表面与封装凝胶膨胀抑制板接触。
另外，本发明涉及的第4半导体模块具有：半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；封装凝胶，其在壳体内，对绝缘基板及半导体元件进行封装；以及封装凝胶膨胀抑制板，其配置为与封装凝胶的上表面接触，在封装凝胶的上表面设置有多个孔。
发明的效果
根据本发明涉及的第1半导体模块，通过使封装凝胶膨胀抑制板相对于封装凝胶的上表面而倾斜地进行配置，由此能够抑制在封装凝胶膨胀时在封装凝胶内部产生过度的压力。即，能够抑制对被封装物施加过度的应力。另外，通过配置封装凝胶膨胀抑制板，从而还能够防止封装凝胶从被封装物的剥离。因此，能够提高半导体模块的可靠性。
根据本发明涉及的第2半导体模块，在使封装凝胶的上表面的高度相对地变低的区域处，在与封装凝胶膨胀抑制板之间设置封装凝胶能够向上进行膨胀的空间。因此，即使在封装凝胶进行了膨胀的情况下，也能够降低对被封装物的过度的应力。另外，在封装凝胶进一步膨胀而到达至封装凝胶膨胀抑制板的情况下，由于封装凝胶膨胀抑制板对封装凝胶的膨胀进行抑制，因此能够防止封装凝胶从绝缘基板等的剥离。因此，能够提高半导体模块的可靠性。
根据本发明涉及的第3半导体模块，如果封装凝胶开始膨胀，则首先，由缓冲材料轻度地抑制膨胀。由此，能够抑制对被封装物的过度的应力。在封装凝胶进一步膨胀的情况下，封装凝胶膨胀抑制板对封装凝胶的膨胀进行抑制。由此，能够防止封装凝胶从被封装物的剥离。因此，能够提高半导体模块的可靠性。
根据本发明涉及的第4半导体模块，即使封装凝胶进行膨胀，也能够利用多个孔的空间而对膨胀进行吸收。因此，能够抑制对被封装物的过度的应力。在封装凝胶进一步膨胀的情况下，封装凝胶膨胀抑制板对封装凝胶的膨胀进行抑制。由此，能够防止封装凝胶从被封装物的剥离。因此，能够提高半导体模块的可靠性。
本发明的目的、特征、技术方案以及优点通过以下的详细说明和附图会变得更加清楚。
附图说明
图1是实施方式1涉及的半导体模块的剖视图。
图2是实施方式1涉及的封装凝胶膨胀抑制板的俯视图。
图3是实施方式2涉及的半导体模块的剖视图。
图4是实施方式2涉及的封装凝胶膨胀抑制板的俯视图。
图5是实施方式3涉及的半导体模块的剖视图。
图6是实施方式3涉及的封装凝胶膨胀抑制板的俯视图。
图7是实施方式4涉及的半导体模块的剖视图。
图8是实施方式5涉及的半导体模块的剖视图。
图9是实施方式5涉及的封装凝胶膨胀抑制板的俯视图。
图10是实施方式6涉及的半导体模块的剖视图。
图11是实施方式6涉及的封装凝胶膨胀抑制板的俯视图。
图12是实施方式7涉及的半导体模块的剖视图。
图13是实施方式7涉及的封装凝胶膨胀抑制板的俯视图。
图14是前提技术涉及的半导体模块的俯视图。
图15是前提技术涉及的半导体模块的剖视图。
具体实施方式
<前提技术>
在说明本发明的实施方式之前，对成为本发明的前提的技术进行说明。图14是前提技术中的半导体模块的俯视图。图15是图14的线段AA处的剖视图。此外，在图14中为了图的易读性，壳体1的盖1a及封装凝胶2未进行图示。
如图14及图15所示，在金属的基座板9之上经由焊料等金属材料4而接合有绝缘基板3。在绝缘基板3的表面形成有例如铜的金属图案5。在金属图案5之上接合有多个半导体元件6a、6b。半导体元件6a、6b之间以及半导体元件6a、6b与外部电极10a、10b、10c之间通过导线7、金属板14等进行电接合。
绝缘基板3、半导体元件6a、6b以及导线7收容于将基座板9作为底面的壳体1。在壳体1内部填充有封装凝胶2。即，利用封装凝胶2，将绝缘基板3、半导体元件6a、6b以及导线7进行了封装。如图15所示，在壳体1的内壁一体地形成有封装凝胶膨胀抑制板8，封装凝胶膨胀抑制板8也由封装凝胶2进行了封装。
在前提技术中，封装凝胶膨胀抑制板8是为了对封装凝胶2的膨胀进行抑制而设置的。无论封装凝胶2的膨胀的程度如何，封装凝胶膨胀抑制板8始终对封装凝胶2的膨胀进行抑制。因而，即使在封装凝胶2发生了不会对被封装物(导线7等)造成影响的程度的轻度膨胀的情况下，也由封装凝胶膨胀抑制板8对膨胀进行抑制，因此对被封装物产生应力，有可能导致导线7的断线等被封装物的损伤。本发明将解决上面所述的课题。
<实施方式1>
图1是本实施方式1中的半导体模块100的剖视图。图2是本实施方式1中的封装凝胶膨胀抑制板81的俯视图。就本实施方式1的半导体模块100而言，封装凝胶膨胀抑制板81以外的结构与前提技术(图15)相同，因此省略说明。此外，图1是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。另外，图2的线段BB处的截面与图1的封装凝胶膨胀抑制板81的截面相对应。
在本实施方式1中，封装凝胶2为例如硅凝胶。在本实施方式1中，封装凝胶膨胀抑制板81由格子状的框部81a和作为框部81a的内侧部分的曲拱部81b构成。如图1所示，封装凝胶膨胀抑制板81粘接固定于封装凝胶2的上表面，以使得在曲拱部81b与封装凝胶2的上表面之间形成空间12。
通过在曲拱部81b与封装凝胶2之间形成空间12，从而即使封装凝胶2开始膨胀，直至空间12被封装凝胶2填埋为止膨胀并不受抑制。在封装凝胶2进一步膨胀而由封装凝胶2填埋了空间12之后，由封装凝胶膨胀抑制板81对膨胀进行抑制。
在本实施方式1中，半导体元件6a、6b为例如并联连接的绝缘栅双极晶体管(IGBT)和续流二极管。半导体元件6a、6b为例如Si(硅)半导体元件，但也可以为能够进行高温动作的SiC(碳化硅)半导体元件。
此外，在本实施方式1中，封装凝胶膨胀抑制板81也可以固定于封装凝胶2以外的部件或者与封装凝胶2以外的部件接触。例如，也可以将封装凝胶膨胀抑制板81的一边(即框部81a的侧面)固定于壳体1。或者，也可以是封装凝胶膨胀抑制板81的框部81a的上端向壳体1的盖1a延伸，与壳体1的盖1a接触或者固定于壳体1的盖1a。
<效果>
本实施方式1中的半导体模块100具有：半导体元件6a、6b，它们与在壳体1中内置的绝缘基板3之上的金属图案5接合；封装凝胶2，其在壳体1内，对绝缘基板3及半导体元件6a、6b进行封装；以及封装凝胶膨胀抑制板81，其以至少一部分与封装凝胶2接触的方式配置于封装凝胶2的上部，封装凝胶膨胀抑制板81的与封装凝胶2相对的面相对于封装凝胶2的上表面而倾斜。
因而，通过使封装凝胶膨胀抑制板81相对于封装凝胶2的上表面而倾斜地进行配置，由此能够抑制在封装凝胶膨胀时在封装凝胶2内部产生过度的压力。即，能够抑制对由封装凝胶2封装的半导体元件6a、6b、导线7等施加过度的应力。另外，通过配置封装凝胶膨胀抑制板81，从而还能够防止封装凝胶2从绝缘基板3等的剥离。如上所述，在本实施方式中，能够抑制导线7等被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块100的可靠性。
本实施方式1中的半导体模块100所具有的封装凝胶膨胀抑制板81具有曲拱形的截面形状。
在本实施方式1中，如果封装凝胶2膨胀至将曲拱部81b的空间12填埋的程度，则由封装凝胶膨胀抑制板81对膨胀进行抑制。即，在封装凝胶2发生了不对被封装物(半导体元件6a、6b、导线7等)造成影响的程度的轻度膨胀的情况下，由于膨胀量被空间12吸收，因此封装凝胶膨胀抑制板81未对膨胀进行抑制。由此，能够抑制如下情况，即，由于抑制膨胀而在被封装物产生过度的应力。另外，在封装凝胶2发生了将空间12填埋的程度的膨胀的情况下，由封装凝胶膨胀抑制板81对膨胀进行抑制。因此，能够抑制如下情况，即，封装凝胶2发生过度的膨胀而导致封装凝胶2从绝缘基板3等剥离。
如上所述，在本实施方式1中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块100的可靠性。
另外，就本实施方式1中的半导体模块100而言，金属图案5的材料为铜，金属图案5的表面未由铜以外的材料进行覆盖。通常，未实施镀敷的铜的金属图案5能够得到与铜制的电极、铜制的导线之间的良好的接合性。另一方面，未实施镀敷的铜的金属图案5容易发生相对于封装凝胶2的剥离。在实施方式1中，由于能够对封装凝胶2从封装物的剥离进行抑制，因此在作为金属图案5而设置有未实施镀敷的铜图案的情况下，也难以发生剥离。
另外，就本实施方式1中的半导体模块100而言，半导体元件6a、6b为SiC半导体元件。因而，由于SiC半导体元件能够进行高温动作，因此向提高了针对封装凝胶2的膨胀的可靠性的本实施方式1应用SiC半导体元件会更有效。
<实施方式2>
图3是本实施方式2中的半导体模块200的剖视图。图4是本实施方式2中的封装凝胶膨胀抑制板82的俯视图。就半导体模块200而言，封装凝胶膨胀抑制板82以外的结构与实施方式1(图1)相同，因此省略说明。
此外，图3是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。另外，图4的线段CC处的截面与图3的封装凝胶膨胀抑制板82的截面相对应。
封装凝胶膨胀抑制板82由第1、第2封装凝胶膨胀抑制板82a、82b构成。如图3所示，第1、第2封装凝胶膨胀抑制板82a、82b配置为倾斜部822a、822b分别相对于封装凝胶2上表面而倾斜。第1、第2封装凝胶膨胀抑制板82a、82b配置为彼此相对而成为倒V字形。
此外，在本实施方式2中，也可以将第1、第2封装凝胶膨胀抑制板82a、82b的端部821a、821b分别固定于壳体1。或者，也可以是第1、第2封装凝胶膨胀抑制板82a、82b的端部821a、821b分别向壳体1的盖1a延伸，与壳体1的盖1a接触或者固定于壳体1的盖1a。
<效果>
就本实施方式2中的半导体模块200而言，封装凝胶膨胀抑制板82具有倒V字形的截面形状。
因而，与前提技术相比，由于使封装凝胶膨胀抑制板82相对于封装凝胶2上表面倾斜地进行配置，因此与如前提技术所示地使封装凝胶膨胀抑制板8相对于封装凝胶2上表面水平地进行配置的情况相比，能够更平缓地对封装凝胶2的膨胀进行抑制。因此，能够抑制在封装凝胶2内部产生过度的压力。即，能够抑制对由封装凝胶2封装的半导体元件6a、6b、导线7等施加过度的应力。另外，通过配置封装凝胶膨胀抑制板82，从而还能够防止封装凝胶2从绝缘基板3等的剥离。如上所述，在本实施方式2中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块200的可靠性。
<实施方式3>
图5是本实施方式3中的半导体模块300的剖视图。图6是本实施方式3中的封装凝胶膨胀抑制板83的俯视图。就半导体模块300而言，封装凝胶膨胀抑制板83以外的结构与实施方式1(图1)相同，因此省略说明。
此外，图5是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。另外，图6的线段DD处的截面与图5的封装凝胶膨胀抑制板83的截面相对应。
封装凝胶膨胀抑制板83由第1、第2封装凝胶膨胀抑制板83a、83b构成。如图5所示，第1、第2封装凝胶膨胀抑制板83a、83b配置为倾斜部832a、832b分别相对于封装凝胶2上表面而倾斜。第1、第2封装凝胶膨胀抑制板83a、83b配置为彼此相对而成为V字形。
此外，在本实施方式3中，也可以将第1、第2封装凝胶膨胀抑制板83a、83b的端部831a、831b分别固定于壳体1。或者，也可以是第1、第2封装凝胶膨胀抑制板83a、83b的端部831a、831b分别向壳体1的盖1a延伸，与壳体1的盖1a接触或者固定于壳体1的盖1a。
<效果>
就本实施方式3中的半导体模块300而言，封装凝胶膨胀抑制板83具有V字形的截面形状。
因而，与前提技术相比，由于使封装凝胶膨胀抑制板83相对于封装凝胶2上表面倾斜地进行配置，因此与如前提技术所示地使封装凝胶膨胀抑制板8相对于封装凝胶2上表面水平地进行配置的情况相比，能够更平缓地对封装凝胶2的膨胀进行抑制。因此，能够抑制在封装凝胶2内部产生过度的压力。即，能够抑制对由封装凝胶2封装的半导体元件6a、6b、导线7等施加过度的应力。另外，通过配置封装凝胶膨胀抑制板83，从而还能够防止封装凝胶2从绝缘基板3等的剥离。如上所述，在本实施方式3中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块300的可靠性。
<实施方式4>
图7是本实施方式4中的半导体模块400的剖视图。图7是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。
就本实施方式4的半导体模块400而言，在俯视观察时与封装凝胶膨胀抑制板8重叠的区域处，使封装凝胶2的上表面的高度发生变化。
例如，在容易受到由封装凝胶2的膨胀引起的应力而发生断线等的区域2b处，使封装凝胶2的上表面的高度变低，使封装凝胶2不与封装凝胶膨胀抑制板8接触。另一方面，在区域2b以外的区域2a处，使封装凝胶2的上表面的高度变高，使封装凝胶2与封装凝胶膨胀抑制板8接触。其他结构与前提技术(图15)相同，因此省略说明。
<效果>
本实施方式4中的半导体模块400具有：半导体元件6a、6b，它们与在壳体1中内置的绝缘基板3之上的金属图案5接合；封装凝胶2，其在壳体1内，对绝缘基板3及半导体元件6a、6b进行封装；以及封装凝胶膨胀抑制板8，其以至少一部分与封装凝胶2接触的方式配置于封装凝胶2的上部，在俯视观察时封装凝胶膨胀抑制板8与封装凝胶2重叠的区域处，封装凝胶2的上表面的高度局部地不同。
因而，在使封装凝胶2的上表面的高度变低的区域2b处，设置封装凝胶2能够向上进行膨胀的空间13。因此，即使在区域2b处封装凝胶2进行了膨胀的情况下，也能够降低对被封装物(半导体元件6a、6b、导线等)的过度的应力。另外，在区域2b处封装凝胶2进一步膨胀而到达至封装凝胶膨胀抑制板8的情况下，由于封装凝胶膨胀抑制板8对封装凝胶2的膨胀进行抑制，因此能够防止封装凝胶2从绝缘基板3等的剥离。
如上所述，在本实施方式4中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块400的可靠性。
<实施方式5>
图8是本实施方式5中的半导体模块500的剖视图。图9是表示本实施方式5中的封装凝胶膨胀抑制板8与壳体1的关系的俯视图。此外，图8是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。
在本实施方式5中，在封装凝胶2的上表面与封装凝胶膨胀抑制板8的下表面之间配置缓冲材料11。封装凝胶膨胀抑制板8的一边与壳体1形成为一体。另外，也可以是封装凝胶膨胀抑制板8和壳体1为不同的部件，该壳体1和封装凝胶膨胀抑制板8通过粘接等而进行固定。
缓冲材料11为弹性模量比封装凝胶膨胀抑制板8小的材料。作为缓冲材料11，采用例如硅橡胶。其他结构与前提技术(图15)相同，因此省略说明。
如果封装凝胶2开始膨胀，则首先，封装凝胶2被缓冲材料11轻度地抑制膨胀。然后，如果封装凝胶2进一步继续膨胀，则封装凝胶2被弹性模量比缓冲材料11大的封装凝胶膨胀抑制板8强力地抑制膨胀。
<效果>
本实施方式5中的半导体模块500具有：半导体元件6a、6b，它们与在壳体1中内置的绝缘基板3之上的金属图案5接合；封装凝胶2，其在壳体1内，对绝缘基板3及半导体元件6a、6b进行封装；封装凝胶膨胀抑制板8，其配置于封装凝胶2的上部；以及缓冲材料11，其下表面与封装凝胶2接触，上表面与封装凝胶膨胀抑制板8接触。
因而，如果封装凝胶2开始膨胀，则首先，由缓冲材料11轻度地抑制膨胀。由此，能够抑制对被封装物(半导体元件6a、6b、导线等)的过度的应力。在封装凝胶2进一步膨胀的情况下，封装凝胶膨胀抑制板8对封装凝胶2的膨胀进行抑制。由此，能够防止封装凝胶2从绝缘基板3等的剥离。如上所述，在本实施方式5中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块500的可靠性。
<实施方式6>
图10是本实施方式6中的半导体模块600的剖视图。图11是本实施方式6中的封装凝胶2的俯视图。就半导体模块600而言，封装凝胶2以外的结构与前提技术(图15)相同，因此省略说明。
此外，图10是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。另外，图11的线段EE处的截面与图10的封装凝胶2的截面相对应。
如图10、图11所示，就半导体模块600而言，在封装凝胶2的上表面设置有多个孔2c。孔2c为例如圆柱状的孔。在封装凝胶2的上表面配置有封装凝胶膨胀抑制板8。封装凝胶2的上表面与封装凝胶膨胀抑制板8的下表面接触。
<效果>
本实施方式6中的半导体模块600具有：半导体元件6a、6b，它们与在壳体1中内置的绝缘基板3之上的金属图案5接合；封装凝胶2，其在壳体1内，对绝缘基板3及半导体元件6a、6b进行封装；以及封装凝胶膨胀抑制板8，其配置为与封装凝胶2的上表面接触，在封装凝胶2的上表面设置有多个孔2c。
因而，即使封装凝胶2进行膨胀，也能够利用孔2c的空间而对膨胀进行吸收。因此，能够抑制对被封装物(半导体元件6a、6b、导线等)的过度的应力。在封装凝胶2进一步膨胀的情况下，封装凝胶膨胀抑制板8对封装凝胶2的膨胀进行抑制。由此，能够防止封装凝胶2从绝缘基板3等的剥离。
如上所述，在本实施方式6中，能够抑制被封装物的损伤和封装凝胶2的剥离这两者。因此，能够提高在高温下的半导体模块500的可靠性。
另外，就本实施方式6中的半导体模块600而言，孔2c为圆柱状的孔。
因而，通过将孔2c设为圆柱状，能够在封装凝胶2进行了膨胀时，均等地吸收在俯视观察时来自所有方向的压力。因此，能够进一步地抑制对被封装物(半导体元件6a、6b、导线等)的过度的应力。因而，能够提高在高温下的半导体模块600的可靠性。
<实施方式7>
图12是本实施方式7中的半导体模块700的剖视图。图13是本实施方式7中的封装凝胶2的俯视图。就半导体模块700而言，封装凝胶2以外的结构与前提技术(图15)相同，因此省略说明。
此外，图12是与在前提技术中使用的俯视图(图14)的线段AA相对应的剖视图。另外，图13的线段FF处的截面与图12的封装凝胶2的截面相对应。
如图12、图13所示，就半导体模块700而言，在封装凝胶2的上表面设置有多个切入孔2d。在封装凝胶2的上表面配置有封装凝胶膨胀抑制板8。封装凝胶2的上表面与封装凝胶膨胀抑制板8的下表面接触。
如图13所示，多个切入孔2d设置为相互平行。
<效果>
就本实施方式7中的半导体模块700而言，孔为切入孔2d。因而，通过在封装凝胶2的上表面设置多个切入孔2d，从而能够在封装凝胶2进行了膨胀时通过由切入孔2d的扩开而将封装凝胶2内部的压力释放至封装凝胶2的上表面侧。因此，能够进一步地抑制对被封装物(半导体元件6a、6b、导线等)的过度的应力。因而，能够提高在高温下的半导体模块700的可靠性。
虽然对本发明详细地进行了说明，但上述的说明在所有方面都仅为例示，本发明并不限定于此。可以理解为在不脱离本发明的范围的情况下能够设想出未例示的无数的变形例。
标号的说明
1壳体，2封装凝胶，2a、2b区域，2c孔，2d切入孔，3绝缘基板，4金属材料，5金属图案，6a、6b半导体元件，7导线，8、81、82、83封装凝胶膨胀抑制板，82a、83a第1封装凝胶膨胀抑制板，82b、83b第2封装凝胶膨胀抑制板，9基座板，10a、10b、10c外部电极，11缓冲材料，12、13空间，14金属板，100、200、300、400、500、600、700半导体模块，821a、821b、831a、831b端部，822a、822b、832a、832b倾斜部。

Claims (11)

1.一种半导体模块，其具有：
半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；
封装凝胶，其在所述壳体内，对所述绝缘基板及所述半导体元件进行封装；以及
封装凝胶膨胀抑制板，其以至少一部分与该封装凝胶接触的方式配置于所述封装凝胶的上部，
所述封装凝胶膨胀抑制板的与所述封装凝胶相对的面相对于所述封装凝胶的上表面而倾斜。
2.根据权利要求1所述的半导体模块，其中，
所述封装凝胶膨胀抑制板具有曲拱形的截面形状。
3.根据权利要求1所述的半导体模块，其中，
所述封装凝胶膨胀抑制板具有倒V字形的截面形状。
4.根据权利要求1所述的半导体模块，其中，
所述封装凝胶膨胀抑制板具有V字形的截面形状。
5.一种半导体模块，其具有：
半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；
封装凝胶，其在所述壳体内，对所述绝缘基板及所述半导体元件进行封装；以及
封装凝胶膨胀抑制板，其以至少一部分与该封装凝胶接触的方式配置于所述封装凝胶的上部，
在俯视观察时所述封装凝胶膨胀抑制板与所述封装凝胶重叠的区域处，该封装凝胶的上表面的高度局部地不同。
6.一种半导体模块，其具有：
半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；
封装凝胶，其在所述壳体内，对所述绝缘基板及所述半导体元件进行封装；
封装凝胶膨胀抑制板，其配置于所述封装凝胶的上部；以及
缓冲材料，其下表面与所述封装凝胶接触，上表面与所述封装凝胶膨胀抑制板接触。
7.一种半导体模块，其具有：
半导体元件，其与在壳体中内置的绝缘基板之上的金属图案接合；
封装凝胶，其在所述壳体内，对所述绝缘基板及所述半导体元件进行封装；以及
封装凝胶膨胀抑制板，其配置为与所述封装凝胶的上表面接触，
在所述封装凝胶的上表面设置有多个孔。
8.根据权利要求7所述的半导体模块，其中，
所述孔为圆柱状的孔。
9.根据权利要求7所述的半导体模块，其中，
所述孔为切入孔。
10.根据权利要求1至9中任一项所述的半导体模块，其中，
所述金属图案的材料为铜，该金属图案的表面未由铜以外的材料进行覆盖。
11.根据权利要求1至9中任一项所述的半导体模块，其中，
所述半导体元件为SiC半导体元件。
CN201580074778.XA 2015-01-27 2015-01-27 半导体模块 Active CN107210270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/052190 WO2016120997A1 (ja) 2015-01-27 2015-01-27 半導体モジュール

Publications (2)

Publication Number Publication Date
CN107210270A true CN107210270A (zh) 2017-09-26
CN107210270B CN107210270B (zh) 2019-12-13

Family

ID=56542654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580074778.XA Active CN107210270B (zh) 2015-01-27 2015-01-27 半导体模块

Country Status (5)

Country Link
US (1) US10224257B2 (zh)
JP (1) JP6338697B2 (zh)
CN (1) CN107210270B (zh)
DE (1) DE112015006064T5 (zh)
WO (1) WO2016120997A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786269A (zh) * 2017-11-14 2019-05-21 蔡宜兴 降低封装基板翘曲的方法及半成品结构
CN112236860A (zh) * 2018-06-12 2021-01-15 三菱电机株式会社 功率半导体模块以及电力变换装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6567241B1 (ja) * 2018-06-12 2019-08-28 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
US11848243B2 (en) 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge
JP2022189647A (ja) * 2021-06-11 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
EP4273918A1 (en) * 2022-05-05 2023-11-08 Infineon Technologies AG A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
JPS61145851A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 半導体モジユ−ル
JPH0258357A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd ピングリッドアレイ型半導体装置
JPH02222565A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 半導体装置
JPH09246430A (ja) * 1996-03-12 1997-09-19 Denso Corp 半導体装置
US5744860A (en) * 1996-02-06 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
JP2000311970A (ja) * 1999-02-25 2000-11-07 Toyota Motor Corp 半導体装置およびその製造方法
US20030089974A1 (en) * 2001-11-09 2003-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2011082383A (ja) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp 電力用半導体装置、電力用半導体装置の製造方および電力用半導体装置の製造装置
JP2014130875A (ja) * 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014150204A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュールおよびパワーモジュールの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177006A (ja) * 1997-12-08 1999-07-02 Toshiba Corp 半導体装置
KR101174278B1 (ko) * 2012-03-21 2012-08-16 주식회사콘스탄텍 교육 기능을 제공하는 엘이디 블록 디스플레이 장치 및 그 제어 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
JPS61145851A (ja) * 1984-12-20 1986-07-03 Toshiba Corp 半導体モジユ−ル
JPH0258357A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd ピングリッドアレイ型半導体装置
JPH02222565A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 半導体装置
US5744860A (en) * 1996-02-06 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
JPH09246430A (ja) * 1996-03-12 1997-09-19 Denso Corp 半導体装置
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
JP2000311970A (ja) * 1999-02-25 2000-11-07 Toyota Motor Corp 半導体装置およびその製造方法
US20030089974A1 (en) * 2001-11-09 2003-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2011082383A (ja) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp 電力用半導体装置、電力用半導体装置の製造方および電力用半導体装置の製造装置
JP2014130875A (ja) * 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014150204A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュールおよびパワーモジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786269A (zh) * 2017-11-14 2019-05-21 蔡宜兴 降低封装基板翘曲的方法及半成品结构
CN112236860A (zh) * 2018-06-12 2021-01-15 三菱电机株式会社 功率半导体模块以及电力变换装置
CN112236860B (zh) * 2018-06-12 2024-04-16 三菱电机株式会社 功率半导体模块以及电力变换装置

Also Published As

Publication number Publication date
CN107210270B (zh) 2019-12-13
JPWO2016120997A1 (ja) 2017-04-27
WO2016120997A1 (ja) 2016-08-04
JP6338697B2 (ja) 2018-06-06
DE112015006064T5 (de) 2017-10-12
US10224257B2 (en) 2019-03-05
US20170345729A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
CN107210270A (zh) 半导体模块
CN101578695B (zh) 半导体元件的安装结构体及半导体元件的安装方法
CN104517913B (zh) 半导体装置及其制造方法
JP5339800B2 (ja) 半導体装置の製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPWO2007026392A1 (ja) 半導体装置およびその製造方法
CN106206329A (zh) 半导体装置
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
CN109860127A (zh) 一种芯片封装体及其封装工艺
CN210837744U (zh) 一种sod系列大功率超低容值静电防护芯片封装结构
CN207265036U (zh) 堆叠半导体封装体和电子设备
JP2022019556A (ja) ピンフィン型パワーモジュールを封止する型、およびパワーモジュールを製造する方法
KR20080002449A (ko) 패키지 인 패키지
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
CN108417556A (zh) 多芯片堆叠封装结构
CN214848590U (zh) 半导体封装结构
CN220976583U (zh) 传感器封装结构及电子设备
CN215451386U (zh) 一种半导体封装
CN216902922U (zh) 一种引线框架以及半导体器件
JP2004228117A (ja) 半導体装置および半導体パッケージ
CN202996896U (zh) Led支架
CN208271883U (zh) 多芯片堆叠封装结构
JP7156673B2 (ja) 半導体装置
CN211150336U (zh) 一种陶瓷电容器
KR20110030089A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant