WO2018211751A1 - 半導体モジュールおよび電力変換装置 - Google Patents

半導体モジュールおよび電力変換装置 Download PDF

Info

Publication number
WO2018211751A1
WO2018211751A1 PCT/JP2018/004050 JP2018004050W WO2018211751A1 WO 2018211751 A1 WO2018211751 A1 WO 2018211751A1 JP 2018004050 W JP2018004050 W JP 2018004050W WO 2018211751 A1 WO2018211751 A1 WO 2018211751A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
main surface
semiconductor module
insulating layer
convex portion
Prior art date
Application number
PCT/JP2018/004050
Other languages
English (en)
French (fr)
Inventor
耕三 原田
平松　星紀
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Publication of WO2018211751A1 publication Critical patent/WO2018211751A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor module and a power conversion device, and more particularly to a semiconductor module and a power conversion device in which a power semiconductor element is sealed with a resin.
  • a semiconductor element of a type in which the energization path is the longitudinal direction of the element is generally called a power semiconductor element.
  • the power semiconductor element include an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a bipolar transistor, and a diode.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • bipolar transistor Bipolar transistor
  • a power module semiconductor device as a semiconductor module in which a power semiconductor element is mounted on a circuit board and packaged with a sealing resin is used in a wide range of fields such as industrial equipment, automobiles, and railways.
  • demands for higher performance of power module semiconductor devices such as increased rated voltage and rated current and expanded operating temperature range (higher temperature or lower temperature). Is growing.
  • the package structure of the power module semiconductor device is mainly called a case structure.
  • the case type power module semiconductor device has a structure in which a power semiconductor element is mounted on a base plate for heat dissipation via an insulating substrate, and a case is bonded to the base plate.
  • the semiconductor element mounted inside the power module semiconductor device is connected to the main electrode.
  • a bonding wire is used to connect the power semiconductor element and the main electrode.
  • silicone gel or epoxy resin is used as a sealing resin for power module semiconductor devices for the purpose of preventing insulation failure when a high voltage is applied.
  • Patent Document 1 discloses a semiconductor device in which a high insulation voltage-resistant resin agent is provided on a creeping surface.
  • the surface of the base plate between the end portion of the insulating substrate and the case structure that is, the region in the casing composed of the base plate and the case structure is different from the above. It is sealed with a voltage-resistant resin agent.
  • Japanese Patent Laid-Open No. 2000-216332 it is possible to increase the breakdown voltage of the insulating material between the insulating substrate and the base plate and suppress the dielectric breakdown between the insulating substrate and the base plate.
  • Japanese Patent Laid-Open No. 2000-216332 in addition to the normal process, there is a separate process of providing a high-insulation voltage-resistant resin agent on the surface of the insulating substrate between the end of the conductive pattern of the insulating substrate and the end of the insulating substrate There arises a problem that the number of generated steps increases.
  • Japanese Patent Laid-Open No. 2000-216332 in the step of covering the insulating substrate creeping surface with a relatively high viscosity high insulating voltage-resistant resin agent, bubbles are entrained between the resin agent and the insulating substrate creeping surface. Problems arise.
  • Patent Document 2 a partition wall is bonded on a surface electrode pattern included in an insulating substrate.
  • the insulating substrate to which the partition walls are bonded is sealed with a sealing resin.
  • Patent Document 3 As another conventional power module semiconductor device, for example, in Japanese Patent Laid-Open No. 4-157758 (Patent Document 3), a first surface on which a substrate electrode is mounted and an outer side than the first surface are described. A configuration having a printed wiring board having a second surface formed above is disclosed.
  • an IC chip is mounted in a concave groove formed by the first surface, the inner side surface, and the inner bottom surface, and the concave groove is sealed with resin.
  • the partition wall bonded on the surface electrode pattern of the insulating substrate in Japanese Patent Application Laid-Open No. 2013-16684 is not integrated with the insulating substrate but bonded on it. For this reason, it is not possible to solve the problem of entrainment of bubbles in the region between the insulating substrate and the partition wall and the problem of an increase in the process due to the necessity of a separate process for joining the partition walls. Further, since the partition wall is bonded onto the surface electrode pattern included in the insulating substrate, for example, a discharge generated from the end face of the surface electrode pattern cannot suppress a dielectric breakdown due to a short circuit to the base plate side.
  • the printed wiring board has an upward convex portion formed by the second surface.
  • the convex portion of the printed wiring board is sealed.
  • the inside of the concave groove formed in the printed wiring board is only filled with resin. Therefore, inevitably, the insulation breakdown between the convex portion of the printed wiring board and the base plate directly below the printed wiring board is not suppressed by the sealing resin.
  • the present invention has been made in view of the above problems.
  • the purpose is to provide a semiconductor module capable of suppressing dielectric breakdown between the insulating substrate and the base plate while avoiding entrainment of bubbles between the substrate and the convex portion, and a power conversion device having the semiconductor module. Is to provide.
  • the semiconductor module according to the present invention includes an insulating substrate, a semiconductor element, a base plate, a case member, and a sealing resin.
  • the semiconductor element is mounted on one main surface side of the insulating substrate, and the base plate is bonded to the other main surface side of the insulating substrate.
  • the case member is joined to the base plate so as to surround the insulating substrate and the semiconductor element in a plan view.
  • the sealing resin is filled in a region surrounded by the base plate and the case member and seals the insulating substrate.
  • a convex portion that is integrated with the insulating substrate and extends in a direction crossing one main surface is formed at an end portion of the insulating substrate in plan view.
  • the convex shape complicates the shape of the creeping surface between the insulating substrate and the base plate while avoiding entrainment of bubbles between the two. Extend the creepage distance. Thereby, the dielectric breakdown between the insulating substrate sealed with the sealing resin and the base plate can be suppressed.
  • FIG. 1 is a schematic plan view showing a configuration of a semiconductor module according to a first embodiment.
  • 1 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a first embodiment. It is a general
  • FIG. 3 is a schematic cross-sectional view of the same region as FIG. 2 of the semiconductor module of the comparative example of the first embodiment.
  • FIG. 5 is a schematic enlarged sectional view showing a dielectric breakdown path in a region V surrounded by a dotted line in FIG. 4.
  • FIG. 6 is a schematic enlarged cross-sectional view showing a dielectric breakdown path in the same region as that of FIG. 5 of the semiconductor module of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a second embodiment. It is a general
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a third embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a fourth embodiment. It is a general
  • FIG. 12 is a schematic enlarged cross-sectional view showing a dielectric breakdown path in the same region as FIG. 11 of the semiconductor module of the comparative example of the fourth embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a configuration of a semiconductor module of a first example of a fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a configuration of a semiconductor module of a second example of the fifth embodiment. It is a block diagram which shows the structure of the power conversion system to which the power converter device which concerns on Embodiment 6 of this invention is applied.
  • Embodiment 1 FIG. First, the structure of the semiconductor module of this embodiment will be described with reference to FIGS. For convenience of explanation, an X direction, a Y direction, and a Z direction are introduced.
  • FIG. 1 is a schematic plan view of each part of the semiconductor module according to the present embodiment except for a lid 9 which will be described later.
  • FIG. 2 is a schematic cross-sectional view of a portion of the semiconductor module according to the present embodiment taken along line II-II in FIG.
  • FIG. 3 is a schematic enlarged cross-sectional view of the semiconductor module of the present embodiment, particularly in a region III surrounded by a dotted line in FIG.
  • a semiconductor module 101 as a power module semiconductor device of the present embodiment includes an insulating substrate 1, a semiconductor element 2, a base plate 3, a case member 4, and a sealing resin 5. And is mainly prepared.
  • the semiconductor module 101 includes solders 6 ⁇ / b> A and 6 ⁇ / b> B, bonding wires 7, terminals 8, and a lid 9.
  • the insulating substrate 1 includes an insulating layer 11, an upper metal plate 12, a lower metal plate 13, and a convex portion 14.
  • the insulating layer 11 is a main member of the entire insulating substrate 1, and includes one main surface 11a extending along the XY plane shown in FIG. 1 and the other main surface 11b opposite to the one main surface 11a. Yes.
  • One main surface 11a is arranged on the positive side in the Z direction, and the other main surface 11b is arranged on the negative side in the Z direction, and both have a rectangular shape extending long in the X direction shown in FIG.
  • one main surface 11a and the other main surface 11b of the insulating layer 11 will be described below as one main surface 11a and the other main surface 11b of the entire insulating substrate 1.
  • the upper metal plate 12 is a region made of a thin metal plate disposed in at least a part of the insulating layer 11, that is, one main surface 11a of the insulating substrate 1, for example, a relatively central region.
  • the upper metal plate 12 has, as an example, a region extending in a rectangular shape on the X direction negative side in the drawing, a region extending in the Y direction negative side in a long and narrow rectangular shape, and a rectangular shape on the upper right side in the drawing as shown in FIG.
  • the present invention is not limited to this.
  • the upper metal plate 12 may be formed as a wiring pattern having a rectangular planar shape at the center in the X direction in the drawing and also on the positive side in the Y direction, but is not limited thereto. .
  • the lower metal plate 13 is a region made of a thin metal plate disposed in at least a part of the insulating layer 11, that is, the other main surface 11b of the insulating substrate 1, for example, a relatively central region.
  • the projecting portion 14 is formed, for example, so as to surround the upper metal plate 12 and the lower metal plate 13 from the outside in a rectangular shape at the end of the insulating layer 11 in plan view.
  • the insulating layer 11 is formed on one main surface 11a. It is a region extending in the intersecting Z direction. Since the end of the insulating layer 11 corresponds to the end of the entire insulating substrate 1, the convex portion 14 is formed at the end of the insulating substrate 1 in plan view.
  • the convex portion 14 is integrated with the insulating substrate 1, that is, the insulating layer 11 that is a part of the insulating substrate 1. In FIG. 2, the convex portion 14 is the insulating substrate 1, particularly the insulating layer 11 is in the XY plane. It arrange
  • the insulating layer 11 constituting the insulating substrate 1 is made of any ceramic material consisting of aluminum oxide, aluminum nitride, silicon nitride, or a resin material such as epoxy resin.
  • the upper metal plate 12 and the lower metal plate 13 are bonded to one main surface 11a and the other main surface 11b of the insulating layer 11, respectively, and are formed of a thin plate of copper or aluminum.
  • the convex portion 14 is integrated with the insulating layer 11, it is preferable that the convex portion 14 is integrally formed with the insulating layer 11. As shown in FIG. 3, for example, a thickness T1 as a distance between one main surface 11a extending along the XY plane of the insulating layer 11 and the other main surface 11b, and X of a portion extending in the Z direction of the convex portion 14
  • the thickness T2 may be equal to the direction or the Y direction, but is not limited thereto.
  • the semiconductor element 2 is mounted on the insulating layer 11, that is, on one main surface 11a side of the insulating substrate 1, that is, on the upper side in the Z direction in FIG.
  • the semiconductor element 2 is a semiconductor chip including a power semiconductor element, and has, for example, a square shape as shown in FIG.
  • the semiconductor element 2 is bonded to the upper surface of the upper metal plate 12 bonded on the one main surface 11 a of the insulating layer 11 by the solder 6 ⁇ / b> A.
  • the semiconductor element 2 is not limited to the solder 6A, and may be bonded onto the upper metal plate 12 by, for example, sintered silver or a conductive adhesive.
  • the semiconductor element 2 may be bonded onto the upper metal plate 12 by, for example, a liquid phase diffusion bonding technique.
  • a power control semiconductor element such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) or a free-wheeling diode is used.
  • the base plate 3 is bonded to the insulating layer 11, that is, the other main surface 11b side of the insulating substrate 1, that is, the lower side in the Z direction in FIG.
  • the base plate 3 is a member having a rectangular shape in plan view, for example, as shown in FIG. 1 for radiating the heat generated by the semiconductor element 2 from the lower side in the Z direction to the outside of the semiconductor module 101.
  • the base plate 3 is preferably formed of a generally known metal material having excellent thermal conductivity such as copper or aluminum. As shown in FIG. 2, the base plate 3 is joined to the lower surface in the Z direction of the lower metal plate 13 bonded to the other main surface 11 b of the insulating layer 11 by solder 6 ⁇ / b> B.
  • the base plate 3 is not limited to the solder 6B, and may be joined to the lower metal plate 13 by, for example, sintered silver or a conductive adhesive. Alternatively, the base plate 3 may be bonded onto the lower metal plate 13 by, for example, a liquid phase diffusion bonding technique.
  • the case member 4 is a member having a rectangular frame shape in plan view that is bonded to the surface of the base plate 3 facing upward in the Z direction in plan view. That is, the frame-shaped case member 4 is joined to the surface of the base plate 3 facing the upper side in the Z direction. Case member 4 is joined to base plate 3 so as to surround insulating substrate 1 and semiconductor element 2 in plan view. Thereby, the base plate 3 and the case member 4 form a housing.
  • the insulating substrate 1, the semiconductor element 2, and the like are joined and disposed in a space region surrounded by the housing, that is, the upper surface of the base plate 3 and the inner wall surface of the frame of the case member 4.
  • the case member 4 is, for example, any insulating resin selected from the group consisting of generally known sulfide resins, polyphenylene sulfide resins (PPS resins), polyethylene terephthalate resins (PBT resins), unsaturated polyester resins, and epoxy resins. As shown in FIG. 1, it is preferable that the material is formed to have a predetermined thickness in the X direction and the Y direction in plan view.
  • the case member 4 is joined to the surface of the base plate 3 by, for example, an adhesive (not shown).
  • a sealing resin 5 is disposed in a casing surrounded by the base plate 3 and the case member 4.
  • the sealing resin 5 is disposed so as to fill at least a relatively lower region in the Z direction in the casing. That is, the sealing resin 5 is filled so as to cover at least the entire surface of the semiconductor element 2 and the bonding wire 7 (up to a height equal to or higher than the position of the semiconductor element 2 and the bonding wire 7 in the Z direction).
  • the insulating substrate 1 and the semiconductor element 2 are sealed. That is, it is preferable that the insulating substrate 1 is entirely covered with the sealing resin 5 and sealed, including the one main surface 11a of the insulating layer 11, the other main surface 11b, and the end surfaces of the protrusions 14.
  • the uppermost region in the Z direction in the casing does not necessarily have to be filled with the sealing resin 5 as shown in FIG.
  • the sealing resin 5 is preferably a hard resin material such as an epoxy resin or a phenol resin, but when the case member 4 made of the resin material of the present embodiment is used, the sealing material is a silicone gel.
  • a soft resin material such as
  • the terminal 8 is a terminal for electrically connecting an internal circuit of the semiconductor module 101 and an external circuit, that is, for inputting and outputting current and voltage.
  • the terminal 8 is insert-molded or outsert-molded with respect to the case member 4. That is, the terminal 8 is exposed on the upper surface of the case member 4 at its uppermost portion while extending upward in the Z direction in a manner embedded in the case member 4, for example. The lowermost portion of the terminal 8 is exposed in the housing and can be connected to the bonding wire 7.
  • the terminal 8 is a copper plate electrode.
  • the bonding wire 7 is, for example, an aluminum alloy or copper alloy wire having a wire diameter of 0.1 mm to 0.5 mm.
  • a bonding ribbon may be used instead of the bonding wire 7 in FIGS.
  • the lid 9 is fixed to the upper part of the case member 4 in the Z direction, and thereby the inside of the casing composed of the base plate 3 and the case member 4 is sealed.
  • the lid 9 is fixed to the uppermost surface in the Z direction of the frame-like portion in plan view of the case member 4 by, for example, an adhesive or a screw (not shown).
  • the lid 9 separates the inside and the outside of the housing of the semiconductor module 101 and prevents the semiconductor module 101 from entering the housing such as dust.
  • FIG. 4 is a schematic cross-sectional view of the same region as FIG. 2 in the semiconductor module of the comparative example.
  • FIG. 5 is a schematic enlarged cross-sectional view showing the progress of the dielectric breakdown of the semiconductor module of the comparative example, particularly in a region V surrounded by a dotted line in FIG.
  • FIG. 6 is a schematic enlarged cross-sectional view showing the progress of dielectric breakdown in the same region as FIG. 5 of the present embodiment.
  • the semiconductor module 901 of the comparative example basically has the same configuration as that of the semiconductor module 101 of the present embodiment. Therefore, the same components are denoted by the same reference numerals and the description thereof is repeated. Absent. However, in the semiconductor module 901, the convex portion 14 is not formed at the end portion of the insulating substrate 1, that is, the insulating layer 11 in a plan view, and one main surface 11a and the other main surface 11b of the insulating layer 11 extend to the end surface. It extends straight along the XY plane. In this respect, the semiconductor module 901 is structurally different from the semiconductor module 101, but all other points are basically the same as those of the semiconductor module 101.
  • the sealing resin 5 of the semiconductor modules 101 and 901 is a silicone gel.
  • the linear expansion coefficient of the silicone gel is 300 ppm / K or more and 400 ppm / K or less.
  • the linear expansion coefficient of other members constituting the semiconductor modules 101 and 901 is 3 ppm / K or more and 25 ppm / K or less. That is, the linear expansion coefficient of the sealing resin 5 is much larger than the linear expansion coefficients of the other members constituting the semiconductor modules 101 and 901.
  • the sealing resin 5 of the semiconductor modules 101 and 901 is an epoxy resin
  • the adhesive strength of the epoxy resin is reduced.
  • peeling occurs at the interface between the sealing resin 5 and the insulating layer 11 covered by the sealing resin 5, and the insulating layer 11 and the sealing resin 5 Insulation failure occurs at the interface.
  • the arrow of the dielectric breakdown path 31 in the drawing indicates Then, peeling occurs starting from the point where the upper metal plate 12, the insulating layer 11, and the sealing resin 5 meet. This peeling proceeds from the starting point along the interface between the insulating layer 11 and the sealing resin 5 as indicated by the arrow of the dielectric breakdown path 31. That is, the dielectric breakdown path 31 first proceeds along the one main surface 11a, for example, to the positive side in the X direction, changes its direction when reaching the end surface of the insulating layer 11, and proceeds downward on the end surface 11c of the insulating layer 11 in the Z direction.
  • the dielectric breakdown path 31 proceeds in the sealing resin 5 as it is in the Z direction without changing its direction, and directly advances to the uppermost surface of the base plate 3. It is known that the insulation failure in the comparative example progresses as indicated by the above dielectric breakdown path 31.
  • the dielectric breakdown voltage between the upper metal plate 12 and the base plate 3 is low, and dielectric breakdown and a short circuit are easily generated between the two.
  • a convex portion 14 extending upward in the Z direction, that is, toward one main surface 11 a is formed at the end of the insulating layer 11 in plan view. ing. For this reason, referring to FIG. 6, when peeling occurs starting from the point where the same upper metal plate 12, insulating layer 11 and sealing resin 5 as in FIG. It progresses along the interface between the insulating layer 11 and the sealing resin 5 from the starting point.
  • the dielectric breakdown path 31 changes its direction and proceeds downward on the end surface 11c of the insulating layer 11 in the Z direction. Reach the top of the.
  • the convex portion 14 is disposed on the one main surface 11 a side of the insulating layer 11, the convex portion 14 is disposed on the side opposite to the base plate 3 with respect to the insulating layer 11. That is, since the convex portion 14 is arranged so as to be separated from the base plate 3, the creeping surface along the interface between the insulating layer 11 and the sealing resin 5 between the upper metal plate 12 and the base plate 3 due to the formation of the convex portion 14. The distance can be further increased.
  • the sealing resin 5 has an important role in order to obtain the purpose of ensuring the insulation between the members including the insulating substrate 1 in the casing formed by the base plate 3 and the case member 4. For this reason, from the viewpoint of reliably sealing the insulating layer 11 and the like of the insulating substrate 1 and enhancing its insulating characteristics, the creepage distance at the interface between the insulating layer 11 and the sealing resin 5 covering it is increased as described above. Thus, it is important that the short circuit between the upper metal plate 12 and the base plate 3 can be suppressed.
  • the convex portion 14 is formed on the end portion of the insulating substrate 1, particularly in the plan view of the insulating layer 11. For this reason, the effect which suppresses the dielectric breakdown by which the discharge emitted from the end surface of the upper side metal plate 12, for example can short-circuit to the base plate 3 side can be show
  • the convex portion 14 is formed integrally with the insulating layer 11 of the insulating substrate 1. For this reason, for example, when the convex portion is joined as a separate member on the surface of the insulating layer, it is possible to avoid the generation of bubbles that may occur in the region between the convex portion and the insulating layer. This is because bubbles cannot occur at the boundary portion between the insulating layer 11 and the convex portion 14 integrated.
  • the convex part 14 of this Embodiment is formed integrally with the insulating layer 11, it can be integrally molded with the insulating layer 11. For this reason, in order to lengthen the said creepage distance, the number of processes can be reduced compared with the case where a highly insulating resin agent etc. are separately supplied on the insulating layer 11, for example.
  • the convex portion 14 is formed on the insulating layer 11, so that the surface shape of the end portion of the insulating layer 11 becomes a complicated uneven shape.
  • the anchoring effect between the surface of the complex concavo-convex shape and the sealing resin 5 covering the surface is a comparative example of the adhesive strength and peeling resistance between the convex portion 14 and the sealing resin 5.
  • the dielectric breakdown voltage can be improved accordingly, and when the sealing resin 5 is a silicone gel, there is a possibility that bubbles are generated between the convex portion 14 and the sealing resin 5. Can be reduced.
  • FIG. FIG. 7 is a schematic cross-sectional view of the same region as the portion along the line II-II in FIG. 1 of the semiconductor module of the present embodiment.
  • FIG. 8 is a schematic enlarged cross-sectional view of the semiconductor module of the present embodiment, in particular, a region VIII surrounded by a dotted line in FIG.
  • semiconductor module 201 as the power module semiconductor device of the present embodiment basically has the same configuration as that of semiconductor module 101 of the first embodiment. Are given the same reference numerals and the description thereof will not be repeated. However, the semiconductor module 201 differs from the first embodiment in the length of the insulating substrate 1, that is, the length of the protrusion 14 formed at the end of the insulating layer 11.
  • the convex portion 14 extends to a position farther from the one main surface 11 a than the upper metal plate 12. That is, the uppermost portion in the Z direction of the convex portion 14 is disposed above the uppermost portion in the Z direction of the upper metal plate 12 by the gap G1. That is, the convex portion 14 extends by a length equal to or greater than the thickness of the upper metal plate 12 in the Z direction.
  • the thickness of the upper metal plate 12 is generally 0.2 mm or more and 0.5 mm or less.
  • the dielectric breakdown path 31 shown in FIG. 6 becomes longer than that in the first embodiment. For this reason, the dielectric breakdown voltage can be further improved as compared with the first embodiment.
  • FIG. 9 is a schematic cross-sectional view of the same region as the portion along the line II-II in FIG. 1 of the semiconductor module of the present embodiment.
  • semiconductor module 301 as the power module semiconductor device of the present embodiment basically has the same configuration as that of semiconductor module 101 of the first embodiment. The reference numerals are attached and the description is not repeated. However, the semiconductor module 301 is different from the first embodiment in the number of protrusions 14 formed.
  • a plurality of convex portions 14 are arranged at intervals with respect to the direction along one main surface 11 a of insulating layer 11. That is, two convex portions 14 are formed on the outermost portion of the insulating layer 11 in plan view and the slightly inner portion.
  • two convex portions 14 are formed as an example, but the present invention is not limited thereto, and three or more convex portions 14 may be provided.
  • 9 are formed so as to surround the upper metal plate 12 and the lower metal plate 13 in a rectangular shape from the outside, for example, and the insulating layer 11 intersects one main surface 11a. This is an area extending in the Z direction.
  • the interface between the upper metal plate 12 and the base plate 3 between the insulating layer 11 and the sealing resin 5 is increased.
  • the creepage distance along can be further increased.
  • the dielectric breakdown voltage can be further improved as compared with the first embodiment.
  • the increase in the convex portions 14 can further complicate the concave / convex shape of the interface between the insulating layer 11 and the sealing resin 5.
  • the anchor effect between the surface of the complicated uneven shape and the sealing resin 5 covering the surface is further enhanced, and the adhesive strength and peeling resistance between the convex portion 14 and the sealing resin 5 are improved.
  • the width W ⁇ b> 1 along the X direction of the region between the pair of adjacent convex portions 14 among the plurality of convex portions 14 is larger than the width W ⁇ b> 2 along the X direction of each convex portion 14. Larger is preferred. In this way, the embedding property of the sealing resin 5 in the region on the surface side of the insulating layer 11 in the region between the pair of adjacent convex portions 14 among the plurality of convex portions 14, and the surface associated therewith The insulating property of the side region can be improved.
  • FIG. 10 is a schematic cross-sectional view of the same region as the portion along the line II-II in FIG. 1 of the semiconductor module of the present embodiment.
  • FIG. 11 is a schematic enlarged cross-sectional view of the region XI surrounded by the dotted line in FIG. 10 of the semiconductor module of the present embodiment.
  • the semiconductor module 401 as the power module semiconductor device of the present embodiment basically has the same configuration as the semiconductor module 101 of the first embodiment. Are given the same reference numerals and the description thereof will not be repeated. However, the semiconductor module 401 is different from the first embodiment in the aspect of the convex portion 14.
  • the protrusion 14 at the end of the insulating layer 11 is a region where the insulating layer 11 of the insulating substrate 1 extends particularly along the XY plane. On the other hand, it is also arranged on the other main surface 11b side, that is, on the lower side in the Z direction.
  • the convex portion 14 extends below the insulating layer 11 in the Z direction. 10 and 11, similarly to the other embodiments, a convex portion 14 extending upward in the Z direction of one main surface 11 a of the insulating layer 11 is also formed, and extends upward in the Z direction of the insulating layer 11. Both the convex portion 14 and the convex portion 14 extending downward in the Z direction are formed.
  • the present embodiment is not limited to such an embodiment, and the present embodiment has a configuration in which the convex portion 14 extending upward in the Z direction of the insulating layer 11 is not provided and only the convex portion 14 extending downward in the Z direction of the insulating layer 11 is provided. May be.
  • the convex portion 14 is formed not only on the one main surface 11a side of the insulating substrate 1 but also on the other main surface 11b side of the insulating substrate 1, and accordingly, compared with the first embodiment.
  • the dielectric breakdown path 31 shown in FIG. For this reason, the dielectric breakdown voltage can be further improved as compared with the first embodiment.
  • sealing resin 5 is composed of normal sealing resin 5A similar to sealing resin 5 of the other embodiments and normal sealing resin 5A. And a high dielectric breakdown resistant sealing resin 5B made of a resin filler having high dielectric breakdown resistance. As shown in FIG.
  • At least a high dielectric breakdown resistant sealing resin is provided in a region below the other main surface 11b of the insulating layer 11 in the Z direction, that is, a region sandwiched between the insulating layer 11 and the base plate 3 in the housing. It is preferable that 5B is filled, and a normal sealing resin 5A is filled in a region on the upper side in the Z direction. However, since at least the region on the lower side in the Z direction of the insulating layer 11 only needs to have the high dielectric breakdown resistant sealing resin 5B, the entire interior of the housing may have only the high dielectric breakdown resistant sealing resin 5B. .
  • the dielectric breakdown path 31 changes its direction after reaching the other main surface 11b of the insulating layer 11, and proceeds toward the X direction negative side along the other main surface 11b.
  • the dielectric breakdown path 31 reaches a point where the lower metal plate 13, the insulating layer 11, and the sealing resin 5 meet.
  • the dielectric breakdown path 31 is different from FIG. 5 in which the sealing resin 5 just below the end surface 11c is straightly moved down to the base plate 3 in the Z direction.
  • the convex portion 14 is integrally formed on the other main surface 11b side of the insulating layer 11. Accordingly, the creepage distance along the interface between the insulating layer 11 and the sealing resin 5 can be increased and the dielectric breakdown path 31 can be increased as compared with the case where the convex portion 14 is not formed as shown in FIG. The dielectric breakdown voltage under the operating environment can be improved.
  • FIG. 13 is a schematic cross-sectional view of the same region as the portion along the line II-II in FIG. 1 of the semiconductor module of the first example of the present embodiment.
  • FIG. 14 is a schematic cross-sectional view of the same region as the portion along the line II-II in FIG. 1 of the semiconductor module of the second example of the present embodiment.
  • the first example semiconductor module 501 and the second example semiconductor module 502 of the present embodiment are basically the same as the semiconductor module 101 of the first embodiment. Since it has a structure, the same code
  • the convex portion 14 is formed so as to have a portion extending from one main surface 11a to the upper side in the Z direction and then bent and extending to the positive side or the negative side in the X direction, as in the semiconductor module 101.
  • the convex portion 14 of the semiconductor module 501 has an L-shaped cross-sectional shape having a portion extending in the Z direction and a portion extending in the X direction.
  • the semiconductor module 501 is different from the first embodiment having the convex portion 14 having only a portion extending in the Z direction.
  • the convex portion 14 is formed on one main surface 11a side so as to have a shape extending at an angle inclined with respect to the Z direction.
  • the angle is preferably an angle inclined by 30 ° or more and 60 ° or less (for example, 45 °) with respect to the Z direction.
  • the angle is not limited to the above numerical range and is arbitrary.
  • the semiconductor module 502 is different from the first embodiment in which the convex portion 14 extends along the Z direction.
  • the dielectric breakdown voltage is improved by increasing the creepage distance by the convex portion 14, and the adhesive strength between the sealing resin 5 and the insulating layer 11 is improved by the anchor effect.
  • effects such as suppression of bubble generation can be obtained.
  • Embodiment 6 the semiconductor device according to the first to fifth embodiments described above is applied to a power conversion device.
  • the present invention is not limited to a specific power converter, hereinafter, a case where the present invention is applied to a three-phase inverter will be described as a sixth embodiment.
  • FIG. 15 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.
  • the power conversion system shown in FIG. 15 includes a power supply 1000, a power conversion device 2000, and a load 3000.
  • the power supply 1000 is a DC power supply and supplies DC power to the power converter 2000.
  • the power supply 1000 can be composed of various types.
  • the power source 1000 can be composed of a direct current system, a solar battery, or a storage battery, and can be composed of a rectifier circuit or an AC / DC converter connected to the alternating current system. Also good.
  • the power supply 1000 may be configured by a DC / DC converter that converts DC power output from the DC system into predetermined power.
  • the power conversion device 2000 is a three-phase inverter connected between the power supply 1000 and the load 3000, converts DC power supplied from the power supply 1000 into AC power, and supplies AC power to the load 3000. As shown in FIG. 15, the power conversion device 2000 converts the input DC power into AC power and outputs the converted power, and outputs a control signal for controlling the main conversion circuit 2010 to the main conversion circuit 2010. And a control circuit 2030.
  • the load 3000 is a three-phase motor driven by AC power supplied from the power converter 2000.
  • the load 3000 is not limited to a specific application, and is an electric motor mounted on various electric devices.
  • the load 3000 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 2010 includes a switching element and a free wheel diode (not shown). When the switching element switches, the main conversion circuit 2010 converts DC power supplied from the power supply 1000 into AC power and supplies the AC power to the load 3000.
  • the main conversion circuit 2010 according to the present embodiment is a two-level three-phase full-bridge circuit, and includes six switching elements and respective switching elements. It can be composed of six anti-parallel diodes.
  • At least one of the switching elements and the free-wheeling diodes of the main conversion circuit 2010 corresponds to the power module of any of the first to fifth embodiments, that is, the semiconductor modules 101, 201, 301, 401, 501, 502, and 901 described above.
  • the semiconductor module 2020 is configured.
  • the six switching elements are connected in series for each of the two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
  • the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 2010 are connected to the load 3000.
  • the main conversion circuit 2010 includes a drive circuit (not shown) that drives at least one of the switching elements and the freewheeling diodes (hereinafter referred to as “(respective) switching elements”).
  • the drive circuit may be built in the semiconductor module 2020, or may be configured to include a drive circuit separately from the semiconductor module 2020.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2010 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 2010. Specifically, in accordance with a control signal from a control circuit 2030 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element.
  • the drive signal When the switching element is maintained in the ON state, the drive signal is a voltage signal (ON signal) that is equal to or higher than the threshold voltage of the switching element.
  • the drive signal When the switching element is maintained in the OFF state, the drive signal is a voltage signal that is equal to or lower than the threshold voltage of the switching element. (Off signal).
  • the control circuit 2030 controls the switching element of the main conversion circuit 2010 so that desired power is supplied to the load 3000. Specifically, based on the power to be supplied to the load 3000, a time (on time) in which each switching element of the main conversion circuit 2010 is to be turned on is calculated. For example, the main conversion circuit 2010 can be controlled by PWM control that modulates the ON time of the switching element according to the voltage to be output. Then, a control command (control signal) is supplied to the drive circuit included in the main conversion circuit 2010 so that an ON signal is output to the switching element that should be turned on at each time point and an OFF signal is output to the switching element that should be turned off. Is output. In accordance with this control signal, the drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element.
  • the power module according to the first to fifth embodiments is applied as the switching element and the free wheel diode of the main converter circuit 2010, so that the convex portion extends the creeping distance as described above. It is possible to realize the suppression of the dielectric breakdown due to.
  • the present invention is not limited to this, and can be applied to various power conversion devices.
  • a two-level power converter is used.
  • a three-level or multi-level power converter may be used.
  • the present invention is applied to a single-phase inverter. You may apply.
  • the present invention can be applied to a DC / DC converter or an AC / DC converter.
  • the power conversion device to which the present invention is applied is not limited to the case where the load described above is an electric motor.
  • the power source of an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system It can also be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
  • Embodiment 4 a convex portion 14 having a shape extending at an angle inclined with respect to the Z direction is formed on the other main surface 11b side, that is, the lower side. May be.
  • Insulating substrate 2 semiconductor element, 3 base plate, 4 case member, 5 sealing resin, 5A normal sealing resin, 5B high dielectric breakdown resistant sealing resin, 6A, 6B solder, 7 bonding wire, 8 terminals, 9 Lid, 11 insulating layer, 11a one main surface, 11b other main surface, 11c end surface, 12 upper metal plate, 13 lower metal plate, 14 convex portion, 31 dielectric breakdown path 101, 201, 301, 401, 501 , 502, 901, 2020, semiconductor module, 1000 power supply, 2000 power conversion device, 2010 main conversion circuit, 2030 control circuit, 3000 load.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

基板と凸部との間の気泡の巻き込みを回避しつつ絶縁基板とベース板との間の絶縁破壊を抑制することが可能な半導体モジュール、および当該半導体モジュールを有する電力変換装置を提供する。半導体モジュール（１０１）は、絶縁基板（１）と、半導体素子（２）と、ベース板（３）と、ケース部材（４）と、封止樹脂（５）とを備える。半導体素子（２）は絶縁基板（１）の一方の主表面（１１ａ）側に搭載され、ベース板（３）は絶縁基板（１）の他方の主表面（１１ｂ）側に接合される。ケース部材（４）は絶縁基板（１）および半導体素子（２）を平面視において取り囲むようにベース板（３）に接合される。封止樹脂（５）はベース板（３）およびケース部材（４）で取り囲まれた領域に充填され絶縁基板（１）を封止する。絶縁基板（１）の平面視における端部には、絶縁基板（１）と一体化され一方の主表面（１１ａ）に交差する方向に延びる凸部（１４）が形成されている。

Description

半導体モジュールおよび電力変換装置
　本発明は半導体モジュールおよび電力変換装置に関し、特にパワー半導体素子が樹脂で封止された半導体モジュールおよび電力変換装置に関するものである。
　高電圧および大電流に対応する目的で、通電経路を素子の縦方向としたタイプの半導体素子は、一般的にパワー半導体素子と呼ばれている。パワー半導体素子としては、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）、バイポーラトランジスタ、ダイオードなどが挙げられる。パワー半導体素子が回路基板上に実装され、封止樹脂によりパッケージングされた半導体モジュールとしてのパワーモジュール半導体装置は、産業機器、自動車、鉄道など、幅広い分野において用いられている。近年、パワーモジュール半導体装置を搭載した機器の高性能化に伴い、定格電圧および定格電流の増加ならびに使用温度範囲の拡大（高温化または低温化）などのパワーモジュール半導体装置の高性能化への要求が高まってきている。
　パワーモジュール半導体装置のパッケージ構造は、ケース構造と呼ばれるものが主流である。ケース型のパワーモジュール半導体装置は、放熱用のベース板上に絶縁基板を介してパワー半導体素子が実装され、ベース板に対してケースが接着された構造である。パワーモジュール半導体装置の内部に実装された半導体素子は、主電極と接続されている。このパワー半導体素子と主電極との接続には、ボンディングワイヤが用いられている。高電圧印加時の絶縁不良防止の目的で、一般的に、パワーモジュール半導体装置の封止樹脂としては、シリコーンゲルまたはエポキシ樹脂が用いられる。
　従来のパワーモジュール半導体装置として、絶縁基板とベース板との間の絶縁材料の破壊電圧を上昇させることを目的に、絶縁基板の導電パターンの端部と絶縁基板の端部との間の絶縁基板沿面に高絶縁耐電圧性樹脂剤を設ける半導体装置が、たとえば特開２０００－２１６３３２号公報（特許文献１）に開示されている。特開２０００－２１６３３２号公報においては、絶縁基板の端部とケース構造体との間のベース板表面、すなわちベース板とケース構造体とからなる筐体内の領域が、上記とは別の高絶縁耐電圧性樹脂剤により封止されている。
　特開２０００－２１６３３２号公報においては、絶縁基板とベース板との間の絶縁材料の破壊電圧を上昇させ、絶縁基板とベース板との間の絶縁破壊を抑制することは可能である。しかし特開２０００－２１６３３２号公報では、通常の工程に加え、絶縁基板の導電パターンの端部と絶縁基板の端部との間の絶縁基板沿面に高絶縁耐電圧性樹脂剤を設ける工程が別途生じ工程数が増加する問題が生じる。また特開２０００－２１６３３２号公報では、絶縁基板沿面に比較的高粘度とされる高絶縁耐電圧性樹脂剤を覆う工程において、当該樹脂剤と絶縁基板沿面との間に気泡を巻きこんでしまう問題が生じる。
　一方、従来の他のパワーモジュール半導体装置として、たとえば特開２０１３－１６６８４号公報（特許文献２）には、絶縁基板に含まれる表面電極パターンの上に区画壁が接合されている。区画壁が接合された絶縁基板は、封止樹脂により封止されている。
　従来のさらに他のパワーモジュール半導体装置として、たとえば特開平４－１５７７５８号公報（特許文献３）には、基板電極が搭載された第１の面と、それよりも外側において上記第１の面より上方に形成された第２の面とを有するプリント配線板を有する構成が開示されている。特開平４－１５７７５８号公報においては、上記第１の面および内側面、内底面により形成される凹状の溝内にＩＣチップが搭載され、当該凹状の溝内が樹脂で封止されている。
特開２０００－２１６３３２号公報 特開２０１３－１６６８４号公報 特開平４－１５７７５８号公報
　特開２０１３－１６６８４号公報における絶縁基板の表面電極パターンの上に接合された区画壁は、絶縁基板と一体ではなくその上に接合されたものである。このため絶縁基板と区画壁との間の領域における気泡の噛み込みの問題、および区画壁を接合する工程が別途必要となることによる工程増加の問題を解決することができない。また区画壁が絶縁基板に含まれる表面電極パターンの上に接合されるため、たとえば表面電極パターンの端面から発した放電が、ベース板側へ短絡することによる絶縁破壊を抑制することができない。
　また特開平４－１５７７５８号公報においては、プリント配線板が上記第２の面による上方への凸部を有する構成となっているが、そもそも当該プリント配線板の凸部を封止する構成となっておらず、プリント配線板に形成された凹状の溝内が樹脂で充填されるにすぎない。このため必然的に、プリント配線板の凸部とその真下のベース板などとの間の絶縁破壊が封止樹脂により抑制される構成となっていない。
　本発明は上記の課題に鑑みてなされたものである。その目的は、基板と凸部との間の気泡の巻き込みを回避しつつ絶縁基板とベース板との間の絶縁破壊を抑制することが可能な半導体モジュール、および当該半導体モジュールを有する電力変換装置を提供することである。
　本発明に係る半導体モジュールは、絶縁基板と、半導体素子と、ベース板と、ケース部材と、封止樹脂とを備える。半導体素子は絶縁基板の一方の主表面側に搭載され、ベース板は絶縁基板の他方の主表面側に接合される。ケース部材は絶縁基板および半導体素子を平面視において取り囲むようにベース板に接合される。封止樹脂はベース板およびケース部材で取り囲まれた領域に充填され絶縁基板を封止する。絶縁基板の平面視における端部には、絶縁基板と一体化され一方の主表面に交差する方向に延びる凸部が形成されている。
　本発明によれば、絶縁基板と凸部とが一体化されるため、両者の間の気泡の巻き込みを回避しつつ、凸部により絶縁基板とベース板との間の沿面の形状を複雑にしその沿面距離を延長させる。これにより、封止樹脂で封止された絶縁基板とベース板との間の絶縁破壊を抑制することができる。
実施の形態１の半導体モジュールの構成を示す概略平面図である。 実施の形態１の半導体モジュールの構成を示す概略断面図である。 図２における点線で囲まれた領域ＩＩＩの概略拡大断面図である。 実施の形態１の比較例の半導体モジュールの、図２と同一領域の概略断面図である。 図４における点線で囲まれた領域Ｖにおける絶縁破壊経路を示す概略拡大断面図である。 実施の形態１の半導体モジュールの、図５と同一領域における絶縁破壊経路を示す概略拡大断面図である。 実施の形態２の半導体モジュールの構成を示す概略断面図である。 図７における点線で囲まれた領域ＶＩＩＩの概略拡大断面図である。 実施の形態３の半導体モジュールの構成を示す概略断面図である。 実施の形態４の半導体モジュールの構成を示す概略断面図である。 図１０における点線で囲まれた領域ＸＩの概略拡大断面図である。 実施の形態４の比較例の半導体モジュールの、図１１と同一領域における絶縁破壊経路を示す概略拡大断面図である。 実施の形態５の第１例の半導体モジュールの構成を示す概略断面図である。 実施の形態５の第２例の半導体モジュールの構成を示す概略断面図である。 本発明の実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　以下、本発明の実施の形態について図に基づいて説明する。
　実施の形態１．
　まず本実施の形態の半導体モジュールの構成について図１～図３を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。
　図１は本実施の形態の半導体モジュールの、特に後述するフタ９を除いた各部分の概略平面図である。図２は本実施の形態の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分の概略断面図である。図３は本実施の形態の半導体モジュールの、特に図２の点線で囲まれた領域ＩＩＩの概略拡大断面図である。
　図１および図２を参照して、本実施の形態のパワーモジュール半導体装置としての半導体モジュール１０１は、絶縁基板１と、半導体素子２と、ベース板３と、ケース部材４と、封止樹脂５とを、主に備えている。その他、半導体モジュール１０１は、はんだ６Ａ，６Ｂと、ボンディングワイヤ７と、端子８と、フタ９とを備えている。
　絶縁基板１は、絶縁層１１と、上側金属板１２と、下側金属板１３と、凸部１４とを含んでいる。絶縁層１１は、絶縁基板１全体の主要部材であり、図１に示すＸＹ平面に沿って拡がる一方の主表面１１ａおよび、一方の主表面１１ａと反対側の他方の主表面１１ｂとを含んでいる。一方の主表面１１ａはＺ方向正側、および他方の主表面１１ｂはＺ方向負側に配置されており、いずれもたとえば図１に示すＸ方向に長く延びる矩形状を有している。ここでは絶縁層１１の一方の主表面１１ａおよび他方の主表面１１ｂを、絶縁基板１全体の一方の主表面１１ａおよび他方の主表面１１ｂであるものとして、以下説明する。
　上側金属板１２（金属板）は、絶縁層１１すなわち絶縁基板１の一方の主表面１１ａ上の少なくとも一部の領域、たとえば比較的中央の領域に配置された、金属薄板からなる領域である。上側金属板１２は一例として図１に示すような、図のＸ方向負側を長方形状に延びる領域と、図のＹ方向負側を細長い長方形状に延びる領域と、図の右上側を長方形状に延びる領域とが一体として繋がった平面形状を有する配線パターンとすることが考えられるが、これに限られない。また図１に示すように、上側金属板１２は、図のＸ方向中央部でありかつＹ方向正側にも矩形の平面形状を有する配線パターンとして形成されてもよいが、これに限られない。
　下側金属板１３は、絶縁層１１すなわち絶縁基板１の他方の主表面１１ｂ上の少なくとも一部の領域、たとえば比較的中央の領域に配置された、金属薄板からなる領域である。
　凸部１４は、絶縁層１１の平面視における端部において、たとえば上側金属板１２および下側金属板１３を外側から矩形状に取り囲むように形成された、絶縁層１１が一方の主表面１１ａに交差するＺ方向に延びる領域である。絶縁層１１の端部は絶縁基板１全体の端部に相当するため、凸部１４は絶縁基板１の平面視における端部に形成されている。凸部１４は、絶縁基板１、すなわち絶縁基板１の一部である絶縁層１１と一体化されており、図２においては凸部１４は、絶縁基板１の、特に絶縁層１１がＸＹ平面に沿って延びる領域に対して、一方の主表面１１ａ側すなわちＺ方向上側に、配置されている。
　絶縁基板１を構成する絶縁層１１は、酸化アルミニウム、窒化アルミニウム、窒化珪素からなる群からなるいずれかのセラミックス、またはエポキシ樹脂などの樹脂材料により形成されている。上側金属板１２および下側金属板１３は、それぞれ絶縁層１１の一方の主表面１１ａおよび他方の主表面１１ｂに貼り合わせられており、銅またはアルミニウムの薄板により形成されている。
　凸部１４は絶縁層１１と一体化されているため、絶縁層１１と一体成形されていることが好ましい。なお図３に示すように、たとえば絶縁層１１のＸＹ平面に沿って拡がる一方の主表面１１ａと他方の主表面１１ｂとの間隔としての厚みＴ１と、凸部１４のＺ方向に延びる部分のＸ方向またはＹ方向に関する厚みＴ２とは等しくてもよいがこれに限られない。
　絶縁層１１すなわち絶縁基板１の一方の主表面１１ａ側、つまり図２のＺ方向上側には、半導体素子２が搭載されている。半導体素子２はパワー半導体素子を含む半導体チップであり、たとえば図１に示すように正方形状を有している。図２に示すように、半導体素子２は、絶縁層１１の一方の主表面１１ａ上に貼り合わせられた上側金属板１２のＺ方向上側の表面上に、はんだ６Ａにより接合されている。なお半導体素子２は、はんだ６Ａに限らず、たとえば焼結銀または導電性接着剤により、上側金属板１２上に接合されてもよい。あるいは半導体素子２は、たとえば液相拡散接合技術により、上側金属板１２上に接合されてもよい。半導体素子２には、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）またはＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）などの電力制御用半導体素子または還流ダイオードなどが用いられる。
　絶縁層１１すなわち絶縁基板１の他方の主表面１１ｂ側、つまり図２のＺ方向下側には、ベース板３が接合されている。ベース板３は半導体素子２の発する熱をそのＺ方向下側から半導体モジュール１０１の外側へ放熱するための、たとえば図１に示すように平面視において矩形状を有する部材である。ベース板３は一般公知の、銅またはアルミニウムなどの熱伝導性に優れた金属材料により形成されることが好ましい。図２に示すように、ベース板３は、絶縁層１１の他方の主表面１１ｂ上に貼り合わせられた下側金属板１３のＺ方向下側の表面上に、はんだ６Ｂにより接合されている。なおベース板３は、はんだ６Ｂに限らず、たとえば焼結銀または導電性接着剤により、下側金属板１３上に接合されてもよい。あるいはベース板３は、たとえば液相拡散接合技術により、下側金属板１３上に接合されてもよい。
　ケース部材４は、平面視においてベース板３のＺ方向上側を向く表面に接合されるような、平面視において矩形の枠状を有する部材である。すなわちベース板３のＺ方向上側を向く表面に枠状のケース部材４が接合される。ケース部材４は、絶縁基板１および半導体素子２を平面視において取り囲むように、ベース板３に接合される。これにより、ベース板３とケース部材４とは筐体を形成している。この筺体内、すなわちベース板３の上側の表面とケース部材４の枠体の内壁面とに囲まれる空間領域には、上記の絶縁基板１、半導体素子２などが接合され配置されている。ケース部材４は、たとえば一般公知のサルファイド樹脂、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリエチレンテレフタラート樹脂（ＰＢＴ樹脂）、不飽和ポリエステル樹脂、エポキシ樹脂からなる群から選択されるいずれかの絶縁性の樹脂材料により、図１に示すように平面視においてＸ方向およびＹ方向に所定の厚みを有するように形成されることが好ましい。ケース部材４はベース板３の上記表面に対し、たとえば図示されない接着剤により接合されている。
　上記のベース板３とケース部材４とで取り囲まれた筐体内には、封止樹脂５が配置されている。封止樹脂５は上記筐体内のうち少なくとも比較的Ｚ方向下側の領域を充填するように配置されている。すなわち封止樹脂５は、少なくとも半導体素子２およびボンディングワイヤ７の表面全体を覆うように（半導体素子２およびボンディングワイヤ７のＺ方向位置以上の高さまで）充填されており、充填された領域内の絶縁基板１および半導体素子２などを封止している。つまり絶縁基板１は、絶縁層１１の一方の主表面１１ａ、他方の主表面１１ｂ、凸部１４の端面を含むその表面の全体が封止樹脂５で覆われ封止されることが好ましい。逆に上記筐体内のうち最もＺ方向上側の領域は、図２に示すように必ずしも封止樹脂５により充填された態様でなくてもよい。
　封止樹脂５は、たとえばエポキシ樹脂またはフェノール樹脂などの硬質樹脂材料であることが好ましいが、本実施の形態の上記樹脂材料からなるケース部材４が用いられる場合には、封止材料はシリコーンゲルなどの軟質樹脂材料であってもよい。
　なおケース部材４内において、平面視において隣り合う１対の半導体素子２間の電気的な接続は、ボンディングワイヤ７によりなされている。また半導体素子２と端子８との間の電気的な接続も、ボンディングワイヤ７によりなされている。端子８は半導体モジュール１０１の内部の回路と外部の回路とを電気的に接続する、すなわち電流および電圧を入出力するための端子である。端子８はたとえば図１および図２に示すように、ケース部材４に対してインサート成形またはアウトサート成形されている。すなわち端子８は、たとえばケース部材４内に埋もれた態様でＺ方向上方に延びながら、その最上部にてケース部材４の上面上に露出している。また端子８の最下部は筐体内にて露出しており、ボンディングワイヤ７と接続可能となっている。なお端子８は銅製の板状電極である。
　ボンディングワイヤ７は、たとえば線径が０．１ｍｍ以上０．５ｍｍ以下のアルミニウム合金製または銅合金製の線材である。なお半導体モジュール１０１においては、図１および図２におけるボンディングワイヤ７の代わりにたとえばボンディングリボンが用いられてもよい。
　ケース部材４のＺ方向上部にはフタ９が固定されており、これにより上記のベース板３とケース部材４とからなる筐体内は封止されている。フタ９はケース部材４の平面視における枠状部分のＺ方向最上面に対し、たとえば図示されない接着剤またはネジにより固定されている。フタ９は半導体モジュール１０１の上記筐体の内部と外部とを区画し、粉じん等の半導体モジュール１０１の上記筐体内への侵入を防いでいる。
　次に、比較例を参照しながら、本実施の形態の作用効果を説明する。
　図４は比較例の半導体モジュールにおける、図２と同一領域の概略断面図である。図５は比較例の半導体モジュールの、特に図４の点線で囲まれた領域Ｖにおける絶縁破壊の進展を示す概略拡大断面図である。図６は本実施の形態の、図５と同一領域における絶縁破壊の進展を示す概略拡大断面図である。
　図４を参照して、比較例の半導体モジュール９０１は、基本的に本実施の形態の半導体モジュール１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体モジュール９０１においては、絶縁基板１すなわち絶縁層１１の平面視における端部に凸部１４は形成されておらず、絶縁層１１の一方の主表面１１ａおよび他方の主表面１１ｂがその端面までＸＹ平面に沿ってまっすぐ延びている。この点において半導体モジュール９０１は半導体モジュール１０１と構成上異なっているが、他の点については基本的にすべて上記半導体モジュール１０１と同様である。
　たとえば半導体モジュール１０１，９０１の封止樹脂５がシリコーンゲルである場合を考える。シリコーンゲルの線膨張係数は３００ｐｐｍ／Ｋ以上４００ｐｐｍ／Ｋ以下である。一方、半導体モジュール１０１，９０１を構成する他の各部材の線膨張係数は３ｐｐｍ／Ｋ以上２５ｐｐｍ／Ｋ以下である。つまり封止樹脂５の線膨張係数は、半導体モジュール１０１，９０１を構成する他の各部材の線膨張係数に比べて非常に大きい。
　近年、パワーモジュール半導体装置を搭載した機器の高性能化に伴い、パワーモジュール半導体装置の定格電圧および定格電流が増加し、使用範囲が拡大し、高温で動作するようになっている。これにより、封止樹脂５としてのシリコーンゲルは他の構成部材よりも大きく熱膨張するため、封止樹脂５と、これに覆われる絶縁層１１との界面で気泡および剥離を発生し、絶縁層１１と封止樹脂５との界面において絶縁不良が発生する。
　またたとえば半導体モジュール１０１，９０１の封止樹脂５がエポキシ樹脂である場合、パワーモジュール半導体装置が高温で動作すればエポキシ樹脂の接着力の低下が起こる。これにより、上記の封止樹脂５がシリコーンゲルである場合と同様に、封止樹脂５と、これに覆われる絶縁層１１との界面で剥離を発生し、絶縁層１１と封止樹脂５との界面において絶縁不良が発生する。
　図５を参照して、比較例の半導体モジュール９０１において上記のように封止樹脂５と絶縁層１１との界面で絶縁不良が発生すれば、図中の絶縁破壊経路３１の矢印が示すように、上側金属板１２、絶縁層１１および封止樹脂５の３つがぶつかる点を起点とした剥離が発生する。この剥離は、絶縁破壊経路３１の矢印が示すように、上記起点から、絶縁層１１と封止樹脂５との界面に沿って進行する。すなわち絶縁破壊経路３１はまず一方の主表面１１ａ上に沿ってたとえばＸ方向正側に進み、絶縁層１１の端面に達したところで向きを変えて絶縁層１１の端面１１ｃ上をＺ方向下方に進む。絶縁破壊経路３１は、絶縁層１１の他方の主表面１１ｂに達した後も向きを変えずにそのまま封止樹脂５内をＺ方向に進み、ベース板３の最上面に直接進展する。比較例における絶縁不良は以上の絶縁破壊経路３１が示すように進展することが知られている。
　このように比較例においては上側金属板１２とベース板３との間の絶縁破壊電圧が低く、両者間で絶縁破壊、およびそれに伴う短絡が起こりやすい。これに対して図６を参照して本実施の形態の半導体モジュール１０１においては、絶縁層１１の平面視における端部に、Ｚ方向上方すなわち一方の主表面１１ａ側に延びる凸部１４が形成されている。このため図６を参照して、図５と同一の上側金属板１２、絶縁層１１および封止樹脂５の３つがぶつかる点を起点とした剥離が発生した場合に、絶縁破壊経路３１は、その起点から、絶縁層１１と封止樹脂５との界面に沿って進行する。すなわちまず一方の主表面１１ａ上に沿ってたとえばＸ方向正側に進み、凸部１４に達したところで向きを変えて凸部１４の表面と封止樹脂５との界面に沿ってＸ方向正側に進行する。凸部１４のＺ方向最上部における絶縁層１１の端面１１ｃに達したところで絶縁破壊経路３１は向きを変えて絶縁層１１の端面１１ｃ上をＺ方向下方に進み、図５と同様にベース板３の最上面に達する。
　したがって図６の本実施の形態のように絶縁基板１の端部に凸部１４を設けることにより、上側金属板１２からベース板３までの、絶縁層１１と封止樹脂５との界面に沿う沿面距離が、図５の比較例に比べて長くなる。つまり図６においては図５に比べて絶縁破壊経路３１の沿面距離が長くなる。このため図６においては図５に比べて、高温動作環境下での絶縁破壊電圧を向上することができる。
　凸部１４は絶縁層１１の一方の主表面１１ａ側に配置されるため、凸部１４は絶縁層１１に対してベース板３と反対側に配置される。つまり凸部１４はベース板３と離れるように配置されることから、凸部１４の形成による上側金属板１２とベース板３との間の絶縁層１１と封止樹脂５との界面に沿う沿面距離をいっそう長くすることができる。
　封止樹脂５は、ベース板３とケース部材４とによりなる筐体内の、絶縁基板１を含む各部材間の絶縁性を確保する目的を得るために重要な役割を有している。このため絶縁基板１の絶縁層１１などを確実に封止し、その絶縁特性を高める観点から、上記のように絶縁層１１とそれを覆う封止樹脂５との界面の沿面距離を長くすることで、上側金属板１２とベース板３との短絡を抑制できることは重要である。
　凸部１４は絶縁基板１の、特に絶縁層１１の平面視における端部に形成されている。このため、たとえば上側金属板１２の端面から発した放電が、ベース板３側へ短絡することによる絶縁破壊を抑制する効果を奏することができる。仮に凸部１４が上側金属板１２の上に形成されれば、凸部１４が上記放電による短絡抑制効果を奏することは困難と考えられるためである。
　なお本実施の形態においては、凸部１４は絶縁基板１の絶縁層１１と一体として形成されている。このためたとえば凸部が絶縁層の表面上に別体として接合された場合に、凸部と絶縁層との間の領域に起こり得る気泡の発生を回避することができる。一体となっている絶縁層１１と凸部１４との境界部にて気泡が生じることはあり得ないためである。
　また本実施の形態の凸部１４は絶縁層１１と一体として形成されるため、絶縁層１１と一体成形することができる。このため上記沿面距離を長くするためにたとえば絶縁層１１の上に別途高絶縁性の樹脂剤などを供給する場合に比べて、工程数を削減することができる。
　その他、本実施の形態においては、絶縁層１１に凸部１４が形成されることにより、絶縁層１１の端部の表面形状が複雑な凹凸形状となる。このため本実施の形態においては、当該複雑な凹凸形状の表面とこれを覆う封止樹脂５との間のアンカー効果により、凸部１４と封止樹脂５との接着強度および剥離耐性を比較例よりも向上させることができ、それに伴い絶縁破壊電圧を向上させることができるとともに、封止樹脂５がシリコーンゲルの場合は、凸部１４と封止樹脂５との間に気泡が発生する可能性を低減することができる。
　実施の形態２．
　図７は本実施の形態の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分と同一領域の概略断面図である。図８は本実施の形態の半導体モジュールの、特に図７の点線で囲まれた領域ＶＩＩＩの概略拡大断面図である。
　図７および図８を参照して、本実施の形態のパワーモジュール半導体装置としての半導体モジュール２０１は、基本的に実施の形態１の半導体モジュール１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体モジュール２０１においては、絶縁基板１、すなわち絶縁層１１の端部に形成される凸部１４の延びる長さにおいて実施の形態１と異なっている。
　具体的には、図８に示すように、本実施の形態においては、凸部１４は上側金属板１２よりも一方の主表面１１ａから離れた位置まで延びている。つまり、凸部１４のＺ方向最上部は上側金属板１２のＺ方向最上部よりも間隔Ｇ１だけＺ方向上方に配置されている。つまり凸部１４はＺ方向に関して、上側金属板１２の厚み以上の長さ分だけ延びている。なお上側金属板１２の厚みは一般的に０．２ｍｍ以上０．５ｍｍ以下である。
　本実施の形態においては、凸部１４がＺ方向に関して実施の形態１よりも長く延びるため、その分だけ実施の形態１に比べて図６に示す絶縁破壊経路３１が長くなる。このため実施の形態１よりもさらに絶縁破壊電圧を向上させることができる。
　実施の形態３．
　図９は本実施の形態の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分と同一領域の概略断面図である。図９を参照して、本実施の形態のパワーモジュール半導体装置としての半導体モジュール３０１は、基本的に実施の形態１の半導体モジュール１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体モジュール３０１においては、凸部１４の形成される数において実施の形態１と異なっている。
　具体的には、図９に示すように、本実施の形態においては、凸部１４は絶縁層１１の一方の主表面１１ａに沿う方向に関して互いに間隔をあけて複数配置されている。つまり、凸部１４は絶縁層１１の平面視における最も外側の部分と、それよりもやや内側の部分とに、２つ形成されている。ただし図９では一例として２つの凸部１４が形成されているが、これに限らず、３つ以上の凸部１４を有していてもよい。また図９における２つの凸部１４はいずれも、たとえば上側金属板１２および下側金属板１３を外側から矩形状に取り囲むように形成されており、絶縁層１１が一方の主表面１１ａに交差するＺ方向に延びる領域である。
　本実施の形態においては上記のように絶縁層１１と一体成形された凸部１４を増加させることにより、上側金属板１２からベース板３までの、絶縁層１１と封止樹脂５との界面に沿う沿面距離をいっそう長くすることができる。このため実施の形態１よりもさらに絶縁破壊電圧を向上させることができる。また凸部１４が増加することにより、上記絶縁層１１と封止樹脂５との界面の凹凸形状をより複雑化させることができる。このため本実施の形態においては、当該複雑な凹凸形状の表面とこれを覆う封止樹脂５との間のアンカー効果をさらに高め、凸部１４と封止樹脂５との接着強度および剥離耐性を実施の形態１よりも向上させることができ、それに伴い絶縁破壊電圧を向上、および気泡の発生の抑制などの作用効果を得ることができる。
　なお図９に示すように、複数の凸部１４のうち互いに隣り合う１対の凸部１４の間の領域のＸ方向に沿う幅Ｗ１は、各凸部１４のＸ方向に沿う幅Ｗ２よりも大きいことが好ましい。このようにすれば、複数の凸部１４のうち互いに隣り合う１対の凸部１４の間の領域における封止樹脂５の絶縁層１１の表面側の領域への埋め込み性、およびそれに伴う当該表面側の領域の絶縁性を向上させることができる。
　実施の形態４．
　図１０は本実施の形態の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分と同一領域の概略断面図である。図１１は本実施の形態の半導体モジュールの、特に図１０の点線で囲まれた領域ＸＩの概略拡大断面図である。
　図１０および図１１を参照して、本実施の形態のパワーモジュール半導体装置としての半導体モジュール４０１は、基本的に実施の形態１の半導体モジュール１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体モジュール４０１においては、凸部１４の態様において実施の形態１と異なっている。
　具体的には、図１０および図１１に示すように、本実施の形態においては、絶縁層１１の端部の凸部１４は、絶縁基板１の特に絶縁層１１がＸＹ平面に沿って延びる領域に対して、他方の主表面１１ｂ側すなわちＺ方向下側にも、配置されている。この凸部１４は絶縁層１１のＺ方向下側に延びている。なお図１０および図１１においては他の実施の形態と同様に、絶縁層１１の一方の主表面１１ａのＺ方向上側に延びる凸部１４も形成されており、絶縁層１１のＺ方向上側に延びる凸部１４とＺ方向下側に延びる凸部１４との双方が形成されている。しかしこのような態様に限らず本実施の形態においては、絶縁層１１のＺ方向上側に延びる凸部１４を有さず絶縁層１１のＺ方向下側に延びる凸部１４のみを有する構成であってもよい。
　次に、本実施の形態の作用効果について説明する。
　本実施の形態においては、凸部１４が絶縁基板１の一方の主表面１１ａ側のみならず絶縁基板１の他方の主表面１１ｂ側にも形成されるため、その分だけ実施の形態１に比べて図６に示す絶縁破壊経路３１が長くなる。このため実施の形態１よりもさらに絶縁破壊電圧を向上させることができる。
　なお、本実施の形態においては凸部１４がＺ方向下側すなわちベース板３の配置される側に向けて延びるため、これと封止樹脂５との界面の沿面距離は長くなるものの、凸部１４の最下部とベース板３との距離が短いために、却って絶縁破壊が起こりやすくなるようにも思える。このため図１１を参照して、本実施の形態においては、封止樹脂５が、他の実施の形態の封止樹脂５と同様の通常の封止樹脂５Ａと、通常の封止樹脂５Ａよりも高い絶縁破壊耐性を有する樹脂充填材からなる高絶縁破壊耐性封止樹脂５Ｂとを含む構成であることが好ましい。図１１に示すように、絶縁層１１の他方の主表面１１ｂよりもＺ方向下方の領域、すなわち筐体内において絶縁層１１とベース板３とに挟まれる領域には少なくとも高絶縁破壊耐性封止樹脂５Ｂが充填され、それよりもＺ方向上側の領域には通常の封止樹脂５Ａが充填されることが好ましい。ただし少なくとも少なくとも絶縁層１１のＺ方向下側の領域が高絶縁破壊耐性封止樹脂５Ｂであればよいため、筺体内の全体に高絶縁破壊耐性封止樹脂５Ｂのみを有する構成であってもよい。
　図１２を参照して、他方の主表面１１ｂのベース板３側に高絶縁破壊耐性封止樹脂５Ｂを有する構成において図５および図６と同様に上側金属板１２、絶縁層１１および封止樹脂５の３つがぶつかる点を起点とした剥離が発生した場合に、絶縁破壊経路３１は、その起点から、絶縁層１１と封止樹脂５との界面に沿って進行する。この場合、絶縁破壊経路３１は、まず一方の主表面１１ａ上に沿ってたとえばＸ方向正側に進み、絶縁層１１の端面に達したところで向きを変えて絶縁層１１の端面１１ｃ上をＺ方向下方に進む。絶縁破壊経路３１は、絶縁層１１の他方の主表面１１ｂに達した後は向きを変えて他方の主表面１１ｂ上に沿ってＸ方向負側に進む。そしてこの絶縁破壊経路３１は、下側金属板１３、絶縁層１１および封止樹脂５の３つがぶつかる点に到達する。この点において、端面１１ｃの真下の封止樹脂５をそのまままっすぐＺ方向下方にベース板３まで進む図５とは絶縁破壊経路３１が異なっている。
　したがって高絶縁破壊耐性封止樹脂５Ｂを有する場合には、上側金属板１２からベース板３まで封止樹脂５との界面を絶縁破壊が進行することによる両者の短絡を抑制することができる代わりに、上側金属板１２と下側金属板１３との短絡が起こる可能性がある。
　そこで本実施の形態のように、絶縁層１１の他方の主表面１１ｂ側に凸部１４を一体成形する。これにより、図１２のように凸部１４が形成されない場合に比べて絶縁層１１と封止樹脂５との界面に沿う沿面距離を長くすることができ、絶縁破壊経路３１を長くできることから、高温動作環境下での絶縁破壊電圧を向上することができる。
　実施の形態５．
　以上の他、本実施の形態の各例のような変形例も考えられる。図１３は本実施の形態の第１例の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分と同一領域の概略断面図である。図１４は本実施の形態の第２例の半導体モジュールの、図１のＩＩ－ＩＩ線に沿う部分と同一領域の概略断面図である。図１３および図１４を参照して、本実施の形態の第１例の半導体モジュール５０１、および同第２例の半導体モジュール５０２は、いずれも基本的に実施の形態１の半導体モジュール１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。
　ただし半導体モジュール５０１においては、凸部１４が、半導体モジュール１０１と同様に一方の主表面１１ａからＺ方向上側に延びた後、屈曲してＸ方向正側または負側に延びる部分を有するように形成されている。すなわち半導体モジュール５０１の凸部１４は、Ｚ方向に延びる部分と、Ｘ方向に延びる部分とを有するＬ字型の断面形状を有している。この点において半導体モジュール５０１は、Ｚ方向に延びる部分のみを有する凸部１４を有する実施の形態１と異なっている。
　また半導体モジュール５０２においては、凸部１４が、一方の主表面１１ａ側に、Ｚ方向に対して傾斜した角度で延びた形状を有するように形成されている。この角度は、たとえばＺ方向に対して３０°以上６０°以下（たとえば４５°）傾斜した角度とすることが好ましい。しかし当該角度は上記数値範囲に限らず任意である。この点において半導体モジュール５０２は、凸部１４がＺ方向に沿って延びる実施の形態１と異なっている。
　本実施の形態の各例においても、実施の形態１と同様に、凸部１４による沿面距離の増加による絶縁破壊電圧の向上、アンカー効果による封止樹脂５と絶縁層１１との接着強度の向上および気泡の発生の抑制などの効果を得ることができる。
　実施の形態６．
　本実施の形態は、上述した実施の形態１～５にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
　図１５は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。図１５に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００から構成される。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置２０００は、電源１０００と負荷３０００の間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１５に示すように、入力される直流電力を交流電力に変換して出力する主変換回路２０１０と、主変換回路２０１０を制御する制御信号を主変換回路２０１０に出力する制御回路２０３０とを備えている。
　負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
　以下、電力変換装置２０００の詳細を説明する。主変換回路２０１０は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２０１０の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１０は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１０の各スイッチング素子および各還流ダイオードの少なくともいずれかを、上述した実施の形態１～５のいずれかのパワーモジュールすなわち半導体モジュール１０１，２０１，３０１，４０１，５０１，５０２，９０１に相当する半導体モジュール２０２０によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１０の３つの出力端子は、負荷３０００に接続される。
　また、主変換回路２０１０は、上記の各スイッチング素子および各還流ダイオードの少なくともいずれか（以下「（各）スイッチング素子」と記載）を駆動する駆動回路（図示なし）を備えている。しかし駆動回路は半導体モジュール２０２０に内蔵されていてもよいし、半導体モジュール２０２０とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１０のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１０のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３０からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）となり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３０は、負荷３０００に所望の電力が供給されるよう主変換回路２０１０のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２０１０の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１０を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１０が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態に係る電力変換装置では、主変換回路２０１０のスイッチング素子と還流ダイオードとして実施の形態１～５にかかるパワーモジュールを適用するため、上記のように凸部が沿面距離を延長することによる絶縁破壊の抑制などを実現することができる。
　本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
　また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
　以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。たとえば実施の形態４と実施の形態５の第２例とを組み合わせることにより、他方の主表面１１ｂ側すなわち下側に、Ｚ方向に対して傾斜した角度で延びた形状を有する凸部１４が形成されてもよい。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　絶縁基板、２　半導体素子、３　ベース板、４　ケース部材、５　封止樹脂、５Ａ　通常の封止樹脂、５Ｂ　高絶縁破壊耐性封止樹脂、６Ａ，６Ｂ　はんだ、７　ボンディングワイヤ、８　端子、９　フタ、１１　絶縁層、１１ａ　一方の主表面、１１ｂ　他方の主表面、１１ｃ　端面、１２　上側金属板、１３　下側金属板、１４　凸部、３１　絶縁破壊経路、１０１，２０１，３０１，４０１，５０１，５０２，９０１，２０２０　半導体モジュール、１０００　電源、２０００　電力変換装置、２０１０　主変換回路、２０３０　制御回路、３０００　負荷。

Claims (6)

  1. 　一方の主表面、および前記一方の主表面と反対側の他方の主表面を含む絶縁基板と、
    　前記絶縁基板の前記一方の主表面側に搭載される半導体素子と、
    　前記絶縁基板の前記他方の主表面側に接合されるベース板と、
    　前記絶縁基板および前記半導体素子を平面視において取り囲むように前記ベース板に接合されるケース部材と、
    　前記ベース板および前記ケース部材で取り囲まれた領域に充填され前記絶縁基板を封止する封止樹脂とを備え、
    　前記絶縁基板の平面視における端部には、前記絶縁基板と一体化され前記一方の主表面に交差する方向に延びる凸部が形成されている、半導体モジュール。
  2. 　前記絶縁基板の前記一方の主表面上には金属板が配置され、
    　前記凸部は前記金属板よりも前記一方の主表面から離れた位置まで延びる、請求項１に記載の半導体モジュール。
  3. 　前記凸部は前記一方の主表面に沿う方向に関して互いに間隔をあけて複数配置される、請求項１または２に記載の半導体モジュール。
  4. 　前記凸部は前記絶縁基板の前記一方の主表面側に配置される、請求項１～３のいずれか１項に記載の半導体モジュール。
  5. 　前記凸部は前記絶縁基板の前記他方の主表面側に配置される、請求項１～４のいずれか１項に記載の半導体モジュール。
  6. 　請求項１～５のいずれか１項に記載の半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。
PCT/JP2018/004050 2017-05-18 2018-02-06 半導体モジュールおよび電力変換装置 WO2018211751A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-099161 2017-05-18
JP2017099161 2017-05-18

Publications (1)

Publication Number Publication Date
WO2018211751A1 true WO2018211751A1 (ja) 2018-11-22

Family

ID=64273814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004050 WO2018211751A1 (ja) 2017-05-18 2018-02-06 半導体モジュールおよび電力変換装置

Country Status (1)

Country Link
WO (1) WO2018211751A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680414B1 (ja) * 2019-06-19 2020-04-15 三菱電機株式会社 半導体装置及び電力変換装置
CN111293087A (zh) * 2018-12-07 2020-06-16 三菱电机株式会社 半导体装置以及电力变换装置
JPWO2021070358A1 (ja) * 2019-10-11 2021-04-15
JP2021170616A (ja) * 2020-04-17 2021-10-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024116873A1 (ja) * 2022-11-29 2024-06-06 ローム株式会社 半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153449U (ja) * 1982-04-07 1983-10-14 株式会社日立製作所 絶縁形半導体装置
JPS6151947A (ja) * 1984-08-22 1986-03-14 Mitsubishi Electric Corp 半導体装置
JPS6442135A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Semiconductor device
JPH07131125A (ja) * 1993-11-08 1995-05-19 Hitachi Ltd 半導体素子実装構造
JPH1187567A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
JP2003100938A (ja) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2012009815A (ja) * 2010-05-28 2012-01-12 Mitsubishi Electric Corp パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2015195415A (ja) * 2015-08-10 2015-11-05 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153449U (ja) * 1982-04-07 1983-10-14 株式会社日立製作所 絶縁形半導体装置
JPS6151947A (ja) * 1984-08-22 1986-03-14 Mitsubishi Electric Corp 半導体装置
JPS6442135A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Semiconductor device
JPH07131125A (ja) * 1993-11-08 1995-05-19 Hitachi Ltd 半導体素子実装構造
JPH1187567A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
JP2003100938A (ja) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2012009815A (ja) * 2010-05-28 2012-01-12 Mitsubishi Electric Corp パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP2015195415A (ja) * 2015-08-10 2015-11-05 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293087A (zh) * 2018-12-07 2020-06-16 三菱电机株式会社 半导体装置以及电力变换装置
CN111293087B (zh) * 2018-12-07 2023-10-13 三菱电机株式会社 半导体装置以及电力变换装置
JP6680414B1 (ja) * 2019-06-19 2020-04-15 三菱電機株式会社 半導体装置及び電力変換装置
WO2020255297A1 (ja) * 2019-06-19 2020-12-24 三菱電機株式会社 半導体装置及び電力変換装置
JPWO2021070358A1 (ja) * 2019-10-11 2021-04-15
WO2021070358A1 (ja) * 2019-10-11 2021-04-15 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7229382B2 (ja) 2019-10-11 2023-02-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2021170616A (ja) * 2020-04-17 2021-10-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7332528B2 (ja) 2020-04-17 2023-08-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024116873A1 (ja) * 2022-11-29 2024-06-06 ローム株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
JP2018125494A (ja) 半導体装置及び電力変換装置
US11916001B2 (en) Semiconductor power module and power conversion device
US11476170B2 (en) Power semiconductor module and power conversion apparatus
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP6743728B2 (ja) 半導体パワーモジュール及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111293087B (zh) 半导体装置以及电力变换装置
US11699666B2 (en) Semiconductor device and power conversion device
JP7403671B2 (ja) 半導体装置、電力変換装置、および移動体
US20220415735A1 (en) Power module and power conversion device
JP6279186B1 (ja) 半導体装置および電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
WO2024013857A1 (ja) 半導体装置および電力変換装置
JP6567241B1 (ja) パワー半導体モジュール及び電力変換装置
US20230335455A1 (en) Semiconductor device, power conversion device, and mobile body
JP6639740B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
JP2024038575A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
WO2020255297A1 (ja) 半導体装置及び電力変換装置
JP2023077817A (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18801383

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18801383

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP