CN112164693B - 三维存储器器件及其制造方法 - Google Patents

三维存储器器件及其制造方法 Download PDF

Info

Publication number
CN112164693B
CN112164693B CN202011003643.3A CN202011003643A CN112164693B CN 112164693 B CN112164693 B CN 112164693B CN 202011003643 A CN202011003643 A CN 202011003643A CN 112164693 B CN112164693 B CN 112164693B
Authority
CN
China
Prior art keywords
contact hole
peripheral contact
peripheral
memory device
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011003643.3A
Other languages
English (en)
Other versions
CN112164693A (zh
Inventor
张鹏飞
陈明
蔡正義
詹冬武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111465280.XA priority Critical patent/CN114446981A/zh
Priority to CN202011003643.3A priority patent/CN112164693B/zh
Publication of CN112164693A publication Critical patent/CN112164693A/zh
Application granted granted Critical
Publication of CN112164693B publication Critical patent/CN112164693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种三维存储器器件及其制造方法。其中，三维存储器器件包括：设置在第一衬底上的存储器件；设置在第二衬底上***器件；一个或多个互连层，形成在所述存储器件以及所述***器件之间；位于所述存储器件***的隔离环；设置在所述第一衬底上，且位于所述存储器件中的***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；设置在所述第一衬底上，且位于所述隔离环与所述***接触孔之间的虚设***接触孔。

Description

三维存储器器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器器件及其制造方法。
背景技术
实际应用中，在进行三维存储器器件的布局设计时，为了增加三维存储器器件的静电放电(ESD，Electrostatic Discharge)保护强度，在三维存储器器件的周围一般设置有隔离环(SR，Seal Ring)(也可以称为密封环)，SR与三维存储器器件之间有一定的距离，以有效间隔三维存储器器件的边缘，SR的主要作用是避免静电电荷放电对三维存储器器件内部电路造成破坏；并且在切割三维存储器器件时，保护三维存储器器件避免遭受切割应力、湿气入侵。
相关技术中，制造三维存储器器件的方法包括：形成堆叠的存储器件和***器件、及包围所述存储器件的SR；其中，存储器件设置在第一晶圆的正面；***器件设置在第二晶圆的正面；在第一晶圆的背面形成电引出结构，以将存储器件和***器件中需要与外部器件(与三维存储器连接的其它器件)连接的部分电学引出。其中，在形成电引出结构时，需要在第一晶圆的背面进行减薄处理。然而，在进行减薄处理时，SR周围不能保持完整的结构、密封环境差，从而使得SR不能对三维存储器器件起到较好的保护作用。
发明内容
为解决相关技术问题，本发明实施例提出一种三维存储器器件及其制造方法。
本发明实施例提供了一种三维存储器器件，包括：
设置在第一衬底上的存储器件；
设置在第二衬底上***器件；
一个或多个互连层，形成在所述存储器件以及所述***器件之间；
位于所述存储器件***的隔离环；
设置在所述第一衬底上，且位于所述存储器件中的***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；
设置在所述第一衬底上，且位于所述隔离环与所述***接触孔之间的虚设***接触孔。
上述方案中，多个所述***接触孔形成至少一个***接触孔列；
多个所述虚设***接触孔形成至少一个虚设***接触孔列；其中，一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
上述方案中，所述虚设***接触孔列与所述***接触孔列平行。
上述方案中，所述虚设***接触孔位于靠近所述隔离环的位置处。
上述方案中，所述***接触孔中填充有第一材料；所述虚设***接触孔中填充有第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于所述第一材料的介电常数。
本发明实施例又提供了一种三维存储器器件的制造方法，包括：
在第一衬底上形成存储器件；
在所述存储器件***形成隔离环；
在第二衬底上形成***器件；
在所述存储器件以及所述***器件之间形成一个或多个互连层；
其中，在形成所述存储器件的过程中，在所述第一衬底上形成***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；在形成所述***接触孔的过程中，在所述第一衬底上，且所述隔离环与所述***接触孔之间形成虚设***接触孔。
上述方案中，在所述第一衬底上形成多个***接触孔及多个虚设***接触孔；其中，所述多个***接触孔形成至少一个***接触孔列；所述多个虚设***接触孔形成至少一个虚设***接触孔列；一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
上述方案中，所述虚设***接触孔列与所述***接触孔列平行。
上述方案中，所述虚设***接触孔位于所述隔离环与所述接触孔之间，且靠近所述隔离环的位置处。
上述方案中，所述方法还包括：
在所述虚设***接触孔上形成第一阻挡层；
在所述***接触孔中填充第一材料；
去除所述第一阻挡层；
在所述***接触孔上形成第二阻挡层；
在所述虚设***接触孔中填充第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于预设介电常数；
去除所述第二阻挡层。
本发明实施例提供的三维存储器器件及其制造方法，在第一衬底上形成存储器件；在所述存储器件***形成SR；在第二衬底上形成***器件；在所述存储器件以及所述***器件之间形成一个或多个互连层；其中，在形成所述存储器件的过程中，在所述第一衬底上形成第一接触孔；所述第一接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；在形成所述第一接触孔的过程中，在所述第一衬底上，且所述隔离环与所述第一接触孔之间形成虚设***电路接触孔。本发明实施例中的三维存储器器件在制造时，在存储器件中既制造了用于将***器件中需要与外部器件连接的部分连接到电引出结构的***接触孔，又制造了位于所述SR与所述***接触孔之间的虚设***接触孔。形成的虚设***接触孔并非用作导电连接，而是用于缓解第一衬底中的应力，使得后续在形成电引出结构而对第一衬底的背面进行减薄处理时，SR周围不会出现破损，即SR周围能够保持完整的结构、封闭环境好，从而SR能够对三维存储器器件起到较好的保护作用。
附图说明
图1为本发明实施例一种三维存储器的剖面示意图；
图2为本发明实施例一种对晶圆背面进行减薄处理的过程示意图；
图3a为相关技术中进行磨削步骤后第一晶圆中出现破损的示意图；
图3b为相关技术中进行湿法刻蚀步骤后第一晶圆中出现破损的示意图；
图4a为相关技术中通过扫描电子显微镜观察到的第一晶圆中的破损的示意图；
图4b为相关技术中通过透射电子显微镜观察到的第一晶圆中的破损的示意图；
图5为本发明实施例中两片相邻芯片中划片槽处的局部剖视示意图；
图6为本发明实施例中一片芯片中SR、***导电孔及台阶结构之间位置的定量关系示意图；
图7为本发明实施例中第一晶圆中的应力分布的模拟分析结果示意图；
图8为本发明实施例中三维存储器器件的制造方法流程示意图；
图9a为本发明实施例提供的一种在SR和***导电孔之间增加一列虚设***导电孔时的位置对应关系示意图；
图9b为本发明实施例提供的一种在SR和***导电孔之间增加两列虚设***导电孔时的位置对应关系示意图；
图10为本发明应用实施例提供的设置有不同数量的***导电孔时第一衬底中应力的分布曲线示意图。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
一种三维存储器的制造方法主要包括：在第一晶圆的正面形成存储阵列；在第二晶圆的正面形成互补式金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)***电路；在所述存储阵列上形成第一金属互连层，在所述***电路上形成第二金属互连层；将第一晶圆的正面与第二晶圆的正面进行键合；之后，在第一晶圆的背面形成电引出结构(英文中将形成电引出结构的过程称为Pad-out process)，以将存储阵列和CMOS***电路中需要与外部器件连接的部分电学引出。形成电引出结构的过程包括：在第一晶圆的背面形成穿硅通孔(TSC)；在所述穿硅通孔上再形成布线层(也被称为底部顶层金属层(BTM))，可选地，在所述再布线层上生成引出焊垫(PAD)。当需要与外部器件连接的部分电学连接到穿硅通孔，即可实现电学引出。
实际应用中，一种三维存储器的剖面图如图1所示，存储阵列和CMOS***电路通过键合堆叠设置，且存储阵列位于CMOS***电路的上方，在第一晶圆(在图1中虚线框示出)的背面上形成有电引出结构(电引出结构图1中未示出)。
实际应用中，在第一晶圆上形成存储阵列可以包含图1中的示出的阶梯状堆叠结构、沟道孔(CH)等及图1中金属层M1-M2、介质层V0-V1等；在第二晶圆上形成CMOS***电路可以包含图1中的示出的晶体管及其控制电路等及图1中接触区TAC、金属层M2-M3、介质层V2等。
实际应用中，可以通过键合使第一晶圆与第二晶圆形成晶圆堆叠结构，可以在键合后对第一晶圆的背面进行减薄处理，以简化后续的形成穿硅通孔(TSC)的难度。这里，可以采用如图2所示的磨削(英文可以表达为Grinding)+湿法刻蚀(英文可以表达为WetEtch)+化学机械研磨(CMP，Chemical Mechanism Polishing)工艺对第一晶圆的背面进行减薄。从图2可以看出，在一个具体实施例中，第一晶圆包括硅衬底和外延层(EPI)，在进行磨削步骤之后，第一衬底的厚度被减薄(剩余少量的硅衬底和整个EMP)；在进行湿法刻蚀步骤之后，第一衬底的厚度被进一步减薄(剩余部分EMP)；在进行CMP步骤之后，第一衬底的厚度达到目标厚度(剩余更薄EMP)。
然而，在第一晶圆的背面依次进行磨削、湿法刻蚀后，在SR与划片槽的对准(OVL，OVerLay)标记的附近区域形成大量破损。
发明人进一步对减薄的工艺过程进行追踪，发现：缺陷是由于在外延层和硅衬底区域的基材的界面处磨削而引起的，并通过湿法蚀刻得到了放大。具体地，在进行磨削步骤后，如图3a所示，在沿第一晶圆厚度的方向，破损出现在硅衬底和外延层的交接界面附近，同时，在沿第一晶圆径向方向，破损则出现在SR附近及划片槽的OVL标记的附近；并且在进行磨削步骤之后出现破损的尺寸较小。而在进行湿法刻蚀步骤后，如图3b所示，在沿第一晶圆厚度的方向，破损出现在硅衬底和外延层的交接界面附近，同时，在沿第一晶圆径向方向，破损则出现在SR附近及划片槽的OVL标记的附近；并且在进行湿法刻蚀步骤之后破损的尺寸被进一步放大。
实际应用中，通过扫描电子显微镜(SEM，Scanning Electron Microscope)观察到的破损的情况如图4a所示；通过透射电子显微镜(TEM，Transmission ElectronMicroscope)观察到的破损的情况如图4b所示。从图4b可以看出，该较大尺寸的破损，使得SR周围结构不完整，封闭环境变差，从而使得SR不能对三维存储器器件起到较好的保护作用。
实际应用中，产生破损经常与应力的分布存在密切的联系，基于此，发明人对第一晶圆中的应力分布情况进行了模拟分析。为了更清楚的展示模拟分析的结果，先介绍第一晶圆中相关结构的位置分布。
图5示出了两片相邻芯片中划片槽处的局部剖视示意图。如图5所示，位于台阶结构(SS，Stair Step)旁边，且靠近芯片边缘一侧(图5中虚线示出的位置处)的是***接触孔，该***接触孔中的填充材料(也可以称为连接线或插塞)通过第一互联层和第二互连层的作用与CMOS***电路中的***电路接触孔(英文可以表达为Periphery Contact，可简称为PC1)中的填充材料导电连接，***接触孔和PC1共同用于将CMOS***电路中待电引出的部分引出到第一晶圆中，再利用设置在第一晶圆中的电引出结构实现电引出。需要说明的是，***接触孔是位于存储器件中的接触孔(如图1所示)，而PC1是位于CMOS***电路中的接触孔(如图1所示)，PC1中的插塞与***电路接触孔中的插塞通过互连层导电连接。
实际应用中，***接触孔可以包括多列，图5中示出的两个芯片中均包含2个***接触孔列。
位于***接触孔旁边，且靠近芯片边缘一侧是SR。需要说明的是，SR会将整个芯片中的器件均包围住，在沿第一晶圆厚度方向上构成良好的封闭结构。实际应用中，密封环包括金属环，所述金属环由多个金属层组成，每相邻两金属层之间有导电导孔连接，由此形成静电释放通路。图5中示出了两个相邻芯片各自的SR，并且每个SR包含2个金属环。
在两个相邻芯片的SR之间的是划片槽的OVL标记。
图6中示出了一片芯片中SR(包含2个金属环即SR-1及SR-2)、***接触孔(包含2列***接触孔)及SS之间位置的定量关系。
图7中示出了第一晶圆中的应力分布的模拟分析结果，第一晶圆中对应SR端部的压力最高，并且在SR周围的区域压力差异(最大压力值与最小压力值的差)较大。该结果与产生破损的区域匹配度较高。
基于该发现，可以在SR旁边增加虚设***接触孔，以缓解第一晶圆中的应力。由于实际制造过程中，虚设***接触孔和***接触电路仅作用不同，虚设***接触孔和***接触电路的制造工艺完全相同，结构也完全一致，因此，通过增加虚设***接触孔缓解应力的方式可以不增加额外的制程，实现方便。此外，在应力被缓解的同时，增大了在第一晶圆背面进行减薄处理工艺的工艺窗口，并且在无破损的情况下，三维存储器器件的良率也得到了提升。
需要说明的是，将虚设***接触孔设置在SR旁边且靠近三维存储器器件边缘一侧(即两个相邻三维存储器器件的SR之间或者说划片槽中)时，由于划片操作的不确定性，可能造成划片槽中虚设***接触孔的破坏，并且，将虚设***接触孔设置在SR旁边且靠近三维存储器器件中心一侧(即SR与***接触孔之间)可以得到较好的生长情况监控，因此，本发明实施例中，将虚设***接触孔设置在SR与***接触电路之间。
基于此，在本发明的各实施例中的三维存储器器件在制造时，在存储器件中既制造了用于将***器件中需要与外部器件连接的部分连接到电引出结构的***接触孔，又制造了位于所述SR与所述***接触孔之间的虚设***接触孔。形成的虚设***接触孔并非用作导电连接，而是用于缓解第一衬底中的应力，使得后续在形成电引出结构而对第一衬底的背面进行减薄处理时，SR周围不会出现破损，即SR周围能够保持完整的结构、封闭环境好，从而SR能够对三维存储器器件起到较好的保护作用。
本发明实施例提供一种三维存储器器件制造方法，图8为本发明实施三维存储器器件的制造方法流程示意图。如图8所示，所述方法包括以下步骤：
步骤801：在第一衬底上形成存储器件；
步骤802：在所述存储器件***形成隔离环；
步骤803：在第二衬底上形成***器件；
步骤804：在所述存储器件以及所述***器件之间形成一个或多个互连层；其中，在形成所述存储器件的过程中，在所述第一衬底上形成***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；在形成所述***接触孔的过程中，在所述第一衬底上，且所述隔离环与所述***接触孔之间形成虚设***接触孔。
这里，所述第一衬底可以包括前述的第一晶圆；所述第二衬底可以包括前述的第二晶圆。实际应用中，在一些实施例中，可以在第一衬底的正面形成存储器件，在第二衬底的正面形成***器件。
实际应用时，所述存储器件为三维存储器器件的存储阵列，所述***器件为三维存储器器件的***电路。所述存储阵列可以包括多个存储单元，每个存储单元可以包括晶体管和存储电容，所述存储阵列主要用于上述三维存储器器件的存储功能。所述***电路可以包括多个晶体管及其构成的逻辑控制电路，所述述晶体管可以为CMOS晶体管，所述CMOS晶体管用于控制所述***器件的导通与关断。
在一些实施例中，形成存储器件的过程可以包括：在第一衬底的正面形成堆叠结构；在堆叠结构中形成沟道孔；在堆叠结构的至少一侧生成台阶结构；将堆叠结构中的介质层进行材料替换，形成栅极；形成栅极接触孔及***接触孔。
在一些实施例中，形成***器件的过程可以包括：形成多个晶体管及其构成的逻辑控制电路；形成***电路接触孔。
需要说明的是，本发明实施例中在第一衬底上形成存储器件(步骤801)以及在第二衬底上形成***器件(步骤803)的先后顺序无限定，该两个步骤也可以同时进行。
前已述及，需要将虚设***接触孔的位置设置在SR与***接触孔之间。实际应用时，虚设***接触孔的位置设置SR与***接触孔之间，且与SR与***接触孔的尺寸相不干涉。
在一些实施例中，在所述第一衬底上形成多个***接触孔及多个虚设***接触孔；其中，所述多个***接触孔形成至少一个***接触孔列；所述多个虚设***接触孔形成至少一个虚设***接触孔列；一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
在一些实施例中，所述虚设***接触孔列与所述***接触孔列平行。
在一些实施例中，所述虚设***接触孔位于所述隔离环与所述接触孔之间，且靠近所述隔离环的位置处。实际应用中，所述***接触孔可以位于台阶结构的旁边，且形成多个***接触孔列。虚设***接触孔可以设置在更靠近隔离环的位置处，虚设***接触孔的数量可以包括一列或多列，虚设***接触孔列与虚设***接触孔。
图9a为在SR和***接触孔之间增加一列虚设***接触孔时的位置对应关系的一个示例。在一些具体实施例中，***接触孔列1与SR-1的距离为d，SR的一个金属环SR-1的厚度为0.01d，SR的两个金属环SR-1、SR-2之间的距离为0.03d，***接触孔列2与SR-1的距离为1.3d，虚设***接触孔列1与SR-1的距离为0.25d。
图9b为在SR和***接触孔之间增加两列虚设***接触孔时的位置对应关系的一个实例。在一些具体实施例中，***接触孔列1与SR-1的距离为d，SR的一个金属环SR-1的厚度为0.01d，SR的两个金属环SR-1、SR-2之间的距离为0.03d，***接触孔列2与SR-1的距离为1.3d，虚设***接触孔列1与SR-1的距离为0.25d，虚设***接触孔列2与SR-1的距离为0.2d。
图10则示出了两列***接触孔列、三列***接触孔列(即两列***接触孔列+一列虚设***接触孔列)及四列PC1(两列***接触孔列+两列虚设***接触孔列)对应的第一衬底中应力的分布曲线。在图10的曲线中，横坐标对应位置(其中，两个峰值处分别对应SR-1和SR-2)，单位为mm；纵坐标对应应力，单位为MPa。从图10中可以看出，在增加一列和两列虚设***接触孔列之后，应力的最大值有所下降，应力的差值则下降较明显。也就是说，增加虚设PC1后，的确起到了缓解第一衬底中应力的作用。
需要说明的是，图9a中所示出的***接触孔列1以及图9b中示出的***接触孔列1、***接触孔列2与SR之间的距离均为一种示例性的具体，并非用于限定本申请中三维存储器器件的虚设***接触孔的具***置。在其他实施例中，虚设***接触孔列设置于SR与***接触孔列之间，且与SR与***接触孔列的尺寸相不干涉即可。
实际应用中，可以根据实际情况选择虚设***接触孔列的列数，列数越多，缓解应力的效果会更加明显，但制程也会更加复杂。
实际应用中，为了通过***接触孔实现导电连接，还需要在***接触孔中填充导电材料(如钨)形成***导电柱塞。而主要用来缓解应力的虚设***接触孔则可以根据实际情况选择相应的填充材料。具体地，
在一些实施例中，虚设***接触孔中的填充材料可以与***接触孔中的填充材料相同。此时，填充虚设***接触孔与***接触孔的过程完全一致，即填充虚设***接触孔不需要增加额外的工艺制程。
在另一些实施例中，虚设***接触孔中的填充材料可以与***接触孔中的填充材料不同，且在虚设***接触孔中填充缓解应力效果更好的材料，如介电常数低于预设介电常数的材料。这里，所述预设介电常数可以根据实际情况进行调整。实际应用中，介电常数低的材料可以包括：氟化非晶碳(k＜2)、掺碳非晶玻璃(k＜2)、多孔硅(k＜3)、掺碳的二氧化硅玻璃(k＜3)、倍半硅氧烷(SSQ)、聚四氟乙烯(PTFE)(k＝2.1)、聚酰亚胺(k＝3.4)等。此时，填充虚设***接触孔与***接触孔列的过程存在差异，需要增加额外的工艺制程，但虚设***接触孔缓解应力的效果更佳。
基于此，在一实施例中，所述方法还包括：
在所述虚设***接触孔上形成第一阻挡层；
在所述***接触孔中填充第一材料；
去除所述第一阻挡层；
在所述***接触孔上形成第二阻挡层；
在所述虚设***接触孔中填充第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于预设介电常数；
去除所述第二阻挡层。
这里，所述第一材料为***接触孔中填充的材料。实际应用中，第一材料可以包括钨。所述第二材料为虚设***接触孔中填充的材料。实际应用中，第二材料可以包括前述的低介电常数的材料，第二材料的介电常数低于所述第一材料的介电常数。第一阻挡层用来保护虚设***接触孔中不被填充第一材料，第二阻挡层则用来保护***接触孔中不被填充第二材料。实际应用中，这里的第一阻挡层及第二阻挡层的材料可以包括光刻胶。
在确定了虚设***接触孔的位置、数量及特殊工艺要求后，可按照与***接触孔类似的制造方法进行制造。
实际应用中，在一实施例中，制造***接触孔及虚设***接触孔具体过程可以包括：在待形成***接触孔和虚设***接触孔的相应区域上形成介质层；在介质层上形成与***接触孔及虚设***接触孔对应的掩膜层；根据掩膜层，至少对所述介质层进行刻蚀，以形成***接触孔和虚设***接触孔。实际应用时，所述介质层的材料可以包括正硅酸乙酯(TEOS)；所述掩膜层的材料可以包括光刻胶(PR)。
实际应用中，在一实施例中，步骤802在存储器件中制造SR的具体过程可以包括：在待形成SR的相应位置形成多个金属层；在每相邻两金属层之间形成导电导孔，以使相邻两金属层连接。这里，相邻两金属层连接可以形成静电释放通道。
实际应用中，在所述存储器件以及所述***器件之间形成一个或多个互连层可以先分别在存储器件和***器件上形成互连层，再利用键合将两个互连层进行导电连接。
实际应用中，所述键合步骤具体可以包括：将第一衬底上的存储器件(可以理解为已经进行相应表面加工的第一晶圆的正面)和第二衬底上的***器件(可以理解为已经进行相应表面加工的第二晶圆的正面)对准，使得第一晶圆正面的导电触点与第二晶圆正面的导电触点相接触。随后，通过加热，使得两个晶圆的导电触点电性连接在一起，而两个晶圆的非金属区的氢离子和氧离子互相结合，使得第一晶圆和第二晶圆的非金属区键合在一起。在第一晶圆和第二晶圆相接触之前，还包括：对第一晶圆和第二晶圆表面进行清洗和离子轰击，使得晶圆表面游离的氢离子和氧离子增多，便于后续的键合。使得两个晶圆的导电触点电性连接在一起，包括：通过加热使得第一晶圆和第二晶圆导电触点的金属部分融化，在降温后重新凝固为一个整体。
实际应用中，在后续的制程中还会形成电引出结构，以使PC1通过该引出结构与外部器件连接。
基于此，在一些实施例中，在所述第一衬底上形成电引出结构；其中，所述***器件中部分电路器件通过所述***电路接触孔连接到所述电引出结构，并通过所述电引出结构与外部器件连接。
这里，所述外部器件是指三维存储器器件在使用时需要与该三维存储器器件连接的外界电路、外界装置、或外界***等。
其中，在一些实施例中，所述在所述第一衬底上形成电引出结构，包括：
在所述第一衬底上形成硅通孔；
在所述硅通孔上再形成布线层。
实际应用中，形成电引出结构的过程包括：在第一衬底的背面形成穿硅通孔；在所述穿硅通孔上再形成布线层；可选地，在所述再布线层上生成引出焊垫。当需要与外部器件连接的部分电学连接到穿硅通孔，即可实现电学引出。可以理解的是，为了通过穿硅通孔实现导电连接，还需要在穿硅通孔中填充导电材料形成穿硅导电柱塞。
本发明实施例提供的三维存储器器件的制造方法，在第一衬底上形成存储器件；在所述存储器件***形成SR；在第二衬底上形成***器件；在所述存储器件以及所述***器件之间形成一个或多个互连层；其中，在形成所述存储器件的过程中，在所述第一衬底上形成第一接触孔；所述第一接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；在形成所述第一接触孔的过程中，在所述第一衬底上，且所述隔离环与所述第一接触孔之间形成虚设***电路接触孔。本发明实施例中的三维存储器器件在制造时，在存储器件中既制造了用于将***器件中需要与外部器件连接的部分连接到电引出结构的***接触孔，又制造了位于所述SR与所述***接触孔之间的虚设***电路接触孔。形成的虚设***电路接触孔并非用作导电连接，而是用于缓解第一衬底中的应力，使得后续在形成电引出结构而对第一衬底的背面进行减薄处理时，SR周围不会出现破损，即SR周围能够保持完整的结构、封闭环境好，从而SR能够对三维存储器器件起到较好的保护作用。
基于上述三维存储器器件的制造方法，本发明实施例还提供了一种三维存储器器件，所述三维存储器器件包括：
设置在第一衬底上的存储器件；
设置在第二衬底上***器件；
一个或多个互连层，形成在所述存储器件以及所述***器件之间；
位于所述存储器件***的隔离环；
设置在所述第一衬底上，且位于所述存储器件中的第一***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；
设置在所述第一衬底上，且位于所述隔离环与所述***接触孔之间的虚设***电路接触孔。
在一实施例中，所述第一接触孔包括多个；多个所述***接触孔形成至少一个***接触孔列；
多个所述虚设***接触孔包括多个；多个虚设***电路接触孔形成至少一个虚设***接触孔列；其中，一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
在一实施例中，所述虚设***接触孔列与所述***接触孔列平行。
在一实施例中，所述虚设***接触孔位于靠近所述隔离环的位置处。
在一实施例中，所述***接触孔中填充有第一材料；所述虚设***接触孔中填充有第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于预设介电常数。
本发明实施例提供了一种三维存储器器件，包括设置在第一衬底上的存储器件；设置在第二衬底上***器件；一个或多个互连层，形成在所述存储器件以及所述***器件之间；位于所述存储器件***的隔离环；设置在所述第一衬底上，且位于所述存储器件中的第一***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；设置在所述第一衬底上，且位于所述隔离环与所述***接触孔之间的虚设***电路接触孔。本发明实施例中的三维存储器器件中包含用于将***器件中需要与外部器件连接的部分连接到电引出结构的***接触孔，同时也包含位于所述SR与所述***接触孔之间的虚设***接触孔。形成的虚设***接触孔并非用作导电连接，而是用于缓解第一衬底中的应力，使得在后续形成电引出结构而对第一衬底的背面进行减薄处理时，SR周围不会出现破损，即SR周围能够保持完整的结构、封闭环境好，从而SR能够对三维存储器器件起到较好的保护作用。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种三维存储器器件，其特征在于，包括：
设置在第一衬底上的存储器件；
设置在第二衬底上***器件；
一个或多个互连层，形成在所述存储器件以及所述***器件之间；
位于所述存储器件***的隔离环；
设置在所述第一衬底上，且位于所述存储器件中的***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；
设置在所述第一衬底上，且位于所述隔离环与所述***接触孔之间的虚设***接触孔。
2.根据权利要求1所述的三维存储器器件，其特征在于，多个所述***接触孔形成至少一个***接触孔列；
多个所述虚设***接触孔形成至少一个虚设***接触孔列；其中，一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
3.根据权利要求2所述的三维存储器器件，其特征在于，所述虚设***接触孔列与所述***接触孔列平行。
4.根据权利要求1所述的三维存储器器件，其特征在于，所述虚设***接触孔位于靠近所述隔离环的位置处。
5.根据权利要求1所述的三维存储器器件，其特征在于，所述***接触孔中填充有第一材料；所述虚设***接触孔中填充有第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于预设介电常数。
6.一种三维存储器器件的制造方法，其特征在于，包括：
在第一衬底上形成存储器件；
在所述存储器件***形成隔离环；
在第二衬底上形成***器件；
在所述存储器件以及所述***器件之间形成一个或多个互连层；
其中，在形成所述存储器件的过程中，在所述第一衬底上形成***接触孔；所述***接触孔中的填充材料通过所述互连层与位于所述***器件中的***电路接触孔中的填充材料导电连接；在形成所述***接触孔的过程中，在所述第一衬底上，且所述隔离环与所述***接触孔之间形成虚设***接触孔。
7.根据权利要求6所述的方法，其特征在于，在所述第一衬底上形成多个***接触孔及多个虚设***接触孔；其中，所述多个***接触孔形成至少一个***接触孔列；所述多个虚设***接触孔形成至少一个虚设***接触孔列；一个虚设***接触孔列中包含的虚设***接触孔的数量与一个***接触孔列中包含的***接触孔的数量相同。
8.根据权利要求7所述的方法，其特征在于，所述虚设***接触孔列与所述***接触孔列平行。
9.根据权利要求6所述的方法，其特征在于，所述虚设***接触孔位于所述隔离环与所述接触孔之间，且靠近所述隔离环的位置处。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述虚设***接触孔上形成第一阻挡层；
在所述***接触孔中填充第一材料；
去除所述第一阻挡层；
在所述***接触孔上形成第二阻挡层；
在所述虚设***接触孔中填充第二材料；其中，所述第一材料与所述第二材料不同，所述第二材料的介电常数低于预设介电常数；
去除所述第二阻挡层。
CN202011003643.3A 2020-09-22 2020-09-22 三维存储器器件及其制造方法 Active CN112164693B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111465280.XA CN114446981A (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法
CN202011003643.3A CN112164693B (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011003643.3A CN112164693B (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111465280.XA Division CN114446981A (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112164693A CN112164693A (zh) 2021-01-01
CN112164693B true CN112164693B (zh) 2021-12-28

Family

ID=73863243

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111465280.XA Pending CN114446981A (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法
CN202011003643.3A Active CN112164693B (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111465280.XA Pending CN114446981A (zh) 2020-09-22 2020-09-22 三维存储器器件及其制造方法

Country Status (1)

Country Link
CN (2) CN114446981A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838062A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 一种半导体芯片及其制造方法
CN113327927B (zh) * 2021-05-12 2023-08-08 长江存储科技有限责任公司 三维存储器的制作方法及三维存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290912A (zh) * 2007-04-19 2008-10-22 松下电器产业株式会社 半导体装置及其制造方法
CN104009024A (zh) * 2013-02-26 2014-08-27 瑞萨电子株式会社 半导体器件及半导体晶片
CN104752325A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、提高晶圆切割成品率的方法
US10115681B1 (en) * 2018-03-22 2018-10-30 Sandisk Technologies Llc Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
CN110970443A (zh) * 2018-10-01 2020-04-07 三星电子株式会社 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290912A (zh) * 2007-04-19 2008-10-22 松下电器产业株式会社 半导体装置及其制造方法
CN104009024A (zh) * 2013-02-26 2014-08-27 瑞萨电子株式会社 半导体器件及半导体晶片
CN104752325A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、提高晶圆切割成品率的方法
US10115681B1 (en) * 2018-03-22 2018-10-30 Sandisk Technologies Llc Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
CN110970443A (zh) * 2018-10-01 2020-04-07 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
CN114446981A (zh) 2022-05-06
CN112164693A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
JP3968745B2 (ja) アンチヒューズ構造およびその形成方法
US8354730B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN107452672B (zh) 半导体结构、制造其的方法及制造密封环结构的方法
CN112164693B (zh) 三维存储器器件及其制造方法
CN109461737B (zh) 一种半导体器件及其制造方法
US9305786B2 (en) Semiconductor device and fabrication method
US7432556B2 (en) Semiconductor device with dummy conductors
US10720426B2 (en) Three dimensional memory device and method for fabricating the same
CN108155155B (zh) 半导体结构及其形成方法
JP2014203851A (ja) 半導体装置及びその製造方法
US10840125B2 (en) Memory structure and method for forming the same
US20180175023A1 (en) Dummy contacts to mitigate plasma charging damage to gate dielectrics
TWI583978B (zh) 具有包含雙向保護二極體之測試結構的積體電路
US20160233313A1 (en) Metal-oxide-semiconductor transistor device and manufacturing method thereof
US20230180469A1 (en) Method for manufacturing memory device having merged active area
US20230180470A1 (en) Memory device having merged active area
KR100799131B1 (ko) 불순물 영역의 퓨즈를 갖는 반도체 장치
US10304692B1 (en) Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits
KR20090026619A (ko) 반도체 소자 및 그 제조방법
US20240237339A1 (en) Semiconductor structure and method for manufacturing the same
US20230309299A1 (en) Memory device and method of fabricating the same
US8507378B2 (en) Method and structure for self aligned contact for integrated circuits
CN108122892B (zh) 静电放电保护结构及其形成方法和工作方法
KR20090026620A (ko) 반도체 소자 및 그 제조방법
US6864582B1 (en) Semiconductor interconnect and method of providing interconnect using a contact region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant