CN112117280A - 垂直存储器装置 - Google Patents

垂直存储器装置 Download PDF

Info

Publication number
CN112117280A
CN112117280A CN202010453360.2A CN202010453360A CN112117280A CN 112117280 A CN112117280 A CN 112117280A CN 202010453360 A CN202010453360 A CN 202010453360A CN 112117280 A CN112117280 A CN 112117280A
Authority
CN
China
Prior art keywords
substrate
prevention layer
memory device
insulating interlayer
vertical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010453360.2A
Other languages
English (en)
Inventor
沈善一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112117280A publication Critical patent/CN112117280A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种垂直存储器装置。所述垂直存储器装置包括：电路图案，位于第一基底上；绝缘中间层，位于第一基底上，绝缘中间层覆盖电路图案；弯曲防止层，位于绝缘中间层上，弯曲防止层在基本平行于第一基底的上表面的第一方向上延伸；第二基底，位于弯曲防止层上；栅电极，在第二基底上沿第二方向彼此分隔开，第二方向基本垂直于第一基底的上表面；以及沟道，在第二方向上延伸穿过栅电极。

Description

垂直存储器装置
本申请要求于2019年6月21日在韩国知识产权局(KIPO)提交的第10-2019-0074144号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用被完全包含于此。
技术领域
发明构思的示例性实施例涉及一种垂直存储器装置。
背景技术
VNAND闪存装置可以包括在竖直方向上堆叠的存储器单元的水平层。在VNAND闪存装置中，随着在竖直方向上堆叠的栅电极的数量增加，基底会更容易弯曲。然而，在这种情况下，VNAND闪存装置可能无法具有均匀的电特性。
发明内容
根据发明构思的示例性实施例，提供了一种垂直存储器装置，所述垂直存储器装置包括：电路图案，在第一基底上；绝缘中间层，在第一基底上，绝缘中间层覆盖电路图案；弯曲防止层，在绝缘中间层上，弯曲防止层在基本平行于第一基底的上表面的第一方向上延伸；第二基底，在弯曲防止层上；栅电极，在第二基底上沿第二方向彼此分隔开，第二方向基本垂直于第一基底的上表面；以及沟道，在第二方向上延伸穿过栅电极。
根据发明构思的示例性实施例，提供了一种垂直存储器装置，所述垂直存储器装置包括：电路图案，在第一基底上，第一基底包括单元区域和与单元区域相邻的***电路区域；第一绝缘中间层，在第一基底上，第一绝缘中间层覆盖电路图案；第一弯曲防止层，在单元区域和***电路区域上位于第一绝缘中间层上；第二基底，在单元区域上位于第一弯曲防止层上；栅电极，在单元区域上沿第一方向在第二基底上彼此分隔开，第一方向基本垂直于第一基底的上表面；沟道，在单元区域上沿第一方向延伸穿过栅电极；以及第一接触插塞，在***电路区域上沿第一方向延伸穿过第一弯曲防止层，第一接触插塞电连接到电路图案。
根据发明构思的示例性实施例，提供了一种垂直存储器装置，所述垂直存储器装置包括：晶体管，在第一基底上；下布线，在第一基底上，下布线电连接到晶体管；第一绝缘中间层，在第一基底上，第一绝缘中间层覆盖晶体管和下布线；弯曲防止层，在第一绝缘中间层上，弯曲防止层在基本平行于第一基底的上表面的第一方向上延伸；第二基底，在弯曲防止层上；栅电极，在第二基底上沿第二方向彼此分隔开，第二方向基本垂直于第一基底的上表面；第二绝缘中间层，在第二基底上，第二绝缘中间层覆盖栅电极的侧壁；沟道，在第二方向上延伸穿过栅电极；上布线，在栅电极上，上布线电连接到栅电极；第一接触插塞结构，延伸穿过栅电极、第二基底和弯曲防止层，第一接触插塞结构电连接到下布线中的第一下布线；以及第二接触插塞，延伸穿过第二绝缘中间层和弯曲防止层，第二接触插塞电连接到下布线中的第二下布线。
根据发明构思的示例性实施例，提供了一种垂直存储器装置，所述垂直存储器装置包括：电路图案，在第一基底上；绝缘中间层，在第一基底上，绝缘中间层覆盖电路图案；弯曲防止层，在绝缘中间层上，弯曲防止层包括多个突起和多个凹部，第二基底，在弯曲防止层上；栅电极，堆叠在基本垂直于第一基底的上表面的第一方向上；以及沟道，在第一方向上延伸穿过栅电极。
附图说明
图1、图2、图3和图4是示出根据发明构思的示例性实施例的垂直存储器装置的平面图和剖视图。
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17和图18是示出根据发明构思的示例性实施例的制造垂直存储器装置的方法的平面图和剖视图。
图19是示出根据发明构思的示例性实施例的在第一弯曲防止层的上部处的第一凹部的布局的平面图。
图20、图21、图22A、图22B、图23、图24、图25和图26是示出根据发明构思的示例性实施例的垂直存储器装置的剖视图。
图27是示出根据发明构思的示例性实施例的垂直存储器装置的剖视图。
具体实施方式
在下文中将参照附图更充分地描述根据发明构思的示例性实施例的垂直存储器装置和制造该垂直存储器装置的方法。
图1至图4是示出根据发明构思的示例性实施例的垂直存储器装置的平面图和剖视图。具体地，图1和图4是平面图，图2和图3是剖视图。
图2是沿图1的线A-A'截取的剖视图，图3是沿图1的线B-B'截取的剖视图。为了避免复杂的附图，图1没有示出上电路图案，图4是第一弯曲防止层的平面图。
在下文中，基本垂直于第一基底的上表面的竖直方向可以是第一方向，并且基本平行于第一基底的上表面的水平方向之中彼此相交的两个方向可以分别是第二方向和第三方向。在发明构思的示例性实施例中，第二方向和第三方向可以彼此正交。
参照图1至图4，垂直存储器装置可以包括在第一基底100上的下电路图案、在下电路图案上方的第一弯曲防止层240、在第一弯曲防止层240上的存储器单元、接触插塞280、接触插塞484、接触插塞492和接触插塞494、以及上电路图案。垂直存储器装置还可以包括第二基底290、第一缓冲层270、共源极线(CSL)482、第一绝缘中间层160和第二绝缘中间层230、第三绝缘中间层图案300以及第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、第七绝缘中间层500、第八绝缘中间层520、第九绝缘中间层540、第十绝缘中间层560、第十一绝缘中间层580和第十二绝缘中间层600。
第一基底100和第二基底290中的每个可以包括半导体材料(例如，硅、锗、硅-锗等)或III-V族化合物(例如，GaP、GaAs、GaSb等)。在发明构思的示例性实施例中，第一基底100和第二基底290中的每个可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
第一基底100可以包括其上形成有隔离图案110的场区域和其上没有形成隔离图案的有源区域105。隔离图案110可以包括氧化物，例如，氧化硅。
在发明构思的示例性实施例中，第一基底100可以包括第一区域I、第二区域II和第三区域III。第一区域I可以是可以在其中形成存储器单元的单元阵列区域，第二区域II可以是可以在其中形成用于将电信号传输到存储器单元的接触插塞的延伸区域或垫(pad，又被称为“焊盘”)区域，第三区域III可以是至少部分地围绕第二区域II的可以在其中形成用于将电信号通过接触插塞施加到存储器单元的上电路图案的***电路区域。第一区域I和第二区域II可以形成单元区域。***电路区域可以至少部分地围绕单元区域。图1至图4示出了第一区域I、第二区域II和第三区域III中的每个的一部分。
在发明构思的示例性实施例中，垂直存储器装置可以具有***上单元(COP，cell-over-peri)结构。换言之，下电路图案可以形成在第一基底100上，并且存储器单元、接触插塞和上电路图案可以形成在下电路图案上方。
下电路图案可以包括晶体管、下接触插塞、下布线、下过孔等。在发明构思的示例性实施例中，可以形成：第一晶体管，包括在第一基底100上的第一下栅极结构152和在与第一下栅极结构152相邻的有源区域105的上部处的第一杂质区域102；第二晶体管，包括在第一基底100上的第二下栅极结构154和在与第二下栅极结构154相邻的有源区域105的上部处的第二杂质区域104；以及第三杂质区域106，在有源区域105的上部处。
在附图中，第三杂质区域106形成在第一基底100的第一区域I上，并且第一晶体管和第二晶体管分别形成在第一基底100的第一区域I和第二区域II上，然而，发明构思可以不限于此。
第一下栅极结构152可以包括顺序地堆叠在第一基底100上的第一下栅极绝缘图案122、第一下栅电极132和第一下栅极掩模142，第二下栅极结构154可以包括顺序地堆叠在第一基底100上的第二下栅极绝缘图案124、第二下栅电极134和第二下栅极掩模144。
第一绝缘中间层160可以形成在第一基底100上，以覆盖第一晶体管和第二晶体管以及第三杂质区域106，第一下接触插塞172、第二下接触插塞174和第三下接触插塞176可以穿过第一绝缘中间层160形成，以分别接触第一杂质区域102、第二杂质区域104和第三杂质区域106。
第一下布线182、第二下布线184和第三下布线186可以形成在第一绝缘中间层160上，以分别接触第一下接触插塞172、第二下接触插塞174和第三下接触插塞176。第一下过孔192、第四下布线202、第四下过孔212和第七下布线222可以顺序地堆叠在第一下布线182上，第二下过孔194、第五下布线204、第五下过孔214和第八下布线224可以顺序地堆叠在第二下布线184上，第三下过孔196、第六下布线206、第六下过孔216和第九下布线226可以顺序堆叠在第三下布线186上。
第一下接触插塞172、第二下接触插塞174和第三下接触插塞176、第一下过孔192、第二下过孔194、第三下过孔196、第四下过孔212、第五下过孔214和第六下过孔216以及第一下布线182、第二下布线184、第三下布线186、第四下布线202、第五下布线204、第六下布线206、第七下布线222、第八下布线224和第九下布线226可以包括导电材料，例如，金属、金属氮化物、金属硅化物、掺杂的多晶硅等。
第二绝缘中间层230可以形成在第一绝缘中间层160上，以覆盖第一下布线182、第二下布线184、第三下布线186、第四下布线202、第五下布线204、第六下布线206、第七下布线222、第八下布线224和第九下布线226以及第一下过孔192、第二下过孔194、第三下过孔196、第四下过孔212、第五下过孔214和第六下过孔216。第二绝缘中间层230和第一绝缘中间层160可以形成下绝缘中间层结构，并且在一些情况下，因为第一绝缘中间层160和第二绝缘中间层230可以彼此合并，所以下绝缘中间层结构可以包括单层。
第一弯曲防止层240可以形成在第二绝缘中间层230上。在发明构思的示例性实施例中，第一弯曲防止层240可以遍及第一基底100的所有整个区域形成，换言之，遍及第一基底100的第一区域I、第二区域II和第三区域III形成。
在发明构思的示例性实施例中，第一弯曲防止层240可以在其上部处包括图案，该图案可以在基本平行于第一基底100的上表面的方向上(例如，在第三方向上)延伸。在发明构思的示例性实施例中，图案可以是在第一弯曲防止层240的上表面上的第一凹部250。第一凹部250可以具有在第三方向上延伸的条形形状，并且多个第一凹部250可以形成为在第二方向上彼此分隔开。
第一弯曲防止层240可以包括在第三方向上延伸的图案，因此，可以在第三方向上将应力施加到其上方形成有第一弯曲防止层240的第一基底100。因此，当第一基底100在第三方向上向下弯曲时，第一弯曲防止层240可以在第三方向上将应力向上施加到第一基底100，以减小第一基底100的弯曲。换言之，第一弯曲防止层240可以限制第一基底100沿第三方向弯曲的量。
在发明构思的示例性实施例中，第一弯曲防止层240可以将压缩应力施加到第一基底100，第一弯曲防止层240的其上没有凹部的部分(换言之，第一弯曲防止层240的突起)可以施加比第一弯曲防止层240的其上具有第一凹部250的部分施加的压缩应力高的压缩应力，以减小第一凹部250的向下弯曲。
可选地，第一弯曲防止层240可以将拉伸应力施加到第一基底100，第一弯曲防止层240的其上没有凹部的部分(换言之，第一弯曲防止层240的突起)可以施加比第一弯曲防止层240的其上具有第一凹部250的部分施加的拉伸应力高的拉伸应力，以减小第一基底100的向上弯曲。换言之，第一弯曲防止层240的突起可以减小第一基底100在两个相反方向上的弯曲。
第一弯曲防止层240的上部处的图案也可以被称为突起，而不是第一凹部250。
在第一弯曲防止层240的上部处的图案可以不在第三方向上延伸。例如，图案可以在基本平行于第一基底100的上表面的任何方向上延伸。图案的延伸方向可以取决于第一基底100的预期弯曲方向。
在发明构思的示例性实施例中，第一弯曲防止层240可以包括将压缩应力或拉伸应力施加到相邻的结构的材料。在发明构思的示例性实施例中，第一弯曲防止层240可以包括氮化物，例如，氮化硅。可选地，第一弯曲防止层240可以包括导电材料，例如，诸如钨的金属或者掺杂的多晶硅。然而，当第一弯曲防止层240包括导电材料时，它可以与其它导电结构分隔开以与其它导电结构电绝缘，或者还可以形成覆盖导电材料的绝缘材料。
第一缓冲层270可以形成在第一弯曲防止层240上以覆盖图案，并且可以具有平坦的上表面。因此，当第一凹部250形成在第一弯曲防止层240上时，可以在第一弯曲防止层240上形成第一缓冲层270，以填充第一凹部250。第一缓冲层270可以包括氧化物，例如，氧化硅。
第二基底290可以形成在第一弯曲防止层240和第一缓冲层270上。在发明构思的示例性实施例中，第二基底290可以形成在第一基底100的第一区域I和第二区域II上，并且第二基底290的侧壁可以被第二绝缘中间层230上的第三绝缘中间层图案300覆盖。第三绝缘中间层图案300可以包括氧化物(例如，氧化硅)，并且可以与第二绝缘中间层230合并。
第一接触插塞280可以延伸穿过第一缓冲层270、第一弯曲防止层240和第二绝缘中间层230，以接触第二基底290的下表面和第九下布线226的上表面，因此，电信号可以在它们之间传输。在发明构思的示例性实施例中，第一接触插塞280可以延伸穿过并接触第一弯曲防止层240。然而，当第一弯曲防止层240包括导电材料时，还可以形成绝缘间隔件，以覆盖第一接触插塞280的侧壁。可选地，如后面将参照图21、图22A和图22B示出的，第一接触插塞280可以延伸穿过第一弯曲防止层240，但是与第一弯曲防止层240的侧壁分隔开。
在附图中，第一接触插塞280延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。例如，第一接触插塞280可以延伸穿过第一弯曲防止层240的其上未形成第一凹部250的部分。此外，在附图中，第一接触插塞280形成在第一基底100的第一区域I上，然而，发明构思可以不限于此，第一接触插塞280可以形成在第一基底100的第二区域II上。
存储器单元可以在第一基底100的第一区域I和第二区域II上形成在第二基底290上。
存储器单元可以布置在第二方向和第三方向中的每个方向上，以形成存储器单元阵列。存储器单元阵列可以包括在第三方向上彼此分隔开的多个存储器单元块，所述多个存储器单元块可以由在第二方向上延伸的CSL 482划分。
每个存储器单元块可以在其中包括沟道块。每个沟道块可以包括多个沟道列，所述多个沟道列包含沿第二方向布置的多个沟道380。在附图中，每个沟道块包括在第三方向上顺序地布置的九个沟道列；然而，发明构思可以不限于此。
每个存储器单元块可以包括在第一方向上彼此分隔开的多个栅电极462、464和466、绝缘图案315、柱状结构以及覆盖图案400，绝缘图案315在栅电极462、464和466中的相邻栅电极之间，柱状结构伸穿过栅电极462、464、466和绝缘图案315。
栅电极462、464和466可以形成在第一基底100的第一区域I和第二区域II上，并且栅电极462、464和466可以分别形成在多个水平(或高度)处以彼此分隔开。栅电极462、464和466中的每个可以在第一基底100的第一区域I和第二区域II上在第二方向上延伸。栅电极462、464和466在第二方向上的延伸长度可以从最低水平向最高水平逐渐减小，因此，栅电极462、464和466可以形成阶梯形状。
栅电极462、464和466可以包括在第一方向上顺序地堆叠的第一栅电极462、第二栅电极464和第三栅电极466。第一栅电极462可以是地选择线(GSL)，第二栅电极464可以是字线，第三栅电极466可以是串选择线(SSL)。
第一栅电极462、第二栅电极464和第三栅电极466中的每个可以形成在一个水平或多个水平处。在发明构思的示例性实施例中，第一栅电极462可以形成在最低水平处，第三栅电极466可以形成在最高水平和处于最高水平正下方的水平(例如，从上方起的第二水平)处，第二栅电极464可以形成在第一栅电极462与第三栅电极466之间的多个水平处。
在发明构思的示例性实施例中，在相应水平处的栅电极462、464和466中的至少一个的在第二方向上的端部可以具有比在相应水平处的栅电极462、464和466中的至少一个的其它部分的厚度更大的厚度。栅电极462、464和466中的至少一个的厚的端部可以被称为导电垫。在附图中，第一栅电极462与第三栅电极466中的最上一个第三栅电极不具有导电垫，然而，发明构思可以不限于此。
栅电极462、464和466中的每个可以包括导电图案和屏障图案，屏障图案覆盖导电图案的上表面、下表面和侧壁。导电图案可以包括低电阻金属(例如，钨、钛、钽、铂等)，屏障图案可以包括金属氮化物(例如，氮化钛、氮化钽等)。
可以以阶梯形状堆叠的栅电极462、464和466的侧壁可以被在第三绝缘中间层图案300上的第四绝缘中间层340覆盖，并且第五绝缘中间层350、第六绝缘中间层420、第七绝缘中间层500、第八绝缘中间层520、第九绝缘中间层540、第十绝缘中间层560、第十一绝缘中间层580和第十二绝缘中间层600可以顺序地堆叠在绝缘图案315中的最上一个和第四绝缘中间层340上。第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、第七绝缘中间层500、第八绝缘中间层520、第九绝缘中间层540、第十绝缘中间层560、第十一绝缘中间层580和第十二绝缘中间层600可以包括氧化物(例如，氧化硅)，因此可以彼此合并和/或与第三绝缘中间层图案300合并。
栅电极462、464和466中的每个的与沟道380或半导体图案360相邻的上表面、下表面和侧壁可以被第二阻挡层450覆盖。第二阻挡层450可以包括金属氧化物(例如，氧化铝，氧化铪等)，并且还可以覆盖绝缘图案315中的每个的侧壁。
绝缘图案315可以包括氧化物(例如，氧化硅)。
柱状结构中的每个可以包括处于第二基底290上的半导体图案360、电荷存储结构370、沟道380和填充图案390，并且覆盖图案400可以形成在柱状结构中的每个上。
半导体图案360可以根据第二基底290的材料包括单晶硅或单晶锗，并且在发明构思的一些实施例中，半导体图案360可以掺杂有杂质。在发明构思的示例性实施例中，半导体图案360可以具有柱状形状，并且半导体图案360的上表面可以在沿第一方向从下方开始的第二水平(第二高度)处位于绝缘图案315之一的上表面和下表面之间。半导体图案360可以是像上覆的沟道380一样的沟道，因此可以被称为下沟道。
沟道380可以在半导体图案360的中心上表面上在第一方向上延伸，以具有杯状形状。电荷存储结构370可以在半导体图案360的边缘上表面上在第一方向上延伸以覆盖沟道380的外侧壁，并且可以具有其中心下表面敞着的杯状形状。填充图案390可以具有用于填充由杯状形状的沟道380限定的内部空间的柱状形状。
电荷存储结构370可以包括从沟道380的外侧壁沿水平方向顺序地堆叠的第一阻挡图案、电荷存储图案和隧道绝缘图案。
沟道380可以包括掺杂的单晶硅或未掺杂的单晶硅。电荷存储结构370的第一阻挡图案可以包括氧化物(例如，氧化硅)，电荷存储结构370的电荷存储图案可以包括氮化物(例如，氮化硅)，电荷存储结构370的隧道绝缘图案可以包括氧化物(例如，氧化硅)。填充图案390可以包括氧化物(例如，氧化硅)。
覆盖图案400可以包括掺杂的或未掺杂的单晶硅或多晶硅。覆盖图案400可以延伸穿过第五绝缘中间层350与绝缘图案315中的最上一个的上部。
CSL 482可以在第二基底290上在第一方向上延伸，并且可以在第二基底290的上部处接触第四杂质区域292的上表面。CSL 482可以在第二方向上延伸，以使栅电极462、464和466在第三方向上彼此分离。然而，CSL 482的两个侧壁可以被包括绝缘材料的第三间隔件472覆盖，以与栅电极462、464和466电绝缘。
第二接触插塞484可以在第一基底100的第二区域II上在第一方向上延伸以连接到第七下布线222，并且可以延伸穿过第五绝缘中间层350和第六绝缘中间层420、绝缘图案315、栅电极462、464和466、第二基底290、第一缓冲层270、第一弯曲防止层240、以及第二绝缘中间层230的一部分。包括绝缘材料(例如，氧化硅)的第二间隔件474可以形成在第二接触插塞484的侧壁上，并且第二接触插塞484和第二间隔件474可以形成第二接触插塞结构。
在发明构思的示例性实施例中，第二接触插塞结构可以延伸穿过并接触第一弯曲防止层240。然而，即使第一弯曲防止层240包括导电材料，其侧壁可以被第二间隔件474覆盖的第二接触插塞484也不会与第一弯曲防止层240电短路。
在附图中，第二接触插塞结构延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。例如，第二接触插塞结构可以延伸穿过第一弯曲防止层240的另一部分。此外，第二接触插塞结构不仅可以形成在第一基底100的第二区域II上，而且还可以形成在第一基底100的第一区域I的与第二区域II相邻的部分上。
第三接触插塞492可以在第一基底100的第二区域II上延伸穿过第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、绝缘图案315和第二阻挡层450，以接触第一栅电极462、第二栅电极464和第三栅电极466中的一个。此外，第四接触插塞494可以在第一基底100的第三区域III上延伸穿过第二绝缘中间层230、第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、第三绝缘中间层图案300、第一缓冲层270和第一弯曲防止层240，以接触第八下布线224。
第三接触插塞492可以接触第一栅电极462、第二栅电极464和第三栅电极466中的对应一个的导电垫。
在发明构思的示例性实施例中，第四接触插塞494可以接触第一弯曲防止层240。然而，当第一弯曲防止层240包括导电材料时，第一接触插塞280可以延伸穿过但不会接触第一弯曲防止层240。在这种情况下，如将参照图21、图22A和图22B所示的，额外的绝缘间隔件还可以形成在第四接触插塞494的侧壁上，或者第四接触插塞494可以与第一弯曲防止层240的侧壁分隔开。
在附图中，第四接触插塞494延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。例如，第四接触插塞494可以延伸穿过第一弯曲防止层240的另一部分。
上电路图案可以包括例如上接触插塞、上布线、上过孔等。
第一上接触插塞512、第二上接触插塞514、第三上接触插塞516和第四上接触插塞517可以在第六绝缘中间层420、CSL 482以及第二接触插塞484、第三接触插塞492和第四接触插塞494上延伸穿过第七绝缘中间层500，以分别接触第三接触插塞492的上表面、第四接触插塞494的上表面、CSL 482的上表面和第二接触插塞484的上表面。此外，第五上接触插塞518可以延伸穿过第六绝缘中间层420和第七绝缘中间层500，以接触覆盖图案400的上表面。
第一上布线532、第二上布线534、第三上布线536、第四上布线537和第五上布线538可以在第七绝缘中间层500、第一上接触插塞512、第二上接触插塞514、第三上接触插塞516、第四上接触插塞517和第五上接触插塞518上延伸穿过第八绝缘中间层520，以分别接触第一上接触插塞512的上表面、第二上接触插塞514的上表面、第三上接触插塞516的上表面、第四上接触插塞517的上表面和第五上接触插塞518的上表面。
第一上过孔552、第二上过孔554、第三上过孔556、第四上过孔557和第五上过孔558可以在第八绝缘中间层520、第一上布线532、第二上布线534、第三上布线536、第四上布线537和第五上布线538上延伸穿过第九绝缘中间层540，以分别接触第一上布线532的上表面、第二上布线534的上表面、第三上布线536的上表面、第四上布线537的上表面和第五上布线538的上表面。
第六上布线572、第七上布线574、第八上布线576、第九上布线577和第十上布线578可以在第九绝缘中间层540、第一上过孔552、第二上过孔554、第三上过孔556、第四上过孔557和第五上过孔558上延伸穿过第十绝缘中间层560，以分别接触第一上过孔552的上表面、第二上过孔554的上表面、第三上过孔556的上表面、第四上过孔557的上表面和第五上过孔558的上表面。
第六上过孔594、第七上过孔596和第八上过孔597可以在第十绝缘中间层560、第六上布线572、第七上布线574、第八上布线576、第九上布线577和第十上布线578上延伸穿过第十一绝缘中间层580，以分别接触第六上布线572的上表面、第七上布线574的上表面、第八上布线576的上表面、第九上布线577的上表面和第十上布线578的上表面。
第十一上布线614、第十二上布线616和第十三上布线617可以在第十一绝缘中间层580、第六上过孔594、第七上过孔596和第八上过孔597上延伸穿过第十二绝缘中间层600，以分别接触第六上过孔594的上表面、第七上过孔596的上表面和第八上过孔597的上表面。
在发明构思的示例性实施例中，第十上布线578可以在第三方向上延伸，并且多条第十上布线578可以在第二方向上彼此分隔开。第十上布线578可以是垂直存储器装置的位线。
垂直存储器装置可以在覆盖下电路图案的下绝缘中间层结构与第二基底290之间包括第一弯曲防止层240，并且图案可以形成在第一弯曲防止层240的上部处以在水平方向上延伸，使得可以减小或防止第一基底100(例如，在特定方向上)的弯曲。
图5至图18是示出根据发明构思的示例性实施例的制造存储器装置的方法的平面图和剖视图。例如，图5、图11、图13和图16是平面图，图6至图10、图12、图14和图15以及图17和图18是剖视图。
图6至图10、图12、图15和图17分别是沿对应的平面图的线A-A'截取的剖视图，图14和图18分别是沿对应的平面图的线B-B'截取的剖视图。
参照图5和图6，可以在第一基底100上形成下电路图案，并且可以在第一基底100上顺序地形成第一绝缘中间层160和第二绝缘中间层230以覆盖下电路图案。
可以通过例如浅沟槽隔离(STI)工艺在第一基底100上形成隔离图案110。可以通过例如离子注入工艺形成第一杂质区域102、第二杂质区域104和第三杂质区域106。可以通过图案化工艺或镶嵌工艺来形成可以形成下电路图案的第一下栅极结构152、第二下栅极结构154、第一下接触插塞172、第二下接触插塞174、第三下接触插塞176、第一下过孔192、第二下过孔194、第三下过孔196、第四下过孔212、第五下过孔214、第六下过孔216、第一下布线182、第二下布线184、第三下布线186、第四下布线202、第五下布线204、第六下布线206、第七下布线222、第八下布线224和第九下布线226。
可以在第一基底100上形成第一绝缘中间层160，以覆盖第一杂质区域102、第二杂质区域104和第三杂质区域106以及第一下栅极结构152和第二下栅极结构154，并且围绕第一下接触插塞172的侧壁、第二下接触插塞174的侧壁和第三下接触插塞176的侧壁。可以在第一绝缘中间层160上形成第二绝缘中间层230，以覆盖第一下布线182、第二下布线184、第三下布线186、第四下布线202、第五下布线204、第六下布线206、第七下布线222、第八下布线224和第九下布线226以及第一下过孔192、第二下过孔194、第三下过孔196、第四下过孔212、第五下过孔214和第六下过孔216。
参照图7，可以在第二绝缘中间层230上形成第一弯曲防止层240和第一缓冲层270。
在发明构思的示例性实施例中，第一弯曲防止层240可以包括在其上部处在第三方向上延伸的图案。在发明构思的示例性实施例中，图案可以是在第一弯曲防止层240的上表面上的第一凹部250。第一凹部250可以具有在第三方向上延伸的条形形状，并且多个第一凹部250可以形成为在第二方向上彼此分隔开。通过形成第一弯曲防止层240并使用第一蚀刻掩模部分地蚀刻第一弯曲防止层240的上部，可以形成第一凹部250。可选地，可以通过沉积工艺在第一弯曲防止层240上形成突起来形成图案。
当第一弯曲防止层240包括导电材料时，第一弯曲防止层240可以形成为不直接接触第一弯曲防止层240延伸所穿过的其它导电结构。如果第一弯曲防止层240接触其它导电结构，那么还可以形成绝缘结构以覆盖第一弯曲防止层240的导电材料的侧壁。
可以在第一弯曲防止层240上形成第一缓冲层270以覆盖图案，并且第一缓冲层270可以具有平坦的上表面。因此，当第一凹部250形成在第一弯曲防止层240上时，可以在第一弯曲防止层240上形成第一缓冲层270以填充第一凹部250。
参照图8，可以在第一基底100的第一区域I上穿过第一缓冲层270、第一弯曲防止层240和第二绝缘中间层230形成第一接触插塞280，以接触第九下布线226的上表面。在发明构思的示例性实施例中，第一接触插塞280可以接触第一弯曲防止层240。然而，当第一弯曲防止层240包括导电材料时，第一接触插塞280可以延伸穿过但不会接触第一弯曲防止层240。在这种情况下，可以形成额外的绝缘间隔件以覆盖第一接触插塞280的侧壁，或者可以将第一接触插塞280形成为与第一弯曲防止层240的侧壁分隔开，这将在稍后示出。换言之，在凹部250中可以存在间隙，以允许第一接触插塞280穿过第一弯曲防止层240而不接触第一弯曲防止层240。
在附图中，第一接触插塞280延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。
参照图8，可以在第一缓冲层270和第一接触插塞280上形成第二基底290，并且可以在第二绝缘中间层230上形成第三绝缘中间层图案300以覆盖第二基底290的侧壁。
可以在第二绝缘中间层230上形成第二基底290，然后可以将第二基底290图案化以仅保留在第一基底100的第一区域I和第二区域II上。
可以在第二绝缘中间层230上形成第三绝缘中间层图案300以覆盖第二基底290，并且可以将第三绝缘中间层图案300平坦化直到可以暴露第二基底290的上表面。
可以在第二基底290和第三绝缘中间层图案300上交替且重复地堆叠绝缘层310和牺牲层320。因此，可以在第一方向上交替地堆叠多个绝缘层310和多个牺牲层320。
绝缘层310可以包括氧化物(例如，氧化硅)，牺牲层320可以包括相对于绝缘层310具有蚀刻选择性的材料(例如，诸如氮化硅的氮化物)。
参照图9，可以在绝缘层310中的最上一个上形成蚀刻停止层330，可以在蚀刻停止层330上形成部分地覆盖蚀刻停止层330的光致抗蚀剂图案，可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻蚀刻停止层330、绝缘层310中的最上一个和绝缘层310下方的牺牲层320中的最上一个。因此，可以暴露绝缘层310中的在最上一个牺牲层320的正下方的一个的一部分。
在执行用于以给定比率减小光致抗蚀剂图案的面积的修整工艺(trimmingprocess)之后，可以执行蚀刻工艺，使得可以使用减小后的光致抗蚀剂图案作为蚀刻掩模来蚀刻蚀刻停止层330、绝缘层310中的最上一个、牺牲层320中的最上一个、绝缘层310中的被暴露的一个和其下的牺牲层320中的一个。随着重复地执行修整工艺和蚀刻工艺，可以形成包括多个台阶层并具有阶梯形状的模，所述多个台阶层可以包括顺序地堆叠的牺牲层320和绝缘层310。
在下文中，“台阶层”中的每个不仅可以包括暴露部分，而且还可以包括其被上面的水平(高度)的台阶层覆盖的部分，因此，“台阶层”中的每个可以指在同一水平处的牺牲层320的整个部分和绝缘层310的整个部分。台阶层的未被上面的台阶层覆盖的暴露部分可以被称为“台阶”。在发明构思的示例性实施例中，台阶可以沿第二方向布置，并且也可以沿第三方向布置。
可以在第一基底100的第一区域I和第二区域II上在第二基底290上形成模。在这种情况下，可以在第一基底100的第二区域II中形成模中的台阶。
参照图10，可以增加牺牲层320中的至少一个的在第二方向上的端部的厚度，以形成绝缘垫。
在发明构思的示例性实施例中，通过去除包括在每个台阶中的绝缘层310的在第二方向上的端部以在每个台阶中暴露牺牲层320的在第二方向上的端部，在蚀刻停止层330、模、第二基底290和第三绝缘中间层图案300上形成垫层，并且在模的侧壁上去除垫层的一部分，可以形成绝缘垫。也可以去除在蚀刻停止层330的上表面、绝缘层310中的最下一个的上表面、第二基底290的上表面和第三绝缘中间层图案300的上表面上的垫层一部分。
垫层可以包括与牺牲层320的材料基本相同的材料，并且因此可以与牺牲层320合并以形成绝缘垫。每个牺牲层320的在第二方向上的形成有绝缘垫的端部的厚度可以比每个牺牲层320的其它部分的厚度大。
可以在第三绝缘中间层图案300上形成第四绝缘中间层340以覆盖模和蚀刻停止层330，并且可以将第四绝缘中间层340平坦化直到可以暴露绝缘层310中的最上一个的上表面。因此，可以去除蚀刻停止层330，并且可以通过第四绝缘中间层340覆盖模的侧壁。
可以在模的上表面和第四绝缘中间层340的上表面上形成第五绝缘中间层350。
参照图11和图12，于在第五绝缘中间层350上形成第二蚀刻掩模之后，可以使用第二掩模作为蚀刻掩模来蚀刻第五绝缘中间层350、绝缘层310和其下的牺牲层320以形成穿过它们的沟道孔，从而暴露第二基底290的上表面。
在去除第二蚀刻掩模之后，可以形成部分地填充沟道孔的半导体图案360。此时可以形成多个沟道孔。可以通过使用第二基底290的被沟道孔暴露的上表面作为种子的选择性外延生长(SEG)工艺来形成半导体图案360，以填充沟道孔的下部。
可以在沟道孔的侧壁、半导体图案360的上表面和第五绝缘中间层350的上表面上顺序地形成电荷存储结构层和第一间隔件层，可以各向异性地蚀刻第一间隔件层以仅在沟道孔的侧壁上形成第一间隔件，并且可以使用第一间隔件作为蚀刻掩模来蚀刻电荷存储结构层以在沟道孔的每个侧壁上形成电荷存储结构370，电荷存储结构370具有其中心下表面在半导体图案上敞着的杯状形状。在蚀刻工艺期间，也可以部分地去除半导体图案360的上部。
在去除第一间隔件之后，可以在暴露的半导体图案360、电荷存储结构370和第五绝缘中间层350上形成沟道层，并且可以在沟道层上形成填充层以填充沟道孔的剩余部分。可以将填充层和沟道层平坦化直到可以暴露第五绝缘中间层350的上表面，以形成用来填充每个沟道孔的剩余部分的填充图案390，可以将沟道层转变为沟道380。
可以去除包括顺序地堆叠的半导体图案360、电荷存储结构370、沟道380和填充图案390的柱状结构的上部以形成沟槽，并且可以形成覆盖图案400以填充沟槽。
可以在第五绝缘中间层350上形成第三蚀刻掩模，可以穿过第五绝缘中间层350以及绝缘层310和牺牲层320中的一些形成第一开口，并且可以形成划分图案410以填充第一开口。
在发明构思的示例性实施例中，划分图案410可以延伸穿过沟道380中的一些的上部。此外，划分图案410可以延伸穿过第五绝缘中间层350、牺牲层320中的分别在上面的两个水平处(即，较高的两个高度处)的单独的牺牲层以及绝缘层310中的分别在上面的两个水平处的单独的绝缘层，并且可以部分地延伸穿过绝缘层310中的在从上方起在第三水平处的一个绝缘层。划分图案410可以在第一基底100的第一区域I和第二区域II上在第二方向上延伸，并且可以延伸穿过在模中的两个上台阶层。因此，在两个上面的水平处的各个牺牲层320可以在第三方向上被划分图案410划分。
参照图13至图15，可以在第五绝缘中间层350和覆盖图案400上形成第六绝缘中间层420，可以形成延伸穿过第五绝缘中间层350、第六绝缘中间层420、绝缘层310、牺牲层320、第二基底290、第一缓冲层270、第一弯曲防止层240、以及第二绝缘中间层230的一部分的第二开口430以暴露第七下布线222的上表面，并且可以形成第二接触插塞结构以填充第二开口430。
通过在第二开口430的侧壁、第七下布线222的被第二开口430暴露的上表面以及第六绝缘中间层420的上表面上形成第二间隔件层，各向异性地蚀刻第二间隔件层以在第二开口430的侧壁上形成第二间隔件474，在第二间隔件474、第七下布线222和第六绝缘中间层420上形成第二接触插塞层以填充第二开口430的剩余部分，并且将第二接触插塞层平坦化直到可以暴露第六绝缘中间层420的上表面，可以形成第二接触插塞结构。因此，第二接触插塞结构可以包括第二接触插塞484和覆盖第二接触插塞484的侧壁的第二间隔件474，并且第二接触插塞484可以接触第七下布线222。
在发明构思的示例性实施例中，第二接触插塞结构可以延伸穿过并接触第一弯曲防止层240。然而，包括在第二接触插塞结构中的第二接触插塞484的侧壁可以被包括绝缘材料的第二间隔件474覆盖。在这种情况下，即使第一弯曲防止层240包括导电材料，也不会在第二接触插塞484与第一弯曲防止层240之间产生电短路。
在附图中，第二接触插塞结构延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。第二接触插塞结构不仅可以形成在第一基底100的第二区域II上，而且还可以形成在第一基底100的第一区域I上。
可以在第六绝缘中间层420和第二接触插塞结构上形成第四蚀刻掩模，并且可以穿过第五绝缘中间层350、第六绝缘中间层420、绝缘层310和牺牲层320形成第三开口440以暴露第二基底290的上表面。
第三开口440可以在第一基底100的第一区域I和第二区域II上在第二方向上延伸，并且多个第三开口440可以在第三方向上彼此分隔开。第三开口440可以在第二方向上延伸穿过模，绝缘层310可以被划分为多个绝缘图案315，并且牺牲层320可以被划分为多个牺牲图案。
在去除第四蚀刻掩模之后，可以去除被第三开口440暴露的牺牲图案以在各个水平处在绝缘图案315之间形成间隙。在这种情况下，电荷存储结构370的外侧壁和半导体图案360的侧壁可以被部分地暴露。在发明构思的示例性实施例中，可以通过使用包括磷酸或硫酸的蚀刻剂的湿蚀刻工艺来去除被第三开口440暴露的牺牲图案。
可以在第三开口440的侧壁、电荷存储结构370的被暴露的外侧壁、半导体图案360的被暴露的侧壁、间隙的内壁、第二基底290的上表面和第六绝缘中间层420的上表面上形成第二阻挡层450，并且可以在第二阻挡层450上形成导电层以填充间隙的剩余部分。还可以在第二阻挡层450与形成在第二阻挡层450上的导电层之间形成屏障层。
可以去除在第三开口440中的导电层的部分和与其相邻的第三间隙的部分，以在间隙中形成导电图案。如上所述，当进一步形成屏障层时，还可以形成覆盖导电图案的下表面、上表面和侧壁的屏障图案。
在发明构思的示例性实施例中，导电图案可以在第一基底100的第一区域I和第二区域II上在第二方向上延伸，并且可以在第三方向上形成多个第一导电图案。
在发明构思的示例性实施例中，导电图案可以包括在第一方向上顺序地堆叠的第一栅电极462、第二栅电极464和第三栅电极466。
参照图16至图18，可以在第二基底290的被第三开口440暴露的上部处形成第四杂质区域292，可以在第三开口440的侧壁上形成第三间隔件472，并且可以形成共源极线(CSL)482以填充第三开口440的剩余部分。
通过在第二基底290的被暴露的上表面、第三开口440的侧壁和第六绝缘中间层420的上表面上形成第三间隔件层并且各向异性地蚀刻形成在第三开口440的侧壁上的第三间隔件层，可以形成第三间隔件472。通过在第二基底290的被第三开口440暴露的上表面、第三间隔件472和第六绝缘中间层420上形成CSL层并且将CSL层平坦化直到可以暴露第六绝缘中间层420的上表面，可以形成CSL 482。
在发明构思的示例性实施例中，CSL 482可以在第二方向上延伸以在第三方向上在同一水平处划分第一栅电极462、第二栅电极464和第三栅电极466中的每个。
可以在第一基底100的第二区域II上形成延伸穿过第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、绝缘图案315和第二阻挡层450以接触第一栅电极462、第二栅电极464和第三栅电极466中的一个的第三接触插塞492，并且可以在第一基底100的第三区域III上形成延伸穿过第二绝缘中间层230的一部分、第四绝缘中间层340、第五绝缘中间层350、第六绝缘中间层420、第三绝缘中间层图案300、第一缓冲层270和第一弯曲防止层240以接触第八下布线224的第四接触插塞494。
第三接触插塞492可以接触第一栅电极462、第二栅电极464和第三栅电极466中的每个的在第二方向上的端部，换言之，第三接触插塞492可以接触第一栅电极462、第二栅电极464和第三栅电极466中的每个的导电垫。
在发明构思的示例性实施例中，第四接触插塞494可以延伸穿过并接触第一弯曲防止层240。然而，当第一弯曲防止层240包括导电材料时，第四接触插塞494可以延伸穿过但不会接触第一弯曲防止层240。在这种情况下，可以形成额外的绝缘间隔件以覆盖第四接触插塞494的侧壁，或者第四接触插塞494可以与第一弯曲防止层240的侧壁分隔开。
在附图中，第四接触插塞494延伸穿过第一弯曲防止层240的第一凹部250；然而，发明构思可以不限于此。
再次参照图2和图3，可以在第六绝缘中间层420、CSL 482、第二接触插塞结构、第三接触插塞492和第四接触插塞494上顺序地形成第七绝缘中间层500、第八绝缘中间层520、第九绝缘中间层540、第十绝缘中间层560、第十一绝缘中间层580和第十二绝缘中间层600，可以形成第一上接触插塞512、第二上接触插塞514、第三上接触插塞516、第四上接触插塞517、第五上接触插塞518、第一上布线532、第二上布线534、第三上布线536、第四上布线537、第五上布线538、第六上布线572、第七上布线574、第八上布线576、第九上布线577和第十上布线578、第十一上布线614、第十二上布线616和第十三上布线617以及第一上过孔552、第二上过孔554、第三上过孔556、第四上过孔557、第五上过孔558、第六上过孔594、第七上过孔596和第八上过孔597，从而完成垂直存储器装置的制造。
如上所述，可以在第一基底100的第一区域I、第二区域II和第三区域III上在第二绝缘中间层230与第二基底290之间形成第一弯曲防止层240，使得可以减小或防止第一弯曲防止层240的弯曲。第一弯曲防止层240可以在其上部处包括图案，该图案可以在特定方向(例如，第三方向)上延伸。因此，第一弯曲防止层240可以在所述方向上向第一基底100施加压缩应力或拉伸应力，使得可以减小或防止第一基底100的向上弯曲或向下弯曲。
图19是示出根据发明构思的示例性实施例的在第一弯曲防止层240的上部处的第一凹部250的布局的平面图。
参照图19的左上角，在发明构思的示例性实施例中，包括沿第二方向彼此分隔开的多个均沿第三方向延伸的第一凹部250的第一凹部组RG1以及在第三方向上与第一凹部组RG1分隔开并且包括沿第二方向彼此分隔开的多个均沿第三方向延伸的第一凹部250的第二凹部组RG2可以形成在第一弯曲防止层240的上部处。每个第一凹部250是处于第一弯曲防止层240的上部处的图案，因此，第一凹部组和第二凹部组可以分别称为第一图案组和第二图案组。
在图19的右上角中所示的发明构思的另一示例性实施例中，沿第三方向上彼此分隔开的多个均沿第二方向延伸的第一凹部250可以形成在第一弯曲防止层240的上部处。
在图19的左下角中所示的发明构思的另一示例性实施例中，包括沿第三方向上彼此分隔开的多个均沿第二方向延伸的第一凹部250的第三凹部组RG3以及在第二方向上与第三凹部组RG3分隔开并且包括沿第三方向上彼此分隔开的多个均沿第二方向延伸的第一凹部250的第四凹部组RG4可以形成在第一弯曲防止层240的上部处。第三凹部组和第四凹部组可以分别称为第三图案组和第四图案组。
在图19的右下角中所示的发明构思的另一示例性实施例中，沿与第四方向交叉的第五方向彼此分隔开的多个均沿第四方向延伸的第一凹部250可以形成在第一弯曲防止层240的上部处，其中，第四方向与作为每个栅电极462、464和466的延伸方向的第二方向或基本垂直于第二方向的第三方向成锐角。
在垂直存储器装置中的第一弯曲防止层240上，第一凹部250可以具有图19中所示的布局。然而，第一弯曲防止层240可以具有各种类型的布局，使得应力可以施加到第一基底100，以减小或防止第一基底100的弯曲。
图20至图26是示出根据发明构思的示例性实施例的垂直存储器装置的剖视图。除了弯曲防止层之外，垂直存储器装置可以与图1至图4的垂直存储器装置基本相同或相似。因此，同样的附图标记可以表示同样的元件，并且可以省略对其的详细描述。
参照图20，第一弯曲防止层240可以不具有图案，在这种情况下，整个第一弯曲防止层240可以将压缩应力或拉伸应力施加到第一基底100，以减小或防止第一基底100的弯曲。在图20中，第一弯曲防止层240可以形成有平坦的上表面。
参照图21和图22A，第一接触插塞280、第二接触插塞484和第四接触插塞494中的每个可以经过延伸穿过第一弯曲防止层240的第四开口245。第四开口245可以具有比第一接触插塞280、第二接触插塞484和第四接触插塞494的直径大的直径，因此，第一接触插塞280、第二接触插塞484和第四接触插塞494中的每个可以延伸穿过但不接触第一弯曲防止层240。尽管图21示出了第四开口245形成在具有凹部250的第一弯曲防止层240中，但是第四开口245可以形成在图20的第一弯曲防止层240中。
参照图21和图22B，第一弯曲防止层240可以被在第三方向上延伸穿过其的第五开口247划分为多块，并且第一接触插塞280、第二接触插塞484和第四接触插塞494中的每个都可以经过第五开口247。因此，第一接触插塞280、第二接触插塞484和第四接触插塞494中的每个可以与第一弯曲防止层240分隔开，以不接触第一弯曲防止层240。
参照图23，可以形成包括顺序地堆叠的粘附图案262和金属图案264的第二弯曲防止层260，而不是作为单层的第一弯曲防止层240。粘附图案262可以包括例如金属氮化物，金属图案264可以包括例如金属。第二弯曲防止层260包括导电材料，因此可以具有参照图21、图22A和图22B所示的结构中的一种。第二弯曲防止层260也可以形成为具有平坦的上表面。
参照图24，可以在下绝缘中间层结构与第二基底290之间在第一方向上形成多个第一弯曲防止层240。第一弯曲防止层240可以具有在相同方向或不同方向上延伸的图案。第一缓冲层270可以形成在第一弯曲防止层240之间。
参照图25，除了第一弯曲防止层240之外，还可以在上电路图案上形成第三弯曲防止层630。第二凹部640可以形成在第三弯曲防止层630上，并且第二缓冲层650可以形成在第三弯曲防止层630上以覆盖第二凹部640。在发明构思的一些示例性实施例中，可以不形成第一弯曲防止层240，而是可以仅形成第三弯曲防止层630。在发明构思的其它示例性实施例中，第三弯曲防止层630可以不包括第二凹部。
参照图26，除了第一弯曲防止层240之外，还可以在第一基底100上形成第四弯曲防止层660。第三凹部670可以形成在第四弯曲防止层660上，并且第一绝缘中间层160可以覆盖第三凹部670。在发明构思的一些示例性实施例中，可以不形成第一弯曲防止层240，而是可以仅形成第四弯曲防止层660。
第四弯曲防止层660可以具有参照图21、图22A和图22B所示的结构中的一种，使得第一晶体管和第二晶体管以及第三杂质区域106可以延伸穿过但不接触第四弯曲防止层660。
图27是示出根据发明构思的示例性实施例的垂直存储器装置的剖视图。除了一些元件之外，垂直存储器装置可以与图1至图4的垂直存储器装置基本相同或相似。因此，同样的附图标记可以表示同样的元件，并且可以省略对其的详细描述。
参照图27，可以在第二基底290上顺序地形成沟道连接图案700和支撑层710，并且可以在支撑层710上交替且重复地堆叠绝缘图案315与栅电极462、464和466。
沟道连接图案700可以连接同一存储器单元块中的沟道380，并且可以包括例如掺杂的多晶硅。因此，电荷存储结构370可以在每个沟道380的下部处被划分以暴露每个沟道380的外侧壁，并且沟道380的被暴露的外侧壁可以接触沟道连接图案700。电荷存储结构370的上部可以覆盖每个沟道380的上部的外侧壁，并且电荷存储结构370的下部可以形成在第二基底290上以覆盖每个沟道380的下部的底表面和外侧壁。
支撑层710可以包括未掺杂的多晶硅或掺杂的多晶硅。
根据发明构思的示例性实施例的垂直存储器装置可以包括在上基底与覆盖下电路图案的下绝缘中间层结构之间、或者在上电路图案上或在下基底上的弯曲防止层。因此，可以通过沿着弯曲防止层的上部延伸的图案来减少或防止下基底的弯曲。因此，发明构思的示例性实施例提供了一种具有均匀的电特性的垂直存储器装置。
尽管已经参照本发明构思的示例性实施例示出并描述了本发明构思，但是本领域技术人员将容易理解，可以在不脱离本发明构思的范围的情况下对其进行许多修改。

Claims (25)

1.一种垂直存储器装置，所述垂直存储器装置包括：
电路图案，位于第一基底上；
绝缘中间层，位于第一基底上，绝缘中间层覆盖电路图案；
弯曲防止层，位于绝缘中间层上，弯曲防止层在与第一基底的上表面基本平行的第一方向上延伸；
第二基底，位于弯曲防止层上；
栅电极，在第二基底上沿第二方向彼此分隔开，第二方向基本垂直于第一基底的上表面；以及
沟道，在第二方向上延伸穿过栅电极。
2.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层包括在基本平行于第一基底的上表面并基本垂直于第一方向的第三方向上彼此分隔开的多个图案。
3.根据权利要求2所述的垂直存储器装置，其中，所述多个图案包括：
第一组，包括在第三方向上彼此分隔开的第一图案；以及
第二组，包括在第三方向上彼此分隔开的第二图案，第二组在第一方向上与第一组分隔开。
4.根据权利要求1所述的垂直存储器装置，其中，每个栅电极在第一方向上延伸。
5.根据权利要求1所述的垂直存储器装置，其中，每个栅电极在第三方向上延伸。
6.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层包括多个凹部，每个凹部在与第一基底的上表面基本平行的方向上延伸并且与第一方向成锐角。
7.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层包括图案，其中，所述图案是在弯曲防止层的上表面上具有沿第一方向延伸的条形形状的凹部。
8.根据权利要求7所述的垂直存储器装置，所述垂直存储器装置还包括位于弯曲防止层上的缓冲层，缓冲层填充凹部并且具有平坦的上表面。
9.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层是第一弯曲防止层，
其中，垂直存储器装置还包括：
布线，位于栅电极上，布线电连接到栅电极；以及
第二弯曲防止层，位于布线上。
10.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层是第一弯曲防止层，
其中，垂直存储器装置还包括位于第一基底与绝缘中间层之间的第二弯曲防止层。
11.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括在第二方向上延伸穿过栅电极和第二基底以电连接到电路图案的接触插塞结构，
其中，接触插塞结构包括接触插塞和覆盖接触插塞的侧壁的绝缘间隔件。
12.根据权利要求11所述的垂直存储器装置，其中，接触插塞结构延伸穿过弯曲防止层并且接触弯曲防止层。
13.根据权利要求11所述的垂直存储器装置，其中，接触插塞结构延伸穿过弯曲防止层，与弯曲防止层分隔开并且不接触弯曲防止层。
14.根据权利要求11所述的垂直存储器装置，其中，弯曲防止层是第一弯曲防止层，所述垂直存储器装置还包括在与第一基底的上表面基本平行的水平方向上与第一弯曲防止层分隔开的第二弯曲防止层，
其中，接触插塞结构在第一弯曲防止层与第二弯曲防止层之间延伸，并且不与第一弯曲防止层和第二弯曲防止层接触。
15.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层包括氮化硅。
16.根据权利要求1所述的垂直存储器装置，其中，弯曲防止层包括顺序地堆叠的第一层和第二层，
其中，第一层包括金属氮化物，第二层包括金属。
17.根据权利要求1所述的垂直存储器装置，其中，绝缘中间层是第一绝缘中间层，
其中，所述垂直存储器装置还包括：
绝缘中间层图案，在与第二基底相同的水平处位于弯曲防止层上，绝缘中间层图案覆盖第二基底的侧壁；
第二绝缘中间层，位于第二基底和绝缘中间层图案上，第二绝缘中间层覆盖栅电极的侧壁；以及
第一接触插塞，在第二方向上延伸穿过第二绝缘中间层和绝缘中间层图案，第一接触插塞电连接到电路图案。
18.根据权利要求17所述的垂直存储器装置，其中，第一接触插塞延伸穿过并接触弯曲防止层。
19.根据权利要求17所述的垂直存储器装置，其中，第一接触插塞延伸穿过弯曲防止层，与弯曲防止层分隔开并且不接触弯曲防止层。
20.根据权利要求17所述的垂直存储器装置，其中，第一接触插塞与弯曲防止层的侧壁分隔开并且不接触弯曲防止层。
21.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括从第二基底的底表面在第二方向上延伸以电连接到电路图案的第二接触插塞。
22.根据权利要求21所述的垂直存储器装置，其中，第二接触插塞延伸穿过并接触弯曲防止层。
23.一种垂直存储器装置，所述垂直存储器装置包括：
电路图案，位于第一基底上，第一基底包括单元区域和与单元区域相邻的***电路区域；
第一绝缘中间层，位于第一基底上，第一绝缘中间层覆盖电路图案；
第一弯曲防止层，在单元区域和***电路区域上位于第一绝缘中间层上；
第二基底，在单元区域上位于第一弯曲防止层上；
栅电极，在单元区域上沿第一方向在第二基底上彼此分隔开，第一方向基本垂直于第一基底的上表面；
沟道，在单元区域上沿第一方向延伸穿过栅电极；以及
第一接触插塞，在***电路区域上沿第一方向延伸穿过第一弯曲防止层，第一接触插塞电连接到电路图案。
24.一种垂直存储器装置，所述垂直存储器装置包括：
晶体管，位于第一基底上；
下布线，位于第一基底上，下布线电连接到晶体管；
第一绝缘中间层，位于第一基底上，第一绝缘中间层覆盖晶体管和下布线；
弯曲防止层，位于第一绝缘中间层上，弯曲防止层在基本平行于第一基底的上表面的第一方向上延伸；
第二基底，位于弯曲防止层上；
栅电极，在第二基底上沿第二方向彼此分隔开，第二方向基本垂直于第一基底的上表面；
第二绝缘中间层，位于第二基底上，第二绝缘中间层覆盖栅电极的侧壁；
沟道，在第二方向上延伸穿过栅电极；
上布线，位于栅电极上，上布线电连接到栅电极；
第一接触插塞结构，延伸穿过栅电极、第二基底和弯曲防止层，第一接触插塞结构电连接到下布线中的第一下布线；以及
第二接触插塞，延伸穿过第二绝缘中间层和弯曲防止层，第二接触插塞电连接到下布线中的第二下布线。
25.根据权利要求24所述的垂直存储器装置，其中，弯曲防止层包括在与第一基底的上表面基本平行并与第一方向交叉的第三方向上彼此分隔开的多个图案。
CN202010453360.2A 2019-06-21 2020-05-26 垂直存储器装置 Pending CN112117280A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0074144 2019-06-21
KR1020190074144A KR20210002139A (ko) 2019-06-21 2019-06-21 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN112117280A true CN112117280A (zh) 2020-12-22

Family

ID=71105215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010453360.2A Pending CN112117280A (zh) 2019-06-21 2020-05-26 垂直存储器装置

Country Status (4)

Country Link
US (2) US11652068B2 (zh)
EP (1) EP3754708A1 (zh)
KR (1) KR20210002139A (zh)
CN (1) CN112117280A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274680A (zh) * 2020-04-14 2022-11-01 长江存储科技有限责任公司 具有背面互连结构的三维存储器件
JP2022142225A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 半導体記憶装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5130761A (ja) 1974-09-09 1976-03-16 Toyooki Kogyo Kk Sadohenatsukinoseigyosochi
JP3463961B2 (ja) 1995-03-20 2003-11-05 富士通株式会社 半導体装置
FR2795732B1 (fr) 1999-07-01 2003-08-01 Inst Nat Sante Rech Med Utilisation du gene krit1 dans le domaine de l'angiogenese
JP2007005409A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd 誘電体メモリ及びその製造方法
JP2008198784A (ja) 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置
US7812453B2 (en) 2007-10-24 2010-10-12 Panasonic Corporation Semiconductor device
JP5601566B2 (ja) 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2014038882A (ja) 2012-08-10 2014-02-27 Toshiba Corp 半導体記憶装置
JP6396653B2 (ja) 2013-10-30 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US20150249010A1 (en) 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
KR102307060B1 (ko) 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR102264675B1 (ko) 2014-12-09 2021-06-15 삼성전자주식회사 반도체 장치 및 그 형성방법
KR102392685B1 (ko) * 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
KR102589594B1 (ko) * 2016-03-02 2023-10-17 삼성전자주식회사 반도체 메모리 소자
US10115632B1 (en) 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
JP2019050271A (ja) * 2017-09-08 2019-03-28 東芝メモリ株式会社 記憶装置
KR102484394B1 (ko) 2017-12-06 2023-01-03 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US11652068B2 (en) 2023-05-16
US20200402923A1 (en) 2020-12-24
KR20210002139A (ko) 2021-01-07
EP3754708A1 (en) 2020-12-23
US20230282600A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US10943922B2 (en) Vertical memory devices
US20200105783A1 (en) Vertical memory devices
KR20170126139A (ko) 수직형 메모리 장치
US20230354594A1 (en) Vertical memory devices
KR20180073161A (ko) 수직형 메모리 장치
US11700731B2 (en) Stacked structure for a vertical memory device
CN112310101A (zh) 垂直存储器件
US11778826B2 (en) Vertical memory devices
US20230282600A1 (en) Vertical memory devices
US11600632B2 (en) Vertical memory with simplified integration
US20220310651A1 (en) Vertical memory device
KR20190123880A (ko) 수직형 메모리
US11610908B2 (en) Vertical memory devices
CN113764425A (zh) 垂直存储器装置
US11678485B2 (en) Vertical memory devices
US12009300B2 (en) Wiring structures having intersecting metal patterns
US20190378850A1 (en) Vertical memory devices
CN113299658A (zh) 垂直存储器装置
CN113823634A (zh) 垂直存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination