KR100688517B1 - 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법 - Google Patents

전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법 Download PDF

Info

Publication number
KR100688517B1
KR100688517B1 KR1020050002460A KR20050002460A KR100688517B1 KR 100688517 B1 KR100688517 B1 KR 100688517B1 KR 1020050002460 A KR1020050002460 A KR 1020050002460A KR 20050002460 A KR20050002460 A KR 20050002460A KR 100688517 B1 KR100688517 B1 KR 100688517B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
voltage supply
supply unit
inspection
signal line
Prior art date
Application number
KR1020050002460A
Other languages
English (en)
Other versions
KR20060082198A (ko
Inventor
이상훈
지준수
안중배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002460A priority Critical patent/KR100688517B1/ko
Priority to US11/330,013 priority patent/US7423443B2/en
Publication of KR20060082198A publication Critical patent/KR20060082198A/ko
Application granted granted Critical
Publication of KR100688517B1 publication Critical patent/KR100688517B1/ko
Priority to US12/185,697 priority patent/US7626413B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

병렬 검사 개수를 증가시킬 수 있는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 소자의 전기적 검사에 사용되는 테스터(tester)를 준비하는 단계와, 테스터의 퍼포먼스 보오드(performance board)에 있는 전압공급유닛(VSU)의 신호라인을 2개로 분할하는 단계와, 퍼포먼스 보오드에서 분할된 전압공급유닛(VSU)의 신호라인에 스위칭 소자를 연결하는 단계와, 전압공급유닛의 신호라인이 분할된 테스터를 사용하여 반도체 소자에 대한 병렬 검사를 진행하는 단계와, 병렬 검사되는 반도체 소자에 불량이 발생하면 불량이 발생된 반도체 소자로 입력되는 전압공급유닛의 신호라인을 상기 스위칭 소자를 이용하여 차단(off)시키는 단계와, 반도체 소자에 대한 병렬검사를 종료하는 단계를 구비하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법을 제공한다.
병렬검사, 퍼포먼스 보오드, 전원 분할, 릴레이.

Description

전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법{Parallel test method for semiconductor device using a division of voltage supply unit}
도 1은 일반적인 반도체 소자의 전기적 검사에 사용되는 테스터의 개략적인 사시도이다.
도 2는 도1의 테스트 헤드 및 퍼포먼스 보오드의 단면도이다.
도 3은 테스트 헤드부터 피검사 소자까지 신호라인의 연결을 설명하기 위한 블록도이다.
도 4는 퍼포먼스 보오드에서 전원 신호라인의 연결상태를 설명하기 위한 블록도이다.
도 5는 반도체 소자의 전기적 검사에 사용되는 테스터의 구조를 설명하기 위한 블록도이다.
도 6은 도 5에서 퍼포먼스 보오드의 평면도이다.
도 7은 퍼포먼스 보오드에서 전원신호 라인을 2개로 분할한 블록도이다.
도 8은 퍼포먼스 보오드에서 분할된 전원신호 라인에 스위칭 소자를 연결한 블록도이다.
도 9는 본 발명에 따라서 병렬검사를 개수를 2배수로 증가시킨 테스트 시스템에서 테스트 헤드부터 피검사소자까지의 신호라인의 연결을 설명하기 위한 블록 도이다.
도 10을 본 발명을 설명하기 위한 플로차트(flowchart)이다.
본 발명은 반도체 소자의 검사장치 및 검사방법에 관한 것으로, 더욱 상세하게는 검사장치의 퍼포먼스 보오드 구조를 개선하여 한번에 검사할 수 있는 반도체 소자의 개수를 2배로 증가시킨 병렬검사 방법에 관한 것이다.
반도체 소자는 웨이퍼 상태로 생산되어 다이 분류 검사(Electrical Die Sorting test)를 수행하고, 다시 반도체 패키지로 조립이 완료된 후 사용자에게 전달되기 앞서 최종적으로 전기적 검사(Electrical final test)를 받게 된다. 특히 대용량화, 다(多)핀화가 급속히 진행되고 있는 반도체 메모리 소자에서는 이에 대응하여 전기적 검사공정의 효율을 높이는 문제가 중요시 대두되고 있다.
이를 위하여 반도체 메모리 소자의 검사장치인 테스터는 고속화 및 쓰루풋 시간(throughput time)의 개선에 초점을 두고 발전해가고 있다. 위의 두 발전방향 중, 쓰루풋 시간의 개선은 아래와 같은 방법을 통해 그 길을 찾을 수 있다.
첫째, 검사방법을 변경하고 검사 프로그램을 조정하여 검사시간을 단축시키는 것이다. 둘째, 한번에 검사되는 반도체 메모리 소자의 개수를 증가시키는 방법, 즉 병렬검사시 피검사소자(DUT)의 개수를 늘리는 것이다. 이러한 기술적 배경중 본 발명은 병렬검사시 피검사 소자의 개수를 늘려 검사 효율을 높이기 위한 발 명이다.
도 1은 일반적인 반도체 소자의 전기적 검사에 사용되는 테스터의 개략적인 사시도이다.
도 1을 참조하면, 반도체 소자의 전기적 검사에 필요한 계측기 등이 메일 프레임(main frame, 22)에 들어있고, 상기 메인 프레임(22)의 기능은 신호케이블(20)을 통해 테스트 헤드(test head, 24)로 확장된다. 상기 테스트 헤드(24) 상부에는 퍼포먼스 보오드(28)가 탑재되어 있다. 상기 퍼포먼스 보오드(28)는 테스터의 드라이버 신호라인, I/O 신호라인, 전원 신호라인 및 그라운드(ground) 신호라인이 인쇄회로패턴의 형태로 포함되어 있다. 또한 퍼포먼스 보오드(28)의 중앙에는 포고 핀(pogo pin) 블록(19)이 형성되어 있어서 프로버 시스템(prober system) 혹은 핸들러에 연결되어 사용된다.
도 2는 도1의 테스트 헤드 및 퍼포먼스 보오드의 단면도이다.
도 2를 참조하면, 테스트 헤드(24)에는 드라이버 채널, I/O 채널, 전압공급유닛(VSU: Voltage Supply Unit, 이하 'VSU') 채널 등이 배치되어 있다. 이러한 드라이버 채널, I/O 채널, 전압공급유닛(VSU) 채널들은 신호라인(30)을 통하여 퍼포먼스 보오드(28)의 인쇄회로 패턴에 연결되고, 퍼포먼스 보오드(28)에서 인쇄회로패턴 형태로 존재하는 드라이버 채널, I/O 채널, 전압공급유닛(VSU) 채널의 신호라인은 다시 포고핀(18)과 연결된다.
상기 포고핀에는 다이 분류 검사(EDS)인 경우, 프로버 시스템의 프로브 카드(probe card)가 연결되고, 반도체 패키지 상태의 최종 전기적 검사인 경우, DUT 보 오드가 장착되어 반도체 소자에 대한 전기적 검사가 진행되게 된다.
도 3은 테스트 헤드부터 피검사 소자까지 신호라인의 연결을 설명하기 위한 블록도이다
도 3을 참조하면, 테스트 헤드(24)에는 드라이버 신호 라인(10), I/O 신호라인(12) 및 전압공급유닛(VSU)의 전원 신호라인(14)이 각각 존재한다. 상기 드라이버 신호 라인(10)은 드라이버(driver, 11)를 통하여 피검사소자(DUT: Device Under Test, 40)의 어드레스 핀(A0~An)과 퍼포먼스 보오드(28) 및 인터페이스 보오드(32)를 경유하여 연결된다. 상기 인터페이스 보오드(32)는 프로브 카드 및 DUT 보오드가 될 수 있다.
또한 I/O 신호라인(12)은 드라이버(11) 및 비교기(13)를 통하여 피검사소자(DUT, 40)의 데이터 핀(DQ0~DQn)과 퍼포먼스 보오드(28) 및 인터페이스 보오드(32)를 경유하여 연결되고, 전원 신호라인(14)은 드라이버(11)를 통해 퍼포먼스 보오드(28)의 릴레이(16) 및 인터페이스 보오드(32)를 경유하여 피검사소자(DUT, 40)의 전원 핀(VDD)과 서로 연결된다. 이때 상기 릴레이(16)는 피검사소자가 병렬검사 방식의 전기적 검사에서 불량으로 판정되면, 테스터 자체의 운영체제(operating system)의 제어에 의해 연결이 차단(off)되어 인접하는 피검사소자에 손상이 발생하거나, 프로브 카드와 같은 인터페이스 보오드에 손상이 발생되는 것을 방지한다.
도 4는 퍼포먼스 보오드에서 전원신호 라인의 연결상태를 설명하기 위한 블록도이다.
도 4를 참조하면, 퍼포먼스 보오드에 있는 인쇄회로 패턴에서 전원 신호라인(14)이 병렬검사시 각각의 피검사 소자(40)의 전원 핀으로 연결되는 형태를 보여준다. 병렬 방식의 전기적 검사에서 릴레이(16-1, 16-2,...16-(n-1), 16-n)는 모두 연결상태가 되지만, 병렬검사시 두 번째 피검사 소자(DUT 2)에서 불량이 발생되면 두 번째 릴레이(16-2)는 차단(off)되어 인접하는 피검사 소자나 프로브 카드(도3의 32)에서 니들(needle)이 녹는 것과 같은 사고를 미연에 방지하게 된다.
그러나 상술한 방식은 병렬 방식의 전기적 검사 공정에서 테스터 메이커(maker)에서 지정한 개수의 피검사 소자를 검사하는 메커니즘이며, 피검사 소자의 개수를 2배로 늘리기 위해서는 새로운 방식의 하드웨어 및 소프트웨어적 제어 방식이 필요하게 된다.
본 발명이 이루고자 하는 기술적 과제는 상술한 과제를 달성할 수 있도록 테스터의 퍼포먼스 보오드의 전원 신호라인을 분할하여 보다 효율적으로 운용함으로써 병렬검사시 피검사소자의 개수를 2배 이상 증가시킬 수 있는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법은, 반도체 소자의 전기적 검사에 사용되는 테스터(tester)를 준비한다. 상기 테스터의 퍼포먼스 보오드에 있는 전압공급유닛(VSU)의 전원 신호라인을 2개로 분할한다. 그 후, 상기 퍼포먼스 보오드에서 분할된 전압공 급유닛(VSU)의 전원 신호라인에 스위칭 소자를 연결한다. 그리고 퍼포먼스 보오드에서 전압공급유닛의 전원 신호라인이 분할된 테스터를 사용하여 반도체 소자에 대한 병렬 검사를 진행한다. 이때 병렬 검사되는 반도체 소자에 불량이 발생하면 불량이 발생된 반도체 소자로 입력되는 전원 신호라인을 상기 스위칭 소자를 이용하여 차단(off)시키는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 분할된 전압공급유닛에 연결된 스위칭 소자는 릴레이(relay)를 포함하는 회로 모듈인 것이 적합하고, 상기 반도체 소자에 대한 병렬 검사는 테스터가 한번에 검사할 수 있는 병렬검사 개수의 2배인 것이 적합하고, 상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 방법은, 상기 퍼포먼스 보오드에 있는 I/O 신호라인 혹은 드라이버 신호라인으로 입력되는 신호를 제어하여 실현하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 I/O 신호라인 및 드라이버(driver) 신호라인은 전압공급유닛의 분할을 제어함과 동시에 반도체 소자의 전기적 검사에도 이용되는 것이 적합하다.
바람직하게는, 상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 단계는, 반도체 소자의 병렬 검사 중에서 반도체 소자에 대한 연결 검사(open/short test) 혹은 누설전류 검사 후인 것이 적합하며, 기타 다른 검사 항목 후에도 가능하다.
또한 상기 반도체 소자에 대한 병렬 검사를 진행하는 단계는, 상기 퍼포먼스 보오드에 인터페이스 보오드가 탑재된 자동검사 로봇을 연결하는 단계와, 상기 테스터에 검사 프로그램을 가동시켜 피검사소자를 검사하는 단계를 포함하는 것이 적합하다. 이때 상기 인터페이스 보오드는 2배수의 병렬검사를 위해 드라이버 신호라인 및 I/O 신호라인이 2개로 분할된 것이 적합하다.
본 발명에 따르면, 테스터의 퍼포먼스 보오드에 있는 전원 신호라인을 분할하여 효율적으로 운용함으로써 병렬검사시 피검사소자의 개수를 2배 이상 증가시킬 수 있고, 분할된 전원 신호라인이 사용되는 피검사 소자에서 불량이 발생하면 스위칭 소자의 제어를 통해 전원 신호라인의 전원 공급을 차단할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다. 가령 아래의 바람직한 실시예에서 설명되는 테스터는 반도체 메모리 소자용 테스터를 중심으로 설명하였지만, 이는 LSI 소자 테스터, 아날로그 소자 테스터, 믹스드 시그널(mixed signal) 테스터에도 변형 적용이 가능하다. 또한 테스터 메이커 별로 테스터의 구조는 약간씩 변형이 가능함은 물론이다.
도 5는 반도체 소자의 전기적 검사에 사용되는 테스터의 구조를 설명하기 위한 블록도이다.
도 5를 참조하면, 반도체 소자 테스터(100)는 테스터 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 워크스테이션(work station)에 테스터 중앙 처리장 치(tester processor, 110)가 있고, 내부의 하드웨어 구성요소로는 프로그램어블 전원(programmable power supply, 112), 직류 파라메터 측정 유닛(DC parameter measurement unit, 114), 알고리듬 패턴 발생기(Algorithmic Pattern Generator, 116), 타이밍 발생기(Timing Generator, 118), 파형정형기(Wave Sharp Formatter, 120) 및 드라이버 신호 채널(Driver signal Channel)과 I/O 신호 채널(Input/Output signal channel) 및 전압공급유닛(VSU)이 연결된 전원 신호 채널이 내장된 핀 테스트 헤드(150)등이 있다. 그리고 상기 테스트 헤드(150)에는 퍼포먼스 보오드(160)가 탑재되어 있다. 따라서, 테스터(100)는 워크스테이션의 테스터 중앙처리 장치(110)에서 작동되는 테스트 프로그램에 의해 상기 하드웨어적 구성요소들이 서로 신호를 주고받으며 인터페이스 보오드(200)를 통해 연결된 피검사소자(300)에 대한 전기적 기능을 검사하게 된다.
상기 테스트 프로그램(test program)은, 크게 직류검사(DC test), 교류 검사(AC Test) 및 기능 검사(Function test)로 이루어진다. 여기서 기능검사는 반도체 메모리 소자의 실제 동작 상황에 맞추어 그 기능을 확인하는 것이다. 즉, 테스터(100)의 알고리듬 패턴 발생기(116)로부터 피검사소자(300), 예컨대 디램(DRAM)에 입력 패턴을 쓰고(Write operation), 그것을 디램의 출력 패턴을 통해 읽어들여(Read operation), 예상 패턴(expected pattern)과 비교회로(Comparator)를 통해 비교(Compare operation)하는 것이다.
도 6은 도 5에서 퍼포먼스 보오드의 평면도이다.
도 6을 참조하면, 퍼포먼스 보오드(160)는 다층기판 형태의 인쇄회로기판 (PCB, 162)으로써, 내부에는 드라이버 신호라인, I/O 신호라인, VSU와 연결된 전원 신호라인 및 그라운드 신호라인으로 사용되는 인쇄회로패턴이 설계되어 있다. 그리고 중앙에는 포고핀 블록(164)이 형성되어 있어서 상기 드라이버 신호라인, I/O 신호라인, VSU와 연결된 전원 신호라인 및 그라운드 신호라인으로 사용되는 인쇄회로패턴이 외부에서 연결되는 인터페이스 보오드를 통해 피검사 소자와 연결되도록 되어 있다.
상기 인터페이스 보오드(160)는 웨이퍼 상태에서 수행되는 전기적 검사인 EDS 검사에서는 프로브 카드이고, 자동 검사 로봇은 프로버 시스템(prober system)이 된다. 또한 반도체 패키지 상태에서 수행되는 전기적 검사인 최종검사(final test)에서는 인터페이스 보오드가 DUT 보오드가 되고 자동검사 로봇으로 핸들러를 사용한다.
도 7은 퍼포먼스 보오드에서 전원신호 라인을 2개로 분할한 블록도이다.
도 7을 참조하면, 전원 신호라인(162)을 2개로 분할하면, 기존에 사용하던 하나의 전원 신호라인(162)을 통하여 2개의 전원 신호라인(166)을 만들 수 있기 때문에 병렬검사시 피검사 개수(400)를 2배로 늘리는 것이 가능하다. 그러나 2개로 분할된 전원 신호라인(166)과 연결된 피검사 소자(400), 예를 들면 DUT 1 및 DUT 1'중 하나(DUT 1')만 병렬검사시 불량이 될 경우, 릴레이 164-1이 차단되지 않기 때문에 인접하는 피검사소자(DUT 1)가 손상을 받거나, 프로브 카드와 같은 인터페이스 보오드에서 니들(needle)이 녹는(melting) 등의 사고가 발생할 수 있다.
그러나 병렬검사시 2개의 피검사 소자(DUT 1/DUT1')가 모두 불량으로 판명되 면 테스터 자체의 운영체제에 의하여 릴레이(164-1)를 차단하는 것이 가능하지만, 두 개중 하나만 불량으로 판정되면 릴레이(164-1)의 동작이 불가능하기 때문에 인접하는 피검사소자가 손상을 받거나, 프로브 카드와 같은 인터페이스 보오드에서 니들(needle)이 녹는 등의 사고가 발생할 수 있기 때문에 전원 신호라인의 분할에 큰 장애가 된다.
도 8은 퍼포먼스 보오드에서 분할된 전원신호 라인에 스위칭 소자를 연결한 블록도이다.
도 8을 참조하면, 도 7에서 설명된 문제점을 보완하기 위하여 본 발명에서는 2개로 분할된 전원 신호라인에 각각 스위치 소자, 예컨대 릴레이(164-1b, 164-1c, 164-2b, 164-2c,..., 164-nb, 164-nc)를 추가로 설치하였다. 이러한 릴레이는 회로 모듈의 형태로 퍼포먼스 보오드에 장착이 가능하다. 그리고 상기 릴레이(164-1b, 164-1c, 164-2b, 164-2c,..., 164-nb, 164-nc)를 제어하는 방법은 테스트 헤드에 있는 드라이버 신호라인, I/O 신호라인 등과 같이 테스터 내부에서 검사 프로그램의 명령어를 확용하여 사용 가능한 신호라인을 이용하여 연결 및 차단(on/off)이 가능하도록 한다.
가령, 메모리 테스터의 한 종류인 어드밴테스터(ADVANTESTER) 장비에서 드라이버 신호라인으로 사용되는 LCON 단자에 VIH 레벨을 인가하면 상기 164-1b, 164-1c 릴레이가 모두 동작(on)하도록 제어하고, 또 다른 드라이버 신호라인인 PD1 단자에 VIH 레벨을 인가하면 164-1b 릴레이는 동작(on)하고, 164-1c 릴레이는 차단(off)되 도록 제어할 수 있다. 반대로 상기 PD1 단자에 VIL 레벨을 인가하면 164-1b 릴레이는 차단(off)되고, 164-1c 릴레이는 동작(on)되도록 함으로써 전압공급유닛(VSU)에 연결된 전원 신호라인(162)이 2개로 분할되더라도, 분할된 2개의 전원 신호라인(166)의 전원 공급여부를 본 발명에 의하여 추가된 스위칭 소자를 사용하여 제어할 수 있다.
상기 릴레이(164-1b, 164-1c, 164-2b, 164-2c,..., 164-nb, 164-nc)를 제어하는 방법은 위에서는 드라이버 신호라인에 VIH/VIL의 신호 레벨을 인가하여 제어하였지만, 동일한 방식으로 I/O 신호라인에 VIH/VIL의 신호 레벨을 인가하여도 제어가 가능하다.
만약 2개로 분할된 전압공급유닛의 전원 신호라인(166)과 연결된 피검사 소자(DUT1/ DUT1')가 모두 불량으로 판정되면, 테스터는 자체의 운영체제(operating system)에 의하여 릴레이 164-1을 차단(off)하여 상기 불량으로 판정된 반도체 소자(DUT1/ DUT1')로 공급되는 전원을 차단(off)시킨다.
도 9는 본 발명에 따라서 병렬검사를 개수를 2배수로 증가시킨 테스트 시스템에서 테스트 헤드부터 피검사소자까지의 신호라인의 연결을 설명하기 위한 블록도이다.
도 9를 참조하면, 전원 신호라인(162)에 대한 분할은 퍼포먼스 보오드(200)에서 전원 신호라인(162)을 2개의 전원 신호라인(166)으로 분할시키고, 릴레이(164A, 164B)를 추가로 설치하여 구현한다. 또한 드라이버 신호라인(152) 및 I/O 신호라인(154)의 분할은 퍼포먼스 보오드(200)와 연결되는 인터페이스 보오드(300)에서 진행하여 2배로 증가된 피검사 소자(DUT# 2, 400B)에 연결된다. 이에 따라 최초 테스터에서 병렬 검사할 수 있는 용량(capacity)의 2배수의 피검사 소자를 한번에 전기적으로 검사할 수 있다.
도 10을 본 발명을 설명하기 위한 플로차트(flowchart)이다.
도 10을 참조하면, 상술한 바와 같이 하드웨어가 변경된 테스터 시스템을 준비(S100)한다. 상기 하드웨어의 변경은 퍼포먼스 보오드에서 전원공급유닛(VSU)과 연결된 전원 신호라인 2개를 분할되고, 각각에 릴레이를 포함하는 회로 모듈이 설치하여 실현된다. 또 다른 하나는 인터페이스 보오드, 예컨대 프로브 카드에서 드라이버 신호라인이 2개로 분할되고, I/O 신호라인을 두 개로 분할한다.
상기 변경된 테스터 시스템에 반도체 소자에 대한 병렬 방식의 전기적 검사를 시작(S110)한다. 이때 피검사 소자가 웨이퍼 상태의 전기적 검사인 EDS 검사인 경우, 프로브 카드를 퍼포먼스 보오드에 연결한 후, 자동 검사 로봇으로 프로버 시스템을 이용하여 2배수의 피검사 소자에 대한 전기적 검사를 시작한다. 또한 피검사소자가 반도체 패키지로 조립이 완료된 상태의 최종검사(final test)인 경우, DUT 보오드를 퍼포먼스 보오드에 연결하고 자동 검사 로봇인 핸들러를 사용하여 2배수의 피검사 소자에 대한 전기적 검사를 진행한다. 상기 전기적 검사는 테스터의 워크스테이션에 있는 검사 프로그램을 가동시킴으로서 시작된다.
이때, 2배수의 피검사 소자라 함은 원래 테스터 시스템은 메이커에서 장비를 설계할 때에 테스터 내부에 있는 드라이버 채널, I/O 채널 및 전압공급 유닛(VSU) 의 개수에 의하여 한번에 병렬검사를 할 수 있는 개수가 지정되어 있다. 그러나 본 발명에서는 퍼포먼스 보오드 및 인터페이스 보오드의 변경을 통하여 드라이버 신호라인, I/O 신호라인 및 전원 신호라인의 개수를 2배로 증가시켰기 때문에 테스터에 의해 지정된 피검사 개수의 2배수에 대한 전기적 검사가 가능한 것이다.
이어서 검사 프로그램에서 연결 검사(open/short test)를 진행한다. 그 후 검사 프로그램에서 분할된 2개의 전원 신호라인과 연결된 피검사 소자에서 불량이 발생되었는지를 확인(S130)한다. 만약 불량이 발생되었다면, 테스트 프로그램을 통하여 현재 테스터에서 사용하지 않는 드라이버 신호라인 혹은 I/O 신호라인에 VIH/VIL과 같은 신호를 인가하여 분할된 2개의 전원 신호라인에 설치된 릴레이를 제어하여 불량이 발생된 피검사 소자로 입력되는 전원 신호라인을 차단(off)시킨다(S140). 이때 상기 분할된 2개의 신호라인에 설치된 릴레이를 제어하기 위해 사용되는 드라이버 신호라인 및 I/O 신호라인은 병렬검사에 포함된 검사 항목(item)을 위해서도 사용되고, 동시에 병렬검사중 동작하지 않는 시간을 통해 릴레이 제어를 위해서도 사용되는 것이다.
상기 연결검사에서 불량의 발생이 없으면, 누설전류 검사를 진행(S150)한다. 상기 누설전류 검사가 완료된 후, 분할된 2개의 전원 신호라인과 연결된 피검사 소자에 불량이 발생되었는지 여부를 다시 확인(S160)한다. 만약 불량이 발생되었다면, 테스트 프로그램을 통하여 현재 테스터에서 사용하지 않는 드라이버 신호라인 혹은 I/O 신호라인에 VIH/VIL과 같은 신호를 인가하여 분할된 2개의 전원 신호라인에 설치된 릴레이를 제어하여 불량이 발생된 피검사 소자로 입력되는 전원 신호라인을 차단(off)시킨다(S170). 이러한 릴레이 제어를 통한 전원 신호라인의 차단은 검사 프로그램 전체를 통하여 1회만 하는 방법도 가능하며 혹은 검사 항목이 끝날 때마다 한번씩 하는 방식으로 변경이 가능하다.
상기 누설전류 검사(S150)에서 불량이 발생되지 않으면, 통상의 방식에 따라 기능검사(S180), 검사 결과 분류(190) 루틴(routine)을 수행하고 병렬 방식의 전기적 검사를 종료한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 테스터의 퍼포먼스 보오드에 있는 전원 신호라인을 분할하여 보다 효율적으로 운용함으로써 병렬검사시 피검사소자의 개수를 2배로 이상 증가시킬 수 있다. 둘째 분할된 전원 신호라인이 사용되는 피검사 소자에서 불량이 발생하면 스위칭 소자의 제어를 통해 불량이 발생된 피검사 소자로 입력되는 전원 신호라인을 차단함으로써, 인접하는 피검사 소자에 손상을 가하거나 프로브 카드에 손상이 발생되어 니들(needle)이 녹는 등의 문제점이 개선될 수 있다.

Claims (20)

  1. 반도체 소자의 전기적 검사에 사용되는 테스터(tester)를 준비하는 단계;
    상기 테스터의 퍼포먼스 보오드(performance board)에 있는 전압공급유닛(VSU)의 전원 신호라인을 2개로 분할하는 단계;
    상기 퍼포먼스 보오드에서 분할된 전압공급유닛(VSU)의 전원 신호라인에 스위칭 소자를 연결하는 단계;
    상기 퍼포먼스 보오드에서 전원 신호라인이 분할된 테스터를 사용하여 반도체 소자에 대한 병렬 검사를 진행하는 단계;
    상기 병렬 검사되는 반도체 소자에 불량이 발생하면 불량이 발생된 반도체 소자로 입력되는 전압공급유닛의 전원 신호라인을 상기 스위칭 소자를 이용하여 차단(off)시키는 단계; 및
    상기 반도체 소자에 대한 병렬검사를 종료하는 단계를 구비하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  2. 제1항에 있어서,
    상기 테스터는 메모리 소자의 전기적 검사용 테스터인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  3. 제1항에 있어서,
    상기 퍼포먼스 보오드에 있는 전압공급유닛은 복수개인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  4. 제1항에 있어서,
    상기 분할된 전압공급유닛에 연결된 스위칭 소자는 릴레이(relay)를 포함하는 회로 모듈인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  5. 제1항에 있어서,
    상기 반도체 소자에 대한 병렬 검사는 테스터가 한번에 검사할 수 있는 병렬검사 개수의 2배인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  6. 제1항에 있어서,
    상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 방법은,
    상기 퍼포먼스 보오드에 있는 I/O 신호라인으로 입력되는 신호를 제어하여 실현하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  7. 제6항에 있어서,
    상기 I/O 신호라인은 전압공급유닛과 연결된 전원 신호라인의 분할을 제어함과 동시에 반도체 소자의 전기적 검사에도 이용되는 것을 특징으로 하는 전압공급 유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  8. 제1항에 있어서,
    상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 방법은,
    상기 퍼포먼스 보오드에 있는 드라이버(driver) 신호라인으로 입력되는 신호를 제어하여 실현하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  9. 제8항에 있어서,
    상기 드라이버(driver) 신호라인은 전압공급유닛의 분할을 제어함과 동시에 반도체 소자의 전기적 검사에도 이용되는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  10. 제8항에 있어서,
    상기 퍼포먼스 보오드에 있는 드라이버(driver) 신호라인으로 입력되는 신호를 제어하는 방법은 상기 반도체 소자의 병렬검사에 사용되는 검사 프로그램(test program)의 명령어를 이용하여 수행하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  11. 제10항에 있어서,
    상기 검사 프로그램은 드라이버 신호라인으로 입력되는 전압의 레벨(VIH/VIL)을 이용하여 상기 스위칭 소자를 제어하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  12. 제1항에 있어서,
    상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 단계는, 반도체 소자의 병렬 검사 중에서 반도체 소자에 대한 연결 검사(open/short test) 후에 실시하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  13. 제1항에 있어서,
    상기 스위칭 소자를 이용하여 불량이 발생된 반도체 소자로 입력되는 전압공급유닛에 전원 공급을 차단(off)시키는 단계는, 반도체 소자의 병렬 검사 중에서 반도체 소자에 대한 누설전류 검사(leakage test) 후에 실시하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  14. 제1항에 있어서,
    상기 테스터는 2개로 분할된 전압공급유닛의 전원 신호라인과 연결된 반도체 소자가 모두 불량으로 판정되면, 테스터 자체의 운영체제(operating system)에 의하여 상기 불량으로 판정된 반도체 소자로 공급되는 전원을 차단(off)시키는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  15. 제1항에 있어서,
    상기 반도체 소자에 대한 병렬 검사를 시작하는 단계는,
    상기 퍼포먼스 보오드에 인터페이스 보오드가 탑재된 자동검사 로봇을 연결하는 단계; 및
    상기 테스터에 검사 프로그램을 가동시켜 피검사소자를 검사하는 단계를 포함하는 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  16. 제15항에 있어서,
    상기 인터페이스 보오드는 프로브 카드인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  17. 제15항에 있어서,
    상기 인터페이스 보오드는 DUT 보오드인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  18. 제16항에 있어서,
    상기 자동 검사 로봇은 프로버 시스템인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  19. 제17항에 있어서,
    상기 자동 검사 로봇은 핸들러인 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
  20. 제15항에 있어서,
    상기 인터페이스 보오드는 2배수의 병렬검사를 위해 드라이버 신호라인과 I/O 신호라인이 2개로 분할된 것을 특징으로 하는 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법.
KR1020050002460A 2005-01-11 2005-01-11 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법 KR100688517B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050002460A KR100688517B1 (ko) 2005-01-11 2005-01-11 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
US11/330,013 US7423443B2 (en) 2005-01-11 2006-01-10 Method of performing parallel test on semiconductor devices by dividing voltage supply unit
US12/185,697 US7626413B2 (en) 2005-01-11 2008-08-04 Parallel testing of semiconductor devices using a dividing voltage supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002460A KR100688517B1 (ko) 2005-01-11 2005-01-11 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법

Publications (2)

Publication Number Publication Date
KR20060082198A KR20060082198A (ko) 2006-07-18
KR100688517B1 true KR100688517B1 (ko) 2007-03-02

Family

ID=36652648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002460A KR100688517B1 (ko) 2005-01-11 2005-01-11 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법

Country Status (2)

Country Link
US (2) US7423443B2 (ko)
KR (1) KR100688517B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101516067B1 (ko) 2013-05-23 2015-04-29 삼성전기주식회사 폴링시스템 및 이를 이용한 폴링방법
KR20180056335A (ko) * 2016-11-18 2018-05-28 주식회사 에스디에이 프로브 카드의 전기적 특성 측정장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037236A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Vorrichtung und Verfahren zur Konfiguration einer Halbleiterschaltung
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP2008122362A (ja) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査手法
TWI461712B (zh) * 2009-01-21 2014-11-21 King Yuan Electronics Co Ltd 平行測試轉換裝置、平行測試系統以及平行測試之方法
JP5312227B2 (ja) * 2009-06-29 2013-10-09 株式会社日本マイクロニクス プローブカード及び検査装置
US20110304341A1 (en) * 2010-06-10 2011-12-15 Macronix International Co., Ltd. Method of testing integrated circuits
KR20120061140A (ko) * 2010-10-25 2012-06-13 삼성전자주식회사 피시험 소자의 테스트 장치 및 이를 이용한 피시험 소자의 테스트 방법
KR20120102451A (ko) * 2011-03-08 2012-09-18 삼성전자주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
CN102901902A (zh) * 2011-07-28 2013-01-30 飞思卡尔半导体公司 半导体器件的并联电源连接的测试方法
US9772366B2 (en) * 2015-02-26 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods of testing a device under test using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016609U (ko) * 1995-10-19 1997-05-23 버스용 휠캡
KR20000041167A (ko) * 1998-12-16 2000-07-15 김영술 집적회로제품용 고속 번인 테스트 보드
KR20040036542A (ko) * 2002-10-25 2004-04-30 인터내셔널 비지네스 머신즈 코포레이션 병렬 테스트 수행 장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5130645A (en) 1990-08-13 1992-07-14 Vlsi Technology, Inc. Integrated circuit built-in self-test structure
US5146161A (en) 1991-04-05 1992-09-08 Vlsi Technology, Inc. Integrated circuit test system
WO1996013967A1 (en) 1994-10-28 1996-05-09 Micromodule Systems Programmable high density electronic testing device
US5736850A (en) 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
KR200157915Y1 (ko) 1996-11-25 1999-10-01 전주범 텔레비젼의 수직 인쇄회로기판 고정장치
JPH10221402A (ja) 1997-01-31 1998-08-21 Ando Electric Co Ltd Ｉｃテスタ用電源電流測定回路
US6204679B1 (en) * 1998-11-04 2001-03-20 Teradyne, Inc. Low cost memory tester with high throughput
US6499121B1 (en) 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6480978B1 (en) 1999-03-01 2002-11-12 Formfactor, Inc. Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
KR100442696B1 (ko) * 2001-12-19 2004-08-02 삼성전자주식회사 반도체 메모리 소자의 병렬 테스트 시스템
JP2004234770A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 半導体記憶装置とテスト方法
KR100532447B1 (ko) * 2003-07-11 2005-11-30 삼성전자주식회사 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법
KR100548199B1 (ko) * 2004-07-15 2006-02-02 삼성전자주식회사 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016609U (ko) * 1995-10-19 1997-05-23 버스용 휠캡
KR20000041167A (ko) * 1998-12-16 2000-07-15 김영술 집적회로제품용 고속 번인 테스트 보드
KR20040036542A (ko) * 2002-10-25 2004-04-30 인터내셔널 비지네스 머신즈 코포레이션 병렬 테스트 수행 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101516067B1 (ko) 2013-05-23 2015-04-29 삼성전기주식회사 폴링시스템 및 이를 이용한 폴링방법
KR20180056335A (ko) * 2016-11-18 2018-05-28 주식회사 에스디에이 프로브 카드의 전기적 특성 측정장치

Also Published As

Publication number Publication date
KR20060082198A (ko) 2006-07-18
US20060152242A1 (en) 2006-07-13
US20080290891A1 (en) 2008-11-27
US7423443B2 (en) 2008-09-09
US7626413B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
KR100688517B1 (ko) 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
US6754849B2 (en) Method of and apparatus for testing CPU built-in RAM mixed LSI
US6587980B2 (en) Intelligent binning for electrically repairable semiconductor chips
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
JP2013527426A (ja) ウェハレベル接触器
US20020093358A1 (en) Parallel logic device/circuit tester for testing plural logic devices/circuits and parallel memory chip repairing apparatus
US6646461B2 (en) Method and apparatus for testing semiconductor devices using improved testing sequence
KR100498509B1 (ko) 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP2004069650A (ja) 変換装置
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
WO2007090465A1 (en) Testing devices under test by an automatic test apparatus having a multisite probe card
KR101020643B1 (ko) 여분 셀 분석 기능을 갖는 웨이퍼 마더보드
JP3089193B2 (ja) Ｉｃ試験装置
Manjula et al. Survey of Electronic hardware Testing types ATE evolution & case studies
KR100517604B1 (ko) 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법
JP2001060653A (ja) テスト対応型半導体集積回路及びそのテスト方法
KR100822889B1 (ko) Ａｔｅ를 이용한 실제속도 칩 테스트 시스템 및 방법
Ziaja Using LSSD to test modules at the board level
CN111999626A (zh) 可配置的半导体器件i-v特性测试装置及其测试方法
JPS587573A (ja) Ｉｃ試験方法
US20030210068A1 (en) Apparatus of testing semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee