CN111986991B - 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 - Google Patents

沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 Download PDF

Info

Publication number
CN111986991B
CN111986991B CN202010838550.6A CN202010838550A CN111986991B CN 111986991 B CN111986991 B CN 111986991B CN 202010838550 A CN202010838550 A CN 202010838550A CN 111986991 B CN111986991 B CN 111986991B
Authority
CN
China
Prior art keywords
layer
etching
etching window
forming
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010838550.6A
Other languages
English (en)
Other versions
CN111986991A (zh
Inventor
刘启军
王亚飞
李诚瞻
陈喜明
赵艳黎
郑昌伟
张超
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202010838550.6A priority Critical patent/CN111986991B/zh
Publication of CN111986991A publication Critical patent/CN111986991A/zh
Application granted granted Critical
Publication of CN111986991B publication Critical patent/CN111986991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。

Description

沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
技术领域
本公开涉及半导体器件技术领域，具体涉及一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件。
背景技术
碳化硅(SiC)是新型宽禁带半导体材料，高热导率、高击穿场强、高饱和速度等优点，非常适合制作高温大功率半导体器件。碳化硅基功率器件能极大的发挥其高温、高频和低损耗的特点，使得其在高压、高温、高频、大功率、强辐射等方面都有极大的应用前景。其中，碳化硅金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。
然而，传统平面栅结构的SiC MOSFET器件，在其元胞结构中除MOS结构外还寄生了一个体PIN二极管，该PIN二极管的开启会引起“双极退化”现象，严重影响MOSFET器件长期使用的可靠性。为了抑制SiC MOSFET器件中PIN二极管的开启，传统的办法是采用肖特基势垒二极管(Schottky Barrier Diode，SBD)与MOSFET器件反并联使用，作为其续流二极管。然而在芯片制造过程中反并联MOSFET和SBD增多了制造工序，延长了制造时长，增加制造成本；并且，工序的增多还增加了制造过程风险，降低了产品良率；此外，传统的反并联会在器件中引入多余的键合线路，在器件使用过程中增加了多余的杂散电感，导致器件电学性能衰减。但是，现有的集成SBD的碳化硅器件中，难以实现最优的MOSFET器件与SBD集成后通态电流和阻断电压之间的折中关系。
发明内容
针对上述问题，本公开提供了一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，解决了现有技术中难以实现最优的MOSFET器件与SBD集成后通态电流和阻断电压之间的折中关系的技术问题。
第一方面，本公开提供一种沟槽的刻蚀方法，包括：
提供第一导电类型碳化硅衬底，并在所述衬底上方形成第一导电类型漂移层；
在所述漂移层上方形成氧化层；
在所述氧化层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成第一刻蚀窗口；
通过所述第一刻蚀窗口，采用湿法刻蚀的工艺刻蚀所述第一刻蚀窗口下方的所述氧化层，以在所述氧化层上形成第二刻蚀窗口；
去除所述光刻胶掩膜层，对所述氧化层进行化学机械平坦化处理，以去除预设厚度的所述氧化层并对所述第二刻蚀窗口进行优化，从而在剩余的所述氧化层上形成呈等腰梯形的第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；
通过所述第三刻蚀窗口，采用干法刻蚀的工艺刻蚀所述第三刻蚀窗口下方的所述漂移层，以在所述漂移层的表面内形成呈等腰梯形的沟槽；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；
去除剩余的所述氧化层。
根据本公开的实施例，优选地，所述沟槽的深度为1至2um。
根据本公开的实施例，优选地，
所述第一刻蚀窗口的底部宽度为0.8μm；
所述第三刻蚀窗口的底部宽度小于或等于1.5μm。
第二方面，本公开提供一种碳化硅器件的制备方法，包括：
提供第一导电类型碳化硅衬底，并在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面内形成多个间隔设置的第二导电类型阱区，并在相邻两个所述阱区之间的所述漂移层表面内形成第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
在所述漂移层上方形成氧化层；
在所述氧化层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上于所述屏蔽区的对应位置处形成第一刻蚀窗口；
通过所述第一刻蚀窗口，采用湿法刻蚀的工艺刻蚀所述第一刻蚀窗口下方的所述氧化层，以在所述氧化层上于所述屏蔽区的对应位置处形成第二刻蚀窗口；
去除所述光刻胶掩膜层，对所述氧化层进行化学机械平坦化处理，以去除预设厚度的所述氧化层并对所述第二刻蚀窗口进行优化，从而在剩余的所述氧化层上于所述屏蔽区的对应位置处形成呈等腰梯形的第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；
通过所述第三刻蚀窗口，采用干法刻蚀的工艺刻蚀所述第三刻蚀窗口下方的所述漂移层，以刻蚀掉部分所述屏蔽区并在所述漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角，所述沟槽的侧壁不与所述阱区接触，所述屏蔽区的剩余部分位于所述沟槽下方；
去除剩余的所述氧化层；
在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层。
根据本公开的实施例，优选地，所述沟槽的深度为1至2um。
根据本公开的实施例，优选地，
所述第一刻蚀窗口的底部宽度为0.8μm；
所述第三刻蚀窗口的底部宽度小于或等于1.5μm。
根据本公开的实施例，优选地，在所述漂移层表面内形成多个间隔设置的第二导电类型阱区，并在相邻两个所述阱区之间的所述漂移层表面内形成第二导电类型屏蔽区的步骤之后，还包括以下步骤：
在所述阱区表面内形成第二导电类型第一源区；
在所述阱区表面内于所述第一源区两侧形成第一导电类型第二源区；其中，所述阱区表面的两侧均未被所述第一源区和所述第二源区完全覆盖。
根据本公开的实施例，优选地，在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层的步骤之前，还包括以下步骤：
在所述沟槽两侧于所述阱区、所述第二源区以及所述漂移层上方形成与所述阱区和所述第二源区接触的栅极绝缘层；
在所述栅极绝缘层上方形成栅极；
在所述栅极上方形成层间介质层；
在所述第一源区和所述第二源区上方形成同时与所述第一源区和所述第二源区欧姆接触的源极金属层；其中，所述栅极通过所述层间介质层与所述源极金属层隔离。
根据本公开的实施例，优选地，在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层的步骤之后，还包括以下步骤：
在所述源极金属层上方，以及所述肖特基金属层上方和所述沟槽内形成源压块金属层；其中，所述肖特基金属层与所述源极金属层通过所述源压块金属层形成电连接，所述栅极通过所述层间介质层与所述源压块金属层隔离；
在所述衬底下方形成与所述衬底欧姆接触的漏极金属层。
第三方面，本公开提供一种碳化硅器件，采用如第二方面中任一项所述的碳化硅器件的制备方法制备而成。
采用上述技术方案，至少能够达到如下技术效果：
(1)通过湿法刻蚀、化学机械平坦化和干法刻蚀相结合的刻蚀方法，在漂移层表面内形成了具有130°至140°倾角的呈等腰梯形的沟槽；
(2)将肖特基金属层形成于相邻两阱区之间的具有130°至140°倾角的呈等腰梯形的沟槽内，可以提升肖特基金属层与漂移层的肖特基接触效果，实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系；
(3)将SBD集成在碳化硅器件中，使模块封装时无需额外封装SBD，减少了成本，降低了杂感电感；
(4)在肖特基金属与漂移层接触的局部区域设置了第二导电类型屏蔽区，降低了肖特基结反向偏置时的漏电流，提升了器件的电气性能。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开一示例性实施例示出的一种沟槽的刻蚀方法的流程示意图；
图2-6是本公开一示例性实施例示出的一种沟槽的刻蚀方法的相关步骤形成的剖面结构示意图；
图7是本公开一示例性实施例示出的一种碳化硅器件的制备方法的流程示意图；
图8-16是本公开一示例性实施例示出的一种碳化硅器件的制备方法的相关步骤形成的剖面结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
本实施例提供一种沟槽的刻蚀方法。图1是本公开实施例示出的一种沟槽的刻蚀方法的流程示意图。图2-图6是本公开实施例示出的一种沟槽的刻蚀方法的相关步骤形成的剖面结构示意图。下面，参照图1和图2-图6来描述本公开实施例提出的沟槽的刻蚀方法一个示例性方法的详细步骤。
如图1所示，本实施例的沟槽的刻蚀方法，包括如下步骤：
步骤S101：如图2所示，提供第一导电类型碳化硅衬底101，并在衬底101上方形成第一导电类型漂移层102。
步骤S102：在漂移层102上方形成氧化层103。
氧化层103的材质为TEOS-SiO2，厚度为2μm。
具体的，首先在漂移层102上方通过低压力化学气相沉积法(Low PressureChemical Vapor Deposition，LPCVD)制备厚度为2μm的TEOS-SiO2，并对其进行N2退火致密化处理，退火条件温度为1000℃。
步骤S103：在氧化层103上方形成光刻胶掩膜层104，并对光刻胶掩膜层104进行图案化处理，以在光刻胶掩膜层104上形成第一刻蚀窗口105。
具体的，通过曝光、显影工艺对光刻胶掩膜层104进行图案化处理，其中光刻胶厚度为1.6至1.8μm，第一刻蚀窗口105的宽度为0.8μm。显影之后，还需要对图案化之后的光刻胶掩膜层104进行坚膜工艺。
步骤S104：如图3所示，通过第一刻蚀窗口105，采用湿法刻蚀的工艺刻蚀第一刻蚀窗口105下方的氧化层103，以在氧化层103上形成第二刻蚀窗口106。
具体的，湿法刻蚀过程中，使用的刻蚀液为BOE溶液，湿法刻蚀过程中，由于BOE溶液腐蚀具有各向同性的性质，形成的第二刻蚀窗口106没有一定的倾角，且有侧腐现象。
步骤S105：如图4所示，去除光刻胶掩膜层104，对氧化层103进行化学机械平坦化处理，以去除预设厚度的氧化层103并对第二刻蚀窗口106进行优化，从而在剩余的氧化层103上形成呈等腰梯形的第三刻蚀窗口107；其中，第三刻蚀窗口107的侧壁相对于其底部的倾角为130°至140°。
具体的，为了在预设位置处形成预设倾角的刻蚀窗口，在去除光刻胶掩膜层104之后，随后通过化学机械平坦化(Chemical Mechanical Planarization，CMP)技术去除掉氧化层103表层预设厚度(约1.2μm)的氧化层103，同时达到对第二刻蚀窗口106进行优化的效果，将第二刻蚀窗口106的上部分(不规则部分)去除，从而在剩余的氧化层103(约0.8μm)上形成具有预设倾角的呈等腰梯形的第三刻蚀窗口107。
第三刻蚀窗口107的侧壁相对于其底部的倾角θ为130°至140°。
需要说明的是，为确保第三刻蚀窗口107的侧壁的质量，可适当调节BOE腐蚀时间，但第三刻蚀窗口107的宽度需小于或等于1.5μm。
步骤S106：如图5所示，通过第三刻蚀窗口107，采用干法刻蚀的工艺刻蚀第三刻蚀窗口107下方的漂移层102，以在漂移层102表面内形成呈等腰梯形的沟槽108；其中，沟槽108的侧壁相对于其底部的倾角等于第三刻蚀窗口107的侧壁相对于其底部的倾角。
由于干法刻蚀为各向异性刻蚀，所以通过第三刻蚀窗口107刻蚀漂移层102，可以得到倾角与第三刻蚀窗口107的倾角一致的呈等腰梯形状的沟槽108，沟槽108的侧壁相对于其底部的倾角θ也为130°至140°，沟槽108深度为1至2μm。也就是说，通过干法刻蚀工艺，可以将氧化层103上的图案转移至漂移层102上。
这种通过湿法刻蚀、化学机械平坦化和干法刻蚀相结合的刻蚀方法，可在漂移层102表面内于预设位置处形成了具有预设倾角的等腰梯形沟槽108。
步骤S107：如图6所示，去除剩余的氧化层103。
具体的，可采用湿法刻蚀工艺将剩余的氧化层103(约0.8μm)。
本实施例提供一种碳化硅器件的制备方法，通过湿法刻蚀、化学机械平坦化和干法刻蚀相结合的刻蚀方法，在漂移层102表面内形成了具有130°至140°倾角的呈等腰梯形的沟槽108。
实施例二
在实施例一的基础上，本实施例提供一种碳化硅器件的制备方法。图7是本公开实施例示出的一种碳化硅器件的制备方法的流程示意图。图8-图16是本公开实施例示出的一种碳化硅器件的制备方法的相关步骤形成的剖面结构示意图。下面，参照图7和图8-图16来描述本公开实施例提出的碳化硅器件的制备方法一个示例性方法的详细步骤。
如图7所示，本实施例的碳化硅器件的制备方法，包括如下步骤：
步骤S201：如图8所示，提供第一导电类型碳化硅衬底201，并在衬底201上方形成第一导电类型漂移层202。
衬底201的厚度较厚，衬底201的厚度为180至400μm，漂移层202的厚度为6至30μm，漂移层202的离子掺杂浓度为1E13至1E17cm-3，具体需要根据器件耐压来优化。
步骤S202：在漂移层202表面内形成多个间隔设置的第二导电类型阱区203，并在相邻两个阱区203之间的漂移层202表面内形成第二导电类型屏蔽区206；其中，屏蔽区206不与阱区203接触。
具体的，在漂移层202表面内注入第二导电类型高能离子，以形成多个间隔设置的第二导电类型阱区203，然后在相邻两个阱区203之间的漂移层202表面内注入第二导电类型高能离子，以形成第二导电类型屏蔽区206。
阱区203和屏蔽区206的上表面与漂移层202的上表面相平齐。
其中，阱区203的离子注入剂量为1E15至1E18 atom/cm2，注入能量为100至900KeV。屏蔽区206的离子注入剂量为1E14至9E19 atom/cm2，注入能量为100至1000KeV。且在离子注入过程中，在漂移层202上方于离子注入区域(阱区203和/或屏蔽区206)需淀积一层多晶硅、氧化硅、氮化硅中至少一种，作为注入损伤保护层，该保护层的厚度为10至200nm。
需要说明的是，为了进一步缩短工艺流程，节省制造成本，阱区203和屏蔽区206的离子注入可同时进行。
步骤S202之后，还包括一下步骤：
(a)在阱区203表面内形成第二导电类型第一源区205；
(b)在阱区203表面内于第一源区205两侧形成第一导电类型第二源区204；其中，阱区203表面的两侧均未被第一源区205和第二源区204完全覆盖。
具体的，采用光刻工艺，通过光刻胶选择性屏蔽阱区203的部分表面，通过离子注入，在阱区203内注入第二导电类型高能离子，以在阱区203表面内形成第二导电类型第一源区205。然后采用光刻工艺，通过光刻胶选择性屏蔽第一源区205表面和阱区203的部分表面，然后通过离子注入，在阱区203内注入第一导电类型高能离子，以在阱区203表面内于第一源区205两侧形成第一导电类型第二源区204。
第一源区205的上表面与阱区203的上表面相平齐。第一源区205的宽度小于阱区203的宽度，第一源区205的离子注入剂量大于阱区203的离子注入剂量，第一源区205的深度小于或等于阱区203的深度，第一源区205的两端均与第二源区204接触。第一源区205的离子注入剂量大于等于5E18 atom/cm2，注入能量为100至1000KeV。且在离子注入过程中，注入区域需淀积一层多晶硅、氧化硅、氮化硅中至少一种，作为注入损伤保护层，其厚度为10至200nm。
第二源区204的上表面与阱区203的上表面相平齐。第二源区204的离子注入剂量大于衬底201和漂移层202的离子注入剂量。第二源区204的宽度小于阱区203的宽度，且阱区203表面的两侧均未被第一源区205和第二源区204完全覆盖，以在阱区203两侧均形成平面栅导通沟道(图中未标注)。第二源区204的离子注入剂量大于或等于5E18 atom/cm2，注入能量为100至1000KeV。且在离子注入过程中，注入区域需淀积一层多晶硅、氧化硅、氮化硅中至少一种作为注入损伤保护层，其厚度为10至200nm。
在上述各个掺杂区的离子注入完成之后，需对注入离子进行高温激活退火，温度为1200至2000℃，使注入离子形成连续稳定的注入掺杂层。且高温退火前需在漂移层202上方形成一层致密的碳膜作为保护层，碳膜层厚度为500至1100nm。
步骤S203：如图9所示，在漂移层202上方形成氧化层207。
氧化层207的材质为TEOS-SiO2，厚度为2μm。
具体的，首先在漂移层202上方通过低压力化学气相沉积法(Low PressureChemical Vapor Deposition，LPCVD)制备厚度为2μm的TEOS-SiO2，并对其进行N2退火致密化处理，退火条件温度为1000℃。
步骤S204：在氧化层207上方形成光刻胶掩膜层208，并对光刻胶掩膜层208进行图案化处理，以在光刻胶掩膜层208上于屏蔽区206的对应位置处形成第一刻蚀窗口209。
具体的，通过曝光、显影工艺对光刻胶掩膜层208进行图案化处理，其中光刻胶厚度为1.6至1.8μm，第一刻蚀窗口209的宽度为0.8μm。显影之后，还需要对图案化之后的光刻胶掩膜层208进行坚膜工艺。
步骤S205：如图10所示，通过第一刻蚀窗口209，采用湿法刻蚀的工艺刻蚀第一刻蚀窗口209下方的氧化层207，以在氧化层207上于屏蔽区206的对应位置处形成第二刻蚀窗口210。
具体的，湿法刻蚀过程中，使用的刻蚀液为BOE溶液，湿法刻蚀过程中，由于BOE溶液腐蚀具有各向同性的性质，形成的第二刻蚀窗口210没有一定的倾角，且有侧腐现象。
步骤S206：如图11所示，去除光刻胶掩膜层208，对氧化层207进行化学机械平坦化处理，以去除预设厚度的氧化层207并对第二刻蚀窗口210进行优化，从而在剩余的氧化层207上于屏蔽区206的对应位置处形成呈等腰梯形的第三刻蚀窗口211；其中，第三刻蚀窗口211的侧壁相对于其底部的倾角为130°至140°。
具体的，为了在屏蔽区206的对应位置处形成预设倾角的刻蚀窗口，在去除光刻胶掩膜层208之后，随后通过化学机械平坦化(Chemical Mechanical Planarization，CMP)技术去除掉氧化层207表层预设厚度(约1.2μm)的氧化层207，同时达到对第二刻蚀窗口210进行优化的效果，将第二刻蚀窗口106的上部分(不规则部分)去除，从而在剩余的氧化层207(约0.8μm)上于屏蔽区206的对应位置处形成具有预设倾角的呈等腰梯形的第三刻蚀窗口211。
第三刻蚀窗口211的侧壁相对于其底部的倾角θ为130°至140°。
需要说明的是，为确保第三刻蚀窗口211的侧壁的质量，可适当调节BOE腐蚀时间，但第三刻蚀窗口211的宽度需小于或等于1.5μm。
步骤S207：如图12所示，通过第三刻蚀窗口211，采用干法刻蚀的工艺刻蚀第三刻蚀窗口211下方的漂移层202，以刻蚀掉部分屏蔽区206并在漂移层202表面内于屏蔽区206的对应位置处形成呈等腰梯形的沟槽212；其中，沟槽212的侧壁相对于其底部的倾角等于第三刻蚀窗口211的侧壁相对于其底部的倾角，沟槽212的侧壁不与阱区203接触，屏蔽区206的剩余部分位于沟槽212下方。
由于干法刻蚀为各向异性刻蚀，所以通过第三刻蚀窗口211刻蚀漂移层202，可以得到倾角与第三刻蚀窗口211的倾角一致的呈等腰梯形状的沟槽212，沟槽212的侧壁相对于其底部的倾角θ也为130°至140°，沟槽212深度为1至2μm。也就是说，通过干法刻蚀工艺，可以将氧化层207上的图案转移至漂移层202上。
这种通过湿法刻蚀、化学机械平坦化和干法刻蚀相结合的刻蚀方法，可在漂移层202表面内于预设位置处(屏蔽区206所在位置)形成了具有预设倾角的呈等腰梯形的沟槽212。
步骤S208：如图13所示，去除剩余的氧化层207。
具体的，可采用湿法刻蚀工艺将剩余的氧化层207(约0.8μm)。
步骤S208之后，如图14所示，还包括以下步骤：
(a)在沟槽212两侧于阱区203、第二源区204以及漂移层202上方形成与阱区203和第二源区204接触的栅极绝缘层213；
(b)在栅极绝缘层213上方形成栅极214；
(c)在栅极214上方形成层间介质层215；
(d)在第一源区205和第二源区204上方形成同时与第一源区205和第二源区204欧姆接触的源极金属层216；其中，栅极214通过层间介质层215与源极金属层216隔离。
具体的，栅极绝缘层213的厚度为30至100nm，栅极绝缘层213不与沟槽212接触，与沟槽212间隔设置。
栅极214为多晶硅栅极，厚度为300至700nm，如图14所示，在本实施例中，每个平面栅沟道上方对应了一个平面栅结构(包括栅极绝缘层213和栅极214)，也就是说一个JFET区对应两个平面栅结构，区别于传统的一个JFET区对应一个平面栅结构。本实施例中的这种***栅结构，降低了MOSFET器件栅极结构的寄生电容，进一步降低了器件的开关损耗。
层间介质层215的厚度为400至2000nm，层间介质层215实现了栅极214源极金属层216之间的隔离。
源极金属层216为Ni金属，厚度为100至400nm。源极金属层216通过在漂移层202上溅射Ni金属并进行高温退火处理形成良好的欧姆接触制备而成。
步骤S209：如图15所示，在沟槽212的侧壁和底部形成与沟槽212两侧的漂移层202形成肖特基接触的肖特基金属层217。
具体的，在漂移层202上溅射Ti金属，以在沟槽212的侧壁和底部形成肖特基金属层217，然后进行高温退火处理使肖特基金属层217与沟槽212两侧的漂移层202形成肖特基接触。其中，肖特基金属层217的厚度为100至300nm，退火温度为450至650℃。
本实施例中，将肖特基金属层217形成于相邻两阱区203之间(JFET区)的具有预设倾角的等腰梯形沟槽212内，可以提升肖特基金属层217与漂移层202的肖特基接触效果，实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
且由于屏蔽区206的剩余部分位于沟槽212下方，使得肖特基金属层217与漂移层202接触的局部区域设置了第二导电类型屏蔽区206，降低了肖特基结反向偏置时的漏电流，提升了器件的电气性能。
步骤S210：如图16所示，在源极金属层216上方，以及肖特基金属层217上方和沟槽212内形成源压块金属层218；其中，肖特基金属层217与源极金属层216通过源压块金属层218形成电连接，栅极214通过层间介质层215与源压块金属层218隔离。
具体的，在碳化硅晶圆正面溅射AlSi合金层，以在源极金属层216上方，以及肖特基金属层217上方和沟槽212内形成源压块金属层218，使得肖特基金属层217与源极金属层216通过源压块金属层218形成电连接，即使SBD的肖特基金属层217和MOSFET的源极金属层216有效连接，达到了将SBD集成于MOSFET器件中的技术效果。
本实施例中，将SBD集成在碳化硅器件中，使模块封装时无需额外封装SBD，减少了成本，降低了杂感电感。
源压块金属层218的厚度为2-6μm。
步骤S210之后，还包括以下步骤：对衬底201进行减薄处理。
具体的，减薄工艺前需对晶圆正面贴胶或涂蜡保护。减薄后的晶圆厚度为120至280μm，减薄后衬底201的粗糙度为4至10nm，减薄后晶圆翘曲度绝对值小于80μm。
步骤S211：在衬底201下方形成与衬底201欧姆接触的漏极金属层219。
具体的，在减薄后的衬底201上溅射Ni金属作为漏极金属层219，并进行激光退火处理，使漏极金属层219与衬底201形成良好地欧姆接触。其中，漏极金属层219的厚度为50至500nm。
步骤S211之后，还包括以下步骤：在漏极金属层219的基础上，进行金属加厚。
具体的加厚金属为Ti、Ni、Ag、Au、Al中至少一种，一般为Ti/Ni/Ag组合，加厚金属的厚度为0.2至3μm。
对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。N型高能离子为N、P、As、Sb中的至少一种，P型高能离子为B、Al、Ga、In中的至少一种。
本实施例提供一种碳化硅器件的制备方法，通过在相邻两个阱区203之间的漂移层202表面内形成第二导电类型屏蔽区206；通过湿法刻蚀、化学机械平坦化和干法刻蚀相结合的刻蚀方法，在漂移层202表面内形成了具有130°至140°倾角的呈等腰梯形的沟槽212，并将肖特基金属层217形成于相邻两阱区203之间的具有130°至140°倾角的等腰梯形沟槽212内，可以提升肖特基金属层217与漂移层202的肖特基接触效果，实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。实现了将SBD集成在碳化硅器件中，使模块封装时无需额外封装SBD，减少了成本，降低了杂感电感，提升了器件的电气性能。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种沟槽的刻蚀方法，其特征在于，包括：
提供第一导电类型碳化硅衬底，并在所述衬底上方形成第一导电类型漂移层；
在所述漂移层上方形成氧化层；
在所述氧化层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成第一刻蚀窗口；
通过所述第一刻蚀窗口，采用湿法刻蚀的工艺刻蚀所述第一刻蚀窗口下方的所述氧化层，以在所述氧化层上形成第二刻蚀窗口；
去除所述光刻胶掩膜层，对所述氧化层进行化学机械平坦化处理，以去除预设厚度的所述氧化层并对所述第二刻蚀窗口进行优化，从而在剩余的所述氧化层上形成呈等腰梯形的第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；
通过所述第三刻蚀窗口，采用干法刻蚀的工艺刻蚀所述第三刻蚀窗口下方的所述漂移层，以在所述漂移层的表面内形成呈等腰梯形的沟槽；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；
去除剩余的所述氧化层。
2.根据权利要求1所述的沟槽的刻蚀方法，其特征在于，所述沟槽的深度为1至2um。
3.根据权利要求1所述的沟槽的刻蚀方法，其特征在于，
所述第一刻蚀窗口的底部宽度为0.8μm；
所述第三刻蚀窗口的底部宽度小于或等于1.5μm。
4.一种碳化硅器件的制备方法，其特征在于，包括：
提供第一导电类型碳化硅衬底，并在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面内形成多个间隔设置的第二导电类型阱区，并在相邻两个所述阱区之间的所述漂移层表面内形成第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
在所述漂移层上方形成氧化层；
在所述氧化层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上于所述屏蔽区的对应位置处形成第一刻蚀窗口；
通过所述第一刻蚀窗口，采用湿法刻蚀的工艺刻蚀所述第一刻蚀窗口下方的所述氧化层，以在所述氧化层上于所述屏蔽区的对应位置处形成第二刻蚀窗口；
去除所述光刻胶掩膜层，对所述氧化层进行化学机械平坦化处理，以去除预设厚度的所述氧化层并对所述第二刻蚀窗口进行优化，从而在剩余的所述氧化层上于所述屏蔽区的对应位置处形成呈等腰梯形的第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；
通过所述第三刻蚀窗口，采用干法刻蚀的工艺刻蚀所述第三刻蚀窗口下方的所述漂移层，以刻蚀掉部分所述屏蔽区并在所述漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角，所述沟槽的侧壁不与所述阱区接触，所述屏蔽区的剩余部分位于所述沟槽下方；
去除剩余的所述氧化层；
在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层。
5.根据权利要求4所述的碳化硅器件的制备方法，其特征在于，所述沟槽的深度为1至2um。
6.根据权利要求4所述的碳化硅器件的制备方法，其特征在于，
所述第一刻蚀窗口的底部宽度为0.8μm；
所述第三刻蚀窗口的底部宽度小于或等于1.5μm。
7.根据权利要求4所述的碳化硅器件的制备方法，其特征在于，在所述漂移层表面内形成多个间隔设置的第二导电类型阱区，并在相邻两个所述阱区之间的所述漂移层表面内形成第二导电类型屏蔽区的步骤之后，还包括以下步骤：
在所述阱区表面内形成第二导电类型第一源区；
在所述阱区表面内于所述第一源区两侧形成第一导电类型第二源区；其中，所述阱区表面的两侧均未被所述第一源区和所述第二源区完全覆盖。
8.根据权利要求7所述的碳化硅器件的制备方法，其特征在于，在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层的步骤之前，还包括以下步骤：
在所述沟槽两侧于所述阱区、所述第二源区以及所述漂移层上方形成与所述阱区和所述第二源区接触的栅极绝缘层；
在所述栅极绝缘层上方形成栅极；
在所述栅极上方形成层间介质层；
在所述第一源区和所述第二源区上方形成同时与所述第一源区和所述第二源区欧姆接触的源极金属层；其中，所述栅极通过所述层间介质层与所述源极金属层隔离。
9.根据权利要求8所述的碳化硅器件的制备方法，其特征在于，在所述沟槽的侧壁和底部形成与所述沟槽两侧的所述漂移层形成肖特基接触的肖特基金属层的步骤之后，还包括以下步骤：
在所述源极金属层上方，以及所述肖特基金属层上方和所述沟槽内形成源压块金属层；其中，所述肖特基金属层与所述源极金属层通过所述源压块金属层形成电连接，所述栅极通过所述层间介质层与所述源压块金属层隔离；
在所述衬底下方形成与所述衬底欧姆接触的漏极金属层。
10.一种碳化硅器件，其特征在于，采用如权利要求4至9中任一项所述的碳化硅器件的制备方法制备而成。
CN202010838550.6A 2020-08-19 2020-08-19 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 Active CN111986991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010838550.6A CN111986991B (zh) 2020-08-19 2020-08-19 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010838550.6A CN111986991B (zh) 2020-08-19 2020-08-19 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件

Publications (2)

Publication Number Publication Date
CN111986991A CN111986991A (zh) 2020-11-24
CN111986991B true CN111986991B (zh) 2023-06-23

Family

ID=73434838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010838550.6A Active CN111986991B (zh) 2020-08-19 2020-08-19 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件

Country Status (1)

Country Link
CN (1) CN111986991B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579399A (zh) * 2022-12-12 2023-01-06 深圳平创半导体有限公司 一种碳化硅mosfet元胞版图结构
CN117219505A (zh) * 2023-10-08 2023-12-12 合肥安芯睿创半导体有限公司 一种基于SiC衬底的斜槽刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN102437158A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 Cmos半导体器件及其制造方法
CN103606551A (zh) * 2013-10-18 2014-02-26 泰科天润半导体科技（北京）有限公司 碳化硅沟槽型半导体器件及其制作方法
CN107275222A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN111128717A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 一种碳化硅沟槽结构的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN102437158A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 Cmos半导体器件及其制造方法
CN103606551A (zh) * 2013-10-18 2014-02-26 泰科天润半导体科技（北京）有限公司 碳化硅沟槽型半导体器件及其制作方法
CN107275222A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN111128717A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 一种碳化硅沟槽结构的制造方法

Also Published As

Publication number Publication date
CN111986991A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP3573149B2 (ja) 炭化珪素半導体装置
CN111933710A (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
KR20030064753A (ko) 반도체 장치 및 반도체 장치의 형성 방법
US11081576B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
KR20120053007A (ko) 쉴드형 게이트 ｍｏｓｆｅｔ 내 쉴드 콘택들
JP5878331B2 (ja) 半導体装置及びその製造方法
CN111933685B (zh) 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件
CN115513297B (zh) 碳化硅平面mosfet器件及其制造方法
CN104576710A (zh) 半导体装置
CN111986991B (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN107636806A (zh) 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
CN115642088A (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN117174756B (zh) 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN116936621A (zh) 适用于高频领域的碳化硅槽栅mosfet器件及制造方法
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
CN114530504B (zh) 一种高阈值电压SiC MOSFET器件及其制造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
CN115224111A (zh) 沟槽栅器件的制备方法及沟槽栅器件
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
CN114512403B (zh) 半导体器件的制造方法
US20230275134A1 (en) Silicon carbide device
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
US20220231148A1 (en) Method for manufacturing a power transistor, and power transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant