CN115048891A - 内置用于形成片上网络节点的功能模块的fpga - Google Patents
内置用于形成片上网络节点的功能模块的fpga Download PDFInfo
- Publication number
- CN115048891A CN115048891A CN202210724016.1A CN202210724016A CN115048891A CN 115048891 A CN115048891 A CN 115048891A CN 202210724016 A CN202210724016 A CN 202210724016A CN 115048891 A CN115048891 A CN 115048891A
- Authority
- CN
- China
- Prior art keywords
- node
- modules
- module
- fpga
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供了一种内置用于形成片上网络节点的功能模块的FPGA,设计FPGA技术领域,该FPGA内的可配置功能模块包括基础资源模块以及节点模块,节点模块与常规的基础资源模块之间通过互连资源模块形成均匀统一的绕线架构,节点模块利用内部资源可以形成片上网络节点,经由软件工具布局布线,可同时满足用户设计所需的全部信号连接,包括节点模块内部输入口与输出口之间的信号连接,以及节点模块与基础资源模块之间的信号连接,从而构成FPGA内部的片上网络。利用同一硬件架构的FPGA结合不同的配置码流即可布局布线形成不同的片上网络,通用性和灵活性高。
Description
技术领域
本发明涉及FPGA技术领域,尤其是一种内置用于形成片上网络节点的功能模块的FPGA。
背景技术
FPGA被广泛应用于移动通信、数据中心、自动驾驶以及航天等领域,新型应用对FPGA的带宽、存储和数据能力的需求不断提高,因此为了优化通信性能,越来越多的FPGA开始在内部集成片上网络(NOC)。
在不同FPGA内集成片上网络时,片上网络包含的网络节点的数量以及网络节点彼此之间的连接方式都可能存在不同,因此当需要在FPGA内集成片上网络时一般都采用定制方式。导致在合成FPGA全片版图时,工作量及开发时间的增加,FPGA设计周期变长。
发明内容
本发明人针对集成片上网络的FPGA需要特定而导致设计周期变长的问题,提出了一种内置用于形成片上网络节点的功能模块的FPGA,本发明的技术方案如下:
一种内置用于形成片上网络节点的功能模块的FPGA,该FPGA内包括若干个可配置功能模块以及环于各个可配置功能模块分布的互连资源模块;
FPGA内的可配置功能模块包括基础资源模块以及节点模块,每个节点模块内包含路由器、节点存储器、节点控制器、若干个输入口以及若干个输出口,所有输入口和输出口均连接路由器,路由器连接节点存储器,节点控制器控制路由器;
若干个节点模块的输入口和输出口通过节点模块之间的直接连线和/或互连资源模块相连,至少一个节点模块的输入口和/或输出口通过互连资源模块连接基础资源模块,以形成FPGA内的片上网络,片上网络中的每个片上网络节点由一个节点模块配置形成。
其进一步的技术方案为,FPGA内所有节点模块均作为片上网络节点连接在片上网络中,或者,FPGA内存在至少一个节点模块未作为片上网络节点连接在片上网络中;
对于作为片上网络节点连接在片上网络中的节点模块,节点模块内的节点控制器控制路由器实现不同输入口与输出口之间的互连互通。
其进一步的技术方案为,对于未作为片上网络节点连接在片上网络中的节点模块,节点模块内的节点存储器经由路由器连接到输入口和/或输出口接入互连资源模块、实现存储读写功能。
其进一步的技术方案为,FPGA内的节点模块与基础资源模块排布形成二维阵列,且每个节点模块的模块高度等于基础资源模块中的BRAM模块的模块高度,节点模块的模块宽度大于BRAM模块的模块宽度,未作为片上网络节点连接在片上网络中的节点模块利用内置的节点存储器等效实现BRAM模块的存储读写功能。
其进一步的技术方案为,FPGA根据获取到的不同的配置码流至少配置形成两种不同结构的片上网络,两种不同结构的片上网络中包含的可配置功能模块的数量、排布位置以及可配置功能模块之间的连接关系存在至少一种不同。
其进一步的技术方案为,FPGA内的节点模块与基础资源模块排布形成二维阵列,若干个节点模块堆叠排布形成二维阵列中的至少一列和/或至少一行;
作为片上网络节点连接在片上网络中的节点模块存在至少一个输入口经由直接连线与同一行或同一列的其他的节点模块的输出口相连,和/或,存在至少一个输入口经由互连资源模块与其他的节点模块的输出口和/或其他的基础资源模块相连;
作为片上网络节点连接在片上网络中的节点模块存在至少一个输出口经由直接连线与同一行或同一列的其他的节点模块的输入口相连,和/或,存在至少一个输出口经由互连资源模块与其他的节点模块的输入口和/或其他的基础资源模块相连。
其进一步的技术方案为,对于作为片上网络节点连接在片上网络中、且经由直接连线相连的两个节点模块:
两个节点模块位于同一行或同一行且排布位置相邻;
或者,两个节点模块位于同一行或同一行,且两个节点模块的排布位置之间间隔若干个其他的节点模块,则两个节点模块之间的其他各个节点模块配置形成直接连线。
其进一步的技术方案为,FPGA内的节点模块排布在FPGA的预定位置处或者预定类型的基础资源模块的预定范围内,预定类型的基础资源模块的数据传输需求超过需求阈值。
其进一步的技术方案为,预定类型的基础资源模块包括高速收发器模块、HBM模块和AI模块中的至少一种。
其进一步的技术方案为,FPGA为多裸片FPGA,FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个裸片,裸片在至少一个节点模块处开设有硅通孔,节点模块的输入口和/或输出口通过硅通孔经过硅连接层内的硅连接层布线与其他裸片内的节点模块和/或基础资源模块相连;FPGA通过多个裸片内的可配置功能模块配置形成片上网络。
本发明的有益技术效果是:
本申请提供了一种内置用于形成片上网络节点的功能模块的FPGA,该FPGA内部自带节点模块,且节点模块与常规的基础资源模块之间通过互连资源模块形成均匀统一的绕线架构,节点模块利用内部资源可以形成片上网络节点,经由软件工具布局布线,可同时满足用户设计所需的全部信号连接,包括节点模块内部输入口与输出口之间的信号连接,以及节点模块与基础资源模块之间的信号连接,从而构成FPGA内部的片上网络。利用同一硬件架构的FPGA结合不同的配置码流即可布局布线形成不同的片上网络,通用性和灵活性高。
另外该FPGA设计兼容传统的阵列结构,通过节点模块与基础资源模块的灵活组合,即可形成内部具有不同二维阵列的FPGA,方便扩展设计不同规格的FPGA。
该FPGA内部的节点模块除了可以利用内部资源配置形成片上网络节点之外,还可以在不作为片上网络节点的时候,利用内部的节点存储器实现读写存储功能,模块的利用率高,功能兼容性强。
附图说明
图1是一个实施例中的FPGA内部的可配置功能模块的排布示意图。
图2是一个实施例中的节点模块内部的资源示意图。
图3是一个实施例中的FPGA内部的可配置功能模块及互连资源模块的模块结构示意图。
图4是一个实施例中位于同一列的节点模块通过直接连线相连的示意图。
图5是多裸片FPGA结构中形成跨裸片的片上网络的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请提供了一种内置用于形成片上网络节点的功能模块的FPGA,请参考图1,该FPGA内包括若干个可配置功能模块,FPGA内的可配置功能模块包括基础资源模块以及节点模块NODE,基础资源模块根据实际需要包括常规的FPGA内包含的各种可配置逻辑资源中的一种或多种,基础资源模块包括CLB、PLBs、IOB、BRAM、DSP、PC等等。
节点模块NODE是本申请相对于常规FPGA新增的可配置功能模块,FPGA内包含多个节点模块。请参考图2,每个节点模块内包含路由器、节点存储器、节点控制器、若干个输入口以及若干个输出口,所有输入口和输出口均连接路由器,路由器连接节点存储器,节点控制器控制路由器。节点模块内部的路由器与现有定制的片上网络中的路由器的结构可以相同,路由器内部主要包括开关阵列,还包括一些缓冲器和寄存器等,图2未详细示出路由器内部结构。节点模块包含的输入口、输出口和节点存储器均连接至开关阵列,节点控制器通过控制路由器可以利用内部的开关阵列实现不同的导通路径,包括不同的输入口与不同的输出口之间的导通路径,不同的输入口与节点存储器之间的导通路径,不同的输出口与节点存储器之间的导通路径。节点模块NODE中的节点控制器可以由诸如CLB之类的常见的基础资源模块实现。
目前常见的FPGA中,基础资源模块通常排布形成二维阵列以形成Column-Based架构。在一个实施例中,本申请中的FPGA内部也保留这种常见架构,也即FPGA内的节点模块与基础资源模块如图1所示排布形成二维阵列。在此架构的基础上,不同类型的可配置功能模块可以按照行或者列混合堆叠排布。或者在另一个实施例中,为了简化制作内部包含不同的可配置功能模块而形成不同规模二维阵列的FPGA的制作难度,可配置功能模块按照模块的类型沿着行或列进行堆叠排布,也即同种类型的可配置功能模块堆叠排布形成二维阵列中的一行或一列,且该行或该列中只有这种类型的可配置功能模块。对于可配置功能模块中的基础资源模块,排布结构与传统FPGA中相同,而对于本申请增设的节点模块NODE,同样的若干个节点模块堆叠排布形成二维阵列中的至少一列和/或至少一行。比如在图1中,可配置功能模块按照模块的类型沿着列进行堆叠排布,CLB列中仅包含CLB,BRAM列中仅包含BRAM,同样的,NODE列中仅包含节点模块NODE。由此按行或列组合不同的可配置功能模块即可形成所需的二维阵列,方便设计不同规格和类型的FPGA。另外,FPGA中还可以包括多行或多列节点模块NODE。
不同类型的可配置功能模块的尺寸可能存在不同,因此相同类型的可配置功能模块堆叠排布形成的一行的高度相等或者排布形成的一列的宽度相等,不同行的高度可以不同或者不同列的宽度可以不同。基础资源模块中诸如BRAM、DSP之类的模块的尺寸与传统FPGA相同均大于CLB,且本申请新增的节点模块NODE的尺寸也大于CLB。
FPGA内的可配置功能模块的排布方式可以根据需要配置,考虑到本申请的节点模块主要用于作为片上网络节点以构建片上网络,而通常是一些数据传输需求大的基础资源模块会需要使用片上网络来进行数据传输以提高数据传输效率,所以片上网络节点往往会出现在这些数据传输需求大的基础资源模块附近,因此为了方便符合片上网络的构建需求,通常会将节点模块排布在靠近这些数据传输需求大的基础资源模块的位置。在一个实施例中,FPGA内的节点模块排布在FPGA的预定位置处,预定位置常见的比如FPGA的芯片中心,则使得节点模块与FPGA的各个位置的可配置功能模块都较靠近。在另一个实施例中,FPGA内的节点模块排布在预定类型的基础资源模块的预定范围内,预定类型的基础资源模块的数据传输需求超过需求阈值,也即直接将节点模块靠近这些数据传输需求大的基础资源模块,以便后期作为片上网络节点时也靠近这些基础资源模块使得这些基础资源模块就近接入片上网络。预定类型的基础资源模块包括高速收发器模块、HBM模块和AI模块中的至少一种,高速收发器模块比如GTH模块。
每个可配置功能模块具有环于该可配置功能模块分布的互连资源模块(INT),这种结构使得整个FPGA看起来是一个以INT形成的二维阵列,此阵列内模块的高度一致,各个可配置功能模块之间的水平或垂直连线皆经由互连资源模块相连。每个可配置功能模块设计时高度与INT对齐,CLB的高度和INT高度相等,其他可配置功能模块的高度则可能大于INT的高度且是INT高度的两倍。如图3所示,CLB的高度为INT的高度,BRAM的高度为INT的高度的两倍,节点模块NODE的高度为INT的两倍。
本申请这种结构的FPGA可以利用内置的节点模块NODE按照配置码流配置形成片上网络,节点模块与基础资源模块配置相连形成FPGA内的片上网络,且配置形成的片上网络中的每个片上网络节点分别由一个节点模块内的资源配置形成。
对于作为片上网络节点连接在片上网络中的节点模块,其存在至少一个输入口与节点模块的输出口相连,且存在至少一个输出口与其他节点模块的输入口相连,且片上网络中存在至少一个节点模块与基础资源模块相连。如上所述,在一个实施例中,多个节点模块按行或列进行堆叠排布,相邻排布的节点模块之间存在直接连线,因此节点模块之间的连接可以有两种方式:一种利用节点模块之间的直接连线,另一种利用互连资源模块。而节点模块与基础资源模块之间的连接则主要是利用互连资源模块。
因此,至少一个节点模块的输入口和/或输出口通过互连资源模块连接基础资源模块。另外,若干个节点模块的输入口和输出口通过节点模块之间的直接连线和/或互连资源模块相连。所以对于作为片上网络节点连接在片上网络中的任意一个节点模块,该存在至少一个输入口经由直接连线与同一行或同一列的其他的节点模块的输出口相连,和/或,存在至少一个输入口经由互连资源模块与其他的节点模块的输出口和/或其他的基础资源模块相连。且该节点模块存在至少一个输出口经由直接连线与同一行或同一列的其他的节点模块的输入口相连,和/或,存在至少一个输出口经由互连资源模块与其他的节点模块的输入口和/或其他的基础资源模块相连。
片上网络中的节点模块和基础资源模块可以根据实际情况调节,因此本申请的FPGA根据获取到的不同的配置码流可以至少配置形成两种不同结构的片上网络,两种不同结构的片上网络中包含的可配置功能模块的数量、排布位置以及可配置功能模块之间的连接关系存在至少一种不同,包括节点模块的数量和排布位置,基础资源模块的数量和排布位置,节点模块之间的连接关系,节点模块与基础资源模块之间的连接关系中存在至少一种不同。
在一个实施例中,FPGA内所有节点模块均作为片上网络节点连接在片上网络中。或者在另一个实施例中,FPGA内存在至少一个节点模块未作为片上网络节点连接在片上网络中,也即可以利用FPGA内部的全部或部分节点模块来配置实现片上网络。
对于作为片上网络节点连接在片上网络中的节点模块,节点模块内的节点控制器控制路由器实现不同输入口与输出口之间的互连互通,从而导通片上网络节点之间所需的连接路径,对于每个片上网络节点,从一个输入口获取到的数据包可以先暂存在节点存储器中,然后经由路由器通过相应的输出口传输给下一个片上网络节点。
而对于未作为片上网络节点连接在片上网络中的节点模块,也不必完全闲置这些节点模块,而是可以充分利用这些节点模块内部的节点存储器。因此在一个实施例中,对于未作为片上网络节点连接在片上网络中的节点模块,该节点模块内的节点存储器经由路由器连接到输入口和/或输出口接入互连资源模块,从而与其他可配置功能模块相连,使得其他可配置功能模块可以读写该节点模块内的节点存储器,该节点模块实现存储读写功能,也即实现类似BRAM模块的功能。
而为了方便未作为片上网络节点连接在片上网络中的节点模块在实现存储读写功能时与BRAM模块可以统一配置设计,因此在一个实施例中,每个节点模块的模块高度等于基础资源模块中的BRAM模块的模块高度,而由于节点模块中除了节点存储器还包括其他组成结构,因此节点模块的模块宽度会大于BRAM模块的模块宽度,从而使得未作为片上网络节点连接在片上网络中的节点模块利用内置的节点存储器等效实现BRAM模块的存储读写功能,且可以与BRAM模块的软件处理方式一致。
对于作为片上网络节点连接在片上网络中、且经由直接连线相连的两个节点模块通常是位于同一行或同一列的节点模块。而对于不在同一行或同一列的节点模块,通常需要利用互连资源模块相连。通过直接连线相连的两个片上网络节点主要有两种情况:(1)两个节点模块位于同一行或同一行且排布位置相邻,此时一个节点模块通过直接连线连接相邻排布的另一个节点模块。(2)两个节点模块位于同一行或同一行,且两个节点模块的排布位置之间间隔若干个其他的节点模块,中间间隔的这几个节点模块未作为片上网络节点。虽然这几个节点模块未作为片上网络节点接入片上网络,但是这几个节点模块内部仍然可以形成输入口与输出口之间的导通线路,则作为片上网络节点的两个节点模块之间的其他各个节点模块配置形成直接连线,再结合相邻节点模块之间的直接连线,仍然可以使得间隔排布的节点模块之间通过直接连线相连。
比如图4所示,堆叠排布在同一列的三个节点模块NODE-1、NODE-2、NODE-3中,NODE-1和NODE-3作为片上网络节点连接在片上网络中,而NODE-2未作为片上网络节点。请参考图3中虚线示出的数据传输路径,NODE-1的一个输入口接入INT连接其他可配置功能模块获取数据。NODE-1的一个输入口通过NODE-1内部的路由器连接到NODE-1的一个输出口。NODE-1的输出口经过NODE-1和NODE-2之间的直接连线连接NODE-2的一个输入口。NODE-2的输入口通过NODE-2内部的路由器连接到NODE-2的一个输出口。NODE-2的输出口经过NODE-2和NODE-3之间的直接连线连接NODE-3的一个输入口。NODE-3的输入口通过NODE-3内部的路由器连接到NODE-3的一个输出口,继而接入INT以连接其他可配置功能模块以传输数据。从而使得作为片上网络节点连接在片上网络中的NODE-1和NODE-3经由NODE-2通过节点模块之间的直接连线相连。
另外,本申请所描述的FPGA可以是常规的单裸片FPGA,用于形成片上网络的节点模块和基础资源模块均位于同一个裸片内。或者,本申请所描述的FPGA是多裸片FPGA,FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个裸片,则该多裸片FPGA中至少一个裸片内部包含节点模块和基础资源模块,则该多裸片也可以仅利用一个裸片内的可配置功能模块配置形成片上网络。或者,该多裸片FPGA通过多个裸片内的可配置功能模块配置形成片上网络,则在该实施例中,多裸片FPGA中存在至少两个裸片开设有硅通孔,且至少一个裸片在至少一个节点模块处开设有硅通孔,使得节点模块的输入口和/或输出口通过硅通孔经过硅连接层内的硅连接层布线与其他裸片内的节点模块和/或基础资源模块相连,从而形成跨裸片的片上网络。
请参考图5所示的举例,基板1上层叠有硅连接层2,硅连接层2上层叠设置有裸片1和裸片2,裸片1在NODE1处开设硅通孔,裸片2在NODE2处开设硅通孔。裸片1内的GTH模块连接裸片1内的节点模块NODE1的输入口,裸片1在NODE1处开设硅通孔,NODE1的输出口通过硅通孔引至硅连接层2,硅连接层2内的硅连接层布线3通过硅通孔连接裸片2内的节点模块NODE2的输入口,裸片2内的节点模块NODE2的输出口连接裸片2内的节点模块NODE3的输入口,由此该多裸片FPGA中通过裸片1内的GTH和NODE1结合裸片2内的NODE2和NODE3构建形成了跨裸片的片上网络。
Claims (10)
1.一种内置用于形成片上网络节点的功能模块的FPGA,其特征在于,所述FPGA内包括若干个可配置功能模块以及环于各个可配置功能模块分布的互连资源模块;
所述FPGA内的可配置功能模块包括基础资源模块以及节点模块,每个所述节点模块内包含路由器、节点存储器、节点控制器、若干个输入口以及若干个输出口,所有输入口和输出口均连接路由器,路由器连接节点存储器,节点控制器控制路由器;
若干个节点模块的输入口和输出口通过节点模块之间的直接连线和/或互连资源模块相连,至少一个节点模块的输入口和/或输出口通过互连资源模块连接基础资源模块,以形成所述FPGA内的片上网络,所述片上网络中的每个片上网络节点由一个节点模块配置形成。
2.根据权利要求1所述的FPGA,其特征在于,所述FPGA内所有节点模块均作为片上网络节点连接在片上网络中,或者,所述FPGA内存在至少一个节点模块未作为片上网络节点连接在片上网络中;
对于作为片上网络节点连接在片上网络中的节点模块,所述节点模块内的节点控制器控制路由器实现不同输入口与输出口之间的互连互通。
3.根据权利要求2所述的FPGA,其特征在于,对于未作为片上网络节点连接在片上网络中的节点模块,所述节点模块内的节点存储器经由路由器连接到输入口和/或输出口接入互连资源模块、实现存储读写功能。
4.根据权利要求3所述的FPGA,其特征在于,所述FPGA内的节点模块与基础资源模块排布形成二维阵列,且每个节点模块的模块高度等于基础资源模块中的BRAM模块的模块高度,节点模块的模块宽度大于BRAM模块的模块宽度,未作为片上网络节点连接在片上网络中的节点模块利用内置的节点存储器等效实现BRAM模块的存储读写功能。
5.根据权利要求1所述的FPGA,其特征在于,所述FPGA根据获取到的不同的配置码流至少配置形成两种不同结构的片上网络,两种不同结构的片上网络中包含的可配置功能模块的数量、排布位置以及可配置功能模块之间的连接关系存在至少一种不同。
6.根据权利要求1所述的FPGA,其特征在于,所述FPGA内的节点模块与基础资源模块排布形成二维阵列,若干个节点模块堆叠排布形成所述二维阵列中的至少一列和/或至少一行;
作为片上网络节点连接在片上网络中的节点模块存在至少一个输入口经由直接连线与同一行或同一列的其他的节点模块的输出口相连,和/或,存在至少一个输入口经由互连资源模块与其他的节点模块的输出口和/或其他的基础资源模块相连;
作为片上网络节点连接在片上网络中的节点模块存在至少一个输出口经由直接连线与同一行或同一列的其他的节点模块的输入口相连,和/或,存在至少一个输出口经由互连资源模块与其他的节点模块的输入口和/或其他的基础资源模块相连。
7.根据权利要求6所述的FPGA,其特征在于,对于作为片上网络节点连接在片上网络中、且经由直接连线相连的两个节点模块:
两个节点模块位于同一行或同一行且排布位置相邻;
或者,两个节点模块位于同一行或同一行,且两个节点模块的排布位置之间间隔若干个其他的节点模块,则两个节点模块之间的其他各个节点模块配置形成直接连线。
8.根据权利要求1所述的FPGA,其特征在于,所述FPGA内的节点模块排布在所述FPGA的预定位置处或者预定类型的基础资源模块的预定范围内,所述预定类型的基础资源模块的数据传输需求超过需求阈值。
9.根据权利要求8所述的FPGA,其特征在于,所述预定类型的基础资源模块包括高速收发器模块、HBM模块和AI模块中的至少一种。
10.根据权利要求1所述的FPGA,其特征在于,所述FPGA为多裸片FPGA,所述FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个裸片,裸片在至少一个节点模块处开设有硅通孔,所述节点模块的输入口和/或输出口通过硅通孔经过所述硅连接层内的硅连接层布线与其他裸片内的节点模块和/或基础资源模块相连;所述FPGA通过多个裸片内的可配置功能模块配置形成片上网络。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210724016.1A CN115048891A (zh) | 2022-06-24 | 2022-06-24 | 内置用于形成片上网络节点的功能模块的fpga |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210724016.1A CN115048891A (zh) | 2022-06-24 | 2022-06-24 | 内置用于形成片上网络节点的功能模块的fpga |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115048891A true CN115048891A (zh) | 2022-09-13 |
Family
ID=83162606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210724016.1A Pending CN115048891A (zh) | 2022-06-24 | 2022-06-24 | 内置用于形成片上网络节点的功能模块的fpga |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115048891A (zh) |
-
2022
- 2022-06-24 CN CN202210724016.1A patent/CN115048891A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10505548B1 (en) | Multi-chip structure having configurable network-on-chip | |
JP6116830B2 (ja) | 拡張可能なネットワーク・オン・チップ | |
US8916910B2 (en) | Reconfigurable RF/digital hybrid 3D interconnect | |
CN111755437B (zh) | 利用硅连接层形成片上网络的fpga装置 | |
CN105099423A (zh) | 利用三维晶片堆叠的可扩展的交叉点开关的电路及方法 | |
US11489788B2 (en) | Interconnection network with adaptable router lines for chiplet-based manycore architecture | |
CN114760255B (zh) | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 | |
KR20220095203A (ko) | 멀티칩 적층형 디바이스 | |
US20230350827A1 (en) | Near-memory computing module and method, near-memory computing network and construction method | |
CN102546417A (zh) | 基于网络信息的片上网络路由器调度方法 | |
Marcon et al. | Tiny NoC: A 3D mesh topology with router channel optimization for area and latency minimization | |
CN111679615B (zh) | 内部集成具有不同位宽连线的片上网络的fpga装置 | |
US20230244415A1 (en) | In-memory Computing Module and Method, and In-memory Computing Network and Construction Method Therefor | |
CN111786894B (zh) | 实现片上网络传输带宽扩充功能的fpga装置 | |
CN101222422A (zh) | 一种公平可扩展网络调度方法 | |
CN115048891A (zh) | 内置用于形成片上网络节点的功能模块的fpga | |
Ghidini et al. | Lasio 3D NoC vertical links serialization: Evaluation of latency and buffer occupancy | |
CN104683249A (zh) | 用于多芯片互连***的独立的可配置化互连模块实现方法 | |
US11750510B2 (en) | FPGA device for implementing expansion of transmission bandwidth of network-on-chip | |
CN111753481B (zh) | 利用有源硅连接层平衡延迟的多裸片fpga | |
CN111755435B (zh) | 利用硅连接层集成hbm存储裸片的多裸片fpga | |
Kurihara et al. | A cost and performance analytical model for large-scale on-chip interconnection networks | |
CN111753479B (zh) | 利用硅连接层集成多裸片的片上网络的多裸片fpga | |
JP4698673B2 (ja) | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム | |
CN106330787A (zh) | 一种数据包传输方法、设备及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |