CN112041688B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN112041688B
CN112041688B CN201980027259.6A CN201980027259A CN112041688B CN 112041688 B CN112041688 B CN 112041688B CN 201980027259 A CN201980027259 A CN 201980027259A CN 112041688 B CN112041688 B CN 112041688B
Authority
CN
China
Prior art keywords
silicon oxide
oxide film
gas discharge
silicon
discharge path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980027259.6A
Other languages
English (en)
Other versions
CN112041688A (zh
Inventor
铃木爱美
山本康雄
明石照久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019055127A external-priority patent/JP6897703B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN112041688A publication Critical patent/CN112041688A/zh
Application granted granted Critical
Publication of CN112041688B publication Critical patent/CN112041688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5783—Mountings or housings not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

在多个硅基板(11、13、21)中的至少1个，形成凹部(14、23)。此外，在多个硅基板中的至少1个，在从空间(30)的预定形成区域离开了的部分，形成硅氧化膜(12、22)，该硅氧化膜(12、22)形成有将预定形成区域包围并达到多个硅基板的外周的槽部(17、28)。进而，以将槽部覆盖的方式，将多个硅基板中的形成有硅氧化膜的硅基板与多个硅基板中的另一个利用经由硅氧化膜的直接接合而进行接合，形成气体排出路径(40)并形成多个硅基板及硅氧化膜的层叠构造，由凹部在层叠构造的内部形成空间。并且，通过热处理，将空间的内部的气体经由气体排出路径向层叠构造的外部排出。

Description

半导体装置的制造方法
关联申请的相互参照
本申请基于2018年4月24日提出申请的日本专利申请第2018－83050号和2019年3月22日提出申请的日本专利申请第2019－55127号，这里通过参照而引用其记载内容。
技术领域
本发明涉及在内部形成有空间的半导体装置的制造方法。
背景技术
作为这种半导体装置，例如可以举出加速度传感器，其在内部空间配置有形成于支承基板的固定电极、和能够相对于支承基板位移的可动电极，利用可动电极位移时的电极间的静电电容的变化来检测加速度。此外，可以举出角速度传感器，其使基板的一部分作为可变形的可动部而在内部的空间中振动，并检测被施加角速度时的可动部的位移量来检测角速度。
为了使这些传感器的性能提高，将配置可动电极等的空间的压力设为适合于用途的压力是重要的。
对此，例如在专利文献1中提出了一种方法，其通过将内部的空间扩大而抑制由制造工艺引起的残留气体所带来的压力的偏差。
现有技术文献
专利文献
专利文献1：日本特开2014－173961号公报
发明内容
但是，根据专利文献1记载的方法，由于在内部空间残留有气体，所以难以使内部空间成为100Pa以下、例如10Pa左右的低压。
本发明鉴于上述问题，目的在于提供与以往相比能够使内部空间成为低压的半导体装置的制造方法。
本发明的1个技术方案，是在内部形成有空间(30)的半导体装置的制造方法，具备以下工序：准备多个硅基板(11、13、21)；在多个硅基板中的至少1个，形成凹部(14、23)；在多个硅基板中的至少1个，在从空间的预定形成区域离开了的部分，形成硅氧化膜(12、22)，该硅氧化膜(12、22)形成有将该预定形成区域包围并达到多个硅基板的外周的槽部(17、28)；以将槽部覆盖的方式，将多个硅基板中的形成有硅氧化膜的硅基板与多个硅基板中的另一个利用经由硅氧化膜的直接接合而进行接合，形成气体排出路径(40)并形成多个硅基板及硅氧化膜的层叠构造，由凹部在层叠构造的内部形成空间；在形成空间后，通过热处理，将空间的内部的气体经由气体排出路径向层叠构造的外部排出。
由此，在将基板接合而形成层叠构造和层叠构造的内部的空间之后，空间的内部的气体经由气体排出路径被向层叠构造的外部排出，所以能够使内部的空间成为比以往低压。并且，通过这样的制造方法，制造出构成支承层、第1硅氧化膜、活性层、第2硅氧化膜及盖层的层叠构造、并且在空间内具备元件部的半导体装置。由于这样的半导体装置成为残留气体经由气体排出路径被排出的状态，所以能够使半导体装置的性能提高。
另外，对各构成要素等赋予的带括弧的参照标记表示该构成要素等与后述实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是第1实施方式的半导体装置的剖视图。
图2是图1的II部分的放大图。
图3A是表示传感器部的制造工序的剖视图。
图3B是接着图3A的表示传感器部的制造工序的剖视图。
图3C是接着图3B的表示传感器部的制造工序的剖视图。
图3D是接着图3C的表示传感器部的制造工序的剖视图。
图3E是接着图3D的表示传感器部的制造工序的剖视图。
图4A是表示盖部的制造工序的剖视图。
图4B是接着图4A的表示盖部的制造工序的剖视图。
图4C是接着图4B的表示盖部的制造工序的剖视图。
图4D是接着图4C的表示盖部的制造工序的剖视图。
图4E是接着图4D的表示盖部的制造工序的剖视图。
图5是绝缘层的平面图。
图6A是表示接合工序的剖视图。
图6B是接着图6A的表示接合工序的剖视图。
图7是图6的VII部分的放大图。
图8是表示通过实验对气体排出路径的有无和空间内的残留气体的排出效率进行调查的结果的图。
图9是第2实施方式的半导体装置的剖视图，是相当于图2的图。
图10A是表示第2实施方式的盖部的制造工序的剖视图。
图10B是接着图10A的表示盖部的制造工序的剖视图。
图10C是接着图10B的表示盖部的制造工序的剖视图。
图10D是接着图10C的表示盖部的制造工序的剖视图。
图10E是接着图10D的表示盖部的制造工序的剖视图。
图11是表示第2实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图12是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图13是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图14是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图15是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图16是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图17是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图18是表示其他实施方式的半导体装置的制造工序的剖视图，是相当于图7的图。
图19是其他实施方式的绝缘层的平面图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的标记而进行说明。
(第1实施方式)
对第1实施方式进行说明。本实施方式的半导体装置是使用MEMS(MicroElectroMechanical Systems)制造的物理量传感器，如图1所示，具备传感器部10和直接接合于传感器部10的盖部20。
传感器部10为依次层叠有由硅(Si)构成的支承层11、由硅氧化膜(SiO2)构成的绝缘层12和由Si构成的活性层13的SOI(Silicon on Insulator)构造。通过绝缘层12将支承层11与活性层13电绝缘。
在支承层11的表面形成有凹部14，绝缘层12以将支承层11的表面和凹部14的内壁面覆盖的方式形成。活性层13通过经由绝缘层12的表面活化接合而与支承层11的表面相接合。这样，本实施方式的传感器部10被做成了在支承层11及绝缘层12与活性层13之间形成有空间的腔室SOI构造。
活性层13中的位于凹部14上方的部分的一部分被除去，其余部分被设为元件部15。元件部15能够相对于活性层13中的与支承层11接合的部分位移。
例如通过做成在元件部15处形成可动电极、在形成于凹部14内的绝缘层12或后述的凹部23内形成固定电极、能够检测这些电极间的静电电容的变化的结构，能够将半导体装置用作加速度传感器。此外，通过做成使元件部15振动、能够检测对元件部15施加了角速度时的元件部15的位移量的结构，能够将半导体装置用作角速度传感器。
盖部20用来保护元件部15，具备由Si构成的基板21。在基板21的背面，形成有由SiO2构成的绝缘层22。基板21通过经由绝缘层22的表面活化接合而与活性层13相接合。通过绝缘层22将活性层13和基板21电绝缘。
在盖部20中的与凹部14对置的部分，绝缘层22及基板21的一部分被除去，形成凹部23。在半导体装置的内部，由凹部14和凹部23形成空间30，元件部15配置在空间30内。
如图2所示，在绝缘层22中的空间30的外侧的部分，形成有气体排出路径40。气体排出路径40用来将空间30内的气体向半导体装置的外部排出，并且形成为，将空间30包围并达到半导体装置的外部。
如图1所示，在盖部20，形成有用来向元件部15施加电信号并取得元件部15的输出的贯通电极。
具体而言，在基板21的表面形成有绝缘膜24，在盖部20中的空间30的外侧的部分，形成有将基板21、绝缘层22、绝缘膜24贯通的贯通孔25。在贯通孔25的内壁面形成有绝缘膜26。在贯通孔25的底部，绝缘膜26被除去，以将从绝缘膜26露出的活性层13的表面、以及绝缘膜26的表面覆盖并达到绝缘膜24的上部的方式形成有电极膜27。
电极膜27电连接于元件部15，能够经由电极膜27向元件部15施加电信号，取得元件部15的输出。另外，在图1中仅图示了1个贯通电极，但在盖部20，形成为了使元件部15发挥功能而需要的数量的贯通电极。
对半导体装置的制造方法进行说明。首先，使用图3A～图3E，对传感器部10的制造方法进行说明。在图3A所示的工序中，准备构成支承层11的Si晶片，在支承层11的表面，利用光刻形成与凹部14对应的形状的抗蚀剂51。并且，通过以抗蚀剂51为掩模的DRIE(DeepReactive Ion Etching)，将支承层11的一部分除去，形成凹部14。
在图3B所示的工序中，将抗蚀剂51通过去胶(ashing)而剥离，将晶片清洗。并且，将支承层11热氧化，在支承层11的表面形成由SiO2构成的绝缘层12，并在支承层11的背面形成由SiO2构成的绝缘膜16。
在图3C所示的工序中，准备构成活性层13的Si晶片，利用表面活化接合将支承层11与活性层13接合。具体而言，在通过氧等离子体使支承层11与活性层13的接合面活化后，将支承层11及活性层13暴露在大气中，使大气中的水分吸附于支承层11及活性层13的接合面，使OH基改性。并且，将支承层11与活性层13贴合。另外，通过根据需要进行热处理，能够提高接合强度。
在图3D所示的工序中，在将活性层13研磨而使其变薄后，将晶片清洗。并且，在活性层13的表面，通过光刻，形成与元件部15对应的形状的抗蚀剂52。
在图3E所示的工序中，通过以抗蚀剂52为掩模的DRIE，将活性层13的一部分除去。并且，通过去胶将抗蚀剂52剥离，将晶片清洗。由此，在活性层13中的位于凹部14上方的部分，形成元件部15。
接着，使用图4A～图4E对盖部20的制造方法进行说明。在图4A所示的工序中，准备构成基板21的Si晶片，将基板21热氧化而在基板21的背面形成由SiO2构成的绝缘层22，并且在基板21的表面形成由SiO2构成的绝缘膜24。然后，在绝缘层22，通过光刻，形成与气体排出路径40对应的形状的抗蚀剂53。并且，通过以抗蚀剂53为掩模的RIE(Reactive IonEtching)，将绝缘层22的一部分除去，形成槽部28。槽部28以将凹部23的预定形成区域包围并达到晶片的外周的方式，在晶片整面中形成。
在图4B所示的工序中，通过氧去胶将抗蚀剂53除去，将晶片清洗。由此，绝缘层22露出。在图4C所示的工序中，在绝缘层22，通过光刻，形成与凹部23对应的形状的抗蚀剂54。并且，通过以抗蚀剂54为掩模的蚀刻，将绝缘层22的一部分除去。由此，基板21的一部分露出。
在图4D所示的工序中，通过以抗蚀剂54为掩模的DRIE，将基板21的一部分除去，形成凹部23。在图4E所示的工序中，通过氧去胶将抗蚀剂54除去，将晶片清洗。由此，绝缘层22露出。
抗蚀剂54被除去后的绝缘层22的平面图成为图5所示那样。即，以格子状排列有多个凹部23，以将各凹部23的周围包围的方式形成有槽部28。在本实施方式中，在相邻的两个凹部23之间形成有直线状的两个槽部28。
在图3A～图3E及图4A～图4E所示的工序之后，通过图6A、图6B所示的工序，将传感器部10与盖部20接合。在图6A所示的工序中，进行WLP(Wafer Level Packaging)。具体而言，通过真空中的表面活化接合，将活性层13与绝缘层22接合。由此，形成被凹部14和凹部23包围的空间30，元件部15被封闭在空间30内。
另外，若进行表面活化处理，则在大气暴露后水分和大气中的氮吸附于晶片表面。并且，若在接合后进行热处理，则吸附的水被分解为氢和氧，氧进入到氧化膜中，氢留在空间30内。此外，氮通过热处理而从空间30的内壁面脱离，被释放到空间30中。这样，由制造工艺引起的含有氢、氮等的残留气体被封闭在空间30中。
此外，在图6A所示的工序中，如图7所示，槽部28被活性层13覆盖，在空间30的外侧，形成被活性层13、基板21、绝缘层22包围的微细的空隙。该空隙成为用来将残留气体排出的气体排出路径40。
在图6B所示的工序中，通过氮环境中的高温退火，使空间30的壁面的内部或壁面附近的气体成分活化而从空间30的壁面脱离。之后也使氮环境中的高温退火继续，使残留气体活化并沿着能量势垒最低的Si与SiO2的接合界面移动至气体排出路径40。到达了气体排出路径40的残留气体经过气体排出路径40而被向晶片之外排出。由此，空间30的压力下降，空间30内成为高真空。另外，残留气体的排出量能够通过热处理条件来控制。
然后，进行氧环境中的退火，通过晶片内部的氧气，在露出于气体排出路径40的活性层13及基板21形成氧化膜。由此，如图2所示那样，气体排出路径40被堵塞，来自外部的气体的流入被抑制。另外，这里所述的气体排出路径40堵塞，虽然也有气体排出路径40局部地完全堵塞的情况，但是意味着活性层13及基板21不成为露出于气体排出路径40的状态、它们的露出表面被绝缘层22覆盖的状态。换言之，成为气体排出路径40被形成在从活性层13及基板21离开了的位置的状态。因此，即使在气体排出路径40堵塞之后，如果进行红外线显微镜观察或电子显微镜观察，也能够确认气体排出路径40。此外，还存在如下情况，即：最终通过切割而被分割为芯片单位，但在切断面中硅或玻璃片等进入到气体排出路径40内从而无法肉眼辨识气体排出路径40。该情况下，通过红外线显微镜观察或电子显微镜观察也能够确认气体排出路径40。即，在切割后，气体排出路径40也成为以达到基板21等的外周的方式形成的状态。
在将气体排出路径40堵塞之后，通过蚀刻将绝缘膜16除去。此外，在盖部20形成贯通电极。具体而言，在绝缘膜24的表面形成与贯通孔25对应的形状的抗蚀剂，通过以该抗蚀剂为掩模的蚀刻，形成将基板21、绝缘层22、绝缘膜24贯通的贯通孔25。并且，在通过热氧化在贯通孔25的内壁面形成绝缘膜26之后，通过蚀刻将在贯通孔25的底部形成的绝缘膜26除去，使活性层13露出。然后，利用溅射等，以将活性层13及绝缘膜26覆盖并达到绝缘膜24的上部的方式，形成电极膜27。由此，形成贯通电极，能够实现向元件部15的信号的施加等。
在绝缘膜16的除去及贯通电极的形成之后，进行切割，将晶片分割为芯片单位。这样，制造出半导体装置。
如以上说明的那样，在本实施方式中，形成用来将空间30内的残留气体排出的气体排出路径40，在传感器部10与盖部20接合后进行热处理，由此能够将空间30内的残留气体排出到晶片之外，使空间30成为高真空。此外，能够抑制因吸附于空间30的内壁面的气体的脱离带来的压力的变动。
此外，通过根据热处理条件对残留气体的排出量进行控制，能够使空间30的内部成为希望的压力，使半导体装置的性能提高。例如，在加速度传感器、角速度传感器等中，能够使灵敏度提高。
此外，通过在残留气体的排出后将气体排出路径40堵塞，能够抑制气体的流入及流出，将内压长期间稳定地维持。由此，能够使半导体装置的性能长期间稳定。
另一方面，由于能够用图7的气体排出路径40将残留气体向晶片之外排出，所以氧环境中的退火根据需要实施即可，在图7的气体排出路径40的形态下也能够得到与图2的气体排出路径40同样的效果。该情况下，在形成有气体排出路径40的位置，盖部20和活性层13露出，由盖部20和活性层13及绝缘层22构成气体排出路径40。
此外，在本实施方式中，没有为了将残留气体除去而使用吸气剂(getter)膜，所以与使用吸气剂膜的情况相比能够降低半导体装置的制造成本。
通过实验，对气体排出路径40的有无和空间30内的残留气体的排出效率进行了调查。结果，成为图8所示的结果。在该实验中，在温度1050℃下最长进行20小时退火，调查空间30内的压力的变化。关于图中的压力比，将空间30内的内压最高的情况设为100％，表示为相对于此时的压力的比。
如该图所示，在有气体排出路径40的情况下，压力的下降率较高，与退火前相比能够减压到10％左右。因此，可知能够将残留气体适当地排出。并且，在1050℃下进行了20小时的退火时的空间30内的压力为94Pa。因而，通过具备气体排出路径40，能够使空间30内的压力成为100Pa以下，能够成为高真空状态。若能够使空间30内的压力成为100Pa以下，则进行元件部15中的物理量检测时的Q值成为比5000高的值，与超过100Pa的情况下的Q值相比高1位数左右。因此，能够使元件部15的振动特性良好，还能够降低漏振(噪声)，所以能够进行精度良好的物理量检测。
相对于此，在没有气体排出路径40的情况下，压力的下降率较低，即使进行退火也不怎么有压力变化。因此，可知无法将残留气体适当地排出。这样，如果不具备气体排出路径40，则无法充分地进行残留气体的排出。因此，难以进行精度良好的物理量检测。
另外，关于没有气体排出路径40的情况，由于将退火进行了5小时时空间30内的压力最高，所以表示为将此时的压力设为100％的压力的比。如果通过进行退火能够适当地将残留气体排出，则虽然退火前压力最高，但是在没有气体排出路径40的情况下，由于残留气体不被适当地排出，所以压力的变动较少，可以想到发生了这样的误差。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式变更了盖部20的结构，关于其他是与第1实施方式同样的，所以仅对与第1实施方式不同的部分进行说明。
如图9所示，在本实施方式中，在基板21形成有截面为半圆形的作为基底的槽部29。绝缘层22被形成在基板21的背面及槽部29的内部，在形成于槽部29的绝缘层22，反映出槽部29的形状而形成有截面为半圆形的槽部28。
在本实施方式中，通过图10A～图10E所示的工序制造盖部20。在图10A所示的工序中，准备构成基板21的Si晶片，在基板21中的与传感器部10接合的背面，通过光刻，形成与气体排出路径40对应的形状的抗蚀剂55。并且，通过以抗蚀剂55为掩模的各向同性的蚀刻，在基板21形成截面为半圆形的槽部29。槽部29形成为，将凹部23的预定形成区域包围，并达到基板21的外周。
在图10B所示的工序中，通过氧去胶将抗蚀剂55除去，将晶片清洗，使基板21的背面露出。并且，将基板21热氧化而在基板21的背面及槽部29的内部形成由SiO2构成的绝缘层22，并且在基板21的表面形成由SiO2构成的绝缘膜24。此时，在形成于槽部29内部的绝缘层22，反映出槽部29的形状而形成截面为半圆形的槽部28。
在图10C所示的工序中，在绝缘层22，通过光刻，形成与凹部23对应的形状的抗蚀剂56。并且，通过以抗蚀剂56为掩模的RIE，将绝缘层22的一部分除去。由此，基板21的一部分露出。
在图10D所示的工序中，通过以抗蚀剂56为掩模的DRIE，将基板21的一部分除去，形成凹部23。在图10E所示的工序中，通过氧去胶将抗蚀剂56除去，将晶片清洗。由此，绝缘层22露出。
在图10E所示的工序后，进行WLP，将活性层13与绝缘层22接合。由此，与第1实施方式同样地形成空间30，元件部15及残留气体被封闭在空间30内。此外，在空间30的外侧，如图11所示那样形成被活性层13和绝缘层22包围的微细的气体排出路径40。
在将活性层13与绝缘层22接合后，与第1实施方式同样，经由气体排出路径40将空间30内的残留气体向晶片外排出。并且，进行氧环境中的退火，通过晶片内部的氧气，在露出于气体排出路径40的活性层13形成氧化膜。由此，如图9所示，气体排出路径40被堵塞，来自外部的气体的流入被抑制。
在这样在基板21形成槽部29、由形成于槽部29内的绝缘层22与活性层13之间的空隙构成气体排出路径40的本实施方式中，也能得到与第1实施方式同样的效果。
另一方面，由于能够用图11的气体排出路径40将残留气体向晶片之外排出，所以氧环境中的退火根据需要实施即可，在图11的气体排出路径40的形态中也能够得到与图9的气体排出路径40同样的效果。
(其他实施方式)
将本发明依据上述的实施方式进行了记述，但并不限定于该实施方式，也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入到本发明的范畴及思想范围中。
例如，也可以如图12所示那样，将绝缘层12的一部分除去而形成槽部17，由支承层11、绝缘层12、活性层13所包围的空隙构成气体排出路径40。在图3B所示的工序后，通过光刻及蚀刻，将绝缘层12中的与气体排出路径40对应的部分除去，将绝缘层12与活性层13接合，从而形成这样的气体排出路径40。当然，可以是，在这样的结构的情况下，也根据需要进行氧环境中的退火处理，由绝缘层12将活性层13、支承层11的表面覆盖，从而将气体排出路径40形成在从支承层11、活性层13离开了的位置。
此外，在上述第1实施方式中，以将绝缘层22贯通的方式形成槽部28，但也可以如图13所示那样，将槽部28形成为直到绝缘层22的厚度方向的中途为止的深度，将气体排出路径40用绝缘层22及活性层13所包围的空隙构成。在由图4A所示的工序将绝缘层22半蚀刻而形成槽部28之后，与第1实施方式同样地进行图4B～图4E、图6A所示的工序从而形成这样的气体排出路径40。例如通过以湿法各向同性蚀刻形成槽部28，如图13所示那样形成截面为半圆形的气体排出路径。
此外，也可以如图14所示那样，在绝缘层12与活性层13之间形成与图13同样的气体排出路径40。这样的气体排出路径40通过在图3B所示的工序之后使用未图示的掩模将绝缘层12半蚀刻、并进行图3C所示的工序而形成。
此外，也可以如图15所示那样，在传感器部10形成与上述第2实施方式同样的气体排出路径40。即，也可以在支承层11的表面形成截面为半圆形的槽部18，由在槽部18的内部形成的绝缘层12和活性层13所包围的空隙构成气体排出路径40。这样的气体排出路径40通过在图3A所示的工序之后利用使用未图示的掩模的各向同性蚀刻在支承层11中的凹部14外侧的部分形成槽部18、并进行图3C所示的工序而形成。
此外，也可以如图16所示那样，形成在槽部29内形成的绝缘层22和活性层13所包围的气体排出路径40、和在槽部18内形成的绝缘层12和活性层13所包围的气体排出路径40这两者。
此外，在上述第2实施方式中，将气体排出路径40的截面做成半圆形，但也可以将气体排出路径40的截面做成其他形状。例如，也可以使用RIE等的各向异性蚀刻，如图17所示那样形成截面为矩形的槽部29及气体排出路径40。
进而，也可以如图18所示那样，将气体排出路径40仅用形成在基板21的槽部29构成，成为在该位置没有绝缘层22的状态。当然，也可以仅由形成在支承层11侧的槽部构成气体排出路径40，成为在该位置没有配置绝缘层12的状态。
此外，也可以如图19所示那样，由包围各凹部23的矩形的槽、和将相邻的矩形的槽连接的直线状的槽构成槽部28。
此外，在图5及图19中，以将各凹部23整周包围的方式以四方框形状构成了槽部28，但不需要将各凹部23整周包围，例如也可以由与呈四边形的各凹部23的3边对置的U字状构成槽部28。
进而，也可以除了支承层11、基板21以外或代替它们，通过对活性层13形成槽部而构成气体排出路径40。
此外，由于能够用上述其他实施方式中表示的气体排出路径40将残留气体向晶片外排出，所以氧环境中的退火根据需要实施即可，即使不实施也能够得到同样的效果。
此外，也可以将传感器部10做成没有形成腔室的通常的SOI构造。在此情况下，绝缘层12的一部分通过形成元件部15时的蚀刻而被除去，在元件部15的下部形成空间，使得元件部15能够位移。并且，在空间30的壁面中的由传感器部10构成的部分不形成SiO2膜，由被凹部23包围的空间和通过形成元件部15时的蚀刻形成的空间构成空间30。
此外，在上述第1、第2实施方式中，对具备多个被用于Si基板的接合的绝缘层的半导体装置进行了说明，但也可以将本发明应用于仅具备1个这样的绝缘层的半导体装置。此外，也可以将本发明应用于传感器以外的半导体装置。进而，作为传感器，说明了能够应用于基于静电电容的变化检测加速度的静电电容型的加速度传感器、使元件部15振动而检测所施加的角速度的振动型的角速度传感器的情况。但是，它们也不过示出了一例，对于其他物理量传感器、例如使元件部15振动而检测所施加的加速度的振动型的加速度传感器也能够应用。

Claims (10)

1.一种半导体装置的制造方法，是在内部形成有空间(30)的半导体装置的制造方法，其特征在于，
具备以下工序：
准备多个硅基板(11、13、21)；
在上述多个硅基板中的至少1个，形成凹部(14、23)；
在上述多个硅基板中的至少1个，在从上述空间的预定形成区域离开了的部分，形成硅氧化膜(12、22)，该硅氧化膜(12、22)形成有将该预定形成区域包围并达到上述多个硅基板的外周的槽部(17、28)；
以将上述槽部覆盖的方式，将上述多个硅基板中的形成有上述硅氧化膜的硅基板与上述多个硅基板中的另一个利用经由上述硅氧化膜的直接接合而进行接合，形成气体排出路径(40)并形成上述多个硅基板及上述硅氧化膜的层叠构造，由上述凹部在上述层叠构造的内部形成上述空间；以及
在形成上述空间后，通过热处理，将上述空间的内部的气体经由上述气体排出路径向上述层叠构造的外部排出。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
形成形成有上述槽部的上述硅氧化膜的工序是如下工序：
在上述多个硅基板中的至少1个，在形成上述硅氧化膜之后，将上述硅氧化膜的一部分蚀刻而形成上述槽部。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，
形成形成有上述槽部的上述硅氧化膜的工序包括以下工序：
在上述多个硅基板中的形成上述硅氧化膜的至少1个，形成作为基底的槽部(29)；以及
在形成上述作为基底的槽部之后，在上述多个硅基板中的至少1个之上，形成通过反映出上述作为基底的槽部的形状而形成有上述槽部的上述硅氧化膜。
4.一种半导体装置，在内部形成有空间(30)，其特征在于，
具有：
支承层(11)，由硅构成；
活性层(13)，由硅构成，具有元件部(15)，并且经由第1硅氧化膜(12)而被接合在上述支承层之上；以及
盖部(20)，由硅构成，经由第2硅氧化膜(22)而被接合在上述活性层之上，并且在与上述元件部对应的位置形成有凹部(23)；
构成了上述支承层、上述第1硅氧化膜、上述活性层、上述第2硅氧化膜及上述盖部的层叠构造，并且由上述凹部在上述层叠构造的内部形成上述空间；
在上述第1硅氧化膜和上述第2硅氧化膜的至少1个，形成有将上述空间包围并达到上述活性层的外周的气体排出路径(40)。
5.如权利要求4所述的半导体装置，其特征在于，
上述气体排出路径包括空隙，该空隙设于上述第1硅氧化膜和上述第2硅氧化膜的至少1个。
6.如权利要求4所述的半导体装置，其特征在于，
上述气体排出路径形成于上述第1硅氧化膜；
在形成有上述气体排出路径的位置，上述支承层和上述活性层从上述第1硅氧化膜露出，上述气体排出路径包括由上述支承层和上述活性层及上述第1硅氧化膜所包围的空隙。
7.如权利要求4所述的半导体装置，其特征在于，
上述气体排出路径形成于上述第2硅氧化膜；
在形成有上述气体排出路径的位置，上述活性层和上述盖部从上述第2硅氧化膜露出，上述气体排出路径包括由上述活性层和上述盖部及上述第2硅氧化膜所包围的空隙。
8.如权利要求4所述的半导体装置，其特征在于，
上述气体排出路径形成于上述第1硅氧化膜；
在形成有上述气体排出路径的位置也将上述支承层和上述活性层用上述第1硅氧化膜覆盖，从而上述气体排出路径被形成在不与上述支承层及上述活性层接触的位置。
9.如权利要求4所述的半导体装置，其特征在于，
上述气体排出路径形成于上述第2硅氧化膜；
在形成有上述气体排出路径的位置也将上述活性层和上述盖部用上述第2硅氧化膜覆盖，从而上述气体排出路径被形成在不与上述活性层及上述盖部接触的位置。
10.如权利要求4～9中任一项所述的半导体装置，其特征在于，
上述空间内的压力为100Pa以下，在该空间内不具备吸气剂膜。
CN201980027259.6A 2018-04-24 2019-04-23 半导体装置的制造方法 Active CN112041688B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-083050 2018-04-24
JP2018083050 2018-04-24
JP2019055127A JP6897703B2 (ja) 2018-04-24 2019-03-22 半導体装置の製造方法
JP2019-055127 2019-03-22
PCT/JP2019/017268 WO2019208578A1 (ja) 2018-04-24 2019-04-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112041688A CN112041688A (zh) 2020-12-04
CN112041688B true CN112041688B (zh) 2022-05-24

Family

ID=68294883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980027259.6A Active CN112041688B (zh) 2018-04-24 2019-04-23 半导体装置的制造方法

Country Status (2)

Country Link
CN (1) CN112041688B (zh)
WO (1) WO2019208578A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133817A (ja) * 1998-10-28 2000-05-12 Denso Corp 半導体圧力センサおよびその製造方法
CN101266918A (zh) * 2007-03-13 2008-09-17 冲电气工业株式会社 半导体器件的制造方法
CN101317262A (zh) * 2005-11-25 2008-12-03 松下电工株式会社 传感器装置及其制造方法
JP2012049335A (ja) * 2010-08-26 2012-03-08 Dainippon Printing Co Ltd 封止型デバイス及びその製造方法
JP2012141160A (ja) * 2010-12-28 2012-07-26 Seiko Epson Corp 機能素子、機能素子の製造方法、物理量センサー及び電子機器
CN107507768A (zh) * 2016-06-14 2017-12-22 东京毅力科创株式会社 半导体装置的制造方法、热处理装置以及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499354B1 (en) * 1998-05-04 2002-12-31 Integrated Sensing Systems (Issys), Inc. Methods for prevention, reduction, and elimination of outgassing and trapped gases in micromachined devices
DE602004013555D1 (de) * 2003-03-10 2008-06-19 Danfoss As Silizium-drucksensor mit niedrigem druckausgleich zwischen dem gemessenen druck und dem referenzraum

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133817A (ja) * 1998-10-28 2000-05-12 Denso Corp 半導体圧力センサおよびその製造方法
CN101317262A (zh) * 2005-11-25 2008-12-03 松下电工株式会社 传感器装置及其制造方法
CN101266918A (zh) * 2007-03-13 2008-09-17 冲电气工业株式会社 半导体器件的制造方法
JP2012049335A (ja) * 2010-08-26 2012-03-08 Dainippon Printing Co Ltd 封止型デバイス及びその製造方法
JP2012141160A (ja) * 2010-12-28 2012-07-26 Seiko Epson Corp 機能素子、機能素子の製造方法、物理量センサー及び電子機器
CN107507768A (zh) * 2016-06-14 2017-12-22 东京毅力科创株式会社 半导体装置的制造方法、热处理装置以及存储介质

Also Published As

Publication number Publication date
CN112041688A (zh) 2020-12-04
WO2019208578A1 (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
US10850973B2 (en) Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI591013B (zh) 混合整合構件及其製造方法
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
US8199963B2 (en) Microphone arrangement and method for production thereof
KR101892776B1 (ko) 면외 이격체로 형성된 전극
TWI503953B (zh) 半導體裝置及其製造方法
TWI621242B (zh) 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
US10054609B2 (en) Semiconductor device and method for manufacturing same
JP2005123561A (ja) 微小電気機械式装置の封止構造および封止方法ならびに微小電気機械式装置
TWI634069B (zh) 混合整合構件及其製造方法
CN104627948A (zh) 微机械传感器设备以及相应的制造方法
JP2009272477A (ja) Ｍｅｍｓセンサおよびその製造方法
CN112041688B (zh) 半导体装置的制造方法
CN111725078B (zh) 具有排出路径的半导体装置及其制造方法
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
JP6095308B2 (ja) 半導体装置とその製造方法
JP6897703B2 (ja) 半導体装置の製造方法
JP5617801B2 (ja) 半導体装置およびその製造方法
JP2009078315A (ja) 封止構造及びその製造方法
JP6142736B2 (ja) 半導体圧力センサ
US9284186B2 (en) Semiconductor device and method of manufacturing the same
JP6142735B2 (ja) 半導体圧力センサ
Karlin et al. Park et a1.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant