CN111584528A - 图像传感器及形成图像传感器的方法 - Google Patents

图像传感器及形成图像传感器的方法 Download PDF

Info

Publication number
CN111584528A
CN111584528A CN202010084295.0A CN202010084295A CN111584528A CN 111584528 A CN111584528 A CN 111584528A CN 202010084295 A CN202010084295 A CN 202010084295A CN 111584528 A CN111584528 A CN 111584528A
Authority
CN
China
Prior art keywords
semiconductor substrate
disposed
conductive
image sensor
photodetectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010084295.0A
Other languages
English (en)
Other versions
CN111584528B (zh
Inventor
高桥诚司
施俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111584528A publication Critical patent/CN111584528A/zh
Application granted granted Critical
Publication of CN111584528B publication Critical patent/CN111584528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的各种实施例涉及一种图像传感器。所述图像传感器包括第一半导体衬底，第一半导体衬底具有光探测器及浮动扩散节点。转移栅极设置在第一半导体衬底之上，其中转移栅极至少部分地设置在光探测器的相对侧之间。第二半导体衬底与第一半导体衬底垂直地间隔开，其中第二半导体衬底包括第一表面及与第一表面相对的第二表面。读出晶体管设置在第二半导体衬底上，其中第二表面设置在转移栅极与读出晶体管的栅极之间。第一导电触点电耦合到转移栅极且从转移栅极垂直地延伸穿过所述第一表面与所述第二表面二者。

Description

图像传感器及形成图像传感器的方法
相关申请的参考
本申请主张在2019年2月15日提出申请的美国临时申请第62/806,455号的权益，所述美国临时申请的内容全文并入本文供参考。
技术领域
本公开涉及一种图像传感器，更具体地说，涉及一种具有堆叠式半导体衬底的低噪声图像传感器
背景技术
许多当今的电子装置(例如，数字照相机、光学成像装置等)包括图像传感器(image sensor)。图像传感器将光学图像(optical image)转换为可被表示成数字图像(digital image)的数字数据。图像传感器包括像素传感器(pixel sensor)的阵列，像素传感器是用于将光学图像转换成数字数据的单位装置。一些类型的像素传感器包括电荷耦合装置(charge-coupled device，CCD)图像传感器及互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)图像传感器。相比于CCD像素传感器，CMOS像素传感器因功耗低、尺寸小、数据处理快、数据直接输出及制造成本低而受到青睐。
发明内容
在一些实施例中，本申请提供一种图像传感器。所述图像传感器包括第一半导体衬底，第一半导体衬底包括光探测器及浮动扩散节点。转移栅极设置在第一半导体衬底之上，其中转移栅极至少部分地设置在光探测器的相对侧之间。第二半导体衬底与第一半导体衬底垂直地间隔开，其中第二半导体衬底包括第一表面及与第一表面相对的第二表面。读出晶体管设置在第二半导体衬底上，其中第二表面设置在转移栅极与读出晶体管的栅极之间。第一导电触点电耦合到转移栅极且从转移栅极垂直地延伸穿过第一表面与第二表面二者。
在一些实施例中，本申请提供一种图像传感器。所述图像传感器包括多个光探测器，所述多个光探测器设置在第一半导体衬底中，其中所述多个光探测器设置在阵列中。第一隔离结构设置在第一半导体衬底中，其中第一隔离结构侧向地环绕所述多个光探测器中的每一者。第二半导体衬底与第一半导体衬底及第一隔离结构垂直地间隔开，其中第二半导体衬底包括第一表面及与第一表面相对的第二表面。多个浮动扩散节点设置在第一半导体衬底中，其中所述多个浮动扩散节点分别设置在第二半导体衬底与所述多个光探测器之间。多个第一导电触点分别电耦合到所述多个浮动扩散节点，其中所述多个第一导电触点分别在第二半导体衬底与所述多个浮动扩散节点之间垂直地延伸。第一读出晶体管设置在第二半导体衬底上且至少部分地设置在所述多个第一导电触点之间，其中第二表面设置在第一半导体衬底与第一读出晶体管的第一栅极之间。
在一些实施例中，本申请提供一种形成图像传感器的方法。所述方法包括在第一半导体衬底中形成光探测器。在第一半导体衬底之上形成转移栅极。在第一半导体衬底中形成浮动扩散节点。在第一半导体衬底及转移栅极之上形成第一层间介电(ILD)结构。将设置在第二半导体衬底上的接合层接合到第一ILD结构。在第二半导体衬底上及第一半导体衬底之上形成读出晶体管。在第二半导体衬底及读出晶体管之上形成第二ILD结构。将集成芯片(IC)接合到接合在一起的第一半导体衬底与第二半导体衬底，其中IC包括图像处理装置，且其中第一ILD结构及第二ILD结构二者位于转移栅极与图像处理装置之间。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的方面。注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1说明具有堆叠式半导体衬底的低噪声图像传感器的一些实施例的剖视图。
图2说明图1所示低噪声图像传感器的一些其他实施例的布局图。
图3说明图2所示第一阵列的一些其他实施例的布局图。
图4说明图3所示第一阵列的一些其他实施例的布局图。
图5说明图3所示第一阵列的一些其他实施例的布局图。
图6说明图2所示第二阵列的一些其他实施例的布局图。
图7说明图6所示第二阵列的一些其他实施例的布局图。
图8说明沿线A-A’截取的图2所示低噪声图像传感器的一些实施例的剖视图。
图9说明图1所示低噪声图像传感器的一些其他实施例的剖视图。
图10说明图9所示低噪声图像传感器的一些其他实施例的剖视图。
图11说明图9所示低噪声图像传感器的一些其他实施例的剖视图。
图12说明图9所示低噪声图像传感器的一些其他实施例的剖视图。
图13说明图9所示低噪声图像传感器的一些其他实施例的剖视图。
图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24、图25、图26、图27及图28说明形成图9所示低噪声图像传感器的一些实施例的一系列剖视图。
图29说明形成具有堆叠式半导体衬底的低噪声图像传感器的方法的一些实施例的流程图。
[符号的说明]
100：低噪声图像传感器
102：第一半导体衬底
102b：背侧
102f：前侧
104：第一掺杂区
106：光探测器
106a：光探测器/第一光探测器
106b：光探测器/第二光探测器
106c：光探测器/第三光探测器
106d：光探测器/第四光探测器
106e：光探测器/第五光探测器
106f：光探测器/第六光探测器
106g：光探测器/第七光探测器
106h：光探测器/第八光探测器
108：第一隔离结构
110：拾取阱接触区
110a：拾取阱接触区/第一拾取阱接触区
110b：拾取阱接触区/第二拾取阱接触区
110c：拾取阱接触区/第三拾取阱接触区
110d：拾取阱接触区/第四拾取阱接触区
112：浮动扩散节点
112a：浮动扩散节点/第一浮动扩散节点
112b：浮动扩散节点/第二浮动扩散节点
112c：浮动扩散节点/第三浮动扩散节点
112d：浮动扩散节点/第四浮动扩散节点
114：转移栅极
114a：转移栅极/第一转移栅极
114b：转移栅极/第二转移栅极
114c：转移栅极/第三转移栅极
114d：转移栅极/第四转移栅极
116：转移栅电极
118：转移栅极介电质
120：第一层间介电(ILD)结构
122：接合结构
124：第二半导体衬底
126：有源区
128：第二隔离结构130：读出晶体管
130a：读出晶体管/第一读出晶体管
130b：读出晶体管/第二读出晶体管
130c：读出晶体管/第三读出晶体管
132：读出栅电极
132a：读出栅电极/第一读出栅电极
132b：读出栅电极/第二读出栅电极
132c：读出栅电极/第三读出栅电极
134：读出栅极介电质
134a：读出栅极介电质/第一读出栅极介电质
134b：读出栅极介电质/第二读出栅极介电质
134c：读出栅极介电质/第三读出栅极介电质
136a：第一源极/漏极区
136b：第二源极/漏极区
136c：第三源极/漏极区
136d：第四源极/漏极区
136e：第五源极/漏极区
138：第二ILD结构
140：第一导电触点
140a：第五导电触点
140b：第六导电触点
140c：第七导电触点
140d：第八导电触点
140e：第九导电触点
140f：第十导电触点
140g：第十一导电触点
140h：第十二导电触点
140i：第十三导电触点
140j：第十四导电触点
140k：第十五导电触点
140m：第十六导电触点
140n：第十七导电触点
140o：第十八导电触点
142、142a：第一导电线
144：第二导电触点
144a：FDN触点/第一导电触点
144b：FDN触点/第二导电触点
144c：FDN触点/第三导电触点
144d：FDN触点/第四导电触点
202a：第一阵列
202b：第二阵列
204：第一阱延伸区
206：第二阱延伸区
208：第三阱延伸区
210：第四阱延伸区
302：浮动扩散节点触点(FDNC)区
304：选择性导电沟道区
402：第五阱延伸区
502：第三掺杂区
602：第六阱延伸区
702：侧壁间隔壁
702a：侧壁间隔壁/第一侧壁间隔壁
702b：侧壁间隔壁/第二侧壁间隔壁
702c：侧壁间隔壁/第三侧壁间隔壁
702d：侧壁间隔壁/第四侧壁间隔壁
704：下部ILD结构
706：上部ILD结构
708：第一导通孔
710：第一接触焊盘
712：集成芯片(IC)
714：第三半导体衬底
716a：半导体装置
716b：半导体装置
716c：半导体装置
718：第三隔离结构
720：第三ILD结构
722：第三导电触点
724：第二导电线
726：第二导通孔
728：第二接触焊盘
802：减反射层
802a：第一减反射层
802b：第二减反射层
804：滤光片
806：微透镜
902：掺杂沟道区
2900：流程图
2902、2904、2906、2908、2910、2912、2914、2916、2918、2920、2922、2924、2926：动作
A-A’：线
L1：第一长度
L2：第二长度
W1：第一宽度
W2：第二宽度
具体实施方式
以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
一些互补金属氧化物半导体图像传感器(complementary metal-oxidesemiconductor image sensor，CIS)具有像素传感器阵列。像素传感器阵列的像素传感器包括设置在半导体衬底中的光探测器(photodetector)阵列(例如，2×2光探测器阵列)。在一些实施例中，光探测器可通过隔离结构(例如，全深度隔离结构)彼此分隔开。此外，像素传感器包括设置在半导体衬底的有源区上的多个像素装置(例如，转移栅极(transfergate)、复位晶体管(reset transistor)、源极跟随器晶体管(source followertransistor)和/或行选择晶体管(row-select transistor))。内连线结构上覆在半导体衬底及像素装置上，且将光探测器与像素装置电耦合在一起，从而使得像素传感器可正常运行。像素传感器利用光探测器记录入射辐射(例如，光子)，且便于利用像素装置以数字方式读出记录。
以上CIS的一个挑战是不良的噪声性能(例如，随机噪声(random noise)、固定图案噪声(fixed-pattern noise)、闪烁噪声(flicker noise)、散粒噪声(shot noise)、热噪声(thermal noise)、白噪声(white noise)等)。噪声性能的一个贡献因素是所述多个像素装置的尺寸(例如，源极跟随器装置的尺寸)。尽管隔离结构可提高图像传感器的满阱容量(full well capacity)，然而隔离结构可能会减小半导体衬底的有源区的尺寸。由于隔离结构会减小有源区的尺寸，因此通常会减小像素装置的尺寸，以便使像素装置、隔离结构及光探测器设置在半导体衬底上/半导体衬底中。然而，减小像素装置的尺寸会负面地影响噪声(例如，由于源极跟随器装置的尺寸减小)，从而造成不良的噪声性能。
噪声的另一贡献因素是内连线结构的总导电面积(例如，由于寄生电容的增大)。例如，设置在半导体衬底之上以将像素装置与光探测器电耦合在一起的金属线、金属通孔及金属触点的总导电面积。通常，像素装置的位置至少部分地取决于隔离结构和/或光探测器的布局，从而导致一些像素装置设置成距其他像素装置和/或光探测器中的一些光探测器的距离相对大。因此，一些金属线可延伸相对大的距离，以便将像素装置中的一些像素装置电耦合到其他像素装置和/或光探测器中的一些光探测器。因此，内连线结构的总导电面积增大，从而造成不良的噪声性能。
本申请的各种实施例涉及一种低噪声图像传感器。所述低噪声图像传感器包括设置在第一半导体衬底中的光探测器及浮动扩散节点(floating diffusion node，FDN)。转移栅极设置在第一半导体衬底上。在一些实施例中，隔离结构设置在第一半导体衬底中。第二半导体衬底与第一半导体衬底间隔开。读出晶体管(例如，源极跟随器晶体管)设置在第二半导体衬底上，其中第二半导体衬底的表面设置在转移栅极与读出晶体管的栅极之间。导电触点电耦合到转移栅极且从转移栅极垂直地延伸到第二半导体衬底。
由于第二半导体衬底与第一半导体衬底垂直地间隔开，且由于隔离结构设置在第一半导体衬底中且读出晶体管设置在第二半导体衬底上，因此隔离结构可不约束读出晶体管的尺寸。因此，读出晶体管的尺寸可比读出晶体管及隔离结构设置在同一半导体衬底上的情形大。因此，低噪声图像传感器可具有改善的噪声性能(例如，由于源极跟随器晶体管的增大的尺寸)。
另外，由于光探测器、转移栅极及浮动扩散节点设置在与读出晶体管不同的半导体衬底中/与读出晶体管不同的半导体衬底之上，因此读出晶体管可设置成比读出晶体管及浮动扩散节点设置在同一半导体衬底上的情形更靠近浮动扩散节点。因此，内连线结构的总导电面积可比读出晶体管及浮动扩散节点二者设置在同一半导体衬底上的情形小。因此，低噪声图像传感器可具有改善的噪声性能(例如，由于内连线结构的总导电面积的减小)。
图1说明具有堆叠式半导体衬底的低噪声图像传感器100的一些实施例的剖视图。
如图1中所示，低噪声图像传感器100包括第一半导体衬底102。第一半导体衬底102具有前侧102f及背侧102b。第一半导体衬底102包括具有第一掺杂类型(例如，p型/n型)的第一掺杂区104。在第一半导体衬底102中设置有光探测器106(例如，光电二极管(photodiode))。光探测器106用以吸收入射辐射(例如，光子)并产生对应于所述入射辐射的电信号。在第一半导体衬底102中设置有侧向地环绕光探测器106的第一隔离结构108。
在第一掺杂区104中设置有拾取阱接触区(pickup well contact region)110。拾取阱接触区110是具有第一掺杂类型的第一半导体衬底102的区。在第一半导体衬底102中设置有侧向地与拾取阱接触区110间隔开的浮动扩散节点112。浮动扩散节点112是具有与第一掺杂类型相反的第二掺杂类型(例如，n型/p型)的第一半导体衬底102的区。
在第一半导体衬底102中/第一半导体衬底102之上以及光探测器106的相对侧之间设置有转移栅极114。转移栅极114包括转移栅电极116及转移栅极介电质118。转移栅极114用以在光探测器106与浮动扩散节点112之间选择性地形成导电沟道，从而使得光探测器106中所累积(例如，通过吸收入射辐射)的电荷可转移到浮动扩散节点112。
在第一半导体衬底102及转移栅极114之上设置有第一层间介电(ILD)结构120。在一些实施例中，第一半导体衬底102的前侧102f是第一半导体衬底102的最接近第一ILD结构120设置的侧，且第一半导体衬底102的背侧102b是第一半导体衬底102的与前侧102f相对的侧。在又一些实施例中，在第一ILD结构120之上设置有接合结构122。
第二半导体衬底124与第一半导体衬底102垂直地间隔开且设置在第一ILD结构120之上。第二半导体衬底124包括有源区126。在一些实施例中，有源区126包括第一掺杂类型。在其他实施例中，有源区126可为未经掺杂的。在有源区126包括第一掺杂类型的实施例中，有源区126可被称为第二掺杂区。在第二半导体衬底124中设置有第二隔离结构128。
在第二半导体衬底124上设置有读出晶体管130(例如，复位晶体管、源极跟随器晶体管、行选择晶体管等)。在一些实施例中，读出晶体管130包括设置在第二半导体衬底124之上的读出栅电极132及读出栅极介电质134。在一些实施例中，读出栅电极132及读出栅极介电质134被称为读出晶体管栅极。读出栅极介电质134将读出栅电极132与第二半导体衬底124分隔开。在又一些实施例中，读出晶体管130包括设置在第二半导体衬底124中且位于读出栅极介电质134的相对侧上的第一对源极/漏极区136a至136b。在再一些实施例中，读出晶体管130可为例如金属氧化物半导体场效晶体管(metal-oxide semiconductorfield-effect transistor，MOSFET)、双极结晶体管(bipolar junction transistor，BJT)、高电子迁移率晶体管(high-electron-mobility transistor，HEMT)等。
在第二半导体衬底124及读出栅电极132之上设置有第二ILD结构138。在第二ILD结构138中及第二半导体衬底124之上设置有多个第一导电触点140(例如，金属触点)。在第二ILD结构138中及第一导电触点140之上设置有多个第一导电线142(例如，金属线)。第一导电触点140分别在读出晶体管130与第一导电线142中的一些导电线之间提供电连接。
在第一半导体衬底102上设置有垂直地穿过第一ILD结构120延伸到第二半导体衬底124的多个第二导电触点144。第二导电触点144分别电耦合到拾取阱接触区110、浮动扩散节点112及转移栅电极116。在一些实施例中，第二导电触点144中的至少一者在拾取阱接触区110、浮动扩散节点112或转移栅电极116及读出晶体管130之间至少部分地提供导电路径。例如，第二导电触点144中的一者可在浮动扩散节点112与第一源极/漏极区136a之间至少部分地界定导电路径。
在一些实施例中，第二导电触点144垂直地穿过第二半导体衬底124而延伸到第二ILD结构138中。第二导电触点144可垂直地穿过第二隔离结构128而延伸到第二ILD结构138中。在又一些实施例中，第二导电触点144中的每一者电耦合到第一导电线142中的一者或多者。在再一些实施例中，第二导电触点144、第一导电触点140及第一导电线142可至少部分地界定第一内连线结构。
由于第二半导体衬底124与第一半导体衬底102垂直地间隔开，且由于第一隔离结构108设置在第一半导体衬底102中且读出晶体管130设置在第二半导体衬底124上，因此第一隔离结构108可不约束读出晶体管130的尺寸(例如，读出栅电极132、读出栅极介电质134和/或第一对源极/漏极区136a至136b的尺寸)。因此，读出晶体管130的尺寸可比读出晶体管130及第一隔离结构108二者设置在同一半导体衬底(例如，第一半导体衬底102)上的情形大。因此，低噪声图像传感器100可具有改善的噪声性能。
另外，由于光探测器106、转移栅极114及浮动扩散节点112设置在第一半导体衬底102中/第一半导体衬底102之上且读出晶体管130设置在第二半导体衬底124上，因此读出晶体管130可设置成比读出晶体管130及浮动扩散节点112二者设置在同一半导体衬底(例如，第一半导体衬底102)上的情形更靠近浮动扩散节点112。因此，第一内连线结构(例如，第二导电触点144、第一导电触点140及第一导电线142)的总导电面积可比读出晶体管130及浮动扩散节点112二者设置在同一半导体衬底上的情形小。因此，低噪声图像传感器100可具有改善的噪声性能。
图2说明图1所示低噪声图像传感器100的一些其他实施例的布局图。图2说明不具有第二ILD结构138及第一导电线142的低噪声图像传感器100。此外，为清晰起见，在图2中用各种虚线以虚影例示设置在第二半导体衬底124下方的特征(例如，转移栅极114、光探测器106、第一隔离结构108、浮动扩散节点112)。另外，为清晰起见，在图2中用设置在方框中的“X”例示第一导电触点140及第二导电触点144。此外，为清晰起见，在图2中用比第一导电触点140更大的“X”及对应的更大的方框例示第二导电触点144。
如图2中所示，低噪声图像传感器100包括设置在第一半导体衬底102中的多个光探测器106a至106h。所述多个光探测器106a至106h可包括第一多个光探测器106a至106d、第二多个光探测器106b、106c、106e、106f及第三多个光探测器106c、106f、106g、106h。例如，第一多个光探测器106a至106d包括第一光探测器106a、第二光探测器106b、第三光探测器106c及第四光探测器106d。所述第二多个光探测器106b、106c、106e、106f可包括第二光探测器106b、第三光探测器106c、第五光探测器106e及第六光探测器106f。所述第三多个光探测器106c、106f、106g、106h可包括第三光探测器106c、第六光探测器106f、第七光探测器106g及第八光探测器106h。
在一些实施例中，所述多个光探测器中的每一者的光探测器设置在具有多个行和列的阵列(例如，2×2阵列)中。例如，第一光探测器106a、第二光探测器106b、第三光探测器106c及第四光探测器106d设置在第一阵列202a中。第二光探测器106b、第三光探测器106c、第五光探测器106e及第六光探测器106f可设置在第二阵列202b中。
在一些实施例中，第一多个光探测器106a至106d、第二多个光探测器106b、106c、106e、106f和/或第三多个光探测器106c、106f、106g、106h可共享所述多个光探测器106a至106h中的一者或多者。例如，第一多个光探测器106a至106d、第二多个光探测器106b、106c、106e、106f及第三多个光探测器106c、106f、106g、106h各自包括第三光探测器106c。在其他实施例中，第一多个光探测器106a至106d、第二多个光探测器106b、106c、106e、106f和/或第三多个光探测器106c、106f、106g、106h可各自具有分立的光探测器。
在第一半导体衬底102中设置有多个拾取阱接触区110a至110d。拾取阱接触区110a至110d分别对应于第一多个光探测器106a至106d。例如，第一拾取阱接触区110a对应于第一光探测器106a，第二拾取阱接触区110b对应于第二光探测器106b，第三拾取阱接触区110c对应于第三光探测器106c，且第四拾取阱接触区110d对应于第四光探测器106d。
在第一半导体衬底102中设置有多个浮动扩散节点112a至112d。浮动扩散节点112a至112d分别对应于第一多个光探测器106a至106d。例如，第一浮动扩散节点112a对应于第一光探测器106a，第二浮动扩散节点112b对应于第二光探测器106b，第三浮动扩散节点112c对应于第三光探测器106c，且第四浮动扩散节点112d对应于第四光探测器106d。
在第一半导体衬底102中/第一半导体衬底102之上设置有多个转移栅极114a至114d。转移栅极114a至114d分别对应于第一多个光探测器106a至106d。例如，第一转移栅极114a对应于第一光探测器106a，第二转移栅极114b对应于第二光探测器106b，第三转移栅极114c对应于第三光探测器106c，且第四转移栅极114d对应于第四光探测器106d。将理解，转移栅极114a至114d中的每一者包括设置在转移栅极介电质118上的转移栅电极116。
第二导电触点144中的每一者电耦合到拾取阱接触区110a至110d中的一者、浮动扩散节点112a至112d中的一者或转移栅极114a至114d中的一者。例如，第二导电触点144中的第一个(在下文中称为“第一导电触点144a”)电耦合到第一浮动扩散节点112a，第二导电触点144中的第二个(在下文中称为“第二导电触点144b”)电耦合到第二浮动扩散节点112b，第二导电触点144中的第三个(在下文中称为“第三导电触点144c”)电耦合到第三浮动扩散节点112c，且第二导电触点144中的第四个(在下文中称为“第四导电触点144d”)电耦合到第四浮动扩散节点112d。在一些实施例中，电耦合到拾取阱接触区110a至110d中的一者的第二导电触点144中的每一者用以在拾取阱接触区110a至110d与接地(例如，约0伏(V))之间提供电连接。
在第二半导体衬底124上设置有多个读出晶体管130a至130c。例如，在第二半导体衬底124上设置有第一读出晶体管130a、第二读出晶体管130b及第三读出晶体管130c。在第二半导体衬底124之上设置有多个读出栅电极132a至132c。读出晶体管130a至130c分别包括读出栅电极132a至132c。多个读出栅极介电质134a至134c(图2中未示出)将读出栅电极132a至132c与第二半导体衬底124分隔开。例如，第一读出晶体管130a包括第一读出栅电极132a及第一读出栅极介电质134a，第二读出晶体管130b包括第二读出栅电极132b及第二读出栅极介电质134b，第三读出晶体管130c包括第三读出栅电极132c及第三读出栅极介电质134c。
在第二半导体衬底124中设置有多个源极/漏极区136。源极/漏极区136是具有第二掺杂类型的第二半导体衬底124的区。读出晶体管130a至130c中的每一者包括一对源极/漏极区136。例如，第一读出晶体管130a包括设置在第一读出栅电极132a的相对侧上的第一对源极/漏极区136a至136b，第二读出晶体管130b包括设置在第二读出栅电极132b的相对侧上的第二对源极/漏极区136c至136d，且第三读出晶体管130c包括设置在第三读出栅电极132c的相对侧上的第三对源极/漏极区136d至136e。第一对源极/漏极区136a至136b包括第一源极/漏极区136a及第二源极/漏极区136b。
在一些实施例中，第二对源极/漏极区136c至136d与第三对源极/漏极区136d至136e共享源极/漏极区。例如，第二对源极/漏极区136c至136d包括第三源极/漏极区136c及第四源极/漏极区136d，且第三对源极/漏极区136d至136e包括第四源极/漏极区136d及第五源极/漏极区136e。在其他实施例中，第二对源极/漏极区136c至136d与第三对源极/漏极区136d至136e可各自具有其自身的分立源极/漏极区。
第一读出晶体管130a至少部分地设置在第一多个光探测器106a至106d之间。在一些实施例中，第一读出晶体管130a是复位晶体管。在此种实施例中，第一读出晶体管130a用以在入射辐射的曝光周期之间向第一浮动扩散节点112a、第二浮动扩散节点112b、第三浮动扩散节点112c和/或第四浮动扩散节点112d提供复位电压(例如，约5V)。
在一些实施例中，第一源极/漏极区136a和/或第二源极/漏极区136b至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第一源极/漏极区136a和/或第二源极/漏极区136b整体地直接设置在第一隔离结构108之上。在一些实施例中，第一读出栅电极132a(和/或第一读出栅极介电质134a)至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第一读出栅电极132a(和/或第一读出栅极介电质134a)直接设置在第一隔离结构108与第一掺杂区104二者之上。在再一些实施例中，第一读出栅电极132a(和/或第一读出栅极介电质134a)直接设置在以下部分之上：第一掺杂区104的侧向地环绕第一光探测器106a的第一部分；第一掺杂区104的侧向地环绕第二光探测器106b的第二部分；第一掺杂区104的侧向地环绕第三光探测器106c的第三部分；以及第一掺杂区104的侧向地环绕第四光探测器106d的第四部分。
第一导电触点140中的第一个(在下文中称为“第五导电触点140a”)电耦合到第一源极/漏极区136a。第一导电触点140中的第二个(在下文中称为“第六导电触点140b”)电耦合到第一读出栅电极132a。第一导电触点140中的第三个(在下文中称为“第七导电触点140c”)电耦合到第二源极/漏极区136b。在一些实施例中，第五导电触点140a、第六导电触点140b和/或第七导电触点140c直接设置在第一隔离结构108之上。
有源区126的第一部分设置在第一读出栅电极132a下方，且在第一源极/漏极区136a与第二源极/漏极区136b之间延伸。第一读出晶体管130a用以在有源区126的在第一源极/漏极区136a与第二源极/漏极区136b之间延伸的第一部分中选择性地形成导电沟道。在一些实施例中，有源区126的第一部分可被称为第一阱区。
在一些实施例中，第一阱延伸区204在与使第一对源极/漏极区136a至136b间隔开的方向垂直的方向上侧向地从第一阱区延伸。第一阱延伸区204是有源区126的一部分且电耦合到第一阱区。在一些实施例中，第一阱延伸区204至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第一阱延伸区204整体地直接设置在第一隔离结构108之上。
第一导电触点140中的第四个(在下文中称为“第八导电触点140d”)电耦合到第一阱延伸区204。在一些实施例中，第八导电触点140d直接设置在第一隔离结构108之上。在又一些实施例中，第八导电触点140d用以在第一阱延伸区204与接地之间提供电连接。
第二读出晶体管130b至少部分地设置在第二多个光探测器106b、106c、106e、106f之间。在一些实施例中，第二读出晶体管130b是源极跟随器晶体管。在此种实施例中，第二读出晶体管130b用以基于从第一光探测器106a、第二光探测器106b、第三光探测器106c和/或第四光探测器106d转移到第二读出晶体管130b的电荷来选择性地输出电压。
在一些实施例中，第三源极/漏极区136c和/或第四源极/漏极区136d至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第三源极/漏极区136c和/或第四源极/漏极区136d整体地直接设置在第一隔离结构108之上。在一些实施例中，第二读出栅电极132b(和/或第二读出栅极介电质134b)至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第二读出栅电极132b(和/或第二读出栅极介电质134b)直接设置在第一隔离结构108、第一掺杂区104及第二多个光探测器106b、106c、106e、106f之上。在又一些实施例中，第二读出栅电极132b(和/或第二读出栅极介电质134b)直接设置在以下部分之上：第一掺杂区104的第二部分；第一掺杂区104的第三部分；第一掺杂区104的侧向地环绕第五光探测器106e的第五部分；以及第一掺杂区104的侧向地环绕第六光探测器106f的第六部分。在再一些实施例中，第二读出栅电极132b(和/或第二读出栅极介电质134b)直接设置在第二光探测器106b的一部分、第三光探测器106c的一部分、第五光探测器106e的一部分及第六光探测器106f的一部分之上。
第一导电触点140中的第五个(在下文中称为“第九导电触点140e”)电耦合到第三源极/漏极区136c。第一导电触点140中的第六个(在下文中称为“第十导电触点140f”)电耦合到第二读出栅电极132b。在一些实施例中，第九导电触点140e和/或第十导电触点140f直接设置在第一隔离结构108之上。
有源区126的第二部分设置在第二读出栅电极132b下方，且在第三源极/漏极区136c与第四源极/漏极区136d之间延伸。第二读出晶体管130b用以在有源区126的第二部分中选择性地形成导电沟道。在一些实施例中，有源区126的第二部分可被称为第二阱区。
在一些实施例中，第二阱延伸区206在与使第二对源极/漏极区136c至136d间隔开的方向垂直的方向上侧向地从第二阱区延伸。第二阱延伸区206是有源区126的一部分且电耦合到第二阱区。在一些实施例中，第二阱延伸区206至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第二阱延伸区206整体地直接设置在第一隔离结构108之上。
第一导电触点140中的第七个(在下文中称为“第十一导电触点140g”)电耦合到第二阱延伸区206。在一些实施例中，第十一导电触点140g直接设置在第一隔离结构108之上。在又一些实施例中，第十一导电触点140g用以在第二阱延伸区206与接地之间提供电连接。
第三读出晶体管130c至少部分地设置在第三多个光探测器106c、106f、106g、106h之间。在一些实施例中，第三读出晶体管130c是行选择晶体管。在此种实施例中，第三读出晶体管130c用以向第二读出晶体管130b输出电压，从而使得可读取第一光探测器106a、第二光探测器106b、第三光探测器106c和/或第四光探测器106d。
在一些实施例中，第五源极/漏极区136e至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第五源极/漏极区136e整体地直接设置在第一隔离结构108之上。在一些实施例中，第三读出栅电极132c(和/或第三读出栅极介电质134c)至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第三读出栅电极132c(和/或第三读出栅极介电质134c)直接设置在第一隔离结构108及第一掺杂区104之上。在再一些实施例中，第三读出栅电极132c(和/或第三读出栅极介电质134c)直接设置在以下部分之上：第一掺杂区104的第三部分；第一掺杂区104的第六部分；第一掺杂区104的侧向地环绕第七光探测器106g的第七部分；以及第一掺杂区104的侧向地环绕第八光探测器106h的第八部分。
第一导电触点140中的第八个(在下文中称为“第十二导电触点140h”)电耦合到第五源极/漏极区136e。第一导电触点140中的第九个(在下文中称为“第十三导电触点140i”)电耦合到第三读出栅电极132c。在一些实施例中，第十二导电触点140h和/或第十三导电触点140i直接设置在第一隔离结构108之上。
有源区126的第三部分设置在第三读出栅电极132c下方，且在第四源极/漏极区136d与第五源极/漏极区136e之间延伸。第三读出晶体管130c用以在有源区126的第三部分中选择性地形成导电沟道。在一些实施例中，有源区126的第三部分可被称为第三阱区。
在一些实施例中，第三阱延伸区208与第四阱延伸区210在相反的方向上侧向地从第三阱区延伸，所述相反的方向均与使第三对源极/漏极区136d至136e间隔开的方向垂直。第三阱延伸区208及第四阱延伸区210是有源区126的部分且电耦合到第三阱区。在一些实施例中，第三阱延伸区208和/或第四阱延伸区210至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第三阱延伸区208和/或第四阱延伸区210整体地直接设置在第一隔离结构108之上。将理解，在一些实施例中，仅一个阱延伸区可侧向地从第三阱区延伸。
第一导电触点140中的第十个(在下文中称为“第十四导电触点140j”)电耦合到第三阱延伸区208。第一导电触点140中的第十一个(在下文中称为“第十五导电触点140k”)电耦合到第四阱延伸区210。在一些实施例中，第十四导电触点140j和/或第十五导电触点140k直接设置在第一隔离结构108之上。在又一些实施例中，第十四导电触点140j用以在第三阱延伸区208与接地之间提供电连接，且第十五导电触点140k用以在第四阱延伸区210与接地之间提供电连接。
图3说明图2所示第一阵列202a的一些其他实施例的布局图。
如图3中所示，在一些实施例中，第一阱延伸区204不设置在第二半导体衬底124中。在此种实施例中，第八导电触点140d可不设置在第二半导体衬底124之上。在又一些此种实施例中，由所述多个读出晶体管130a至130c形成的导电沟道可从第二半导体衬底124的上表面充分地延伸到第二半导体衬底124的底表面(例如，充分耗尽)。在再一些此种实施例中，有源区126可为未经掺杂的或经轻掺杂的(例如，具有比第一掺杂区104的第一掺杂类型掺杂剂掺杂浓度小的第一掺杂类型掺杂剂掺杂浓度)。
第一导电触点144a、第二导电触点144b、第三导电触点144c及第四导电触点144d(在下文中统称为“FDN触点144a至144d”)的外侧壁部分地界定浮动扩散节点触点(floating diffusion nodes contacts，FDNC)区302。例如，FDNC区302的第一侧可由从第一导电触点144a的外侧壁延伸到第二导电触点144b的外侧壁的实质上直的线界定，且FDNC区302的与第一侧相对的第二侧可由从第三导电触点144c的外侧壁延伸到第四导电触点144d的外侧壁的实质上直的线界定。在一些实施例中，FDN触点144a至144d中的每一者整体地设置在FDNC区302的周界内。
FDNC区302具有第一宽度W1及第一长度L1。在一些实施例中，第一长度L1在约120纳米(nm)至约590nm之间。第一宽度W1可在约120nm至约590nm之间。在又一些实施例中，第一长度L1与第一宽度W1可约相同。在其他实施例中，第一长度L1与第一宽度W1可不同。在再一些实施例中，FDNC区302的面积等于第一长度L1乘以第一宽度W1。FDNC区302的面积可在约14,400平方纳米(nm2)至约348,100nm2之间。
在一些实施例中，FDN触点144a至144d中的每一者的宽度在约40nm至约120nm之间。FDN触点144a至144d中的每一者的长度可在约40nm至约120nm之间。在又一些实施例中，FDN触点144a至144d中的两者间隔开的距离在约56nm至约496nm之间。更具体来说，第一导电触点144a可与第二导电触点144b和/或第四导电触点144d间隔约40nm至约350nm之间；第三导电触点144c可与第二导电触点144b和/或第四导电触点144d间隔约40nm至约350nm之间；第一导电触点144a可与第三导电触点144c间隔约56nm至约496nm之间；和/或第二导电触点144b可与第四导电触点144d间隔约56nm至约496nm之间。
在第二半导体衬底124中设置有选择性导电沟道区304。选择性导电沟道区304是有源区126的第一部分的一部分且在第一源极/漏极区136a与第二源极/漏极区136b之间侧向地延伸。在一些实施例中，选择性导电沟道区304是由第一读出晶体管130a在第一源极/漏极区136a与第二源极/漏极区136b之间选择性地形成的导电沟道而界定。在其他实施例中，选择性导电沟道区304可通过使实质上直的线分别从第一源极/漏极区136a的相对侧延伸到第二源极/漏极区136b的相对侧来界定。
选择性导电沟道区具有第二宽度W2及第二长度L2。选择性导电沟道区304的面积等于第二长度L2乘以第二宽度W2。在一些实施例中，选择性导电沟道区304的面积的至少一半设置在FDNC区302的周界内。
第一导电线142中的第一个(在下文中称为“第一导电线142a”)设置在第二半导体衬底124及第一读出晶体管130a之上。在一些实施例中，第一导电线142a直接上覆在第一多个光探测器106a至106d中的每一者、浮动扩散节点112a至112d中的每一者、第一隔离结构108及第一源极/漏极区136a上。在又一些实施例中，第一导电线142a是连续的且仅沿单一侧向平面侧向地延伸。在再一些实施例中，第一导电线142a可为与FDN触点144a至144d及第五导电触点140a最接近的导电线(例如，金属1)。在其他实施例中，其他导电线可设置在FDN触点144a至144d与第一导电线142a之间(例如，第一导电线142a可位于金属2、金属3、金属4等上)。
在一些实施例中，FDN触点144a至144d及第五导电触点140a电耦合到第一导电线142a。换句话说，第一导电线142a将FDN触点144a至144d中的每一者与第五导电触点140a电耦合在一起。在此种实施例中，FDN触点144a至144d整体地延伸穿过第一ILD结构120、整体地延伸穿过第二半导体衬底124(或第二隔离结构128)并到达第二ILD结构138中，以将浮动扩散节点112a至112d电耦合到第一导电线142a。为清晰起见，导电触点中的一些(例如，FDN触点144a至144d及第五导电触点140a)由设置在方框中的六边星号例示，以说明此种导电触点电耦合在一起。
由于选择性导电沟道区304的面积的至少一半在FDNC区302的周界内，且由于FDN触点144a至144d及第五导电触点140a电耦合到第一导电线142a，因此第一内连线结构的总导电面积可进一步减小。因此，低噪声图像传感器100的噪声性能可进一步改善。
图4说明图3所示第一阵列202a的一些其他实施例的布局图。
如图4中所示，第一阱延伸区204与第五阱延伸区402二者均侧向地从第一阱区延伸。第五阱延伸区402在与第一阱延伸区204相反的方向上延伸。第五阱延伸区402是有源区126的一部分且电耦合到第一阱区。在一些实施例中，第五阱延伸区402至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第五阱延伸区402整体地直接设置在第一隔离结构108之上。
第一导电触点中的第十二个(在下文中称为“第十六导电触点140m”)电耦合到第五阱延伸区402。在一些实施例中，第十六导电触点140m直接设置在第一隔离结构108之上。在又一些实施例中，第十六导电触点140m用以在第五阱延伸区402与接地之间提供电连接。
图5说明图3所示第一阵列202a的一些其他实施例的布局图。
如图5中所示，在第二半导体衬底124中设置有第三掺杂区502。第三掺杂区502是具有第二掺杂类型的第二半导体衬底124的一部分。第三掺杂区502直接接触第一源极/漏极区136a，从而使得第三掺杂区502电耦合到第一源极/漏极区136a。
在一些实施例中，FDN触点144a至144d及第五导电触点140a电耦合到第三掺杂区502。换句话说，第三掺杂区502将FDN触点144a至144d中的每一者与第五导电触点140a电耦合在一起。在此种实施例中，FDN触点144a至144d可不整体地延伸穿过第二半导体衬底124。确切来说，FDN触点144a至144d可延伸穿过第一ILD结构120并到达第二半导体衬底124(或部分地延伸到第二半导体衬底124中)，以将浮动扩散节点112a至112d电耦合到第三掺杂区502。由于FDN触点144a至144d及第五导电触点140a电耦合到第三掺杂区502，因此第一内连线结构的总导电面积可进一步减小。因此，低噪声图像传感器100的噪声性能可进一步改善。
图6说明图2所示第二阵列202b的一些其他实施例的布局图。
如图6中所示，第二阱延伸区206与第六阱延伸区602二者均侧向地从第二阱区延伸。第六阱延伸区602在与第二阱延伸区206相反的方向上延伸。第六阱延伸区602是有源区126的一部分且电耦合到第二阱区。在一些实施例中，第六阱延伸区602至少部分地直接设置在第一隔离结构108之上。在又一些实施例中，第六阱延伸区602整体地直接设置在第一隔离结构108之上。
第一导电触点中的第十三个(在下文中称为“第十七导电触点140n”)电耦合到第六阱延伸区602。在一些实施例中，第十七导电触点140n直接设置在第一隔离结构108之上。在又一些实施例中，第十七导电触点140n用以在第六阱延伸区602与接地之间提供电连接。
在一些实施例中，第一导电触点中的第十四个(在下文中称为“第十八导电触点140o”)电耦合到第四源极/漏极区136d。在又一些实施例中，第十八导电触点直接设置在第一隔离结构108之上。
图7说明图6所示第二阵列202b的一些其他实施例的布局图。
如图7中所示，在一些实施例中，仅第二阱延伸区206侧向地从第二阱区延伸。将理解，在一些实施例中，仅第六阱延伸区602可侧向地从第二阱区延伸。
图8说明沿线A-A’截取的图2所示低噪声图像传感器100的一些实施例的剖视图。
如图8中所示，低噪声图像传感器100包括多个侧壁间隔壁702a至702d。侧壁间隔壁702a至702d沿着转移栅电极116的侧壁及读出栅电极132a至132c的侧壁设置。例如，第一侧壁间隔壁702a设置在第一半导体衬底102之上并沿着转移栅电极116的侧壁；第二侧壁间隔壁702b设置在第二半导体衬底124之上并沿着第一读出栅电极132a的侧壁及第一读出栅极介电质134a的侧壁；第三侧壁间隔壁702c设置在第二半导体衬底124之上并沿着第二读出栅电极132b的侧壁及第二读出栅极介电质134b的侧壁；并且第四侧壁间隔壁702d设置在第二半导体衬底124之上并沿着第三读出栅电极132c的侧壁及第三读出栅极介电质134c的侧壁。在一些实施例中，侧壁间隔壁702a至702d可包含(例如)氮化物(例如，氮化硅(SiN))、氮氧化物(例如，氮氧化硅(SiOXNY))等。
第二ILD结构138包括下部ILD结构704及上部ILD结构706。下部ILD结构704将上部ILD结构706与第二半导体衬底124分隔开。在一些实施例中，下部ILD结构704具有与第一导电触点140的上表面及第二导电触点144的上表面实质上共面的上表面。
在一些实施例中，第一导电线142、多个第一导通孔708(例如，金属通孔)及多个第一接触焊盘710(例如，金属接触焊盘)设置在上部ILD结构706中。将理解，在一些实施例中，在上部ILD结构706中可堆叠有任何数目的第一导电线142及第一导通孔708。在又一些实施例中，上部ILD结构706具有与第一接触焊盘710的上表面实质上共面的上表面。第一导电触点140、第二导电触点144、第一导电线142、第一导通孔708及第一接触焊盘710以预定方式电耦合在一起，且用以在设置在第一半导体衬底102及第二半导体衬底124上/第一半导体衬底102及第二半导体衬底124之上的各种装置(例如，浮动扩散节点112a至112d、转移栅极114a至114d、拾取阱接触区110a至110d、读出晶体管130a至130c)之间提供电连接。在再一些实施例中，第一导通孔708及第一接触焊盘710可至少部分地界定第一内连线结构。
在第二ILD结构138、第二半导体衬底124及第一半导体衬底102之上设置有集成芯片(integrated chip，IC)712。在一些实施例中，IC 712包括应用专用集成电路(application-specific integrated circuit，ASIC)。IC 712包括第三半导体衬底714。在第三半导体衬底714上设置有多个半导体装置716a至716c(例如，p沟道MOSFET、n沟道MOSFET等)。在一些实施例中，半导体装置716a至716c是用以处理由读出晶体管130a至130c输出的信号的图像处理装置。在又一些实施例中，在第三半导体衬底714中以及在半导体装置716a至716c之间设置有第三隔离结构718。
在第三半导体衬底714与第二ILD结构138之间设置有第三ILD结构720。在第三ILD结构720中设置有多个第三导电触点722(例如，金属触点)、多个第二导电线724(例如，金属线)、多个第二导通孔726(例如，金属通孔)及多个第二接触焊盘728(例如，金属接触焊盘)。在一些实施例中，第三ILD结构具有与第二接触焊盘728的下表面实质上共面的下表面。第三导电触点722、第二导电线724、第二导通孔726及第二接触焊盘728以预定方式电耦合在一起，且用以在设置在第三半导体衬底714上的各种装置(例如，半导体装置716a至716c)之间提供电连接。在又一些实施例中，第三导电触点722、第二导电线724、第二导通孔726及第二接触焊盘728可至少部分地界定第二内连线结构。
第三ILD结构720接合到第二ILD结构138。第一接触焊盘710分别接合到第二接触焊盘728，从而使得第一接触焊盘710分别电耦合到第二接触焊盘728。因此，转移栅极114a至114d、读出晶体管130a至130c及半导体装置716a至716c可通过第一内连线结构及第二内连线结构以预定方式电耦合在一起。在一些实施例中，接合在一起的第一接触焊盘710与第二接触焊盘728被称为接合接触焊盘。
第一转移栅极114a设置在第一光探测器106a的相对侧之间。第一转移栅极114a的转移栅极介电质118设置在第一转移栅极114a的转移栅电极116与第一光探测器106a之间。在一些实施例中，第一转移栅极114a设置在第一拾取阱接触区110a与第一浮动扩散节点112a之间。在又一些实施例中，第一转移栅极114a垂直地延伸穿过第一半导体衬底102的前侧102f，从而使得第一半导体衬底102的前侧102f设置在第一转移栅极114a的转移栅电极116的上表面与下表面之间。第一转移栅极114a的转移栅极介电质118的上表面可与第一半导体衬底102的前侧102f实质上共面。在又一些实施例中，第一拾取阱接触区110a设置在第一光探测器106a的相对侧之间。在再一些实施例中，第二导电触点144中的一者电耦合到第一拾取阱接触区110a，且第二导电触点144中的另一者电耦合到第一转移栅极114a的转移栅电极116。
在一些实施例中，第一半导体衬底102、第二半导体衬底124及第三半导体衬底714可包括任何类型的半导体本体(例如，块状单晶硅/块状CMOS、硅锗(SiGe)、绝缘体上硅(silicon on insulator，SOI)等)。在又一些实施例中，第二半导体衬底124的厚度可小于第一半导体衬底102和/或第三半导体衬底714的厚度。在再一些实施例中，第二半导体衬底124的厚度可使得由所述多个读出晶体管130a至130c形成的导电沟道可从第二半导体衬底124的上表面充分地延伸到第二半导体衬底124的底表面(例如，充分耗尽)，或者可在第二半导体衬底124的上表面与第二半导体衬底124的下表面之间部分地延伸(例如，部分耗尽)。
在一些实施例中，所述多个光探测器106a至106h中的每一者可包括光探测器集电区(未示出)，光探测器集电区具有与第一掺杂类型不同的第二掺杂类型(例如，n型)。在又一些实施例中，拾取阱接触区110a至110d可具有比第一掺杂区104高的第一掺杂类型掺杂剂掺杂浓度。拾取阱接触区110a至110d用以在导电触点与第一掺杂区104之间提供低电阻区。在再一些实施例中，第一隔离结构108可为充分地或部分地延伸穿过第一半导体衬底102的背侧深沟槽隔离(back-side deep trench isolation，BDTI)结构。
在一些实施例中，转移栅电极116及读出栅电极132a至132c可包含例如经掺杂多晶硅(例如，n型/p型多晶硅)、金属(例如，钨(W)、铝(Al)、钛(Ti)、钼(Mo)、硅化镍(NiSi)等)等。在又一些实施例中，转移栅极介电质118及读出栅极介电质134a至134c可包含例如氧化物(例如，二氧化硅(SiO2))、高介电常数(high-k)介电材料(例如，氧化铪(HfO2)、氧化锆(ZrO2)或介电常数大于约3.9的一些其他介电材料)等。
在一些实施例中，第二隔离结构128及第三隔离结构718可为例如浅沟槽隔离(shallow trench isolation，STI)结构、深沟槽隔离结构(DTI)等。在又一些实施例中，第一ILD结构120、第二ILD结构138及第三ILD结构720包括一个或多个经堆叠的ILD层，所述一个或多个经堆叠的ILD层可分别包括低介电常数(low-k)介电质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，SiO2)等。在又一些实施例中，第一导电线142、第一导通孔708、第一接触焊盘710、第二导电线724、第二导通孔726及第二接触焊盘728可包含例如铜(Cu)、Al、金(Au)、W等。在再一些实施例中，第一导电触点140、第二导电触点144及第三导电触点722可包含例如W、Cu、Al等。
图9说明图1所示低噪声图像传感器100的一些其他实施例的剖视图。
如图9中所示，在第一半导体衬底102的背侧102b下方设置有减反射层802。在一些实施例中，减反射层802接触光探测器106、第一隔离结构108及第一掺杂区104。减反射层802用以减少由第一半导体衬底102反射的入射辐射的量。在一些实施例中，减反射层802包含例如氧化物、高k介电质、氮化物等。在又一些实施例中，减反射层802可包括包含氧化物的第一层，所述第一层堆叠在包含高k介电质的第二层上，反之亦然。
在减反射层802上设置有多个滤光片804(例如，红外滤光片、红色滤光片、蓝色滤光片、绿色滤光片等)。在一些实施例中，滤光片804布置在减反射层802下面的阵列中。在又一些实施例中，滤光片804分别设置在所述多个光探测器106a至106h下方。滤光片804用以分别透射特定波长的入射辐射。例如，第一滤光片(例如，红色滤光片)可透射波长在第一范围内的光，而第二滤光片(例如，蓝色滤光片)可透射波长在与第一范围不同的第二范围内的光。此外，在滤光片804上分别设置有多个微透镜806。微透镜806用以将入射辐射分别朝所述多个光探测器106a至106h聚焦。
图10说明图9所示低噪声图像传感器100的一些其他实施例的剖视图。
如图10中所示，转移栅极114不延伸到第一半导体衬底102中。确切来说，转移栅极114设置在第一半导体衬底102之上。在此种实施例中，转移栅极114可被称为平面转移栅极。在又一些此种实施例中，转移栅极介电质118及转移栅电极116均可设置在第一半导体衬底102之上。在再一些此种实施例中，包括第二掺杂类型的经掺杂沟道区902设置在第一半导体衬底102中。经掺杂沟道区902直接设置在光探测器106与转移栅极114之间。
图11说明图9所示低噪声图像传感器100的一些其他实施例的剖视图。
如图11中所示，减反射层802的上表面是非平的(non-planar)。在此种实施例中，减反射层802可从第一半导体衬底102的背侧102b下方延伸到第一半导体衬底102中。在一些实施例中，减反射层802包括第一减反射层802a及第二减反射层802b。在一些实施例中，第一减反射层802a可包含例如高k介电质、氮化物等。在又一些实施例中，第二减反射层802b可包含例如氧化物(例如SiO2)等。
图12说明图9所示低噪声图像传感器100的一些其他实施例的剖视图。
如图12中所示，第一隔离结构108仅部分地延伸穿过第一半导体衬底102。在此种实施例中，第一掺杂区104可设置在第一隔离结构108的上表面与第一半导体衬底102的前侧102f之间。
图13说明图9所示低噪声图像传感器100的一些其他实施例的剖视图。
如图13中所示，第一隔离结构108不设置在第一半导体衬底102中。确切来说，仅第一半导体衬底的部分(例如，第一掺杂区104的部分)可设置在光探测器106的相对侧上。
图14至图28说明形成图9所示低噪声图像传感器100的一些实施例的一系列剖视图。
如图14中所示，在第一半导体衬底102中设置第一半导体衬底102，且在第一半导体衬底102中形成光探测器106。在一些实施例中，在形成光探测器106之前，在第一半导体衬底102中形成具有第一掺杂类型(例如，p型/n型)的第一掺杂区104。在又一些实施例中，用于形成第一掺杂区104的工艺包括执行第一植入工艺(例如，毯覆离子植入工艺(blanketion implantation process))，以将第一掺杂类型掺杂剂(例如，p型掺杂剂)植入到第一半导体衬底102中。光探测器106是具有与第一掺杂类型相反的第二掺杂类型(例如，n型/p型)的第一半导体衬底102的区。在一些实施例中，可通过选择性植入工艺(selective implantprocess)(例如，选择性离子植入工艺)来形成光探测器106，选择性植入工艺利用位于第一半导体衬底102的前侧102f上的第一遮掩层(masking layer)(未示出)来选择性地将第二掺杂类型掺杂剂(例如，n型掺杂剂)植入到第一半导体衬底102中。随后，在一些实施例中，剥除掉第一遮掩层。在又一些实施例中，可在第一半导体衬底102中形成经掺杂沟道区902。可在光探测器106的一部分与第一半导体衬底102的前侧102f之间形成经掺杂沟道区902。可通过选择性植入工艺形成经掺杂沟道区902，选择性植入工艺利用位于第一半导体衬底102的前侧102f上且部分地覆盖光探测器106的第二遮掩层(未示出)来选择性地将第二掺杂类型掺杂剂植入到第一半导体衬底102中。随后，在一些实施例中，剥除掉第二遮掩层。
如图15中所示，在第一半导体衬底102中/第一半导体衬底102之上形成转移栅极114。在一些实施例中，用于形成转移栅极114的工艺包括选择性地刻蚀第一半导体衬底102以形成从第一半导体衬底102的前侧102f延伸到第一半导体衬底102中的转移栅极开口。在又一些实施例中，选择性地刻蚀第一半导体衬底102包括在第一半导体衬底102的前侧102f上形成遮掩层(未示出)，且随后将第一半导体衬底102暴露于用以选择性地移除第一半导体衬底102的未遮掩部分的刻蚀剂(例如，湿/干刻蚀剂)。
此后，在第一半导体衬底102的前侧102f上沉积或生长栅极介电层(未示出)而为转移栅极开口进行衬垫。在一些实施例中，可通过例如化学气相沉积(chemical vapordeposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomiclayer deposition，ALD)、热氧化(thermal oxidation)、溅镀(sputtering)、一些其他沉积或生长工艺或者前述的组合来沉积或生长栅极介电层。在又一些实施例中，可在栅极介电层中执行平坦化工艺(例如，化学机械抛光(chemical-mechanical polishing，CMP))，从而形成转移栅极介电质118。
此后，可在第一半导体衬底102的前侧102f上及转移栅极介电质118上沉积栅电极层。在一些实施例中，可通过例如CVD、PVD、ALD、溅镀、电化学镀覆(electrochemicalplating)、无电镀覆(electroless plating)、一些其他沉积工艺或前述的组合来沉积栅极介电层。在一些实施例中，可通过选择性刻蚀工艺形成转移栅电极116，选择性刻蚀工艺利用位于栅电极层上的遮掩层(未示出)来选择性地将栅电极层暴露于会移除栅电极层的未遮掩部分的刻蚀剂(例如，湿/干刻蚀剂)。随后，在一些实施例中，剥除掉遮掩层。将理解，在一些实施例中，可利用选择性刻蚀工艺来形成转移栅极介电质118。
如图16中所示，在第一半导体衬底102之上沿着转移栅电极116的侧形成多个侧壁间隔壁702的第一侧壁间隔壁。此外，在第一半导体衬底102中形成拾取阱接触区110及浮动扩散节点112。拾取阱接触区110是第一半导体衬底102的具有比第一掺杂区104高的第一掺杂类型掺杂剂掺杂浓度的区。浮动扩散节点112是具有第二掺杂类型的第一半导体衬底102的区。
在一些实施例中，可通过在第一半导体衬底102之上沉积覆盖转移栅电极116的第一间隔壁层(未示出)来形成第一侧壁间隔壁。在又一些实施例中，可通过PVD、CVD、ALD、溅镀等来沉积第一间隔壁层。随后刻蚀第一间隔壁层以从水平表面移除第一间隔壁层，从而留下沿着转移栅电极116的相对侧的第一间隔壁层来作为第一侧壁间隔壁。在各种实施例中，第一间隔壁层可包含(例如)氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。
在一些实施例中，可通过第一选择性植入工艺形成拾取阱接触区110，第一选择性植入工艺利用位于第一半导体衬底102的前侧102f上及转移栅极114上的第一遮掩层(未示出)来选择性地将第一掺杂类型掺杂剂植入到第一半导体衬底102中。随后，在一些实施例中，剥除掉第一遮掩层。在又一些实施例中，可通过第二选择性植入工艺形成浮动扩散节点112，第二选择性植入工艺利用位于第一半导体衬底102的前侧102f上及转移栅极114上的第二遮掩层(未示出)来选择性地将第二掺杂类型掺杂剂植入到第一半导体衬底102中。随后，在一些实施例中，剥除掉第二遮掩层。
如图17中所示，在第一半导体衬底102及转移栅极114之上形成第一ILD结构120。在一些实施例中，第一ILD结构120可形成有实质上平的上表面。在又一些实施例中，用于形成第一ILD结构120的工艺包括在第一半导体衬底102上沉积覆盖转移栅极114的ILD层。可通过CVD、PVD、溅镀或一些其他沉积工艺来沉积ILD层。此后，可对ILD层执行平坦化工艺(例如，CMP)。
如图18中所示，提供包括有源区126的第二半导体衬底124，并将第二半导体衬底124接合到第一半导体衬底102。在第二半导体衬底124上设置接合结构122。在一些实施例中，接合结构122可包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。在又一些实施例中，用于将第二半导体衬底124接合到第一半导体衬底102的工艺包括定位第二半导体衬底124，以使接合结构122面对第一ILD结构120。此后，将接合结构122直接接合到第一ILD结构120(例如，通过直接接合工艺)。
如图19中所示，将第二半导体衬底124薄化。在一些实施例中，可将第二半导体衬底124薄化，以使第二半导体衬底124的厚度小于第一半导体衬底102的厚度。在又一些实施例中，可将第二半导体衬底124薄化到小于约100微米(um)、小于约10um、小于约1um或小于约100nm的厚度。在再一些实施例中，可通过例如研磨(grinding)、CMP或一些其他薄化工艺将第二半导体衬底124薄化。将理解，在有源区经掺杂(例如，具有第一掺杂类型)的实施例中，可在将第二半导体衬底124接合到第一半导体衬底102(例如，通过离子植入工艺)之前或之后形成有源区126。
如图20中所示，在第二半导体衬底124中形成第二隔离结构128。在一些实施例中，可通过以下方式来形成第二隔离结构128：选择性地刻蚀第二半导体衬底124以在第二半导体衬底124中形成隔离结构开口，且随后以介电材料填充隔离结构开口。在又一些实施例中，通过以下方式选择性地刻蚀第二半导体衬底124：在第二半导体衬底124上形成遮掩层(未示出)，且随后将第二半导体衬底124暴露于用以选择性地移除第二半导体衬底124的未遮掩部分的刻蚀剂。在再一些实施例中，介电材料可包含氧化物(例如SiO2)、氮化物、碳化物等。
如图21中所示，在第二半导体衬底124之上形成读出栅极介电质134及读出栅电极132。在一些实施例中，用于形成读出栅极介电质134及读出栅电极132的工艺包括在第二半导体衬底124上沉积和/或生长(例如，通过CVD、PVD、ALD、热氧化、溅镀等)读出栅极介电层(未示出)。此后，可在读出栅极介电层上沉积(例如，通过CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆等)读出栅电极层(未示出)。随后，通过利用位于读出栅电极层上的遮掩层(未示出)选择性地刻蚀读出栅极介电层及读出栅电极层，从而分别形成读出栅极介电质134及读出栅电极132。随后，在一些实施例中，剥除掉遮掩层。
如图22中所示，在第二半导体衬底124之上沿着读出栅电极132及读出栅极介电质134的侧形成所述多个侧壁间隔壁702的第二侧壁间隔壁。此外，在第二半导体衬底124中形成第一对源极/漏极区136a至136b。第一对源极/漏极区136a至136b是具有第一掺杂类型或第二掺杂类型的第二半导体衬底124的部分。在一些实施例中，第一对源极/漏极区136a至136b具有与有源区126相反的掺杂类型。
在一些实施例中，可通过在第二半导体衬底124之上沉积覆盖读出栅电极132及读出栅极介电质134的第二间隔壁层(未示出)来形成第二侧壁间隔壁。在又一些实施例中，可通过PVD、CVD、ALD、溅镀等来沉积第二间隔壁层。随后刻蚀第二间隔壁层以从水平表面移除第二间隔壁层，从而留下沿着读出栅电极132的相对侧及读出栅极介电质134的相对侧的第二间隔壁层来作为第二侧壁间隔壁。在各种实施例中，第二间隔壁层可包含(例如)氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)等。
在一些实施例中，可通过选择性植入工艺(例如，选择性离子植入工艺)来形成第一对源极/漏极区136a至136b，选择性植入工艺利用位于第二半导体衬底124上的遮掩层(未示出)来选择性地将第二掺杂类型掺杂剂(或第一掺杂类型掺杂剂)植入到第二半导体衬底124中。随后，在一些实施例中，剥除掉遮掩层。在又一些实施例中，读出栅电极132可用作遮掩层(例如，自对准栅极工艺(self-aligned gate process))。在再一些实施例中，在形成第一对源极/漏极区136a至136b之后，读出晶体管130的形成可完成。
如图23中所示，在第二半导体衬底124之上及读出晶体管130之上形成下部ILD结构704。在一些实施例中，下部ILD结构704可形成有实质上平的上表面。在又一些实施例中，用于形成下部ILD结构704的工艺包括在第二半导体衬底124上沉积覆盖读出晶体管130的ILD层。可通过CVD、PVD、溅镀或一些其他沉积工艺来沉积ILD层。此后，可对ILD层执行平坦化工艺(例如，CMP)。
图23中还示出形成延伸穿过下部ILD结构704、第二半导体衬底124、接合结构122及第一ILD结构120的多个第二导电触点144。第二导电触点144被形成为分别从拾取阱接触区110、转移栅电极116及浮动扩散节点112垂直地延伸。在一些实施例中，用于形成第二导电触点144的工艺包括形成分别对应于第二导电触点144的多个第一导电触点开口。第一导电触点开口延伸穿过下部ILD结构704、第二半导体衬底124、接合结构122及第一ILD结构120。可通过选择性刻蚀工艺形成第一导电触点开口，选择性刻蚀工艺利用位于下部ILD结构704上的遮掩层(未示出)将下部ILD结构704、第二半导体衬底124、接合结构122及第一ILD结构120选择性地暴露于会移除下部ILD结构704、第二半导体衬底124、接合结构122及第一ILD结构120的未遮掩部分的刻蚀剂。随后，在一些实施例中，剥除掉遮掩层。
此后，在下部ILD结构704上沉积填充第一导电触点开口的导电材料(例如，W)。随后，在导电材料中执行平坦化工艺(例如，CMP)，从而形成第二导电触点144。在一些实施例中，可通过CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺或前述的组合来沉积导电材料。
如图24中所示，形成延伸穿过下部ILD结构704的多个第一导电触点140。第一导电触点140被形成为分别从所述一对源极/漏极区136a至136b的源极/漏极区以及读出栅电极132垂直地延伸。在一些实施例中，用于形成第一导电触点140的工艺包括形成多个第二导电触点开口，所述第二导电触点开口延伸穿过下部ILD结构704以分别到达第一对源极/漏极区136a至136b的源极/漏极区以及读出栅电极132。可通过选择性刻蚀工艺形成第二导电触点开口，选择性刻蚀工艺利用位于下部ILD结构704上的遮掩层(未示出)来选择性地将下部ILD结构704暴露于会移除下部ILD结构704的未遮掩部分的刻蚀剂。随后，在一些实施例中，剥除掉遮掩层。
此后，在下部ILD结构704上沉积填充第二导电触点开口的导电材料(例如，W)。随后，在导电材料中执行平坦化工艺(例如，CMP)，从而形成第一导电触点140。在一些实施例中，可通过CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺或前述的组合来沉积导电材料。
如图25中所示，在下部ILD结构704、第一导电触点140及第二导电触点144之上形成上部ILD结构706、多个第一导电线142、多个第一导通孔708及多个第一接触焊盘710。上部ILD结构706可形成有实质上平的上表面。在一些实施例中，用于形成上部ILD结构706的工艺包括在下部ILD结构704、第一导电触点140及第二导电触点144之上沉积彼此堆叠的多个ILD层。可通过CVD、PVD、溅镀、一些其他沉积工艺或前述的组合来沉积ILD材料。在又一些实施例中，可对所述多个ILD层中的一者或多者执行平坦化工艺(例如，CMP)。
在一些实施例中，用于形成第一导电线142、第一导通孔708及第一接触焊盘710的工艺包括在下部ILD结构704、第一导电触点140及第二导电触点144之上形成第一ILD层。选择性地刻蚀第一ILD层以形成对应于第一组第一导电线142的第一组导电线开口(未示出)。在第一ILD结构上沉积填充第一组导电线开口的导电材料(例如，Cu)。在导电材料中执行平坦化工艺(例如，CMP)，从而形成第一组第一导电线142。
此后，在第一组导电线及第一ILD层之上形成第二ILD层。选择性地刻蚀第二ILD层以形成对应于第一组第一导通孔708的第一组导通孔开口(未示出)。在第二ILD结构上沉积填充第一组导通孔开口的导电材料(例如，Cu)。在导电材料中执行平坦化工艺(例如，CMP)，从而形成第一组第一导通孔708。重复此工艺(例如，交替形成导电线及导通孔)，直到形成第一导电线142及第一导通孔708为止。
此后，在第一导电线142、第一ILD层、第一导通孔708及第二ILD层之上形成第三ILD层。选择性地刻蚀第三ILD层以形成分别对应于第一接触焊盘710的多个接触焊盘开口(未示出)。在第三ILD结构上沉积填充接触焊盘开口的导电材料(例如，Cu、Au等)。在导电材料中执行平坦化工艺(例如，CMP)，从而形成第一接触焊盘710。在再一些实施例中，在形成上部ILD结构706之后，第二ILD结构138的形成可完成。
如图26中所示，将集成芯片(IC)712接合到接合在一起的第一半导体衬底与第二半导体衬底。在一些实施例中，IC 712包括第三半导体衬底714、多个半导体装置716a至716b、第三隔离结构718、第三ILD结构720、多个第三导电触点722、多个第二导电线724、多个第二导通孔726及多个第二接触焊盘728。在又一些实施例中，用于将IC 712接合到接合在一起的第一半导体衬底与第二半导体衬底的工艺包括定位IC 712，以使第二接触焊盘728分别与第一接触焊盘710实质上对准并面对第一接触焊盘710。此后，将第一接触焊盘710分别直接接合到第二接触焊盘728(例如，通过混合接合工艺、直接接合工艺等)。
如图27中所示，在第一半导体衬底102中形成第一隔离结构108。此外，在一些实施例中，可将第一半导体衬底102薄化(例如，通过研磨、CMP等)。在一些实施例中，可在于第一半导体衬底102中形成第一隔离结构108之前将第一半导体衬底102薄化。
在一些实施例中，用于形成第一隔离结构108的工艺包括：选择性地刻蚀第一半导体衬底102以在第一半导体衬底102中形成隔离结构开口，隔离结构开口从第一半导体衬底102的背侧102b延伸到第一半导体衬底102中；以及随后以介电材料填充隔离结构开口(例如，通过CVD、PVD、ALD、热氧化、溅镀等)。在又一些实施例中，通过以下方式选择性地刻蚀第一半导体衬底102：在第一半导体衬底102的背侧102b上形成遮掩层(未示出)，且随后将第一半导体衬底102暴露于用以选择性地移除第一半导体衬底102的未遮掩部分的刻蚀剂。在再一些实施例中，介电材料可包含氧化物(例如SiO2)、氮化物、碳化物等。在再一些实施例中，可在介电材料及第一半导体衬底102中执行平坦化工艺(例如CMP)以形成实质上平的表面。
如图28中所示，在第一半导体衬底102的背侧102b上形成减反射层802。在一些实施例中，在第一掺杂区104、光探测器106及第一隔离结构108上形成减反射层802。在一些实施例中，可通过CVD、PVD、ALD、溅镀等来形成减反射层802。随后，在一些实施例中，可对减反射层802执行平坦化工艺(例如，CMP)，以将减反射层802的上表面平坦化。
图28中还示出在减反射层802上形成多个滤光片804(例如，红外滤光片、红色滤光片、蓝色滤光片、绿色滤光片等)。在一些实施例中，滤光片804中的一者的中心点在垂直方向上与光探测器106的中心点实质上对准。在又一些实施例中，可通过以下方式形成滤光片804：在减反射层802之上形成各种滤光层并以预定图案选择性地刻蚀各种滤光片层。滤光片层由容许具有特定波长范围的辐射(例如，光)透射、同时阻挡波长在特定范围之外的光的材料形成。随后，在一些实施例中，可对滤光片层执行平坦化工艺(例如，CMP)，以将滤光片层的上表面平坦化。
图28中还示出在滤光片804之上分别形成多个微透镜806。在一些实施例中，微透镜806的中心点在垂直方向上分别与滤光片804的中心点实质上对准。在又一些实施例中，可通过在滤光片804上沉积微透镜材料(例如，通过旋转涂布工艺(spin-on process)或一些其他沉积工艺)来形成微透镜806。将具有弯曲上表面的微透镜模板(未示出)图案化在微透镜材料上方。在一些实施例中，微透镜模板可包含光刻胶材料，所述光刻胶材料被使用分布式曝光剂量(例如，对于负性光刻胶，在曲率的底部处暴露的光较多且在曲率的顶部处暴露的光较少)而曝光、显影及烘焙以形成圆的形状。接着通过根据微透镜模板选择性地刻蚀微透镜材料来形成微透镜806。在又一些实施例中，在形成微透镜806之后，低噪声图像传感器100的形成完成。
图29说明形成具有堆叠式半导体衬底的低噪声图像传感器的方法的一些实施例的流程图2900。尽管在本文中将图29所示的流程图2900说明并阐述为一系列动作或事件，然而将理解，此种动作或事件的所说明次序不应被解释为具有限制性意义。例如，一些动作可以不同的次序发生和/或与除本文中所说明和/或阐述的动作或事件以外的其他动作或事件同步地发生。此外，可能并非需要所有所说明的动作来实施本文中所作说明的一个或多个方面或实施例，且本文中所绘示的一个或多个动作可以一个或多个单独的动作和/或阶段施行。
在动作2902处，在第一半导体衬底中形成光探测器。图14说明对应于动作2902的一些实施例的剖视图。
在动作2904处，在第一半导体衬底上/第一半导体衬底之上形成转移栅极。图15说明对应于动作2904的一些实施例的剖视图。
在动作2906处，在第一半导体衬底中形成浮动扩散节点及拾取阱接触区。图16说明对应于动作2906的一些实施例的剖视图。
在动作2908处，在第一半导体衬底及转移栅极之上形成第一层间介电(ILD)结构。图17说明对应于动作2908的一些实施例的剖视图。
在动作2910处，将第二半导体衬底接合到第一半导体衬底。图18说明对应于动作2910的一些实施例的剖视图。
在动作2912处，在第二半导体衬底上形成读出晶体管。图18至图21说明对应于动作2912的一些实施例的一系列剖视图。
在动作2914处，在第二半导体衬底及读出晶体管之上形成下部ILD结构。图23说明对应于动作2914的一些实施例的剖视图。
在动作2916处，分别形成从浮动扩散节点、转移栅极及拾取阱接触区垂直地延伸的多个第一导电触点，其中第一导电触点延伸穿过第一ILD结构、第二半导体衬底及下部ILD结构。图23说明对应于动作2916的一些实施例的剖视图。
在动作2918处，在第二半导体衬底之上及下部ILD结构中形成多个第二导电触点。图24说明对应于动作2918的一些实施例的剖视图。
在动作2920处，在下部ILD结构、第一导电触点及第二导电触点之上形成上部ILD结构，其中在上部ILD结构中设置多个导电线、多个导通孔及多个接触焊盘。图25说明对应于动作2920的一些实施例的剖视图。
在动作2922处，将集成芯片(IC)接合到接合在一起的第一半导体衬底与第二半导体衬底。图26说明对应于动作2922的一些实施例的剖视图。
在动作2924处，在第一半导体衬底中形成隔离结构。图27说明对应于动作2924的一些实施例的剖视图。
在动作2926处，在第一半导体衬底上形成减反射层，在减反射层上形成多个滤光片，且在滤光片上形成多个微透镜。图28说明对应于动作2926的一些实施例的剖视图。
在一些实施例中，本申请提供一种图像传感器。所述图像传感器包括第一半导体衬底，第一半导体衬底包括光探测器及浮动扩散节点。转移栅极设置在第一半导体衬底之上，其中转移栅极至少部分地设置在光探测器的相对侧之间。第二半导体衬底与第一半导体衬底垂直地间隔开，其中第二半导体衬底包括第一表面及与第一表面相对的第二表面。读出晶体管设置在第二半导体衬底上，其中第二表面设置在转移栅极与读出晶体管的栅极之间。第一导电触点电耦合到转移栅极且从转移栅极垂直地延伸穿过第一表面与第二表面二者。
在一些实施例中，所述读出晶体管包括：第一源极/漏极区，设置在所述第二半导体衬底中，其中所述第一源极/漏极区通过导电路径电耦合到所述浮动扩散节点，且其中第二导电触点至少部分地界定所述导电路径。
在一些实施例中，所述第二导电触点从所述浮动扩散节点垂直地延伸到所述第二半导体衬底的导电区，且其中所述第一半导体衬底的所述导电区至少部分地界定所述导电路径。
在一些实施例中，所述的图像传感器进一步包括：内连线结构，包括多个导电线，其中：所述第二半导体衬底位于所述多个导电线与所述第一半导体衬底之间；所述第二导电触点从所述浮动扩散节点延伸到所述多个导电线中的导电线；所述读出晶体管的所述栅极位于所述导电线与所述第二表面之间；以及所述导电线至少部分地界定所述导电路径。
在一些实施例中，所述内连线结构进一步包括：第三导电触点，与所述第二导电触点侧向地间隔开且电耦合到所述导电线，其中所述第三导电触点从所述导电线垂直地延伸到所述第一源极/漏极区，且其中所述第三导电触点至少部分地界定所述导电路径。
在一些实施例中，所述的图像传感器进一步包括：所述第二半导体衬底的有源区，其中所述有源区是具有第一掺杂类型的所述第二半导体衬底的一部分；所述读出晶体管的第二源极/漏极区，其中所述第一源极/漏极区及所述第二源极/漏极区二者具有与所述第一掺杂类型相反的第二掺杂类型，且其中所述第一源极/漏极区与所述第二源极/漏极区设置在所述有源区的相对侧上；以及第四导电触点，电耦合到所述有源区且与所述第二导电触点电隔离，其中所述第二半导体衬底位于所述第四导电触点与所述第一半导体衬底之间。
在一些实施例中，所述的图像传感器进一步包括：滤光片，通过所述第一半导体衬底与所述第二半导体衬底分隔开。
在一些实施例中，所述的图像传感器进一步包括：第三半导体衬底，与所述第二半导体衬底及所述第一半导体衬底二者间隔开，其中：所述第二半导体衬底位于所述第一半导体衬底与所述第三半导体衬底之间；并且在所述第三半导体衬底上设置有图像处理装置。
在一些实施例中，所述的图像传感器进一步包括：第一层间介电结构，将所述光探测器、所述转移栅极及所述浮动扩散节点与所述第二半导体衬底分隔开；第二层间介电结构，通过所述第二半导体衬底与所述第一层间介电结构分隔开；以及第三层间介电结构，设置在所述第二层间介电结构与所述第三半导体衬底之间，其中所述第一层间介电结构及所述第二层间介电结构二者位于所述转移栅极与所述图像处理装置之间。
在一些实施例中，所述的图像传感器进一步包括：第一内连线结构，设置在所述第二层间介电结构中；以及第二内连线结构，设置在所述第三层间介电结构中且电耦合到所述第一内连线结构，其中所述第二内连线结构通过一个或多个接合接触焊盘电耦合到所述第一内连线结构。
在一些实施例中，本申请提供一种图像传感器。所述图像传感器包括多个光探测器，所述多个光探测器设置在第一半导体衬底中，其中所述多个光探测器设置在阵列中。第一隔离结构设置在第一半导体衬底中，其中第一隔离结构侧向地环绕所述多个光探测器中的每一者。第二半导体衬底与第一半导体衬底及第一隔离结构垂直地间隔开，其中第二半导体衬底包括第一表面及与第一表面相对的第二表面。多个浮动扩散节点设置在第一半导体衬底中，其中所述多个浮动扩散节点分别设置在第二半导体衬底与所述多个光探测器之间。多个第一导电触点分别电耦合到所述多个浮动扩散节点，其中所述多个第一导电触点分别在第二半导体衬底与所述多个浮动扩散节点之间垂直地延伸。第一读出晶体管设置在第二半导体衬底上且至少部分地设置在所述多个第一导电触点之间，其中第二表面设置在第一半导体衬底与第一读出晶体管的第一栅极之间。
在一些实施例中，所述的图像传感器进一步包括：多个第二导电触点，通过所述第二半导体衬底与所述第一半导体衬底分隔开，其中：所述第一读出晶体管包括设置在所述第二半导体衬底中且位于所述第一栅极的相对侧上的一对源极/漏极区；所述第二导电触点分别电耦合到所述一对源极/漏极区及所述第一栅极；并且所述第二导电触点直接设置在所述第一隔离结构之上。
在一些实施例中，所述的图像传感器进一步包括：有源区，设置在所述第二半导体衬底中且在所述一对源极/漏极区之间连续地延伸；以及第三导电触点，电耦合到所述有源区，其中所述第三导电触点直接设置在所述第一隔离结构之上且通过所述第二半导体衬底与所述第一半导体衬底分隔开。
在一些实施例中，所述第一隔离结构完全延伸穿过所述第一半导体衬底。
在一些实施例中，所述的图像传感器进一步包括：第二隔离结构，设置在所述第二半导体衬底中且侧向地环绕所述第一读出晶体管，其中所述第一导电触点垂直地延伸穿过所述第二隔离结构，从而使得所述第一表面及所述第二表面二者设置在所述第一导电触点中每一者的上表面与下表面之间。
在一些实施例中，所述第一读出晶体管包括：一对源极/漏极区，设置在所述第二半导体衬底中及所述第一栅极的相对侧上；以及选择性导电沟道，设置在所述第二半导体衬底中且在所述一对源极/漏极区之间延伸，其中所述选择性导电沟道中的至少一半设置在所述第一导电触点之间。
在一些实施例中，两个第一导电触点之间的最大距离小于或等于约496纳米。
在一些实施例中，所述的图像传感器进一步包括：第一组光探测器，设置在所述第一栅极的第一侧上，其中所述第一组光探测器包括所述多个光探测器中的两个光探测器；第二组光探测器，设置在所述第一栅极的与所述第一侧相对的第二侧上，其中所述第二组光探测器包括所述多个光探测器中的另外两个光探测器；以及第二读出晶体管，设置在所述第二半导体衬底上，其中所述第二读出晶体管的第二栅极设置在所述第一组光探测器的与所述第一读出晶体管相对的侧上。
在一些实施例中，所述的图像传感器进一步包括：第一对源极/漏极区，设置在所述第二半导体衬底中及所述第一栅极的相对侧上，其中所述第二半导体衬底的第一有源区在所述第一对源极/漏极区之间连续地延伸；第二对源极/漏极区，设置在所述第二半导体衬底中及所述第二栅极的相对侧上，其中所述第二半导体衬底的第二有源区在所述第二对源极/漏极区之间连续地延伸；多个第二导电触点，通过所述第二半导体衬底与所述第一半导体衬底分隔开，其中所述第二导电触点分别电耦合到所述第一对源极/漏极区的源极/漏极区以及所述第一栅极，且其中所述第二导电触点中的每一者直接设置在所述第一隔离结构之上；多个第三导电触点，通过所述第二半导体衬底与所述第一半导体衬底分隔开，其中所述第三导电触点分别电耦合到所述第二对源极/漏极区的源极/漏极区以及所述第二栅极，且其中所述第三导电触点中的每一者直接设置在所述第一隔离结构之上；以及第四导电触点，电耦合到所述第二有源区，其中所述第四导电触点直接设置在所述第一隔离结构之上且通过所述第二半导体衬底与所述第一半导体衬底分隔开。
在一些实施例中，本申请提供一种形成图像传感器的方法。所述方法包括在第一半导体衬底中形成光探测器。在第一半导体衬底之上形成转移栅极。在第一半导体衬底中形成浮动扩散节点。在第一半导体衬底及转移栅极之上形成第一层间介电(ILD)结构。将设置在第二半导体衬底上的接合层接合到第一ILD结构。在第二半导体衬底上及第一半导体衬底之上形成读出晶体管。在第二半导体衬底及读出晶体管之上形成第二ILD结构。将集成芯片(IC)接合到接合在一起的第一半导体衬底与第二半导体衬底，其中IC包括图像处理装置，且其中第一ILD结构及第二ILD结构二者位于转移栅极与图像处理装置之间。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的方面。所属领域中的技术人员应知，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (10)

1.一种图像传感器，包括：
第一半导体衬底，包括光探测器及浮动扩散节点；
转移栅极，设置在所述第一半导体衬底之上，其中所述转移栅极至少部分地设置在所述光探测器的相对侧之间；
第二半导体衬底，与所述第一半导体衬底垂直地间隔开，其中所述第二半导体衬底包括第一表面及与所述第一表面相对的第二表面；
读出晶体管，设置在所述第二半导体衬底上，其中所述第二表面设置在所述转移栅极与所述读出晶体管的栅极之间；以及
第一导电触点，电耦合到所述转移栅极且从所述转移栅极垂直地延伸穿过所述第一表面与所述第二表面二者。
2.根据权利要求1所述的图像传感器，其中所述读出晶体管包括：
第一源极/漏极区，设置在所述第二半导体衬底中，其中所述第一源极/漏极区通过导电路径电耦合到所述浮动扩散节点，且其中第二导电触点至少部分地界定所述导电路径。
3.根据权利要求1所述的图像传感器，其中，进一步包括：
滤光片，通过所述第一半导体衬底与所述第二半导体衬底分隔开。
4.一种图像传感器，包括：
多个光探测器，设置在第一半导体衬底中，其中所述多个光探测器设置在阵列中；
第一隔离结构，设置在所述第一半导体衬底中，其中所述第一隔离结构侧向地环绕所述多个光探测器中的每一者；
第二半导体衬底，与所述第一半导体衬底及所述第一隔离结构垂直地间隔开，其中所述第二半导体衬底包括第一表面及与所述第一表面相对的第二表面；
多个浮动扩散节点，设置在所述第一半导体衬底中，其中所述多个浮动扩散节点分别设置在所述第二半导体衬底与所述多个光探测器之间；
多个第一导电触点，分别电耦合到所述多个浮动扩散节点，其中所述多个第一导电触点分别在所述第二半导体衬底与所述多个浮动扩散节点之间垂直地延伸；以及
第一读出晶体管，设置在所述第二半导体衬底上且至少部分地设置在所述多个第一导电触点之间，其中所述第二表面设置在所述第一半导体衬底与所述第一读出晶体管的第一栅极之间。
5.根据权利要求4所述的图像传感器，进一步包括：
多个第二导电触点，通过所述第二半导体衬底与所述第一半导体衬底分隔开，其中：
所述第一读出晶体管包括设置在所述第二半导体衬底中且位于所述第一栅极的相对侧上的一对源极/漏极区；
所述第二导电触点分别电耦合到所述一对源极/漏极区及所述第一栅极；并且
所述第二导电触点直接设置在所述第一隔离结构之上。
6.根据权利要求4所述的图像传感器，其中所述第一隔离结构完全延伸穿过所述第一半导体衬底。
7.根据权利要求4所述的图像传感器，进一步包括：
第二隔离结构，设置在所述第二半导体衬底中且侧向地环绕所述第一读出晶体管，其中所述第一导电触点垂直地延伸穿过所述第二隔离结构，从而使得所述第一表面及所述第二表面二者设置在所述第一导电触点中每一者的上表面与下表面之间。
8.根据权利要求4所述的图像传感器，其中所述第一读出晶体管包括：
一对源极/漏极区，设置在所述第二半导体衬底中及所述第一栅极的相对侧上；以及
选择性导电沟道，设置在所述第二半导体衬底中且在所述一对源极/漏极区之间延伸，其中所述选择性导电沟道中的至少一半设置在所述第一导电触点之间。
9.根据权利要求4所述的图像传感器，进一步包括：
第一组光探测器，设置在所述第一栅极的第一侧上，其中所述第一组光探测器包括所述多个光探测器中的两个光探测器；
第二组光探测器，设置在所述第一栅极的与所述第一侧相对的第二侧上，其中所述第二组光探测器包括所述多个光探测器中的另外两个光探测器；以及
第二读出晶体管，设置在所述第二半导体衬底上，其中所述第二读出晶体管的第二栅极设置在所述第一组光探测器的与所述第一读出晶体管相对的侧上。
10.一种形成图像传感器的方法，所述方法包括：
在第一半导体衬底中形成光探测器；
在所述第一半导体衬底之上形成转移栅极；
在所述第一半导体衬底中形成浮动扩散节点；
在所述第一半导体衬底及所述转移栅极之上形成第一层间介电结构；
将设置在第二半导体衬底上的接合层接合到所述第一层间介电结构；
在所述第二半导体衬底上及所述第一半导体衬底之上形成读出晶体管；
在所述第二半导体衬底及所述读出晶体管之上形成第二层间介电结构；以及
将集成芯片接合到接合在一起的所述第一半导体衬底与所述第二半导体衬底，其中所述集成芯片包括图像处理装置，且其中所述第一层间介电结构及所述第二层间介电结构二者位于所述转移栅极与所述图像处理装置之间。
CN202010084295.0A 2019-02-15 2020-02-10 图像传感器及形成图像传感器的方法 Active CN111584528B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962806455P 2019-02-15 2019-02-15
US62/806,455 2019-02-15
US16/526,030 2019-07-30
US16/526,030 US11482556B2 (en) 2019-02-15 2019-07-30 Low-noise image sensor having stacked semiconductor substrates

Publications (2)

Publication Number Publication Date
CN111584528A true CN111584528A (zh) 2020-08-25
CN111584528B CN111584528B (zh) 2023-04-18

Family

ID=72043343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010084295.0A Active CN111584528B (zh) 2019-02-15 2020-02-10 图像传感器及形成图像传感器的方法

Country Status (3)

Country Link
US (2) US11482556B2 (zh)
CN (1) CN111584528B (zh)
TW (1) TWI727650B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437416B2 (en) 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
DE112021005467T5 (de) * 2020-10-16 2023-08-10 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung und elektronische einrichtung
US20230069164A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor and method for forming the same
US20230261021A1 (en) * 2022-02-15 2023-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor having a gate dielectric structure for improved device scaling
TW202410428A (zh) * 2022-03-15 2024-03-01 日商索尼半導體解決方案公司 光檢測裝置
US20230343693A1 (en) * 2022-04-25 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd Wafer-on-wafer Cascode HEMT Device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956205A (zh) * 2005-10-24 2007-05-02 安华高科技传感器Ip私人有限公司 传感器位置随空间变化的象素
US20140042445A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Fabricating a 3D Image Sensor Structure
TW201539728A (zh) * 2014-04-10 2015-10-16 Omnivision Tech Inc 具有介電電荷捕捉裝置之影像感測器
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions
US20170243903A1 (en) * 2012-04-25 2017-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
US10567683B2 (en) * 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
JP2018513570A (ja) * 2015-03-31 2018-05-24 ダートマス カレッジ Ｊｆｅｔソースフォロアを有するイメージセンサ及びイメージセンサ画素
US9761623B2 (en) * 2016-02-12 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated (BSI) image sensor with a reflector
US20190115387A1 (en) * 2016-03-30 2019-04-18 Sony Corporation Solid-state image sensor, method for producing solid-state image sensor, and electronic device
KR102483548B1 (ko) * 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956205A (zh) * 2005-10-24 2007-05-02 安华高科技传感器Ip私人有限公司 传感器位置随空间变化的象素
US20170243903A1 (en) * 2012-04-25 2017-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
US20140042445A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Fabricating a 3D Image Sensor Structure
TW201539728A (zh) * 2014-04-10 2015-10-16 Omnivision Tech Inc 具有介電電荷捕捉裝置之影像感測器
US20160086984A1 (en) * 2014-09-19 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions

Also Published As

Publication number Publication date
TW202036882A (zh) 2020-10-01
US11482556B2 (en) 2022-10-25
US20220336515A1 (en) 2022-10-20
US20200266229A1 (en) 2020-08-20
CN111584528B (zh) 2023-04-18
TWI727650B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US11393863B2 (en) Pixel device on deep trench isolation (DTI) structure for image sensor
CN111584528B (zh) 图像传感器及形成图像传感器的方法
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
CN111584527B (zh) 图像传感器、像素传感器与其形成方法
TWI723763B (zh) 圖像感測器及其形成方法
US11769781B2 (en) Backside illuminated global shutter image sensor
US20230307479A1 (en) Image sensor having an improved structure for small pixel designs
US20230109829A1 (en) Semiconductor imaging device having improved dark current performance
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
TWI839066B (zh) 影像感測器與其形成方法
US20240021641A1 (en) Dielectric structure for small pixel designs
US20230317757A1 (en) Isolation structure to increase image sensor performance
CN112018134A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant