CN111583985B - 电子熔丝电路及其操作方法 - Google Patents

电子熔丝电路及其操作方法 Download PDF

Info

Publication number
CN111583985B
CN111583985B CN202010085227.6A CN202010085227A CN111583985B CN 111583985 B CN111583985 B CN 111583985B CN 202010085227 A CN202010085227 A CN 202010085227A CN 111583985 B CN111583985 B CN 111583985B
Authority
CN
China
Prior art keywords
electronic
fuse
electronic fuse
circuit
fuses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010085227.6A
Other languages
English (en)
Other versions
CN111583985A (zh
Inventor
森郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN111583985A publication Critical patent/CN111583985A/zh
Application granted granted Critical
Publication of CN111583985B publication Critical patent/CN111583985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Read Only Memory (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种电子熔丝电路，适用于存储器装置，电子熔丝电路包括多个电子熔丝组与控制电路。多个电子熔丝组的每一个具有多个电子熔丝。当电源开启时，控制电路检测多个电子熔丝组的每一个以产生检测信号，并依据检测信号判断多个电子熔丝组的每一个的多个电子熔丝是否已烧断，以决定是否对多个电子熔丝进行烧断操作。当依据检测信号判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，控制电路闩锁至少一个已烧断电子熔丝的写入数据，并禁能对至少一个已烧断电子熔丝所属电子熔丝组的覆写操作。

Description

电子熔丝电路及其操作方法
技术领域
本发明涉及一种适用于存储器装置的电子熔丝电路及其操作方法，尤其涉及一种无须经使用比特(use bit)的电子熔丝电路及其操作方法。
背景技术
对于存储器装置的制程缺陷问题，电子熔丝(eFuse)被广泛被使用。通过对电子熔丝通入大电流而烧断电子熔丝，以替换具有缺陷的存储单元。
现有技术通过经使用比特(use bit)以确认电子熔丝所属的电子熔丝组(eFuseset)是否具有已烧断电子熔丝，但经使用比特使得芯片总面积增加。另一方面，为了等待烧断电压回复(recovery)至足够的电压值，现有技术加长了烧断时脉信号的等待时间(waittime)，但造成多个电子熔丝的处理速度(throughput)劣化。
并且，在现有技术中暂存数据只在电源开启与关闭时更新，因此在电源开启与关闭之间会对具有已烧断电子熔丝的电子熔丝组进行覆写操作，导致对电子熔丝进行烧断操作的可靠性劣化。此外，当短时间有多个电子熔丝将被烧断而其中一个电子熔丝先被烧断时，大电流将流入先被烧断的电子熔丝，使得其他电子熔丝的烧断电压被拉低，导致对其他电子熔丝的烧断操作的可靠性劣化。
发明内容
本发明提供一种电子熔丝电路及其操作方法，用以判断电子熔丝是否烧断而无须经使用比特，从而减少芯片面积，并提高烧断操作的处理速度与可靠性。
本发明的实施例提供一种电子熔丝电路，适用于存储器装置，电子熔丝电路包括多个电子熔丝组与控制电路，每个电子熔丝组具有多个电子熔丝。当电源开启时，控制电路检测每个电子熔丝组以产生检测信号，并依据检测信号判断每个电子熔丝组的多个电子熔丝是否已烧断，以决定是否对多个电子熔丝进行烧断操作。当依据检测信号判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，控制电路禁能对至少一个已烧断电子熔丝所属电子熔丝组的覆写操作。另外，当闩锁电子熔丝的写入数据且当电源开启期间有再度烧断要求时，依据各电子熔丝组的写入数据更新检测信号，并依据检测信号判断多个电子熔丝组的多个电子熔丝中的每一个是否已烧断，决定是否对多个电子熔丝进行烧断操作。
本发明的实施例提供一种电子熔丝电路的操作方法，电子熔丝电路适用于存储器装置，电子熔丝包括多个电子熔丝组与控制电路，每个电子熔丝组具有多个电子熔丝，操作方法包括但不限于当电源开启时，检测每个电子熔丝组以产生检测信号。依据检测信号判断每个电子熔丝组的多个电子熔丝是否已烧断。决定是否对多个电子熔丝进行烧断操作。当依据检测信号判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，禁能对至少一个已烧断电子熔丝所属电子熔丝组的覆写操作。
基于上述，在本发明一些实施例中，所述电子熔丝电路及其操作方法判断多个电子熔丝是否已烧断而无须经使用比特。当控制电路判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，禁能至少一个已烧断电子熔丝所属电子熔丝组的覆写操作，以减少芯片面积，并提高烧断操作的处理速度与可靠性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的电子熔丝电路的示意图；
图2是本发明一实施例的电子熔丝电路的电路方块图；
图3是本发明一实施例的包括烧断电路内部电路的电子熔丝电路的电路方块图；
图4是本发明一实施例的传感器的电路图；
图5A是本发明一实施例的判断电路的电路图；
图5B是本发明一实施例的判断电路接收感测数据为1111111的时序图；
图5C是本发明一实施例的判断电路接收感测数据为1010110的时序图；
图6是本发明一实施例的电子熔丝相关数值的转态图；
图7是本发明另一实施例的电子熔丝电路的示意图；
图8是本发明另一实施例的电子熔丝相关数值的转态图；
图9是本发明另一实施例的电子熔丝烧断操作的时序图；
图10是本发明再一实施例的电子熔丝烧断操作的时序图；
图11是本发明又一实施例的电子熔丝烧断操作的时序图；
图12是本发明一实施例的电子熔丝电路的操作方法的流程图。
附图标记说明
10：电子熔丝电路
110：控制电路
120[m]：电子熔丝组
120[m][n]：电子熔丝
210：控制器
220：传感器
230：数据闩锁器
240：判断电路
250：烧断电路
260：准备判断电路
310：烧断电压产生器
320：烧断时脉产生器
330：烧断选择器
410：第一开关电路
420：感测放大闩锁电路
430：第二开关电路
440：逻辑电路
510：逻辑判断电路
520：缓冲电路
530：闩锁器
610、620、630、810、820、830：时序
710：控制电路
INV1～INV9：反相闸
NAND1～NAND6：反及闸
NOR1：反或闸
P1-P2、N1-N4：晶体管
ADDOUT[n]_t、MIRWRDY_t：信号
BD[m]：反相判断信号
BFADD[m]：反相电子熔丝写入地址
BURNEN：烧断致能信号
BWD[m][n]：反相写入数据BWD[m][n]
CM1：第一控制信号
CD：控制数据
CLKD[m]：时脉数据
CLK[m]：时脉信号
CLK[m][n]：脉冲信号
D[m]：判断信号
DB[m]：经缓冲判断信号
DT[m]：检测信号
EFWRTACT_t：第一写入致能信号
EN[m][n]：致能信号
FADD[n]：电子熔丝地址数据
FUSEREF1：第一开关信号
INPUT：输入信号
LD[m][n]：闩锁数据
READY[m]：准备判断
READY_PAD：焊垫输出准备判断信号
SD[m][n]：感测数据
SEN_c：第一致能信号
SEN_t：第二致能信号
SENSE3_t：第三致能信号
SENSE1LOW：第二开关信号
SNAND1～SNAND3：反及信号
T1、T2、T3：时点
VBURN：烧断电压
VL1、VL2：闩锁电压
VINT、VPP：电源电压
VP[m][n]：熔丝电压
VSS：接地电压
WD[m][n]：写入数据
WE：写入致能信号
WRADD[m]：第二控制信号
S1210-S1230：步骤
具体实施方式
参照图1，电子熔丝电路10包括控制电路110与电子熔丝组120[1]～120[m]。在一实施例中，电子熔丝电路10具有m个电子熔丝组，m为大于1的正整数。电子熔丝组120[1]～120[m]中的每一个具有多个电子熔丝。举例来说，电子熔丝组120[1]具有电子熔丝120[1][1]～120[1][7]。控制电路110耦接至电子熔丝组120[1]～120[m]。电子熔丝电路10通过对电子熔丝通入大电流而烧断电子熔丝，以替换存储器装置(未示出)中具有缺陷的存储单元。
同时参照图1与图2，当电源开启时，控制电路110可以检测电子熔丝组120[m]以产生检测信号DT[m]，控制电路110依据检测信号DT[m]判断电子熔丝组120[m]的电子熔丝120[m][1]～120[m][n]是否已烧断，以决定是否对电子熔丝120[m][1]～120[m][n]进行烧断操作。详细而言，控制电路110检测电子熔丝120[m][1]～120[m][n]的第一端(高电位端)的熔丝电压VP[m][1]～VP[m][n]，并比较熔丝电压VP[m][1]～VP[m][n]与第一阈值电压的电压值大小来产生检测信号DT[m]，接着控制电路110依据检测信号DT[m]判断电子熔丝120[m][1]～120[m][n]是否为已烧断电子熔丝。熔丝电压VP[m][n]表示第m个电子熔丝组120[m]的第n个电子熔丝120[m][n]的第一端(高电位端)的电压。第一阈值电压依据设计需求决定。检测信号DT[m]例如可以是一组逻辑信号，用以表示熔丝电压VP[m][1]～VP[m][n]与第一阈值电压的电压值的比较结果。接着，当控制电路110依据检测信号DT[m]判断多个电子熔丝中至少存在一个电子熔丝是已烧断电子熔丝时，则控制电路110禁能(disable)对至少一个已烧断电子熔丝所属电子熔丝组的覆写(overwrite)操作。
举例来说，当电源开启时，控制电路110可以检测电子熔丝组120[1]中电子熔丝120[1][1]～120[1][7]的第一端(高电位端)的熔丝电压，并比较熔丝电压VP[1][1]～VP[1][7]与第一阈值电压来产生检测信号DT[1]，控制电路110依据检测信号DT[1]判断电子熔丝组120[1]中的电子熔丝120[1][1]～120[1][7]是否为已烧断电子熔丝。当依据检测信号DT[1]判断电子熔丝120[1][2]是已烧断电子熔丝时，控制电路110禁能对电子熔丝120[1][2]所属电子熔丝组120[1]的覆写操作，以避免对具有已烧断电子熔丝120[1][2]的电子熔丝组120[1]进行覆写操作，从而避免烧断操作的可靠性劣化。
进一步说，关于控制电路110比较熔丝电压VP[m][n]与第一阈值电压的电压值大小来产生检测信号DT[m]的实施方式可以依实际设计需求而定。举例来说，当熔丝电压VP[1][2]小于第一阈值电压时，控制器110可以判断电子熔丝组120[1]的电子熔丝120[1][2]为未烧断电子熔丝。当熔丝电压VP[1][2]大于第一阈值电压时，控制器110可以判断电子熔丝组120[1]的电子熔丝120[1][2]为已烧断电子熔丝。
请参照图2，电子熔丝电路10包括控制电路110与电子熔丝组120[1]～120[m]。在一实施例中，控制电路110包括控制器210、传感器220、数据闩锁器230、判断电路240以及烧断电路250。在一实施例中，控制器210接收由存储器装置中的控制逻辑电路(未示出)所提供的输入信号INPUT，以产生第一控制信号CM1与控制数据CD。在此实施例中，控制器210用以提供第一控制信号CM1与控制数据CD以分别控制传感器220与烧断电路250的操作，本发明并未限制控制器210的结构。
传感器220耦接在控制器210与电子熔丝组120[m]的电子熔丝120[m][n]的第一端之间，电子熔丝120[m][n]的第一端(高电位端)的电压即熔丝电压VP[m][n]。传感器220依据第一控制信号CM1检测电子熔丝组120[m]的电子熔丝120[m][n]的第一端的熔丝电压VP[m][n]，以产生感测数据SD[m][n]。举例来说，传感器220依据第一控制信号CM1检测电子熔丝组120[1]的电子熔丝120[1][2]的第一端的熔丝电压VP[1][2]，以产生感测数据SD[1][2]。
数据闩锁器230，耦接传感器220，数据闩锁器230闩锁感测数据SD[m][n]以产生闩锁数据LD[m][n]，并输出闩锁数据LD[m][n]至存储器装置的控制逻辑电路(未示出)。数据闩锁器230可以是现有的闩锁器，本发明并未限制数据闩锁器230的结构。
判断电路240耦接传感器220，判断电路240依据感测数据SD[m][n]判断电子熔丝组120[m]的电子熔丝120[m][1]～120[m][n]中至少一个电子熔丝是否为已烧断电子熔丝以产生检测信号DT[m]。举例来说，判断电路240依据感测数据SD[1][1]～SD[1][7]判断电子熔丝组120[1]中的电子熔丝120[1][2]为已烧断电子熔丝而其他电子熔丝120[1][1]、120[1][3]～120[1][7]为未烧断电子熔丝，并依此产生检测信号DT[1]。
烧断电路250耦接控制器210、多个电子熔丝、传感器220与判断电路240。烧断电路250依据控制数据CD、写入数据WD[m][n]和检测数据DT[m]输出熔丝电压VP[m][n]至多个电子熔丝的第一端，并输出烧断电压VBURN至电子熔丝的第二端(低电位端)。举例来说，依据所接受的控制数据CD、写入数据WD[1][2]和检测数据DT[1]，烧断电路250可以输出熔丝电压VP[1][2]至电子熔丝组120[1]的电子熔丝120[1][2]的第一端，并输出烧断电压VBURN至电子熔丝120[1][2]的第二端。关于传感器220、判断电路240、烧断电路250的实施细节，将于后文详述。
参照图3，电子熔丝电路10中的烧断电路250包括烧断电压产生器310、烧断时脉产生器320以及烧断选择器330。烧断电压产生器310耦接在控制器210与电子熔丝组120[m]之间，烧断电压产生器310依据控制数据CD中的写入致能信号WE来产生烧断致能信号BURNEN与烧断电压VBURN，并输出烧断电压VBURN至电子熔丝组120[m]的电子熔丝120[m][n]的第二端。
烧断时脉产生器320，耦接控制器210与判断电路240，烧断时脉产生器320接收检测信号DT[m]与控制数据CD中针对电子熔丝组120[m]的时脉数据CLKD[m]，并依据检测信号DT[m]以及时脉数据CLKD[m]来产生针对电子熔丝组120[m]的时脉信号CLK[m](CLK[m]_t)。举例来说，烧断时脉产生器320接收针对电子熔丝组120[1]所产生的检测信号DT[1]以及控制数据CD中针对电子熔丝组120[1]的时脉数据CLKD[1]，以产生针对电子熔丝组120[1]的时脉信号CLK[1]。
烧断选择器330耦接控制器210、传感器220、烧断电压产生器310与烧断时脉产生器320，烧断选择器330从传感器220接收写入数据WD[m][n]、从烧断电压产生器310接收烧断致能信号BURNEN与烧断电压VBURN以及从烧断时脉产生器320接收时脉信号CLK[m]。烧断选择器330依据控制数据CD中的致能信号EN[m][n]、写入数据WD[m][n]、烧断致能信号BURNEN、烧断电压VBURN与时脉信号CLK[m]来产生熔丝电压VP[m][n]至电子熔丝组120[m]的电子熔丝120[m][n]的第一端，并依据熔丝电压VP[m][n]针对需进行烧断操作的电子熔丝[m][n]进行烧断操作。在此实施例中，当熔丝电压VP[m][n]大于第二阈值电压时，对电子熔丝120[m][n]进行烧断操作。
参照图4，传感器220包括第一开关电路410、感测放大闩锁电路420、第二开关电路430以及逻辑电路440。在此实施例中，第一开关电路410耦接在控制器210与多个电子熔丝120[m][n]的第一端之间，第一开关电路410接收第一致能信号SEN_c、第一开关信号FUSEREF1、第二开关信号SENSE1LOW与熔丝电压VP[m][n]，以产生第一电压V1。感测放大闩锁电路420耦接至第一开关电路410，接收第一致能信号SEN_c、第二致能信号SEN_t、第三致能信号SENSE3_t、所述第一电压V1以及闩锁电压VL1，以产生闩锁电压VL2。第二开关电路430耦接至感测放大闩锁电路420，第二开关电路430接收第二控制信号WRADD[m]与电子熔丝地址数据FADD[m]，以产生闩锁电压VL1与闩锁电压VL2。逻辑电路440耦接感测放大闩锁电路420和所述第二开关电路430，逻辑电路440接收闩锁电压VL2以产生感测数据SD[m][n]与写入数据WD[m][n]。
第一开关电路410包括晶体管P1与晶体管N1。晶体管P1的第一端接收第一致能信号SEN_c，晶体管P1的控制端接收第一开关信号FUSEREF1，晶体管P1的第二端的电压为第一电压V1。晶体管N1的第一端耦接晶体管P1的第二端，晶体管N1的控制端接收第二开关信号SENSE1LOW，晶体管N1的第二端接收熔丝电压VP[m][n]。第一开关电路410通过第一开关信号FUSEREF1与第二开关信号SENSE1LOW控制晶体管P1与晶体管N1来将熔丝电压VP[m][n]读出为第一电压V1，并将第一电压V1提供给感测放大闩锁电路420。关于感测放大闩锁电路420的操作方式，将于后续说明。
第二开关电路430包括晶体管N2、晶体管N3与反相闸INV1。晶体管N2的第一端耦接感测放大闩锁电路420，晶体管N2的第一端的电压为闩锁电压VL1，晶体管N2的控制端接收第二控制信号WRADD[m]，晶体管N2的第二端接收电子熔丝地址数据FADD[m]。晶体管N3的第一端耦接感测放大闩锁电路420，晶体管N3的第一端的电压为闩锁电压VL2，晶体管N3的控制端接收第二控制信号WRADD[m]。反相闸INV1耦接在晶体管N2的第二端与晶体管N3的第二端之间，反相闸INV1接收电子熔丝写入地址FADD[m]，以产生反相电子熔丝写入地址BFADD[m]至晶体管N3的第二端。
逻辑电路440包括反及闸NAND1、反及闸NAND2、反相闸INV2。反及闸NAND1耦接晶体管N3的第一端以及感测放大闩锁电路420，反及闸NAND1的输入端接收闩锁电压VL2以及第三致能信号SENSE3_t以进行反及逻辑运算，并通过反相闸INVA与反相闸INVB进行缓冲以产生感测数据SD[m][n]。反及闸NAND2耦接感测放大闩锁电路420与晶体管N3的第一端，配置为接收闩锁电压VL2以及第一写入致能信号EFWRTACT_t，以产生反相写入数据BWD[m][n]。反相闸INV2耦接反及闸NAND2，反相闸INV2接收反相写入数据BWD[m][n]，以产生写入数据WD[m][n]。
参照图4，当电源开启时，控制信号CM1中的第一致能信号SEN_c与第二致能信号SEN_t为高逻辑电平，以致能感测放大闩锁电路420。通过第一开关信号FUSEREF1与第二开关信号SENSELOW对晶体管P1与晶体管N1进行控制，可将电子熔丝120[m][n]的第一端的熔丝电压VP[m][n]读出为第一电压V1，并通过感测放大闩锁电路420将第一电压V1放大并闩锁，其中感测放大闩锁电路420、反相闸INV1、反相闸2、反相闸A、反相闸B、反及闸NAND1、反及闸NAND2的电源为电源电压VINT并接地至接地电压VSS(未示出)。电源电压VINT为大于第一电压V1的电压，电源电压VINT的大小依据设计需求而定。接着，传感器220输出感测数据SD[m][n]至判断电路240。传感器220具有两个脚色，一是感测电子熔丝120[m][n]的熔丝电压VP[m][n]并闩锁第一电压V1以控制感测数据SD[m][n]的输出时序。二是闩锁电子熔丝地址数据FADD[m]以控制写入数据WD[m][n]传送至烧断电路250的时序。当第二控制信号WRADD[m]_t为高逻辑电平时，晶体管N2与晶体管n3导通而使电子熔丝地址数据FADD[n]提供至感测放大闩锁电路420，且在电子熔丝120[m][n]烧断后闩锁电子熔丝地址数据FADD[m]。通过上述，可以禁能电子熔丝120[m][n]烧断后的覆写操作。
参照图5A，判断电路240包括逻辑判断电路510、缓冲电路520以及闩锁器530。逻辑判断电路510耦接传感器220，配置为接收感测数据SD[m][1]～SD[m][n]，并依据感测数据SD[m][1]～SD[m][n]判断是否多个电子熔丝120[m][1]～120[m][n]中至少一个电子熔丝是已烧断电子熔丝，以产生判断信号D[m]。缓冲电路520耦接逻辑判断电路510，缓冲电路520接收判断信号D[m]，并产生经缓冲判断信号DB[m]。闩锁器530耦接缓冲电路520，闩锁器530从缓冲电路520接收经缓冲判断信号DB[m]，经闩锁而产生检测信号DT[m]。关于判断电路240的操作方式，将于后续说明。
逻辑判断电路510包括反及闸NAND3、反及闸NAND4、反及闸NAND5以及反或闸NOR1。反及闸NAND3接收感测数据SD[m][1]～SD[m][n]中的子感测数据群SD[m][1]～SD[m][3]，并进行反及逻辑运算以产生反及信号SNAND1。反及闸NAND4接收感测数据SD[m][1]～SD[m][n]中的子感测数据群SD[m][4]～SD[m][5]，并进行反及逻辑运算以产生反及信号SNAND2。反及闸NAND5接收感测数据SD[m][1]～SD[m][n]中的子感测数据群SD[m][6]～SD[m][7]，并进行反及逻辑运算以产生反及信号SNAND3。反或闸NOR1的输入端耦接反及闸NAND1、反及闸NAND2与反及闸NAND3的输出端，反或闸NOR1接收反及信号SNAND1、反及信号SNAND2以及反及信号SNAND3，并进行反或逻辑运算以产生判断信号D[m]。
缓冲电路520包括反相闸INV3、反相闸INV4、晶体管P2与晶体管P4。反相闸INV3耦接逻辑判断电路510，反相闸INV3接收判断信号D[m]，以产生反相判断信号BD[m]。反相闸INV4耦接反及闸INV3，反相闸INV4接收反相判断信号BD[m]，以产生经缓冲判断信号DB[m]。晶体管P2耦接反及闸INV4，晶体管P2的第一端接收电源电压VINT，晶体管P2的控制端接收第一写入致能信号EFWRTACT_t，晶体管P2的第二端耦接反及闸INV4的电源端。晶体管N4耦接反相闸INV4，晶体管N4的第一端耦接反相闸INV4的接地端，晶体管N4的控制端接收第二写入致能信号EFWRTACT_c，晶体管N4的第二端耦接接地电压VSS。
参照图2与图5A，判断电路240从传感器220接收到感测数据SD[m][1]～SD[m][n]，判断电路240中通过逻辑判断电路510对感测数据SD[m][1]～SD[m][n]进行逻辑判断。当依据感测数据SD[m][1]～SD[m][n]判断出电子熔丝120[m][1]～120[m][n]中至少有一个电子熔丝是已烧断电子熔丝时，则逻辑判断电路510产生具低逻辑电平的判断信号D[m]。接着，缓冲电路520对具低逻辑电平的判断信号D[m]进行缓冲以产生具低逻辑电平的经缓冲判断信号DB[m]，闩锁器530对具低逻辑电平的经缓冲判断信号DB[m]进行闩锁动作以产生具高逻辑电平的检测信号DT[m]。另一方面，当依据感测数据SD[m][1]～SD[m][n]判断出电子熔丝120[m][1]～120[m][n]中没有一个电子熔丝是已烧断电子熔丝时，则逻辑判断电路510产生具高逻辑电平的判断信号D[m]。接着，缓冲电路520对具高逻辑电平的判断信号D[m]进行缓冲以产生具高逻辑电平的经缓冲判断信号DB[m]，闩锁器530对具高逻辑电平的经缓冲判断信号DB[m]进行闩锁动作以产生具低逻辑电平的检测信号DT[m]。其中，闩锁器530包括反相闸INV5与反相闸INV6。
参照图1、图3、图5A、图5B与图5C，当控制电路110要对电子熔丝120[m][n]进行烧断操作时，控制器210提供具低逻辑电平的致能信号WE至烧断电路250中的烧断电压产生器310，以致能烧断电压产生器310。接着，控制器210提供高逻辑电平的第一写入致能信号EFWRTACT_t至判断电路240。参照图5B，当感测数据SD[m][1]～SD[m][n]为1111111时，判断电路240产生低逻辑电平的检测信号DT[m]，从而烧断时脉产生器320依据低逻辑电平的检测信号DT[m]产生具对应电子熔丝120[m][1]～120[m][n]的脉冲信号CLK[m][1]～CLK[m][7]的时脉信号CLK[m]，进而对电子熔丝120[m][1]～120[m][n]进行烧断操作。参照图5C，当感测数据SD[m][1]～SD[m][n]为1010110时，判断电路240产生高逻辑电平的检测信号DT[m]，从而烧断时脉产生器320依据高逻辑电平的检测信号DT[m]产生固定为低逻辑电平的时脉信号CLK[m]，进而不对电子熔丝120[m][1]～120[m][n]进行烧断操作。在此实施例中，第m组电子熔丝组具有7个电子熔丝，但仅为示例，本发明并未限制n的数量。
参照图6，在此实施例中，当电源开启时，输入两次写入数据WD[m][1]～WD[m][n]至特定电子熔丝组120[m]的示例，其中第一次写入数据WD[m][1]～WD[m][n]为1010110，第二次写入数据WD[m][1]～WD[m][n]为1000110。此处，efuse的切断状态以感测efuse时的熔丝电压VP表示，于efuse未切断时熔丝电压VP为高逻辑电平，于efuse切断时熔丝电压VP为低逻辑电平。在时序610时，电源开启(power on)，初始的熔丝电压VP[m][1]～VP[m][n]为1111111，传感器220所读出的感测数据SD[m][1]～SD[m][n]为1111111，数据闩锁器230闩锁感测数据SD[m][1]～SD[m][n]而输出闩锁数据LD[m][1]～LD[m][n]为1111111。在时序620时，输入第一次写入数据1010110，此时熔丝电压VP[m][1]～VP[m][n]为1010110，传感器220所读出的感测数据SD[m][1]～SD[m][n]由1111111变为1010110，接着时脉信号CLK[m]提供相应脉冲，如图5B的脉冲信号CLK[m][1]～CLK[m][7]，而使得相应的电子熔丝120[m][1]～120[m][n]被烧断，此时闩锁数据LD[m][1]～LD[m][n]为1111111维持1111111。在时序630时，输入第二次写入数据1000110，由于判断电路240已判断电子熔丝120[m][1]～120[m][n]中的至少一个电子熔丝已被烧断，故判断电路240所提供的检测信号DT[m]为高逻辑电平而烧断时脉产生器320所提供的时脉信号CLK[m]为低逻辑电平，已禁能烧断选择器330对电子熔丝120[m][1]～120[m][n]的覆写操作，因此熔丝电压VP[m][1]～VP[m][n]维持1010110，传感器220所读出的感测数据SD[m][1]～SD[m][n]维持1010110，闩锁数据LD[m][1]～LD[m][n]为1111111维持1111111。在此实施例中，可克服在现有技术中暂存数据只在电源开启与关闭时更新，从而在电源开启与关闭之间会对具有已烧断电子熔丝的电子熔丝组120[m]进行覆写操作，导致对电子熔丝进行烧断操作的可靠性劣化的问题。
参照图7，图7相较于图2，电子熔丝电路20中的控制电路710还包括了准备判断电路260，其他电路部分请参照图2，不再赘述。另一实施例中，准备判断电路260耦接在判断电路240与控制器210之间。准备判断电路260接收检测信号DT[m]，并依据检测信号DT[m]来产生准备判断信号READY[m]。准备判断电路260输出准备判断信号READY[m]至控制器210。在另一实施例中，准备判断电路260包括计时电路(未示出)，计时电路可以依据检测信号DT[m]动态调整等待时间，以等待烧断致能信号BURNEN和烧断电压VBURN回复至预设电压值。具体来说，烧断致能信号BURNEN回复至大于第一预设电压值，而烧断电压VBURN回复至小于第二预设电压值。第一预设电压值与第二预设电压值视设计需求而定，本发明不做限制。等待时间为准备判断信号READY[m]中对应当前电子熔丝的脉冲信号与对应下一个电子熔丝的脉冲信号之间的间隔时间，将于后文进一步解释。
参照图8，图8与图6相似，时序810对应时序610，时序820对应时序620。其差别仅在另一实施例的时序830中，当输入第二次写入数据1000110时，覆写操作将被允许而使得熔丝电压VP[m][1]～VP[m][n]变为1000110，且传感器220所读出的感测数据SD[m][1]～SD[m][n]变为100011，闩锁数据LD[m][1]～LD[m][n]维持1111111。具体而言由于另一实施例中电子熔丝电路20还包括了准备判断电路260，准备判断电路260中的计时电路可以动态调整等待时间以等待烧断致能信号BURNEN和烧断电压VBURN回复至预设电压阈值。举例来说，延长等待时间将提高下一次覆写操作的可靠性，因此覆写操作将被允许而可以不被禁能。
参照图9，左图显示未烧断的电子熔丝120[m][2]，右图显示已烧断的电子熔丝120[m][2]。在另一实施例中，电子熔丝电路20还包括了准备判断电路260，而准备判断电路260用以产生准备判断信号READY。当电子熔丝组120[m]未被烧断前，等待时间是较短的，参照图9左图中时点T1与时点T2之间的时距以及T2与时点T3之间的时距，其相较于图9右图较短。另一方面，当电子熔丝组120[m]已被烧断时，即图9右图中烧断致能信号BURNEN相对于电源电压VPP的电压降(Voltage drop)以及烧断电压VBURN相对于烧断电压VBURN的电压降，其相较于图9左图较大，需要较长的等待时间以等待电压回复。因此准备判断电路260可以延长等待时间，等待时间即准备判断信号READY中脉冲与脉冲之间的时距。如图9右图所示，图9右图中时点T1与时点T2之间的时距以及T2与时点T3之间的时距相较于图9左图较长。在此示例中，写入数据WD[m][1]为低逻辑电平、写入数据WD[m][2]为高逻辑电平、写入数据WD[m][3]为高逻辑电平、写入数据WD[m][4]为低逻辑电平。熔丝电压VP[m][2]在时点T1升压至电源电压VPP，而熔丝电压VP[m][3]在时点T2升压至电源电压VPP。
值得注意的是，当使用者知道电子熔丝已否烧断，使用者都能够根据这个状况调整等待时间。若使用者不知道电子熔丝是否烧断，则有对策A与对策B供应对。对策A通过焊垫输出准备判断信号READY_PAD的时序来得知下一个时脉被输入的时间点，其中焊垫输出准备判断信号READY_PAD是准备判断信号READY由焊垫所输出的信号，焊垫可由现有存在的输出焊垫如DQ和DQS中选择，本发明并不限制。对策B则提供比电子熔丝120[m][n]数量更多的时脉数，当等待时间的长度不够长时可以省略时脉信号CLK[m]中的脉冲。因此，本实施例可以解决现有技术为了使烧断致能信号BURNEN和烧断电压VBURN回复至预设电压阈值而提高等待时间，但造成多个电子熔丝的处理速度(吞吐量)劣化的问题。
进一步说，当准备判断电路260依据检测信号DT[m]判断多个电子熔丝120[m][1]～120[m][n]中至少一个电子熔丝是已烧断电子熔丝时，调整该电子熔丝所属电子熔丝组120[m]中的每个电子熔丝120[m][1]～120[m][n]的等待时间为第一等待时间。当准备判断电路260依据检测信号DT[m]判断多个电子熔丝是未烧断电子熔丝时，调整多个电子熔丝120[m][1]～120[m][n]所属电子熔丝组120[m]中的每个电子熔丝120[m][1]～120[m][n]的等待时间为第二等待时间。在此实施例中，第一等待时间大于第二等待时间。
参照图10，图10相似于图9，其不同点在于图10的实施例并非同步调整整个电子熔丝组120[m]的等待时间，而是每个电子熔丝120[m][n]分别通过检测信号DT[m]动态调整等待时间。举例来说，在图10右图，在时点T1与时点T2之间，由于烧断致能信号BURNEN和烧断电压VBURN的电压降较大，因此准备判断电路260可以将时点T1与时点T2之间的等待时间调得较长，使熔丝电压VP[m][2]具有较长的电压回复时间。在时点T2与时点T3之间，由于烧断致能信号BURNEN和烧断电压VBURN的电压降较小，因此准备判断电路260可以将时点T2与时点T3之间的等待时间调得较短，使熔丝电压VP[m][3]具有较短的电压回复时间。在此实施例中，等待时间可以通过每一个电子熔丝改变，使电子熔丝120[m][n]的烧断操作具有更高的处理速度。
进一步说，当准备判断电路260依据检测信号DT[m]判断多个电子熔丝120[m][n]中的第一电子熔丝是已烧断电子熔丝时，调整对应于第一电子熔丝的等待时间为第一等待时间。当准备判断电路260依据检测信号DT[m]判断多个电子熔丝120[m]中的第二电子熔丝是未烧断电子熔丝时，调整对应于第二电子熔丝的等待时间为第二等待时间。在此实施例中，第二等待时间大于第一等待时间。
参照图11，在此实施例中，当多个电子熔丝组120[1]～120[m]同时进行烧断操作时，对具有已烧断电子熔丝的电子熔丝组120[m]禁能烧断操作，对不具有已烧断电子熔丝的电子熔丝组120[m]不禁能烧断操作。举例来说，参照图11左图，在电子熔丝组120[1]和电子熔丝组120[2]将被同时烧断的情况下，当两个电子熔丝组都未具有已烧断电子熔丝时，两个电子熔丝将被同时烧断。具体而言，在时点T1，脉冲信号CLK[1]与脉冲信号CLK[2]皆被致能，使得熔丝电压VP[1][1]与熔丝电压VP[2][1]皆升压至电源电压VPP。另一方面，参照图11右图，当电子熔丝组120[1]具有已烧断电子熔丝而电子熔丝组120[2]不具有已烧断电子熔丝时，禁能电子熔丝组120[1]的电子熔丝的烧断操作，而仅致能电子熔丝组120[2]的烧断操作。具体而言，在时点T1，脉冲信号CLK[1]被禁能而脉冲信号CLK[2]被致能，使得熔丝电压VP[1][1]维持为低逻辑电平而熔丝电压VP[2][1]升压至电源电压VPP。因此，此实施例可以解决同时对两个电子熔丝组进行烧断操作所导致的可靠性劣化问题。
参照图12，于步骤S1210中，当电源开启时，控制电路110检测每个电子熔丝组120[m]以产生检测信号DT[m][n]。接着，在步骤1220中，控制电路110依据检测信号DT[m][n]判断每个电子熔丝组120[m]的多个电子熔丝120[m][1]～120[m][n]是否已烧断。于步骤S1230中，控制电路110决定是否对多个电子熔丝120[m][1]～120[m][n]进行烧断操作，其中当依据检测信号DT[m]判断多个电子熔丝120[m][n]中至少一个电子熔丝是已烧断电子熔丝时，闩锁至少一个已烧断电子熔丝的写入数据，并禁能对至少一个已烧断电子熔丝所属电子熔丝组120[m]的覆写操作。
综上所述，在本发明一些实施例中，所述电子熔丝电路及其操作方法用以判断电子熔丝是否烧断而无须经使用比特。当控制电路判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，闩锁至少一个已烧断电子熔丝的写入数据，并禁能至少一个已烧断电子熔丝所属电子熔丝组的覆写操作，以减少芯片面积，提高烧断操作的处理速度与可靠性，并改善同时进行多个电子熔丝的烧断操作时的可靠性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (14)

1.一种电子熔丝电路，适用于存储器装置，包括：
多个电子熔丝组，所述多个电子熔丝组的每一个具有多个电子熔丝；以及
控制电路，耦接所述多个电子熔丝组，当电源开启时，所述控制电路检测所述多个电子熔丝组的每一个以产生检测信号，并依据所述检测信号判断所述多个电子熔丝组的每一个的所述多个电子熔丝是否已烧断以决定是否对所述多个电子熔丝进行烧断操作，
其中当依据所述检测信号判断所述多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，所述控制电路禁能对所述已烧断电子熔丝所属电子熔丝组的覆写操作，
其中所述控制电路包括：
控制器，接收输入信号以产生第一控制信号与控制数据；
传感器，耦接在所述控制器与所述多个电子熔丝组的每一个的所述多个电子熔丝的第一端之间，被配置为依据所述第一控制信号检测所述多个电子熔丝组的每一个的所述多个电子熔丝的所述第一端的熔丝电压，以产生写入数据与感测数据；
数据闩锁器，耦接所述传感器，被配置为闩锁所述感测数据以产生闩锁数据，并输出闩锁数据至所述存储器装置的控制逻辑电路；
判断电路，耦接所述传感器，被配置为依据所述感测数据判断所述多个电子熔丝组的每一个的所述多个电子熔丝中至少一个电子熔丝是否为所述已烧断电子熔丝以产生所述检测信号；以及
烧断电路，耦接所述控制器、所述多个电子熔丝、所述传感器与所述判断电路，被配置为依据所述控制数据、所述写入数据与所述检测信号输出所述熔丝电压至所述多个电子熔丝的所述第一端，并输出烧断电压至所述电子熔丝的第二端。
2.根据权利要求1所述的电子熔丝电路，其中包括当闩锁所述电子熔丝的写入数据且当所述电源开启期间有再度烧断要求时，依据各电子熔丝组的写入数据更新所述检测信号，并依据所述检测信号判断所述多个电子熔丝组的所述多个电子熔丝的每一者是否已烧断。
3.根据权利要求1所述的电子熔丝电路，其中所述控制电路检测所述多个电子熔丝组的每一个来产生检测信号，并依据所述检测信号判断所述多个电子熔丝是否已烧断的步骤包括：
所述控制电路检测所述多个电子熔丝组的每一个的所述多个电子熔丝的第一端的熔丝电压，并比较所述熔丝电压与第一阈值电压来产生所述检测信号，所述控制器依据所述检测信号判断所述多个电子熔丝是否为所述已烧断电子熔丝。
4.根据权利要求1所述的电子熔丝电路，其中所述烧断电路包括：
烧断电压产生器，耦接在所述控制器与所述多个电子熔丝组之间，配置为依据所述控制数据中的写入致能信号来产生烧断致能信号与所述烧断电压，并输出所述烧断电压至所述多个电子熔丝的所述第二端；
烧断时脉产生器，耦接所述控制器与所述判断电路，配置为依据所述检测信号以及所述控制数据中的时脉数据来产生时脉信号；以及
烧断选择器，耦接所述控制器、所述传感器、所述烧断电压产生器与所述烧断时脉产生器，配置为依据所述控制数据中的致能信号、写入数据、所述烧断致能信号、所述烧断电压与时脉信号来产生所述熔丝电压至所述多个电子熔丝组的所述多个电子熔丝的所述第一端，并依据所述熔丝电压针对需进行烧断操作的电子熔丝进行所述烧断操作。
5.根据权利要求1所述的电子熔丝电路，其中所述传感器包括：
第一开关电路，耦接在所述控制器与所述多个电子熔丝组的每一个的所述多个电子熔丝的所述第一端之间，被配置为接收第一致能信号、第一开关信号、第二开关信号与所述熔丝电压，以产生第一电压；
感测放大闩锁电路，耦接至所述第一开关电路，接收所述第一致能信号、第二致能信号、第三致能信号、所述第一电压以及第一闩锁电压，以产生第二闩锁电压；
第二开关电路，耦接至所述感测放大闩锁电路，配置为接收第二控制信号与电子熔丝地址数据，以产生所述第一闩锁电压与所述第二闩锁电压；
逻辑电路，耦接所述感测放大闩锁电路和所述第二开关电路，用以接收所述第二闩锁电压以产生所述感测数据与所述写入数据。
6.根据权利要求1所述的电子熔丝电路，其中所述判断电路包括：
逻辑判断电路，耦接所述传感器，配置为接收所述感测数据，并依据所述感测数据判断是否所述多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝，以产生判断信号；
缓冲电路，耦接所述逻辑判断电路，配置为接收所述判断信号，并产生经缓冲判断信号；以及
闩锁器，耦接所述缓冲电路，配置为接收所述经缓冲判断信号，以产生所述检测信号。
7.根据权利要求1所述的电子熔丝电路，其中所述控制电路还包括：
准备判断电路，耦接在所述判断电路与所述控制器之间，配置为接收所述检测信号，并依据所述检测信号来产生准备判断信号，并输出所述准备判断信号至所述控制器。
8.根据权利要求7所述的电子熔丝电路，其中所述准备判断电路包括：
计时电路，被配置为依据所述检测信号动态调整等待时间，所述等待时间为所述准备判断信号中对应当前电子熔丝的脉冲信号与对应下一个电子熔丝的脉冲信号之间的间隔时间，
当所述准备判断电路依据所述检测信号判断所述多个电子熔丝中至少一个电子熔丝是所述已烧断电子熔丝时，调整所述至少一个电子熔丝所属电子熔丝组中的每个电子熔丝的等待时间为第一等待时间；以及
当所述准备判断电路依据所述检测信号判断所述多个电子熔丝是未烧断电子熔丝时，调整所述多个电子熔丝所属电子熔丝组中的每个电子熔丝的等待时间为第二等待时间，
当所述准备判断电路依据所述检测信号判断所述多个电子熔丝中的第一电子熔丝是所述已烧断电子熔丝时，调整对应于所述第一电子熔丝的等待时间为第一等待时间；以及
当所述准备判断电路依据所述检测信号判断所述多个电子熔丝中的第二电子熔丝是未烧断电子熔丝时，调整对应于所述第二电子熔丝的等待时间为第二等待时间，
其中所述第一等待时间大于所述第二等待时间。
9.根据权利要求1所述的电子熔丝电路，其中当所述多个电子熔丝组同时进行所述烧断操作时，对具有所述已烧断电子熔丝的电子熔丝组禁能所述烧断操作，对不具有所述已烧断电子熔丝的电子熔丝组不禁能所述烧断操作。
10.一种电子熔丝电路的操作方法，所述电子熔丝电路适用于存储器装置，所述电子熔丝电路包括多个电子熔丝组与控制电路，所述多个电子熔丝组的每一个具有多个电子熔丝，所述操作方法包括：
当电源开启时，检测所述多个电子熔丝组的每一个以产生检测信号；
依据所述检测信号判断所述多个电子熔丝组的每一个所述多个电子熔丝是否已烧断；以及
决定是否对所述多个电子熔丝进行烧断操作，其中当依据所述检测信号判断所述多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，禁能对所述已烧断电子熔丝所属电子熔丝组的覆写操作，
其中所述检测所述多个电子熔丝组的每一个以产生检测信号的步骤包括：
接收输入信号以产生第一控制信号与控制数据；
依据所述第一控制信号检测所述多个电子熔丝组的每一个的所述多个电子熔丝的所述第一端的熔丝电压，以产生写入数据与感测数据；
闩锁所述感测数据以产生闩锁数据，并输出闩锁数据至所述存储器装置的控制逻辑电路；以及
依据所述感测数据判断所述多个电子熔丝组的每一个的所述多个电子熔丝中至少一个电子熔丝是否为所述已烧断电子熔丝以产生所述检测信号，
其中在所述决定是否对所述多个电子熔丝进行烧断操作的步骤之后，所述操作方法还包括：
依据所述控制数据、所述写入数据与所述检测信号输出所述熔丝电压至所述多个电子熔丝的所述第一端，并输出烧断电压至所述电子熔丝的第二端。
11.根据权利要求10所述的操作方法，其中所述检测所述多个电子熔丝组的每一个以产生检测信号，并依据所述检测信号判断所述多个电子熔丝是否已烧断的步骤包括：
检测所述多个电子熔丝组的每一个的所述多个电子熔丝的第一端的熔丝电压，并比较所述熔丝电压与第一阈值电压来产生所述检测信号，控制器依据所述检测信号判断每个所述电子熔丝组的所述多个电子熔丝是否为所述已烧断电子熔丝。
12.根据权利要求10所述的操作方法，其中，
当依据所述检测信号判断所述多个电子熔丝中至少一个电子熔丝是所述已烧断电子熔丝时，调整所述至少一个电子熔丝所属电子熔丝组中的每个电子熔丝的等待时间为第一等待时间；以及
当依据所述检测信号判断所述多个电子熔丝是未烧断电子熔丝时，调整所述多个电子熔丝所属电子熔丝组中的每个电子熔丝的等待时间为第二等待时间，
其中所述第一等待时间大于所述第二等待时间。
13.根据权利要求10所述的操作方法，其中，
当依据所述检测信号判断所述多个电子熔丝中的第一电子熔丝是所述已烧断电子熔丝时，调整对应于所述第一电子熔丝的等待时间为第一等待时间；以及
当依据所述检测信号判断所述多个电子熔丝中的第二电子熔丝是未烧断电子熔丝时，调整对应于所述第二电子熔丝的等待时间为第二等待时间，
其中所述第一等待时间大于所述第二等待时间。
14.根据权利要求10所述的操作方法，其中当所述多个电子熔丝组同时进行所述烧断操作时，对具有所述已烧断电子熔丝的电子熔丝组禁能所述烧断操作，对不具有所述已烧断电子熔丝的电子熔丝组不禁能所述烧断操作。
CN202010085227.6A 2019-02-19 2020-02-10 电子熔丝电路及其操作方法 Active CN111583985B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962807721P 2019-02-19 2019-02-19
US62/807,721 2019-02-19

Publications (2)

Publication Number Publication Date
CN111583985A CN111583985A (zh) 2020-08-25
CN111583985B true CN111583985B (zh) 2022-04-19

Family

ID=72042394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010085227.6A Active CN111583985B (zh) 2019-02-19 2020-02-10 电子熔丝电路及其操作方法

Country Status (5)

Country Link
US (1) US11056207B2 (zh)
JP (1) JP6869315B2 (zh)
KR (1) KR102239958B1 (zh)
CN (1) CN111583985B (zh)
TW (1) TWI713041B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753568B (zh) * 2020-09-10 2022-01-21 晶豪科技股份有限公司 電子熔絲電路
US11127477B1 (en) 2020-10-22 2021-09-21 Elite Semiconductor Microelectronics Technology Inc. E-fuse circuit
US20230197149A1 (en) * 2021-12-16 2023-06-22 Bae Systems Information And Electronic Systems Integration Inc. Radiation hardened e-fuse macro
CN114203245B (zh) * 2022-02-18 2022-05-10 深圳市芯茂微电子有限公司 一种eFuse控制方法及相关组件
CN117558328B (zh) * 2024-01-11 2024-04-19 上海安其威微电子科技有限公司 电子熔断器、控制方法以及计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US6201750B1 (en) * 2000-06-21 2001-03-13 International Business Machines Corporation Scannable fuse latches
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
CN1585124A (zh) * 2003-08-08 2005-02-23 株式会社东芝 熔丝电路
DE102005020055A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Speicherschaltungsmodul und Verfahren zum dauerhaften und sicheren Abspeichern eines Datenbits in einem elektrisch programmierbaren Fuse-Bauelement
CN102298960A (zh) * 2010-06-25 2011-12-28 威盛电子股份有限公司 具有可编程保险丝的集成电路及其保护方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133895A (ja) * 2000-08-17 2002-05-10 Toshiba Corp アンチフューズを用いたリダンダンシ回路及び半導体メモリにおける不良アドレス検索方法
JP4128965B2 (ja) * 2004-02-26 2008-07-30 株式会社東芝 半導体装置
US7236418B2 (en) 2004-06-25 2007-06-26 Qualcomm Incorporated Reduced area, reduced programming voltage CMOS eFUSE-based scannable non-volatile memory bitcell
JP2007066380A (ja) 2005-08-30 2007-03-15 Elpida Memory Inc 冗長回路及びその冗長回路を備えた半導体装置
US7489180B2 (en) 2006-07-28 2009-02-10 Texas Instruments Incorporated Systems and methods for efuse fusing time reduction
US7551470B2 (en) * 2006-10-19 2009-06-23 International Business Machines Corporation Non volatile memory RAD-hard (NVM-rh) system
US7663957B2 (en) * 2008-05-27 2010-02-16 Via Technologies, Inc. Microprocessor with program-accessible re-writable non-volatile state embodied in blowable fuses of the microprocessor
US20110002186A1 (en) * 2009-07-01 2011-01-06 Lsi Corporation Secure electrically programmable fuse and method of operating the same
US8514638B2 (en) * 2011-02-17 2013-08-20 Fujitsu Semiconductor Limited Write control circuit and semiconductor device
KR20140085245A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 퓨즈 센싱 회로를 갖는 반도체 장치
KR20160074211A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR20160074925A (ko) 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 퓨즈 셀 회로, 퓨즈 셀 어레이 및 이를 포함하는 메모리 장치
KR20160091688A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR102468865B1 (ko) * 2016-06-15 2022-11-21 에스케이하이닉스 주식회사 럽처 제어 장치 및 이를 포함하는 반도체 장치
KR20180082875A (ko) * 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 이퓨즈 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
US6201750B1 (en) * 2000-06-21 2001-03-13 International Business Machines Corporation Scannable fuse latches
CN1585124A (zh) * 2003-08-08 2005-02-23 株式会社东芝 熔丝电路
DE102005020055A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Speicherschaltungsmodul und Verfahren zum dauerhaften und sicheren Abspeichern eines Datenbits in einem elektrisch programmierbaren Fuse-Bauelement
CN102298960A (zh) * 2010-06-25 2011-12-28 威盛电子股份有限公司 具有可编程保险丝的集成电路及其保护方法

Also Published As

Publication number Publication date
CN111583985A (zh) 2020-08-25
US11056207B2 (en) 2021-07-06
KR20200101830A (ko) 2020-08-28
JP2020137406A (ja) 2020-08-31
US20200265905A1 (en) 2020-08-20
KR102239958B1 (ko) 2021-04-14
TW202032569A (zh) 2020-09-01
JP6869315B2 (ja) 2021-05-12
TWI713041B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN111583985B (zh) 电子熔丝电路及其操作方法
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
US8040751B2 (en) Semiconductor memory device
US6700816B2 (en) Semiconductor storage device conducting a late-write operation and controlling a test read-operation to read data not from a data latch circuit but from a memory core circuit regardless
JP2002304900A (ja) ワードライン欠陥チェック回路を具備した半導体メモリ装置
JP5166175B2 (ja) ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭのテスト方法
CN111033629A (zh) 在存储器处锁存冗余修复地址的装置和方法
US7327628B2 (en) Circuit and method for reading an antifuse
US6580653B2 (en) Current saving semiconductor memory and method
JPH0785672A (ja) 半導体メモリ回路
US5602795A (en) Method and apparatus for implementing a high-speed dynamic line driver
US11002790B2 (en) Power gating system
US6188623B1 (en) Voltage differential sensing circuit and methods of using same
US6269036B1 (en) System and method for testing multiple port memory devices
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
JP4370527B2 (ja) 半導体記憶装置
JP2007527091A (ja) 遅延障害を検出するためのセルフタイミング型メモリを強化するｄｆｔ技術
KR20070036633A (ko) 반도체 메모리 장치
US6501688B2 (en) tRCD margin
KR100370134B1 (ko) 반도체 메모리 장치
KR100838372B1 (ko) 전력소비를 감소시킬 수 있는 반도체 메모리 장치
JPH07182895A (ja) 半導体記憶装置
JP2009123323A (ja) テスト回路を含む半導体メモリ装置
KR20070088922A (ko) 위크 셀 스크린을 위한 반도체 메모리 장치
KR20000001902A (ko) 피크 전류를 감소시킬 수 있는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant