CN111508953A - 晶体管装置以及用于操作晶体管装置的方法 - Google Patents

晶体管装置以及用于操作晶体管装置的方法 Download PDF

Info

Publication number
CN111508953A
CN111508953A CN202010076406.3A CN202010076406A CN111508953A CN 111508953 A CN111508953 A CN 111508953A CN 202010076406 A CN202010076406 A CN 202010076406A CN 111508953 A CN111508953 A CN 111508953A
Authority
CN
China
Prior art keywords
igbt
mosfet
voltage
switching
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010076406.3A
Other languages
English (en)
Inventor
汉斯-京特·埃克尔
费利克斯·凯泽
陈光先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111508953A publication Critical patent/CN111508953A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了晶体管装置以及用于操作晶体管装置的方法。该方法包括在至少一个驱动周期中操作晶体管装置(3)。该晶体管装置包括硅基IGBT(1)和宽带隙半导体材料基MOSFET(2)，该IGBT(1)和该MOSFET(2)各自具有负载路径(11‑12，21‑22)并且IGBT(1)和MOSFET(2)的负载路径(11‑12，21‑22)并联连接。在至少一个驱动周期中操作晶体管装置包括在导通MOSFET(2)之前导通IGBT(1)并且在关断IGBT(1)之前关断MOSFET(2)。

Description

晶体管装置以及用于操作晶体管装置的方法
技术领域
本公开内容一般地涉及混合电子开关装置以及用于操作混合电子开关装置的方法。
背景技术
诸如MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)的晶体管器件被广泛地用作各种应用例如汽车、火车或发电厂中的功率转换器中的电子开关。由于硅晶片的良好可用性和相对低的价格，因此硅基晶体管装置仍然是最常用的器件。
在需要超过1000伏(V)的晶体管器件的电压阻断能力的高电压应用中，通常将硅IGBT用作电子开关。在该电压范围中，由宽带隙半导体材料例如碳化硅(SiC)或氮化镓(GaN))制成的MOSFET可以被设计成具有比相同尺寸的硅IGBT更低的传导损耗并且比相同尺寸的硅IGBT开关更快。然而，与基于宽带隙半导体材料的MOSFET相关的成本明显高于与硅基IGBT相关的成本。
需要提供受益于宽带隙MOSFET的低传导损耗并且可以以合理的成本获得的开关方法和电子开关。
发明内容
一个示例涉及一种方法。该方法包括在至少一个驱动周期中操作晶体管装置，其中，该晶体管装置包括硅基IGBT和宽带隙半导体材料基MOSFET，硅基IGBT和宽带隙半导体材料基MOSFET各自具有负载路径并且硅基IGBT和宽带隙半导体材料基MOSFET的负载路径并联连接。在至少一个驱动周期中操作晶体管装置包括在导通MOSFET之前导通IGBT并且在关断IGBT之前关断MOSFET。
另一示例涉及晶体管装置。该晶体管装置包括：硅基IGBT和宽带隙半导体材料基MOSFET，该硅基IGBT和宽带隙半导体材料基MOSFET各自具有负载路径并且硅基IGBT和宽带隙半导体材料基MOSFET的负载路径并联连接；以及驱动电路。该驱动电路被配置成在至少一个驱动周期中在导通MOSFET之前导通IGBT并且在关断IGBT之前关断MOSFET。
附图说明
下面参照附图说明示例。附图用于示出某些原理，因此仅示出了用于理解这些原理所必需的方面。附图未按比例绘制。在附图中，相同的附图标记表示相似的特征。
图1示出了包括IGBT和MOSFET的晶体管装置的一个示例；
图2示出了用于操作图1所示类型的晶体管装置的方法的一个示例的时序图；
图3示意性地示出了其中可以集成有IGBT的第一半导体本体和其中可以集成有MOSFET的第二半导体本体的顶视图；
图4示出了包括图1所示类型的晶体管装置以及与该晶体管装置串联连接的负载的电子电路的一个示例；
图5示出了当图1所示类型的晶体管装置用作图4所示类型的电子电路中的电子开关时IGBT和MOSFET的负载路径电压的时序图；
图6示出了根据一个示例的IGBT的垂直截面图；
图7示出了被配置成基于一个驱动信号来驱动晶体管装置中的IGBT和MOSFET的驱动电路的一个示例；
图8示出了图7所示的晶体管装置中的MOSFET和IGBT的驱动电压的时序图；
图9示出了MOSFET和IGBT的驱动电压的时序图的另一示例；以及
图10示出了被配置成根据图9所示的时序图来驱动IGBT和MOSFET的驱动电路的一个示例。
具体实施方式
在下面的详细描述中，参照了附图。附图形成说明书的一部分并且出于说明的目的示出了如何使用本发明和实现本发明的示例。应当理解，除非另外特别指出，否则本文中描述的各种实施方式的特征可以彼此组合。
图1示出了晶体管装置3的一个示例。晶体管装置3包括IGBT 1和MOSFET 2。IGBT 1是硅基IGBT。也就是说，已经基于单晶硅制造IGBT 1。MOSFET 2是宽带隙半导体材料基MOSFET。也就是说，已经基于单晶宽带隙半导体材料制造MOSFET 2。宽带隙半导体材料的示例包括碳化硅(SiC)和氮化镓(GaN)。
IGBT 1和MOSFET 2中的每一个在相应的第一负载节点11、21与相应的第二负载节点12、22之间具有负载路径11-12、21-22。在IGBT 1的情况下，第一负载节点11也可以被称为集电极节点并且第二负载节点12也可以被称为发射极节点。在MOSFET 2的情况下，第一负载节点21也可以被称为漏极节点并且第二负载节点22也可以被称为源极节点。IGBT 1和MOSFET 2的负载路径11-12、21-22并联连接，也就是说，IGBT 1的集电极节点11和MOSFET 2的漏极节点21连接至晶体管装置3的第一负载节点31并且IGBT 1的发射极节点12和MOSFET2的源极节点22连接至晶体管装置3的第二负载节点32。
IGBT 1和MOSFET 2中的每一个是根据在相应的驱动输入处接收到的相应的驱动电压VDRV1、VDRV2而导通或关断的电压控制的晶体管器件。在图1所示的示例中，IGBT 1的驱动输入由控制节点13(也可以被称为栅极节点)和第二负载节点12形成，并且MOSFET 2的驱动输入由控制节点23(也可以被称为栅极节点)和第二负载节点22形成。然而，这仅是示例。根据另一示例(未示出)，IGBT 1和MOSFET 2中的至少一个的驱动输入由相应的控制节点13、23和与相应的第二负载节点12、22不同的另一电路节点形成。
IGBT 1和MOSFET 2中的每一个可以在导通状态或关断状态下操作。当驱动电压VDRV1高于IGBT 1的阈值电压Vth1时，IGBT 1处于导通状态，并且当驱动电压VDRV1低于阈值电压Vth1时，IGBT 1处于关断状态。等同地，当驱动电压VDRV2高于MOSFET 2的阈值电压Vth2时，MOSFET 2处于导通状态，并且当驱动电压VDRV2低于阈值电压Vth2时，MOSFET 2处于关断状态。在下面，IGBT 1的驱动电压VDRV1和阈值电压Vth1也分别被称为第一驱动电压VDRV1和第一阈值电压Vth1，并且MOSFET 2的驱动电压VDRV2和阈值电压Vth2也分别被称为第二驱动电压VDRV2和第二阈值电压Vth2。在下文中进一步说明被配置成驱动IGBT 1和MOSFET 2的驱动电路的示例。在下面，IGBT 1的驱动电压VDRV1和阈值电压Vth1也分别被称为第一驱动电压VDRV1和第一阈值电压Vth1。等同地，MOSFET 2的驱动电压VDRV2和阈值电压Vth2也分别被称为第二驱动电压VDRV2和第二阈值电压Vth2。
晶体管装置3可以在各种电路应用中用作电子开关。在图2中示出了用于驱动作为电子开关的晶体管装置3的方法的一个示例。
图2示意性地示出了由IGBT 1和MOSFET 2接收到的驱动电压VDRV1、VDRV2的时序图。在该示例中，晶体管装置3在关断状态下或在导通状态下操作。在关断状态下，IGBT 1和MOSFET 2中的每一个都处于关断状态，并且在导通状态下，IGBT 1和MOSFET 2中的每一个都处于导通状态。此外，在晶体管装置3的关断状态与导通状态之间存在第一过渡阶段，并且在晶体管装置3的导通状态与关断状态之间存在第二过渡阶段。在这些第一过渡阶段和第二过渡阶段的每一个中，IGBT 1处于导通状态而MOSFET 2处于关断状态。也就是说，在第一过渡阶段中，IGBT 1已经处于导通状态而MOSFET 2尚未导通。在第二过渡阶段中，IGBT 1仍处于导通状态而MOSFET 2已经关断。换句话说，当晶体管装置3从关断状态切换为导通状态时，IGBT 1在MOSFET 2导通之前导通，并且当晶体管装置3从导通状态变换为关断状态时，MOSFET 2在IGBT 1关断之前关断。参照上述，当IGBT 1的驱动电压VDRV1高于相应的阈值电压Vth1时，IGBT 1处于导通状态，并且当IGBT 1的驱动电压VDRV1低于相应的阈值电压Vth1时，IGBT 1处于关断状态。等同地，当MOSFET 2的驱动电压VDRV2高于相应的阈值电压Vth2时，MOSFET 2处于导通状态，并且当MOSFET 2的驱动电压VDRV2低于相应的阈值电压Vth2时，MOSFET 2处于关断状态。
在图2所示的示例中，晶体管装置3在第一时刻tON1之前处于关断状态并且在第二时刻tON2之后处于导通状态。在第一时刻tON1与第二时刻tON2之间的过渡阶段中，IGBT 1处于导通状态而MOSFET 2仍处于关断状态。此外，参照图2，MOSFET 2在第三时刻tOFF2处关断，在第三时刻tOFF2处开始导通状态与关断状态之间的过渡阶段，并且IGBT 1在第四时刻tOFF1处关断，在第四时刻tOFF1处，晶体管装置3变换为关断状态。
可以在多个连续的驱动周期中重复图2所示的驱动方案，其中每当晶体管装置3从关断状态变换为导通状态时，IGBT 1在MOSFET 2之前导通，并且其中每当晶体管装置3从导通状态变换为关断状态时，MOSFET 2在IGBT 1之前关断。
当晶体管装置3从关断状态变换为导通状态时，当IGBT 1导通时，晶体管装置3已经可以传导电流，并且当晶体管装置3从导通状态变换为关断状态时，只要IGBT 1处于导通状态，晶体管装置3就可以传导电流。因此，晶体管装置可以在导通状态下和在过渡阶段中传导电流。
在晶体管装置3中，开关损耗是当晶体管装置3从关断状态切换为导通状态时以及当晶体管装置从导通状态变换为关断状态时产生的损耗，该开关损耗主要产生在IGBT 1中。IGBT 1被设计成使得其能够承受与这些开关损耗相关的加热而不会被损坏或甚至被毁坏。参照图2，MOSFET 2在IGBT 1已经导通之后导通并且在IGBT 1关断之前关断。因此，当MOSFET 2导通或关断时，在MOSFET 2的负载路径两端的电压V2相对低，使得MOSFET 2中的开关损耗几乎可以忽略不计。因此，关于散热能力，MOSFET 2仅必须被设计成承受当晶体管装置3处于导通状态并且电流流过晶体管装置3时产生的传导损耗。
代替具有与MOSFET 2并联连接的IGBT 1，可以仅利用宽带隙MOSFET来实现晶体管装置3。然而，在这种情况下，MOSFET必须被设计成使得其能够消除当导通MOSFET或关断MOSFET时产生的开关损耗。这种类型的MOSFET具有较大的尺寸并且因此比图1所示类型的仅必须消除传导损耗的MOSFET 2明显更贵。单晶体管解决方案中的宽带隙MOSFET的价格与图1所示的晶体管装置3中的MOSFET 2的价格之间的差大于晶体管装置3中与硅IGBT 1相关的成本。因此，与单晶体管解决方案相比，晶体管装置3可以以较低的成本实现，但是晶体管装置3具有与单晶体管解决方案相同的电压阻断能力并且可以具有与单晶体管解决方案相同的总损耗(传导损耗和开关损耗)。根据一个示例，IGBT 1和MOSFET 2被设计成使得在晶体管装置3的导通状态下在标称电流下通过IGBT 1的电流I1的电流水平小于50％的通过MOSFET 1的电流的电流水平。
根据一个示例，IGBT 1和MOSFET 2被设计成使得其中集成有IGBT 1的第一半导体本体100的尺寸A1(面积)大于其中集成有MOSFET 2的第二半导体本体200的尺寸A2。这在图3中示出，图3示意性地示出了第一半导体本体和第二半导体本体的顶视图。在图3中，仅示出了第一半导体本体100和第二半导体本体200。未示出接触焊盘例如栅极焊盘和源极焊盘。第一半导体本体和第二半导体本体可以布置在公共集成电路封装件(未示出)中或者在两个单独的集成电路封装件(未示出)中。
根据一个示例，IGBT的第一半导体本体100的尺寸A1是MOSFET的第二半导体本体200的尺寸A2的至少1.5倍或至少2倍，因此A1/A2≥1.5或A1/A2≥2。根据一个示例，第一半导体本体100的尺寸在第二半导体本体200的尺寸A2的1.5倍与5倍之间，因此1.5≤A1/A2≤5。
图4示出了其中图1所示类型的晶体管装置3用作与负载61串联连接的电子开关的电子电路的一个示例，其中，负载61可以是任意类型的负载或任意类型的电子电路。具有晶体管装置3和负载61的串联电路从电压源62接收电源电压VSUP。
图5示出了当根据图2所示的驱动方案来驱动晶体管装置3时IGBT 1的负载路径电压V1和MOSFET 2的负载路径电压V2的时序图。IGBT 1的负载路径电压V1和MOSFET 2的负载路径电压V2分别是IGBT 1的负载节点11、12之间的电压和MOSFET 2的负载节点21、22之间的电压。IGBT 1的第一驱动电压VDRV1和MOSFET 2的第二驱动电压VDRV2也如图5所示。
当晶体管装置3处于在图2和图4所示的示例中在第一时刻tON1之前以及在第四时刻tOFF1之后的关断状态时，IGBT 1和MOSFET 2中的每一个的负载路径电压V1、V2基本上等于电源电压VSUP。当IGBT 1在第一时刻tON1处导通时，IGBT 1的负载路径电压V1和MOSFET 2的负载路径电压V2迅速减小，使得当MOSFET 2导通时，负载路径电压V2明显低于电源电压VSUP。根据一个示例，电源电压VSUP高于600V或甚至高于1800V，其中在IGBT 1已经导通之后的负载路径电压V1、V2低于例如100V或甚至低于10V。等同地，当MOSFET 2在第三时刻tOFF2处关断时，MOSFET 2的负载路径电压V2仍处于非常低的水平，因此在当IGBT 1在第四时刻tOFF1处关断时负载路径电压V1、V2显著增加(例如，增加至电源电压VSUP的水平)之前，开关损耗是低的。
参照图2和图5，当期望导通相应的晶体管器件1、2时，IGBT 1和MOSFET 2中的每一个的驱动电压VDRV1、VDRV2不会立即从低于相应的阈值电压Vth1、Vth2的低电平(lower level)增加至高于相应的阈值电压Vth1、Vth2的高电平。相反，驱动电压VDRV1、VDRV2从低电平逐渐增加至高电平。等同地，当期望关断相应的晶体管器件1、2时，驱动电压VDRV1、VDRV2不会立即从高电平减小至低电平，而是从高电平逐渐减小至低电平。在图2和图5中，驱动电压VDRV1、VDRV2被绘制成从相应的低电平线性地增加至相应的高电平并且从相应的高电平线性地减小至相应的低电平。然而，这仅用于说明目的。这些驱动电压VDRV1、VDRV2中的每一个可以包括米勒阶段(Miller phase)，其中，驱动电压在某一时间段内基本恒定并且可以在米勒阶段(米勒平台)之前和之后非线性地增加或减小。IGBT 1和MOSFET 2的低电平可以是相同的。根据另一示例，IGBT 1的驱动电压VDRV1的低电平与MOSFET 2的驱动电压VDRV2的低电平是不同的。等同地，IGBT 1的驱动电压VDRV1的高电平和MOSFET 2的驱动电压VDRV2的高电平可以基本相同或者可以彼此不同。
IGBT 1和MOSFET 2的传导损耗取决于相应的驱动电压VDRV1、VDRV2的电压电平，使得传导损耗随着相应的阈值电压Vth1、Vth2与相应的高驱动电压电平之间的相应的驱动电压VDRV1、VDRV2的增加而减小。通常，在传导损耗与晶体管器件的寿命之间存在折衷。也就是说，高驱动电压电平越高，可以降低晶体管器件的寿命的退化效应的风险越高。因此，IGBT的驱动电压VDRV1的高电平和MOSFET 2的驱动电压VDRV2的高电平可以被选择为足够高以使传导损耗显著低于当驱动电压VDRV1、VDRV2仅略微高于相应的阈值电压Vth1、Vth2时产生的传导损耗并且使传导损耗足够低以实现期望的寿命。根据一个示例，高驱动电压电平选自10V与20V之间。
参照图5，IGBT 1在第一时刻tON1处导通，也就是说，增加的第一驱动电压VDRV1与第一阈值电压Vth1在第一时刻tON1处相交。此外，IGBT 1在第四时刻tOFF1处关断，也就是说，减小的第一驱动电压VDRV1与第一阈值电压Vth1在第四时刻tOFF1处相交。在第一时刻tON1之后，随着驱动电压VDRV1增加至高驱动电压电平，IGBT 1中的传导损耗减小，使得IGBT 1的负载路径电压V1和MOSFET 2的负载路径电压V2减小。在图5中，t1表示当第一驱动电压VDRV1达到高驱动电压电平时的第五时刻。此外，在第四时刻tOFF1之前的第六时刻t2处启动关断IGBT 1的处理，使得IGBT 1的负载路径电压V1和MOSFET 2的负载路径电压V2在第四时刻tOFF1之前的第六时刻t2处开始增加。
在图5所示的示例中，在第六时刻t2处启动IGBT 1的关断之前，MOSFET 2在第三时刻tOFF2处关断。然而，这仅是示例。根据另一示例，可以在MOSFET 2关断之前启动关断IGBT1。在这种情况下，第六时刻t2在MOSFET 2关断的第三时刻tOFF2之前。然而，在任何情况下，IGBT 1在MOSFET 2之后关断，也就是说，第四时刻tOFF1在第三时刻tOFF2之后。根据一个示例，在MOSFET 2关断之前启动关断IGBT 1，因此在MOSFET 2关断之前的负载路径电压V1、V2的增加不仅是由于MOSFET 2的关断处理引起的，而且是由于IGBT 1的启动关断处理引起的。根据一个示例，当MOSFET 2关断时，关断MOSFET 2和关断IGBT 1的时序使得负载路径电压V1、V2低于电源电压VSUP的20％或者甚至低于电源电压VSUP的10％。
等同地，MOSFET 2可以在IGBT 1的驱动电压VDRV1已经达到高电平(upper level)之前导通。在这种情况下，第二时刻tON2在第五时刻t1之前。根据一个示例，当MOSFET 2导通时，导通IGBT 1和导通MOSFET 2的时序使得负载路径电压V1、V2已经减小至低于电源电压VSUP的20％或者甚至低于电源电压VSUP的10％的电压电平。
在图5中，TDEL_ON表示在导通IGBT 1与导通MOSFET 2之间的时间延迟，并且TDEL_OFF表示在关断MOSFET 2与关断IGBT 1之间的时间延迟。根据一个示例，这些延迟时间中的每一个选自100纳秒(ns)与15微秒(μs)之间，特别地选自100纳秒与3微秒之间。
根据一个示例，IGBT 1被设计成具有高开关速度。基本上，在IGBT的设计中，在传导损耗与开关速度之间存在折衷，其中，通常传导损耗随着开关速度增加而增加并且开关速度随着传导损耗减小而减小。存在用于设计具有高开关速度的IGBT的若干方法，其中在下面参照图6说明一些示例。
图6示出了其中集成有IGBT 1的有源器件区的半导体本体100的一个部分的垂直截面图。在该示例中，IGBT 1包括多个晶体管单元40(这些晶体管单元之一在图6中以虚线和点线示出)。这些晶体管单元中的每一个包括第一掺杂类型的漂移区41、第一掺杂类型的源极区43以及与第一掺杂类型互补的第二掺杂类型的本体区42。本体区42被布置在源极区43与漂移区41之间。此外，漏极区44(其也可以被称为集电极区)与漂移区41相邻。可选择地，第一掺杂类型的并且比漂移区41更高掺杂的场终止区47被布置在漂移区41与漏极区44之间。此外，每个晶体管单元41包括与本体区42相邻并且通过栅极电介质46与本体区42介电绝缘的栅电极45。源电极48(其也可以被称为发射极电极)连接至每个晶体管单元40的源极区43和本体区42并且连接至发射极节点12。此外，集电极节点11连接至漏极区44，并且栅极节点13连接至晶体管单元40中的每一个的栅电极45。参照图6，多个晶体管单元40的漂移区41可以由一个连续的半导体区形成，多个晶体管单元40中的每一个的漏极区44可以由一个连续的半导体区形成，并且可选的场终止区47可以由一个连续的半导体区形成。
根据一个示例，各个晶体管单元40的栅电极45是布置在半导体本体100的第一表面201上方的平面栅电极。第一表面201与由漏极区44形成的第二表面202相对。栅电极45的形状对开关速度有影响，其中，通常，带有平面栅电极的IGBT具有比带有沟槽栅电极的相当的IGBT高的开关速度，该沟槽栅电极是布置在从第一表面201延伸至半导体本体100的沟槽中的栅电极。因此，实现带有平面栅电极45的IGBT 1是增加IGBT 1的开关速度的一个方法。
IGBT 1可以包括在漂移区41中的复合中心49。当IGBT 1处于导通状态时，这些复合中心49促进通过源极区48注入至漂移区41的第一类型的电荷载流子的复合以及通过漏极区44注入至漂移区41的第二类型的电荷载流子的复合。IGBT在第一驱动电压VRDV1时处于导通状态，使得在源极区43与漂移区41之间的本体区42中存在传导沟道。根据一个示例，第一类型的半导体区是n型半导体区，并且第二类型的半导体区是p型半导体区。在该示例中，第一类型的电荷载流子是电子，并且第二类型的电荷载流子是空穴。通过复合中心49促进漂移区41中的第一类型和第二类型的电荷载流子的复合降低了电荷载流子寿命，并且因此增加了IGBT 1的开关速度。复合中心49可以分布在整个漂移区41上方(其中，在图6中仅示出了漂移区41的包括复合中心的一个部分)或者可以生成为使得复合中心49主要位于第一表面201和第二表面202之一或两者的区域中。根据一个示例，复合中心49是金属原子例如铂(Pt)原子、金(Au)原子等。这些金属原子可以经由第一表面201和第二表面202中的至少一个注入至半导体本体100中或者可以沉积在第一表面201和第二表面202中的至少一个上。热处理可以跟随注入/沉积处理，以便扩散注入/沉积的掺杂剂原子，并且因此在半导体本体100中获得期望的金属原子分布。根据另一示例，复合中心是通过将电子经由第一表面201和第二表面中的至少一个注入至半导体本体100中而获得的晶体缺陷。
设计具有高开关速度的IGBT 1的另一方法是通过以低效率来实现漏极区44。这可以通过以低活性掺杂剂剂量实现漏极区44来获得。可以通过将第二掺杂剂类型的掺杂剂原子经由第二表面202注入至半导体本体100中并且进行热处理以激活注入的掺杂剂原子的至少一部分来形成漏极区44。活性掺杂剂剂量是注入剂量的一部分，其中当100％的注入掺杂剂原子被激活时，活性掺杂剂剂量等于注入剂量。根据一个示例，漏极区44被实现使得活性掺杂剂剂量低于5E12 cm-2或者甚至低于1E12 cm-2。
调节IGBT 1的开关行为的另一方法是通过调节漂移区41的长度。漂移区41的长度是在本体区42与漏极区44之间的漂移区41的尺寸或者当IGBT 1被实现为具有场终止区时在本体区42与场终止区47之间的漂移区41的尺寸。根据一个示例，IGBT 1被实现为不具有场终止区47并且漂移区41被实现为使得其长度大于4/30·VBRμm，其中，VBR是以伏特给出的IGBT 1的电压阻断能力。根据另一示例，IGBT 1被实现为具有场终止区47并且漂移区41被实现为使得其长度大于1/10·VBRμm。
综合以上，为了获得具有高开关速度的IGBT 1，适用以下中的至少一个：(a)IGBT1被实现为具有平面栅电极45；(b)IGBT 1包括在漂移区41中的复合中心49；(c)以低效率实现漏极区44；以及(d)在本体区42与漏极区44或场终止区47之间存在长漂移区41。
在IGBT中，在开关速度与电流密度之间存在折衷，使得在导通状态下，IGBT的开关速度越高，某一负载路径电压下的电流密度越低。根据一个示例，IGBT 1和MOSFET 2被设计成使得在某一负载路径电压下的IGBT 1的电流密度小于在相同负载路径电压下的MOSFET2的电流密度。更具体地，根据一个示例，IGBT 1和MOSFET 2被设计成使得当IGBT 1和MOSFET 2中的每一个处于由某一负载路径电压Von＝V1＝V2和温度限定的某一操作点时，MOSFET 2中的电流密度是IGBT 1中的电流密度的至少两倍。根据一个示例，在MOSFET 2中的电流密度是IGBT 1中的电流密度的至少两倍处的操作点是由晶体管装置3的Von＝1.2V+0.0004·VBR_MIN和125℃的温度给出。负载路径电压Von随着温度变化而变化。在MOSFET 2中的电流密度是IGBT 1中的电流密度的至少两倍处的另一操作点是由晶体管装置3的Von＝1.4V+0.00025·VBR和125℃的温度给出。在每个情况下，VBR_MIN是以伏特给出的IGBT 1和MOSFET 2的电压阻断能力的最小值。例如，在电压阻断能力为1200V的情况下，Von在125℃下为1.68V。
参照上述，在每个驱动周期中，IGBT 1在MOSFET 2导通之前导通，并且IGBT 1在MOSFET 2关断之后关断。根据一个示例，IGBT 1的第一驱动电压VDRV1和MOSFET 2的第二驱动电压VDRV2是由驱动电路5基于一个驱动信号生成的，该驱动信号在下面被称为公共驱动信号。根据一个示例，该驱动电路包括基于公共驱动信号VDRV生成第一驱动电压VDRV1和第二驱动电压VDRV2的无源电路元件。
在图7中示出了接收公共驱动信号VDRV并且基于该公共驱动信号VDRV生成第一驱动信号VDRV1和第二驱动信号VDRV2的驱动电路5的一个示例。在该示例中，公共驱动信号VDRV是在电子电路3的输入33与晶体管装置的第二负载节点32之间接收到的电压，其中IGBT的源极节点12和MOSFET 2的发射极节点22连接至第二负载节点32。驱动电路5分别连接在输入33与IGBT 1的栅极节点13和MOSFET 2的栅极节点23之间。在该示例中，驱动电路5包括连接在输入33与IGBT 1的栅极节点13之间的第一电阻器51和连接在输入33与MOSFET 2的栅极节点23之间的第二电阻器52。
参照图7，IGBT 1和MOSFET 2中的每一个具有在相应的栅极节点13、23与相应的源极节点12、22之间栅极-源极电容14、24。该栅极-源极电容14、24是IGBT 1和MOSFET 2的组成部分。仅出于图示的目的，IGBT 1和MOSFET 2的栅极-源极电容14、24被示出为连接在栅极节点13、23与源极节点12、22之间的电容器。IGBT 1和MOSFET 2中的每一个的栅极-源极电容14、24和连接至相应的晶体管1、2的栅极节点13、23的电阻器51、52形成具有时间常数的RC元件。由第一电阻器51和IGBT 1的栅极-源极电容14形成的RC元件的时间常数τ1由τ1＝R51·C14给出，其中R51是第一电阻器51的电阻并且C14是栅极-源极电容14的电容值。等同地，由第二电阻器52和MOSFET 2的栅极-源极电容24形成的RC元件的时间常数τ2由τ2＝R52·C24给出，其中R52是电阻器52的电阻并且C24是栅极-源极电容24的电容值。
根据一个示例，电阻器51、52适应于栅极-源极电容14、24，使得与IGBT 1相关的RC元件以及与MOSFET 2相关的RC元件具有基本相同的时间常数，也就是说，τ1＝τ2。在该示例中，IGBT 1和MOSFET 2被设计成使得IGBT 1的阈值电压Vth1低于MOSFET 2的阈值电压Vth2。在这种情况下，IGBT 1在MOSFET之前“自动地”导通并且在MOSFET 2之后关断。该示例在图8中示出。
图8示出了公共驱动电压VDRV以及第一驱动电压VDRV1和第二驱动电压VDRV2的时序图的示例。由于相同的时间常数(τ1＝τ2)，因此第一驱动电压VDRV1基本等于第二驱动电压VDRV2，其中这些驱动电压VDRV1、VDRV2中的每一个在第一时刻tON之后指数地增加并且在第二时刻tOFF之后指数地减小。第一时刻tON是当公共驱动电压VDRV从关断电平(其在图8中示出的示例中为零)变换为导通电平VON时的时刻，并且第二时刻tOFF是当公共驱动电压VDRV从导通电平VON变换为关断电平时的时刻。如从图8可以看出，在第一时刻tON之后，第一驱动电压VDRV1在第二驱动电压VDRV2达到MOSFET 2的阈值Vth2之前达到IGBT 1的阈值电压Vth1。因此，IGBT1导通的时刻tON1早于MOSFET 2导通的时刻tON2。等同地，在第二时刻tOFF之后，第二驱动电压VDRV2在第一驱动电压VDRV1降低至IGBT 1的阈值电压Vth1以下之前降低至阈值电压Vth2以下。因此，IGBT 1关断时的时刻tOFF1在MOSFET 2关断时的时刻tOFF2之后。
可替选地或附加地，为了将MOSFET 2实现为具有比IGBT 1的阈值电压Vth1高的阈值电压Vth2，驱动电路可以被实现使得在第一时刻tON之后，IGBT 1的栅极-源极电容14比MOSFET 2的栅极-源极电容24充电快，并且在第二时刻tOFF之后，MOSFET 2的栅极-源极电容24比IGBT 1的栅极-源极电容14放电快。在该示例中，当IGBT 1和MOSFET 2具有基本相同的阈值电压Vth1、Vth2时，IGBT 1在MOSFET 2导通之前导通并且在MOSFEET 2关断之后关断。该示例在图9中示出，图9示出了公共驱动电压VDRV以及第一驱动电压VDRV1和第二驱动电压VDRV2的时序图。
参照图9，在第一时刻tON之后，第一驱动电压VDRV1比第二驱动电压VDRV2增加得快，并且在第二时刻tOFF之后，第二驱动电压VDRV2比第一驱动电压VDRV1减小得快。因此，当第一阈值电压和第二阈值电压基本相同(Vth1＝Vth2)时，IGBT 1在MOSFET 2导通之前导通并且在MOSFET 2关断之后关断。在第一时刻tON之后使第一驱动电压VDRV1比第二驱动电压VDRV2增加得快并且在第二时刻tOFF之后使第一驱动电压VDRV1比第二驱动电压VDRV2减小得慢是基于使得与导通IGBT 1相关的常数τ1,ON小于与导通MOSFET 2相关的第二时间常数τ2，ON(τ1，ON＜τ2，ON)的驱动电路5的实现。此外，与关断MOSFET 2相关的时间常数τ2，OFF小于与关断IGBT 1相关的时间常数τ1，OFF(τ2，OFF＜τ1，OFF)。在图10中示出了被配置成在第一时刻tON之后对IGBT1的栅极-源极电容14充电比对MOSFET 2的栅极-源极电容24充电快并且在第二时刻tOFF之后对MOSFET 2的栅极-源极电容24放电比对IGBT 1的栅极-源极电容14放电快的驱动电路。在该示例中，驱动电路包括串联连接在输入33与IGBT 1的栅极节点13之间的第一对电阻器511、512以及串联连接在输入33与MOSFET 2的栅极节点23之间的第二对电阻器521、522。第一二极管53与第一对511、512中的第一电阻器511并联连接使得当驱动电压VDRV的电压电平从关断电平已经变换为导通电平时该电阻器511被旁路，因此IGBT 1的栅极-源极电容14被充电。与导通IGBT 1相关的时间常数τ1，ON基本由下式给出
τ1,ON＝R51_2·C14，
其中，R51_2是电阻器512的电阻。等同地，与关断IGBT 1相关的时间常数τ1，OFF基本由下式给出：
τ1,OFF＝(R51_2+R51_1)·C14，
其中，R51_1是电阻器511的电阻。
参照图10，第二对521、522中的第一电阻器521具有并联连接的第二二极管54。当MOSFET 2关断时，该第二二极管54的极性使得其旁路了第一电阻器521。以这种方式，与导通MOSFET 2相关的时间常数τ2，ON由下式给出：
τ2,ON＝(R52_2+R52_1)·C24
并且与关断MOSFET 2相关的时间常数τ2，OFF由下式给出
τ2,OFF＝R52_2·C24，
其中，R52_1、R52_2分别是电阻器R511和电阻器R512的电阻。通过适当地选择驱动电路的电阻器511、512、521、522，可以调节时间常数使得IGBT 1在MOSFET 2导通之前导通并且在MOSFET 2关断之前关断，也就是说，使得τ1，ON<τ2，ON并且τ2，OFF<τ1，OFF。

Claims (20)

1.一种用于操作晶体管装置的方法，包括：
在至少一个驱动周期中操作晶体管装置(3)，
其中，所述晶体管装置包括硅基IGBT(1)和宽带隙半导体材料基MOSFET(2)，所述IGBT(1)和所述MOSFET(2)各自具有负载路径(11-12，21-22)并且所述IGBT(1)和所述MOSFET(2)的负载路径(11-12，21-22)并联连接，以及
其中，在所述至少一个驱动周期中操作所述晶体管装置包括在导通所述MOSFET(2)之前导通所述IGBT(1)并且在关断所述IGBT(1)之前关断所述MOSFET(2)。
2.根据权利要求1所述的方法，其中，所述宽带隙半导体材料是碳化硅SiC和氮化镓GaN之一。
3.根据前述权利要求中任一项所述的方法，
其中，所述IGBT(1)和所述MOSFET(2)彼此被调适成使得在所述IGBT(1)和所述MOSFET(2)二者的导通状态下，当所述IGBT(1)和所述MOSFET(2)处于温度为125℃并且所述IGBT(1)和所述MOSFET(2)中的每一个的负载路径电压由Von＝1.2V+0.0004·VBR_MIN给出的操作状态下时，所述IGBT(1)中的电流密度小于所述MOSFET(2)中的电流密度的50％，
其中，VBR_MIN是所述IGBT(1)和所述MOSFET(2)的电压阻断能力的最小值。
4.根据前述权利要求中任一项所述的方法，其中，所述IGBT(1)包括多个晶体管单元(40)，每个晶体管单元(40)包括平面栅电极(45)。
5.根据前述权利要求中任一项所述的方法，
其中，所述IGBT(1)包括漏极区(44)，并且
其中，所述漏极区(44)的有效掺杂剂剂量小于5E12cm-2或者小于1E12cm-2。
6.根据前述权利要求中任一项所述的方法，
其中，所述IGBT(1)包括漂移区(41)，并且
其中，所述漂移区(41)的长度大于1/10·VBRμm或大于4/30·VBRμm，其中，VBR是所述IGBT(1)的电压阻断能力。
7.根据前述权利要求中任一项所述的方法，其中，在导通所述IGBT(1)与导通所述MOSFET(2)之间以及在关断所述MOSFET(2)与关断所述IGBT(1)之间的至少一个的时间差在100纳秒至15微秒之间。
8.根据权利要求7所述的方法，其中，所述时间差在100纳秒至3微秒之间。
9.根据前述权利要求中任一项所述的方法，
其中，所述晶体管装置(3)与负载(61)串联连接并且包括所述晶体管装置(3)和所述负载(61)的串联电路接收电源电压(VSUP)，并且
其中，在关断所述IGBT(1)之前关断所述MOSFET(2)包括将关断所述MOSFET(2)和关断所述IGBT(1)的时序选择成使得在关断所述MOSFET(2)的时间(tOFF2)处所述MOSFET(2)的负载路径电压(V2)小于所述电源电压(VSUP)的20％。
10.根据前述权利要求中任一项所述的方法，
其中，所述晶体管装置(3)与负载(61)串联连接并且包括所述晶体管装置(3)和所述负载(61)的串联电路接收电源电压(VSUP)，并且
其中，在导通所述MOSFET(2)之前导通所述IGBT(1)包括将导通所述IGBT(1)和导通所述MOSFET(2)的时序选择成使得在导通所述MOSFET(2)的时间(tON2)处所述MOSFET(2)的负载路径电压(V2)小于所述电源电压(VSUP)的20％。
11.根据前述权利要求中任一项所述的方法，其中，所述IGBT(1)的阈值电压(Vth1)低于所述MOSFET(2)的阈值电压(Vth2)。
12.根据前述权利要求中任一项所述的方法，其中，操作所述晶体管装置包括由驱动电路(5)基于公共驱动信号(VDRV)来操作所述IGBT(1)和所述MOSFET(2)。
13.根据权利要求12所述的方法，其中，所述驱动电路(5)被实现为使得：
与导通所述IGBT(1)相关的RC元件的时间常数(τ1，ON)小于与导通所述MOSFET(2)相关的RC元件的时间常数(τ2，ON)，并且
与关断所述IGBT(1)相关的RC元件的时间常数(τ1，OFF)大于与关断所述MOSFET(2)相关的RC元件的时间常数(τ2，OFF)。
14.根据权利要求13所述的方法，其中，所述驱动电路(5)包括：
串联连接在所述晶体管装置(3)的输入(33)与所述IGBT(1)的控制节点之间的第一对电阻器(511，512)，以及与所述第一对电阻器(511，512)中的电阻器之一并联连接的第一二极管(53)；以及
串联连接在所述晶体管装置(3)的所述输入(33)与所述MOSFET(2)的控制节点之间的第二对电阻器(521，522)，以及与所述第二对电阻器(521，522)中的电阻器之一并联连接的第二二极管(54)。
15.根据前述权利要求中任一项所述的方法，
其中，所述IGBT(1)被集成在第一半导体本体(100)中并且所述MOSFET(2)被集成在第二半导体本体(200)中，并且
其中，所述第一半导体本体(100)的尺寸(A1)是所述第二半导体本体(200)的尺寸的至少2倍。
16.一种电路装置，包括：
具有硅基IGBT(1)和宽带隙半导体材料基MOSFET(2)的晶体管装置，所述IGBT(1)和所述MOSFET(2)各自具有负载路径(11-12，21-22)并且所述IGBT(1)和所述MOSFET(2)的负载路径(11-12，21-22)并联连接；以及
驱动电路(5)，
其中，所述驱动电路(5)被配置成在至少一个驱动周期中在导通所述MOSFET(2)之前导通所述IGBT(1)并且在关断所述IGBT(1)之前关断所述MOSFET(2)。
17.根据权利要求16所述的电路装置，
其中，所述IGBT(1)和所述MOSFET(2)彼此被调适成使得在所述IGBT(1)和所述MOSFET(2)二者的导通状态下，当所述IGBT(1)和所述MOSFET(2)处于温度为125℃并且所述IGBT(1)和所述MOSFET(2)中的每一个的负载路径电压由Von＝1.2V+0.0004·VBR_MIN给出的操作状态下时，所述IGBT(1)中的电流密度小于所述MOSFET(2)中的电流密度的50％，
其中，VBR_MIN是所述IGBT(1)和所述MOSFET(2)的电压阻断能力的最小值。
18.根据权利要求16或17所述的电路装置，其中，所述IGBT(1)包括多个晶体管单元(40)，每个晶体管单元(40)包括平面栅电极(45)。
19.根据权利要求16至18中任一项所述的电路装置，
其中，所述IGBT(1)包括漏极区(44)，并且
其中，所述漏极区(44)的有效掺杂剂剂量小于5E12cm-2或者小于1E12cm-2。
20.根据权利要求16至19中任一项所述的电路装置，还包括：
与所述晶体管装置串联连接的负载(61)，其中，包括所述晶体管装置(3)和所述负载(61)的串联电路被配置成接收电源电压(VSUP)，
其中，所述驱动电路(5)被配置成在关断所述IGBT(1)之前关断所述MOSFET(2)使得在关断所述MOSFET(2)的时间(tOFF2)处所述MOSFET(2)的负载路径电压(V2)小于所述电源电压(VSUP)的20％。
CN202010076406.3A 2019-01-30 2020-01-23 晶体管装置以及用于操作晶体管装置的方法 Pending CN111508953A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019102371.8 2019-01-30
DE102019102371.8A DE102019102371B4 (de) 2019-01-30 2019-01-30 Transistoranordnung und verfahren zum betreiben einer transistoranordnung

Publications (1)

Publication Number Publication Date
CN111508953A true CN111508953A (zh) 2020-08-07

Family

ID=71524179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010076406.3A Pending CN111508953A (zh) 2019-01-30 2020-01-23 晶体管装置以及用于操作晶体管装置的方法

Country Status (2)

Country Link
CN (1) CN111508953A (zh)
DE (1) DE102019102371B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021203853A1 (de) 2021-04-19 2022-10-20 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung
DE102022210138B3 (de) 2022-09-26 2024-03-21 Zf Friedrichshafen Ag Schaltungsanordnung für Leistungshalbleiter, Verfahren zur Ansteuerung, Leistungselektronikeinrichtung, Elektronikmodul, Elektroantrieb und Fahrzeug
DE102022211207A1 (de) 2022-10-21 2024-05-02 Zf Friedrichshafen Ag Leistungselektronikmodul und Verfahren zur Ansteuerung

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2124340A2 (en) * 2008-05-21 2009-11-25 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
CN103633077A (zh) * 2012-08-21 2014-03-12 三菱电机株式会社 功率模块
CN104247015A (zh) * 2012-01-31 2014-12-24 英飞凌科技德累斯顿有限责任公司 具有有源漂移区带的半导体布置
US20150042177A1 (en) * 2013-08-09 2015-02-12 Infineon Technologies Austria Ag Semiconductor Device, Electronic Circuit and Method for Switching High Voltages
CN105932055A (zh) * 2016-06-13 2016-09-07 电子科技大学 一种平面栅igbt及其制作方法
JP2017108097A (ja) * 2015-11-30 2017-06-15 良孝 菅原 半導体素子
DE102017108157A1 (de) * 2016-04-19 2017-10-19 Denso Corporation Halbleitermodul und Umwandlungsgerät für elektrische Leistung
CN108111004A (zh) * 2017-12-29 2018-06-01 电子科技大学 一种实现Si IGBT软开关特性的混合型器件
CN108233740A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 具有待机检测能力的整流器装置及其操作方法
CN108233732A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 整流器装置及其操作方法
CN108233742A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 整流器装置及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP6686663B2 (ja) * 2016-04-19 2020-04-22 株式会社デンソー 電力変換装置
WO2018034137A1 (ja) * 2016-08-17 2018-02-22 株式会社デンソー トランジスタ駆動回路及びモータ駆動制御装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2124340A2 (en) * 2008-05-21 2009-11-25 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
US20090289691A1 (en) * 2008-05-21 2009-11-26 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
CN104247015A (zh) * 2012-01-31 2014-12-24 英飞凌科技德累斯顿有限责任公司 具有有源漂移区带的半导体布置
CN103633077A (zh) * 2012-08-21 2014-03-12 三菱电机株式会社 功率模块
US20150042177A1 (en) * 2013-08-09 2015-02-12 Infineon Technologies Austria Ag Semiconductor Device, Electronic Circuit and Method for Switching High Voltages
JP2017108097A (ja) * 2015-11-30 2017-06-15 良孝 菅原 半導体素子
DE102017108157A1 (de) * 2016-04-19 2017-10-19 Denso Corporation Halbleitermodul und Umwandlungsgerät für elektrische Leistung
CN105932055A (zh) * 2016-06-13 2016-09-07 电子科技大学 一种平面栅igbt及其制作方法
CN108233740A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 具有待机检测能力的整流器装置及其操作方法
CN108233732A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 整流器装置及其操作方法
CN108233742A (zh) * 2016-12-14 2018-06-29 英飞凌科技股份有限公司 整流器装置及其操作方法
CN108111004A (zh) * 2017-12-29 2018-06-01 电子科技大学 一种实现Si IGBT软开关特性的混合型器件

Also Published As

Publication number Publication date
DE102019102371B4 (de) 2023-07-06
DE102019102371A1 (de) 2020-07-30

Similar Documents

Publication Publication Date Title
CN111508953A (zh) 晶体管装置以及用于操作晶体管装置的方法
US9490250B2 (en) Half-bridge circuit with a low-side transistor and a level shifter transistor integrated in a common semiconductor body
JP5454146B2 (ja) 逆導通半導体素子の駆動方法と半導体装置及び給電装置
US10439054B2 (en) Insulated gate bipolar transistor
US12002804B2 (en) Half-bridge circuit including integrated level shifter transistor
US9431392B2 (en) Electronic circuit having adjustable transistor device
KR20170078658A (ko) 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
US20200303524A1 (en) Semiconductor device
US5585650A (en) Semiconductor bidirectional switch and method of driving the same
GB2520617A (en) RC-IGBT with freewheeling SiC diode
CN111668216A (zh) 用于操作超结晶体管器件的方法
US8638133B2 (en) Method and circuit for driving an electronic switch
CN109983697B (zh) 并联反向导通igbt和宽带隙开关的切换
US6664591B2 (en) Insulated gate semiconductor device
WO2018165174A1 (en) Super junction mos bipolar transistor and process of manufacture
EP2766933B1 (en) Systems, devices, and methods with integrable fet-controlled lateral thyristors
CN108598152B (zh) 一种超结器件终端结构
KR102004768B1 (ko) 전력 반도체 소자
US20070279119A1 (en) Gate driving device for driving insulated gate bipolar transistor and method of driving the same
CN111969050B (zh) 半导体装置及其驱动方法
RU2230394C1 (ru) Биполярно-полевой транзистор с комбинированным затвором
CN110767651A (zh) 功率半导体器件
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
CN112687686A (zh) 具有变化的单位面积栅极流道电阻率的晶体管器件
Araújo et al. Breaking the theoretical limits of silicon with innovative switch technologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination