JP5454146B2 - 逆導通半導体素子の駆動方法と半導体装置及び給電装置 - Google Patents
逆導通半導体素子の駆動方法と半導体装置及び給電装置 Download PDFInfo
- Publication number
- JP5454146B2 JP5454146B2 JP2009553394A JP2009553394A JP5454146B2 JP 5454146 B2 JP5454146 B2 JP 5454146B2 JP 2009553394 A JP2009553394 A JP 2009553394A JP 2009553394 A JP2009553394 A JP 2009553394A JP 5454146 B2 JP5454146 B2 JP 5454146B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- voltage
- reverse conducting
- conducting semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 261
- 238000000034 method Methods 0.000 title claims description 36
- 210000000746 body region Anatomy 0.000 claims description 165
- 239000012535 impurity Substances 0.000 claims description 50
- 238000010992 reflux Methods 0.000 claims description 20
- 238000011084 recovery Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 description 23
- 239000007924 injection Substances 0.000 description 23
- 230000001965 increasing effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0045—Full bridges, determining the direction of the current through the load
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本出願は、２００８年２月１４日に出願された日本国特許出願第２００８−３３００３号に基づく優先権を主張する。その出願の全ての内容は参照によりこの明細書中に援用されている。
本発明は、逆導通半導体素子の駆動方法に関する。本発明はまた、逆導通半導体素子とその逆導通半導体素子を制御する回路を備えている半導体装置に関する。さらに本発明は、逆導通半導体素子の複数個が組み合わされて構成されている給電装置を駆動する方法に関する。
本発明は、逆導通半導体素子の駆動方法に関する。本発明はまた、逆導通半導体素子とその逆導通半導体素子を制御する回路を備えている半導体装置に関する。さらに本発明は、逆導通半導体素子の複数個が組み合わされて構成されている給電装置を駆動する方法に関する。
同一の半導体基板内にＩＧＢＴ素子領域とダイオード素子領域が混在している構造を備えている逆導通半導体素子が知られている。図１に、ＮＰＮＰ型のＩＧＢＴ素子領域とダイオード素子領域を持った逆導通半導体素子２０の境界部分を例示する。以下、ＮＰＮＰ型のＩＧＢＴ素子領域を持った逆導通半導体素子２０を用いて説明を行うが、導電型を逆としたＰＮＰＮ型のＩＧＢＴ素子領域を持った逆導通半導体素子でも同様である。
逆導通半導体素子２０のＩＧＢＴ素子領域２２では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｐ型のコレクタ領域４４が積層されている。ボディ領域３６の表面には、ｎ＋型のエミッタ領域３０が形成されている。エミッタ領域３０が形成された範囲には、エミッタ領域３０とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第１トレンチゲート電極２６が形成されている。
またダイオード素子領域２４では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０が積層されている。ダイオード素子領域２４のボディ領域３６とドリフト領域３８は、ＩＧＢＴ素子領域２２のボディ領域３６とドリフト領域３８と同一の領域によって構成されている。ボディ領域３６の表面には、ｎ＋型の第１ボディコンタクト領域３５とｐ＋型の第２ボディコンタクト領域３４が形成されている。第１ボディコンタクト領域３５が形成された範囲には、第１ボディコンタクト領域３５とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第２トレンチゲート電極４６が形成されている。
逆導通半導体素子２０では、コレクタ領域４４にエミッタ領域３０よりも高い正電圧が印加されている状態で第１トレンチゲート電極２６に正電圧が印加されると、コレクタ領域４４からエミッタ領域３０に電流が流れる。一方、第２ボディコンタクト領域３４にドリフトコンタクト領域４０よりも高い正電圧が印加されると、第２ボディコンタクト領域３４からドリフトコンタクト領域４０に電流が流れる。
逆導通半導体素子を用いて例えばインバータ回路を構成すると、ＩＧＢＴとして機能する半導体素子とダイオードとして機能する半導体素子を別々に用意する必要がない。
上記では、ＮＰＮＰ型のＩＧＢＴ素子領域の場合を説明した。この場合には、第２ボディコンタクト領域３４とボディ領域３６がアノードとなり、ドリフト領域３８とドリフトコンタクト領域４０がカソードとなる。ＰＮＰＮ型のＩＧＢＴ素子を用いする場合には、第２ボディコンタクト領域３４とボディ領域３６がカソードとなり、ドリフト領域３８とドリフトコンタクト領域４０がアノードとなる。
逆導通半導体素子２０のＩＧＢＴ素子領域２２では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｐ型のコレクタ領域４４が積層されている。ボディ領域３６の表面には、ｎ＋型のエミッタ領域３０が形成されている。エミッタ領域３０が形成された範囲には、エミッタ領域３０とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第１トレンチゲート電極２６が形成されている。
またダイオード素子領域２４では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０が積層されている。ダイオード素子領域２４のボディ領域３６とドリフト領域３８は、ＩＧＢＴ素子領域２２のボディ領域３６とドリフト領域３８と同一の領域によって構成されている。ボディ領域３６の表面には、ｎ＋型の第１ボディコンタクト領域３５とｐ＋型の第２ボディコンタクト領域３４が形成されている。第１ボディコンタクト領域３５が形成された範囲には、第１ボディコンタクト領域３５とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第２トレンチゲート電極４６が形成されている。
逆導通半導体素子２０では、コレクタ領域４４にエミッタ領域３０よりも高い正電圧が印加されている状態で第１トレンチゲート電極２６に正電圧が印加されると、コレクタ領域４４からエミッタ領域３０に電流が流れる。一方、第２ボディコンタクト領域３４にドリフトコンタクト領域４０よりも高い正電圧が印加されると、第２ボディコンタクト領域３４からドリフトコンタクト領域４０に電流が流れる。
逆導通半導体素子を用いて例えばインバータ回路を構成すると、ＩＧＢＴとして機能する半導体素子とダイオードとして機能する半導体素子を別々に用意する必要がない。
上記では、ＮＰＮＰ型のＩＧＢＴ素子領域の場合を説明した。この場合には、第２ボディコンタクト領域３４とボディ領域３６がアノードとなり、ドリフト領域３８とドリフトコンタクト領域４０がカソードとなる。ＰＮＰＮ型のＩＧＢＴ素子を用いする場合には、第２ボディコンタクト領域３４とボディ領域３６がカソードとなり、ドリフト領域３８とドリフトコンタクト領域４０がアノードとなる。
同一の半導体基板内にＩＧＢＴ素子領域とダイオード素子領域が混在している逆導通半導体素子が、特開２０００−２４５１３７号公報と特開２００３−６０２０８号公報に開示されている。
ＩＧＢＴ素子領域とダイオード素子領域が混在している場合には、ＩＧＢＴがＮＰＮＰ型である場合にはアノードとなり、ＩＧＢＴがＰＮＰＮ型である場合にはカソードとなるダイオード素子領域のボディ領域を、ＩＧＢＴ素子領域のボディ領域と、同一工程において同一条件にて製造するのが有利である。
この場合、ボディ領域の不純物濃度は、ＩＧＢＴ素子領域に必要とされる特性を実現する不純物濃度に調整することが多い。すなわち、ダイオード素子領域のボディ領域の不純物濃度を、ダイオード素子領域に好ましい特性を実現する不純物濃度に調整することができないことが多い。そのため、ダイオード素子領域に流れる電子と正孔の注入効率を調整することができないことが多い。正孔の注入効率（正孔電流／（正孔電流＋電子電流））が高すぎるとダイオードのスイッチング損失が増大する。ダイオード素子領域のボディ領域の不純物濃度を自由に調整することができれば、ダイオードのスイッチング損失を低減させることができる正孔の注入効率に調整することができる。しかしながら、その濃度がＩＧＢＴ素子領域の都合で決定されると、ダイオード素子領域の特性を得るのに必要な濃度に調整することができない。
この場合、ボディ領域の不純物濃度は、ＩＧＢＴ素子領域に必要とされる特性を実現する不純物濃度に調整することが多い。すなわち、ダイオード素子領域のボディ領域の不純物濃度を、ダイオード素子領域に好ましい特性を実現する不純物濃度に調整することができないことが多い。そのため、ダイオード素子領域に流れる電子と正孔の注入効率を調整することができないことが多い。正孔の注入効率（正孔電流／（正孔電流＋電子電流））が高すぎるとダイオードのスイッチング損失が増大する。ダイオード素子領域のボディ領域の不純物濃度を自由に調整することができれば、ダイオードのスイッチング損失を低減させることができる正孔の注入効率に調整することができる。しかしながら、その濃度がＩＧＢＴ素子領域の都合で決定されると、ダイオード素子領域の特性を得るのに必要な濃度に調整することができない。
例えば図１の逆導通半導体素子２０の場合、ＩＧＢＴ素子領域２２に必要とされる特性を実現するのに必要なボディ領域３６のｐ型の不純物濃度が、ダイオード素子領域２４のスイッチング損失を低減させるのに必要なボディ領域３６のｐ型の不純物濃度よりも高いことがある。この場合、ダイオード素子領域２４に還流電流が流れる際に、ｐ型不純物濃度の高いボディ領域３６からドリフト領域３８に正孔が多量に流れ込む。つまり、正孔の注入効率が高くなってしまう。その結果、ダイオード素子領域２４に還流電流が流れ終わったときに、ドリフト領域３８に多量の正孔が蓄積される。ドリフト領域３８に蓄積された正孔は、還流電流が流れ終わった後にドリフト領域３８からボディ領域３６へ戻って逆回復電流を発生させる。ボディ領域３６のｐ型不純物濃度が大きいほど、正孔の注入効率が高くなり、大きな逆回復電流が流れる。大きな逆回復電流が流れた場合、ダイオード素子領域２４に発生するスイッチング損失が増大する。さらに逆回復電流の変化速度も大きくなり、大きなサージ電圧が発生する。サージ電圧が過大となると、逆導通半導体素子２０が破壊される可能性が生じる。ＩＧＢＴ素子領域２２とダイオード素子領域２４が共通の不純物濃度を有するボディ領域３６を利用する逆導通半導体素子でも、ダイオード素子領域を流れる正孔の注入効率を調整できる技術が必要とされる。
本発明は、上記の課題を解決する。すなわち本発明は、ＩＧＢＴ素子領域とダイオード素子領域が共通の不純物濃度を有するボディ領域を利用する逆導通半導体素子において、ダイオード素子領域の正孔あるいは電子の注入効率を調整できる駆動方法を提供することを目的とする。また、そのように逆導通半導体素子を制御する回路を備えている半導体装置を提供することを目的とする。
本発明は、同一の半導体基板内にＩＧＢＴ素子領域とダイオード素子領域が混在している逆導通半導体素子を駆動する方法に関する。特にＩＧＢＴ素子領域とダイオード素子領域が、共通の不純物濃度を有するボディ領域を利用する逆導通半導体素子を駆動する方法に関する。
逆導通半導体素子のＩＧＢＴ素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第２導電型のコレクタ領域が積層されている。ボディ領域の表面に第１導電型のエミッタ領域が形成されている。エミッタ領域が形成されている範囲には、エミッタ領域とドリフト領域を分離しているボディ領域を貫通して伸びるトレンチゲート電極が形成されている。
逆導通半導体素子のダイオード素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第１導電型のドリフトコンタクト領域が積層されている。ボディ領域の表面側に、第１導電型の第１ボディコンタクト領域と第２導電型の第２ボディコンタクト領域が形成されている。第１ボディコンタクト領域が形成されている範囲には、第１ボディコンタクト領域とドリフト領域を分離しているボディ領域を貫通して伸びる第２トレンチゲート電極が形成されている。ダイオード素子領域では、ボディ領域がアノード領域またはカソード領域として機能し、ドリフト領域がその反対の領域として機能する。ボディ領域がアノード領域であれば、ドリフト領域はカソード領域であり、ボディ領域がカソード領域であれば、ドリフト領域はアノード領域である。
ＩＧＢＴ素子領域のボディ領域とダイオード素子領域のボディ領域は、同一の不純物濃度を備えている。同様に、ＩＧＢＴ素子領域のドリフト領域とダイオード素子領域のドリフト領域も、同一の不純物濃度を備えている。
逆導通半導体素子のＩＧＢＴ素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第２導電型のコレクタ領域が積層されている。ボディ領域の表面に第１導電型のエミッタ領域が形成されている。エミッタ領域が形成されている範囲には、エミッタ領域とドリフト領域を分離しているボディ領域を貫通して伸びるトレンチゲート電極が形成されている。
逆導通半導体素子のダイオード素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第１導電型のドリフトコンタクト領域が積層されている。ボディ領域の表面側に、第１導電型の第１ボディコンタクト領域と第２導電型の第２ボディコンタクト領域が形成されている。第１ボディコンタクト領域が形成されている範囲には、第１ボディコンタクト領域とドリフト領域を分離しているボディ領域を貫通して伸びる第２トレンチゲート電極が形成されている。ダイオード素子領域では、ボディ領域がアノード領域またはカソード領域として機能し、ドリフト領域がその反対の領域として機能する。ボディ領域がアノード領域であれば、ドリフト領域はカソード領域であり、ボディ領域がカソード領域であれば、ドリフト領域はアノード領域である。
ＩＧＢＴ素子領域のボディ領域とダイオード素子領域のボディ領域は、同一の不純物濃度を備えている。同様に、ＩＧＢＴ素子領域のドリフト領域とダイオード素子領域のドリフト領域も、同一の不純物濃度を備えている。
本発明の半導体素子の駆動方法では、ＩＧＢＴ素子領域をオン状態に制御する間は、少なくとも第１トレンチゲート電極に第１電圧を印加する。このとき、第２トレンチゲート電極にも電圧を印加してもよいし、電圧を印加しなくてもよい。また印加される電圧の極性も限定されない。
また本発明の半導体素子の駆動方法では、ダイオード素子領域に還流電流を流す間は、少なくとも第２トレンチゲート電極に第２電圧を印加する。このとき、第１トレンチゲート電極にも電圧を印加してもよいし、電圧を印加しなくてもよい。また印加される電圧の極性も限定されない。
本発明の半導体素子の駆動方法では、第１電圧がボディ領域の電圧よりも高ければ第２電圧もボディ領域の電圧よりも高くし、第１電圧がボディ領域の電圧よりも低ければ第２電圧もボディ領域の電圧よりも低くする。
また本発明の半導体素子の駆動方法では、ダイオード素子領域に還流電流を流す間は、少なくとも第２トレンチゲート電極に第２電圧を印加する。このとき、第１トレンチゲート電極にも電圧を印加してもよいし、電圧を印加しなくてもよい。また印加される電圧の極性も限定されない。
本発明の半導体素子の駆動方法では、第１電圧がボディ領域の電圧よりも高ければ第２電圧もボディ領域の電圧よりも高くし、第１電圧がボディ領域の電圧よりも低ければ第２電圧もボディ領域の電圧よりも低くする。
本発明の半導体素子の駆動方法では、ＩＧＢＴ素子領域をオン状態に制御する間は、第１トレンチゲート電極に第１電圧を印加する。ＩＧＢＴ素子領域をオン状態にするためには、ボディ領域に反転層を形成する電圧であってＩＧＢＴ素子がオンする閾値電圧以上の電圧を第１トレンチゲート電極に印加する。ボディ領域がｐ型であれば、ボディ領域の電圧に閾値電圧を加えた電圧よりも高い電圧を第１トレンチゲート電極に印加することによって、第１トレンチゲート電極に隣接するボディ領域がｎ型に反転するとともに、ＩＧＢＴ素子がオンする。ボディ領域がｎ型であれば、ボディ領域の電圧から閾値電圧を減じた電圧よりも低い電圧を第１トレンチゲート電極に印加することによって、第１トレンチゲート電極に隣接するボディ領域がｐ型に反転するとともに、ＩＧＢＴ素子がオンする。第１トレンチゲート電極に印加する第１電圧の極性はボディ領域の導電型に依存し、ボディ領域がｎ型であれば第１電圧はボディ領域の電圧よりも低く、ボディ領域がｐ型であれば第１電圧はボディ領域の電圧よりも高い。
本発明の半導体素子の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流が流れる間は、第２電圧を第２トレンチゲート電極に印加する。このときに印加する第２電圧は、第１電圧がボディ領域の電圧よりも高ければボディ領域の電圧よりも高く、第１電圧がボディ領域の電圧よりも低ければ第２電圧もボディ領域の電圧よりも低い。すなわち、ボディ領域がｎ型であれば第２電圧はボディ領域の電圧よりも低く、ボディ領域がｐ型であれば第２電圧はボディ領域の電圧よりも高い。
逆導通半導体素子のダイオード素子領域に還流電流が流れる間、第２電圧を第２トレンチゲート電極に印加すると、第２トレンチゲート電極に隣接するボディ領域に反転層が形成される。すなわち第２導電第型のボディ領域の一部が第１導電型に反転する。すると、第１導電型の第１ボディコンタクト領域と第１導電型のドリフト領域が、第１導電型に反転した反転層によって導通する。その結果、第１導電型のドリフト領域と第１導電型の第１ボディコンタクト領域の間を流れるキャリア量を増大させることができる。すなわち、ダイオード素子領域には、第１導電型の第１ボディコンタクト領域と第１導電型のドリフト領域の間に、第２トレンチゲート電極に電圧を加えると第１導電型の反転層を形成する第２導電型のボディ領域が形成されており、ＭＯＳトランジスタ構造を内蔵している。第２トレンチゲート電極に第２電圧を印加すると、第２トレンチゲート電極に隣接するボディ領域に反転層が形成され、ダイオード素子領域に内蔵されているＭＯＳトランジスタ構造がオンする。
例えば、ボディ領域がｐ型であり、ドリフト領域がｎ型であるとする。この場合、ボディ領域のｐ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｐ型不純物濃度が高く過ぎることがある。この場合、ダイオードにおける正孔の注入効率が高すぎてスイッチング損失が増大する。
本発明の半導体素子の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流が流れる間は、第２電圧を第２トレンチゲート電極に印加する。このときに印加する第２電圧は、第１電圧がボディ領域の電圧よりも高ければボディ領域の電圧よりも高く、第１電圧がボディ領域の電圧よりも低ければ第２電圧もボディ領域の電圧よりも低い。すなわち、ボディ領域がｎ型であれば第２電圧はボディ領域の電圧よりも低く、ボディ領域がｐ型であれば第２電圧はボディ領域の電圧よりも高い。
逆導通半導体素子のダイオード素子領域に還流電流が流れる間、第２電圧を第２トレンチゲート電極に印加すると、第２トレンチゲート電極に隣接するボディ領域に反転層が形成される。すなわち第２導電第型のボディ領域の一部が第１導電型に反転する。すると、第１導電型の第１ボディコンタクト領域と第１導電型のドリフト領域が、第１導電型に反転した反転層によって導通する。その結果、第１導電型のドリフト領域と第１導電型の第１ボディコンタクト領域の間を流れるキャリア量を増大させることができる。すなわち、ダイオード素子領域には、第１導電型の第１ボディコンタクト領域と第１導電型のドリフト領域の間に、第２トレンチゲート電極に電圧を加えると第１導電型の反転層を形成する第２導電型のボディ領域が形成されており、ＭＯＳトランジスタ構造を内蔵している。第２トレンチゲート電極に第２電圧を印加すると、第２トレンチゲート電極に隣接するボディ領域に反転層が形成され、ダイオード素子領域に内蔵されているＭＯＳトランジスタ構造がオンする。
例えば、ボディ領域がｐ型であり、ドリフト領域がｎ型であるとする。この場合、ボディ領域のｐ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｐ型不純物濃度が高く過ぎることがある。この場合、ダイオードにおける正孔の注入効率が高すぎてスイッチング損失が増大する。
本発明の半導体素子の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流が流れる間は、ｐ型のボディ領域の電圧よりも高い電圧を第２トレンチゲート電極に印加する。その結果、第２トレンチゲート電極に隣接するボディ領域にｎ型の反転層が形成される。すると、ｎ型の第１ボディコンタクト領域とｎ型のドリフト領域がｎ型の反転層によって導通し、電子が流れるようになる。その結果、ドリフト領域と第１ボディコンタクト領域の間を流れる電子量を増大させることができる。正孔の注入効率（正孔電流／（正孔電流＋電子電流））を下げることができ、ダイオードのスイッチング損失を抑制することが可能となる。
ボディ領域がｎ型である場合も同様の現象が得られる。この場合も、ボディ領域のｎ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｎ型不純物濃度が高く過ぎることがある。この場合、ダイオードにおける電子の注入効率が高すぎてスイッチング損失が増大する。
本発明の半導体素子の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流を流れる間は、ｎ型のボディ領域の電圧よりも低い電圧を第２トレンチゲート電極に印加する。その結果、第２トレンチゲート電極に隣接するボディ領域にｐ型の反転層が形成される。すると、ｐ型の第１ボディコンタクト領域とｐ型のドリフト領域がｐ型の反転層によって導通し、正孔が流れるようになる。その結果、ドリフト領域と第１ボディコンタクト領域の間を流れる正孔量を増大させることができる。電子の注入効率（電子電流／（正孔電流＋電子電流））を下げることができ、スイッチング損失を抑制することが可能となる。
ボディ領域がｎ型である場合も同様の現象が得られる。この場合も、ボディ領域のｎ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｎ型不純物濃度が高く過ぎることがある。この場合、ダイオードにおける電子の注入効率が高すぎてスイッチング損失が増大する。
本発明の半導体素子の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流を流れる間は、ｎ型のボディ領域の電圧よりも低い電圧を第２トレンチゲート電極に印加する。その結果、第２トレンチゲート電極に隣接するボディ領域にｐ型の反転層が形成される。すると、ｐ型の第１ボディコンタクト領域とｐ型のドリフト領域がｐ型の反転層によって導通し、正孔が流れるようになる。その結果、ドリフト領域と第１ボディコンタクト領域の間を流れる正孔量を増大させることができる。電子の注入効率（電子電流／（正孔電流＋電子電流））を下げることができ、スイッチング損失を抑制することが可能となる。
本発明は、上記の逆導通半導体素子と、第１トレンチゲート電極に印加する電圧を制御する第１ゲート電圧印加回路と、第２トレンチゲート電極に印加する電圧を制御する第２ゲート電圧印加回路を備えた半導体装置をも実現する。
本発明の半導体装置では、第１ゲート電圧印加回路と第２ゲート電圧印加回路が、ＩＧＢＴ素子領域をオン状態に制御する間は、少なくとも第１トレンチゲート電極に第１電圧を印加し、ダイオード素子領域に還流電流を流す間は、少なくとも第２トレンチゲート電極に第２電圧を印加する。ここでも、第１電圧がボディ領域の電圧よりも高ければ第２電圧もボディ領域の電圧よりも高く、第１電圧がボディ領域の電圧よりも低ければ第２電圧もボディ領域の電圧よりも低い。
上記の場合、第１ゲート電圧印加回路が第１トレンチゲート電極に第１電圧を印加している間、第２ゲート電圧印加回路が第２トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。第２ゲート電圧印加回路が第２トレンチゲート電極に第２電圧を印加している間に、第１ゲート電圧印加回路が第１トレンチゲート電極に電圧を印加していてもよいし、印加していなくてもよい。
上記の場合、第１ゲート電圧印加回路が第１トレンチゲート電極に第１電圧を印加している間、第２ゲート電圧印加回路が第２トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。第２ゲート電圧印加回路が第２トレンチゲート電極に第２電圧を印加している間に、第１ゲート電圧印加回路が第１トレンチゲート電極に電圧を印加していてもよいし、印加していなくてもよい。
本発明の半導体装置を用いることによって、逆導通半導体素子のダイオード素子領域に生じる正孔あるいは電子の注入効率を調整することができる。ＩＧＢＴの特性に最適な不純物濃度をダイオード素子領域にも流用しながら、ダイオード素子領域に生じるスイッチング損失を抑制することができる。
本発明の半導体装置では、第１ゲート電圧印加回路と第２ゲート電圧印加回路が、１つのゲート電圧印加回路で構成されていることが好ましい。第１ゲート電圧印加回路と第２ゲート電圧印加回路が１つのゲート電圧印加回路で構成されていることにより、共通する回路構成部分を一体化することができ、ゲート電圧印加回路を小さくすることができるとともに、製造コストを削減することができる。
また、第１電圧と第２電圧の大きさは異なっていてもよいが、等しくてもよい。等しい場合には、ゲート電圧印加回路の構成が簡単となる。
また、第１電圧と第２電圧の大きさは異なっていてもよいが、等しくてもよい。等しい場合には、ゲート電圧印加回路の構成が簡単となる。
本発明は、少なくとも２つの上記の逆導通半導体素子を備えている給電装置の駆動方法にも具現化される。
この給電装置では、一方の逆導通半導体素子（以下、第１の逆導通半導体素子という。）のＩＧＢＴ素子領域をオフ状態とし、他方の逆導通半導体素子（以下、第２の逆導通半導体素子という。）のＩＧＢＴ素子領域をオン状態に切換えて給電する間は、第２の逆導通半導体素子の少なくとも第１トレンチゲート電極に第１電圧を印加する（第１工程）。続いて、第２の逆導通半導体素子のＩＧＢＴ素子領域をオフ状態に切換えることによって第１の逆導通半導体素子のダイオード素子領域に還流電流を流す間は、第１の逆導通半導体素子の少なくとも第２トレンチゲート電極に第２電圧を印加する（第２工程）。上記の第１工程と第２工程を繰返すことによって、給電装置を駆動している。ここで、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ第２電圧は第１の逆導通半導体素子のボディ領域の電圧よりも高く、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ第２電圧も第１の逆導通半導体素子のボディ領域の電圧よりも低い。
上記の場合、第１工程において、第１、第２の逆導通半導体素子の第２トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。また、第２工程において、第２の逆導通半導体素子の第２トレンチゲート電極と第１の逆導通半導体素子の第１トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。
この給電装置では、一方の逆導通半導体素子（以下、第１の逆導通半導体素子という。）のＩＧＢＴ素子領域をオフ状態とし、他方の逆導通半導体素子（以下、第２の逆導通半導体素子という。）のＩＧＢＴ素子領域をオン状態に切換えて給電する間は、第２の逆導通半導体素子の少なくとも第１トレンチゲート電極に第１電圧を印加する（第１工程）。続いて、第２の逆導通半導体素子のＩＧＢＴ素子領域をオフ状態に切換えることによって第１の逆導通半導体素子のダイオード素子領域に還流電流を流す間は、第１の逆導通半導体素子の少なくとも第２トレンチゲート電極に第２電圧を印加する（第２工程）。上記の第１工程と第２工程を繰返すことによって、給電装置を駆動している。ここで、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ第２電圧は第１の逆導通半導体素子のボディ領域の電圧よりも高く、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ第２電圧も第１の逆導通半導体素子のボディ領域の電圧よりも低い。
上記の場合、第１工程において、第１、第２の逆導通半導体素子の第２トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。また、第２工程において、第２の逆導通半導体素子の第２トレンチゲート電極と第１の逆導通半導体素子の第１トレンチゲート電極に電圧を印加していてもよいし、印加しなくてもよい。
この給電装置の駆動方法では、逆導通半導体素子のダイオード素子領域に還流電流が流れる際に、還流電流が流れる第１の逆導通半導体素子の第２トレンチゲート電極に第２電圧を印加する。そのため、第１の逆導通半導体素子のダイオード素子領域に生じる正孔あるいは電子の注入効率を調整することができる。これにより、逆導通半導体素子のダイオード素子領域に生じるスイッチング損失を抑制することができる。
この給電装置の駆動方法では、第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えるに先立って、少なくとも第１の逆導通半導体素子のＩＧＢＴ素子領域を所定時間オフ状態とする第３工程をさらに備えていることが好ましい。
第２工程では、第１の逆導通半導体素子の第１トレンチゲート電極に電圧を印加することは任意であるため、第２工程で第１の逆導通半導体素子の第１トレンチゲート電極に印加する電圧によっては、第２工程において第１の逆導通半導体素子のＩＧＢＴ素子領域がオン状態となる場合がある。
この給電装置の駆動方法では、第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えるに先立って、つまり第２工程から第１工程へと切換えるに先立って、第１の逆導通半導体素子のＩＧＢＴ素子領域を確実にオフ状態とする。そのため、第２の逆導通半導体素子のＩＧＢＴ素子領域をオン状態に切換える際に、第１、第２の逆導通半導体素子のＩＧＢＴ素子領域が共にオン状態となることが防止される。このため、逆導通半導体素子のＩＧＢＴ素子領域を通して大きな貫通電流が流れることが防止され、給電装置を構成する逆導通半導体素子が損傷することを防止することができる。
この給電装置の駆動方法では、第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えるに先立って、つまり第２工程から第１工程へと切換えるに先立って、第１の逆導通半導体素子のＩＧＢＴ素子領域を確実にオフ状態とする。そのため、第２の逆導通半導体素子のＩＧＢＴ素子領域をオン状態に切換える際に、第１、第２の逆導通半導体素子のＩＧＢＴ素子領域が共にオン状態となることが防止される。このため、逆導通半導体素子のＩＧＢＴ素子領域を通して大きな貫通電流が流れることが防止され、給電装置を構成する逆導通半導体素子が損傷することを防止することができる。
なお、第３工程においては、第１の逆導通半導体素子のＩＧＢＴ素子領域がオフ状態であればよいため、第１の逆導通半導体素子のＩＧＢＴ素子領域がオン状態とならないような電圧を第１の逆導通半導体素子の第１トレンチゲート電極に印加すればよい。第１トレンチゲート電極に印加する電圧としては、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ第１の逆導通半導体素子のボディ領域の電圧よりも高く設定されていることが好ましい。また、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ第１の逆導通半導体素子のボディ領域の電圧よりも低く設定されていることが好ましい。上記のような電圧が印加されると、第３工程において、第１の逆導通半導体素子の第１トレンチゲート電極に隣接するボディ領域が、第１導電型に反転する。
この給電装置では、第３工程において第２の逆導通半導体素子がオフ状態であるので、第３工程においても、第１の逆導通半導体素子のダイオード素子領域には還流電流が流れている。この給電装置の駆動方法では、第３工程において、第１の逆導通半導体素子の第１トレンチゲート電極に隣接するボディ領域に反転層を形成する。そのため、第１の逆導通半導体素子のボディ領域に含まれる第２導電型の不純物が第１トレンチゲート電極に近接した領域に留まることが防止される。つまり、第１の逆導通半導体素子のダイオード素子領域に還流電流が流れる際に、第１の逆導通半導体素子のボディ領域に含まれる第２導電型の不純物濃度が低下することが防止される。第１の逆導通半導体素子のダイオード素子領域の抵抗が上昇してしまうことが防止される。
この給電装置では、第３工程において第２の逆導通半導体素子がオフ状態であるので、第３工程においても、第１の逆導通半導体素子のダイオード素子領域には還流電流が流れている。この給電装置の駆動方法では、第３工程において、第１の逆導通半導体素子の第１トレンチゲート電極に隣接するボディ領域に反転層を形成する。そのため、第１の逆導通半導体素子のボディ領域に含まれる第２導電型の不純物が第１トレンチゲート電極に近接した領域に留まることが防止される。つまり、第１の逆導通半導体素子のダイオード素子領域に還流電流が流れる際に、第１の逆導通半導体素子のボディ領域に含まれる第２導電型の不純物濃度が低下することが防止される。第１の逆導通半導体素子のダイオード素子領域の抵抗が上昇してしまうことが防止される。
この給電装置の駆動方法では、第３工程において、第１の逆導通半導体素子の第２トレンチゲート電極に第３電圧を印加しておくことが好ましい。ここで、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ第３電圧も第１の逆導通半導体素子のボディ領域の電圧よりも高く、第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ第３電圧も第１の逆導通半導体素子のボディ領域の電圧よりも低い。
この給電装置の駆動方法では、第３工程において、第１の逆導通半導体素子の第２トレンチゲート電極に第３電圧を印加する。そのため、第１の逆導通半導体素子の第２トレンチゲート電極に隣接するボディ領域に反転層が形成され、第３工程においても還流電流が流れる第１の逆導通半導体素子のダイオード素子領域に生じる正孔あるいは電子の注入効率を調整することができる。これにより、逆導通半導体素子のダイオード素子領域に生じるスイッチング損失を、第３工程においても抑制することができる。
この給電装置の駆動方法では、第３工程において、第１の逆導通半導体素子の第２トレンチゲート電極に第３電圧を印加する。そのため、第１の逆導通半導体素子の第２トレンチゲート電極に隣接するボディ領域に反転層が形成され、第３工程においても還流電流が流れる第１の逆導通半導体素子のダイオード素子領域に生じる正孔あるいは電子の注入効率を調整することができる。これにより、逆導通半導体素子のダイオード素子領域に生じるスイッチング損失を、第３工程においても抑制することができる。
この給電装置の駆動方法では、第３工程終了後に第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えて第１工程を実行する際に、第１の逆導通半導体素子のダイオート素子領域に印加される電圧値を計測し、第１の逆導通半導体素子のダイオート素子領域に印加される電圧値が第１の逆導通半導体素子のダイオート素子領域に逆回復電流が流れる閾値電圧を超えるタイミングまで、第１の逆導通半導体素子の少なくとも第２トレンチゲート電極に、第３電圧を印加し続けることが好ましい。
例えば、ボディ領域がｐ型であり、ドリフト領域がｎ型であるとする。この場合、ボディ領域のｐ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｐ型不純物濃度が高過ぎることがある。この場合、第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換える際に、第１の逆導通半導体素子のドリフト領域には、ｐ型不純物が高濃度で注入されている。第２の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換わった際に、第１の逆導通半導体素子のドリフト領域に注入されたｐ型不純物が一度にボディ領域へと戻ると、大きな逆回復電流が発生し、スイッチング損失が増大してしまう。
ボディ領域がｎ型である場合も同様の現象が得られる。この場合も、ボディ領域のｎ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｎ型不純物濃度が高過ぎることがある。この場合でも、大きな逆回復電流が発生し、スイッチング損失が増大してしまう。
ボディ領域がｎ型である場合も同様の現象が得られる。この場合も、ボディ領域のｎ型不純物濃度がＩＧＢＴに最適な不純物濃度に調整されていると、ダイオードのためのボディ領域としてはｎ型不純物濃度が高過ぎることがある。この場合でも、大きな逆回復電流が発生し、スイッチング損失が増大してしまう。
この給電装置の駆動方法では、第１の逆導通半導体素子のダイオート素子領域に逆回復電流が流れるタイミングまで、第１の逆導通半導体素子の第２トレンチゲート電極に第３電圧を印加し続ける。これによって、第１工程初期において、第１の逆導通半導体素子のドリフト領域に注入されている第２導電型の不純物が一度にボディ領域に戻ることが防止される。給電装置に発生するスイッチング損失を抑制することができる。
本発明によると、ＩＧＢＴ素子領域とダイオード素子領域を構成する半導体領域が共通の不純物濃度を備えている場合に、還流ダイオードに生じる正孔あるいは電子の注入効率をダイオードに好適な値に調整することができる。これによって、ダイオードのスイッチング損失を抑制することがでる。
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）第１トレンチゲート電極と第２トレンチゲート電極は、電気的に接続されている。
（特徴２）第１トレンチゲート電極と第２トレンチゲート電極が電気的に接続されている給電装置では、第３電圧は以下のように設定される。（１）第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ、第３電圧は第１の逆導通半導体素子のボディ領域の電圧よりも高く、かつ第１の逆導通半導体素子のＩＧＢＴ領域の閾値電圧よりも低く設定される。（２）第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ、第３電圧は第１の逆導通半導体素子のボディ領域の電圧よりも低く、かつ第１の逆導通半導体素子のＩＧＢＴ領域の閾値電圧よりも高く設定される。
（特徴１）第１トレンチゲート電極と第２トレンチゲート電極は、電気的に接続されている。
（特徴２）第１トレンチゲート電極と第２トレンチゲート電極が電気的に接続されている給電装置では、第３電圧は以下のように設定される。（１）第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも高ければ、第３電圧は第１の逆導通半導体素子のボディ領域の電圧よりも高く、かつ第１の逆導通半導体素子のＩＧＢＴ領域の閾値電圧よりも低く設定される。（２）第１電圧が第２の逆導通半導体素子のボディ領域の電圧よりも低ければ、第３電圧は第１の逆導通半導体素子のボディ領域の電圧よりも低く、かつ第１の逆導通半導体素子のＩＧＢＴ領域の閾値電圧よりも高く設定される。
第１実施例
図１に、本発明を具現化した半導体装置２を示す。半導体装置２は、第１ゲート電圧印加回路１０と、第２ゲート電圧印加回路１２と、逆導通半導体素子２０を備えている。第１ゲート電圧印加回路１０は、逆導通半導体素子２０の第１トレンチゲート電極２６と電気的に接続されている。第２ゲート電圧印加回路１２は、逆導通半導体素子２０の第２トレンチゲート電極４６と電気的に接続されている。
逆導通半導体素子２０は、同一の半導体基板内に、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）素子領域２２と、ダイオード素子領域２４が形成されている。図1は、ＩＧＢＴ素子領域２２とダイオード素子領域２４の境界近傍の断面図を示している。
逆導通半導体素子２０は、１枚のｎ型不純物を低濃度に含む半導体基板から形成されている。半導体基板が未加工状態で残っている部分によって、ドリフト領域３８が形成されている。ドリフト領域３８の表面側に、ｐ型不純物を含むボディ領域３６が積層されている。ドリフト領域３８とボディ領域３６は、ＩＧＢＴ素子領域２２とダイオード素子領域２４の関わりなく、一様に伸びている。
ＩＧＢＴ素子領域２２内では、ボディ領域３６の表面に臨む位置に、ｎ型不純物を高濃度に含んでいるエミッタ領域３０が規則的間隔を隔てて形成されている。各々のエミッタ領域３０は、ボディ領域３６によって、ドリフト領域３８から隔てられている。隣接するエミッタ領域３０間においてボディ領域３６の表面に臨む範囲には、ｐ型不純物を高濃度に含んでいるボディコンタクト領域３４が形成されている。
ダイオード素子領域２４内では、ｎ型不純物を高濃度に含んでいる第1ボディコンタクト領域３５が規則的間隔を隔てて形成されている。各々の第1ボディコンタクト領域３５は、ボディ領域３６によって、ドリフト領域３８から隔てられている。隣接する第1ボディコンタクト領域３５間においてボディ領域３６の表面に臨む範囲には、ｐ型不純物を高濃度に含んでいる第２ボディコンタクト領域３４が形成されている。図1の領域３４は、ＩＧＢＴ素子領域２２内のボディコンタクト領域３４でもあり、ダイオード素子領域２４内の第２ボディコンタクト領域３４でもある。ダイオード素子領域２４内のｐ型のボディ領域３６とｐ型の第２ボディコンタクト領域３４は、ダイオードのアノード領域を構成している。
ＩＧＢＴ素子領域２２では、各々のエミッタ領域３０の表面からエミッタ領域３０とボディ領域３６を貫通してドリフト領域３８に達する第1トレンチ３７が形成されている。各々の第1トレンチ３７の壁面はゲート絶縁膜２８で被覆されており、各々の第１トレンチ３７の内側に第１トレンチゲート電極２６が充填されている。
ダイオード素子領域２４では、各々の第1ボディコンタクト領域３５の表面から第1ボディコンタクト領域３５とボディ領域３６を貫通してドリフト領域３８に達する第２トレンチ４７が形成されている。各々の第２トレンチ４７の壁面はゲート絶縁膜４８で被覆されており、各々の第２トレンチ４７の内側に第２トレンチゲート電極４６が充填されている。
逆導通半導体素子２０の表面には、エミッタ電極３２が形成されている。エミッタ電極３２は、ＩＧＢＴ素子領域２２では、エミッタ領域３０とボディコンタクト領域３４に導通し、ダイオード素子領域２４では、第１ボディコンタクト領域３５と第２ボディコンタクト領域３４に導通している。第１トレンチゲート電極２６は図示しない断面で、逆導通半導体素子２０の表面に露出し、第１ゲート電圧印加回路１０に接続されている。また第２トレンチゲート電極４６は図示しない断面で、逆導通半導体素子２０の表面に露出し、第２ゲート電圧印加回路１２に接続されている。
ＩＧＢＴ素子領域２２では、ドリフト領域３８の裏面側に、ｐ型不純物を含むコレクタ領域４４が形成されている。ダイオード素子領域２４では、ドリフト領域３８の裏面側に、ｎ型不純物を含むドリフトコンタクト領域４０が形成されている。ダイオード素子領域２４内のｎ型のドリフト領域３８とｎ型ドリフトコンタクト領域４０は、ダイオードのカソード領域を構成している。
逆導通半導体素子２０の裏面にはコレクタ電極４２が形成されている。コレクタ電極４２は、コレクタ領域４４とドリフトコンタクト領域４０と導通している。
図１に、本発明を具現化した半導体装置２を示す。半導体装置２は、第１ゲート電圧印加回路１０と、第２ゲート電圧印加回路１２と、逆導通半導体素子２０を備えている。第１ゲート電圧印加回路１０は、逆導通半導体素子２０の第１トレンチゲート電極２６と電気的に接続されている。第２ゲート電圧印加回路１２は、逆導通半導体素子２０の第２トレンチゲート電極４６と電気的に接続されている。
逆導通半導体素子２０は、同一の半導体基板内に、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）素子領域２２と、ダイオード素子領域２４が形成されている。図1は、ＩＧＢＴ素子領域２２とダイオード素子領域２４の境界近傍の断面図を示している。
逆導通半導体素子２０は、１枚のｎ型不純物を低濃度に含む半導体基板から形成されている。半導体基板が未加工状態で残っている部分によって、ドリフト領域３８が形成されている。ドリフト領域３８の表面側に、ｐ型不純物を含むボディ領域３６が積層されている。ドリフト領域３８とボディ領域３６は、ＩＧＢＴ素子領域２２とダイオード素子領域２４の関わりなく、一様に伸びている。
ＩＧＢＴ素子領域２２内では、ボディ領域３６の表面に臨む位置に、ｎ型不純物を高濃度に含んでいるエミッタ領域３０が規則的間隔を隔てて形成されている。各々のエミッタ領域３０は、ボディ領域３６によって、ドリフト領域３８から隔てられている。隣接するエミッタ領域３０間においてボディ領域３６の表面に臨む範囲には、ｐ型不純物を高濃度に含んでいるボディコンタクト領域３４が形成されている。
ダイオード素子領域２４内では、ｎ型不純物を高濃度に含んでいる第1ボディコンタクト領域３５が規則的間隔を隔てて形成されている。各々の第1ボディコンタクト領域３５は、ボディ領域３６によって、ドリフト領域３８から隔てられている。隣接する第1ボディコンタクト領域３５間においてボディ領域３６の表面に臨む範囲には、ｐ型不純物を高濃度に含んでいる第２ボディコンタクト領域３４が形成されている。図1の領域３４は、ＩＧＢＴ素子領域２２内のボディコンタクト領域３４でもあり、ダイオード素子領域２４内の第２ボディコンタクト領域３４でもある。ダイオード素子領域２４内のｐ型のボディ領域３６とｐ型の第２ボディコンタクト領域３４は、ダイオードのアノード領域を構成している。
ＩＧＢＴ素子領域２２では、各々のエミッタ領域３０の表面からエミッタ領域３０とボディ領域３６を貫通してドリフト領域３８に達する第1トレンチ３７が形成されている。各々の第1トレンチ３７の壁面はゲート絶縁膜２８で被覆されており、各々の第１トレンチ３７の内側に第１トレンチゲート電極２６が充填されている。
ダイオード素子領域２４では、各々の第1ボディコンタクト領域３５の表面から第1ボディコンタクト領域３５とボディ領域３６を貫通してドリフト領域３８に達する第２トレンチ４７が形成されている。各々の第２トレンチ４７の壁面はゲート絶縁膜４８で被覆されており、各々の第２トレンチ４７の内側に第２トレンチゲート電極４６が充填されている。
逆導通半導体素子２０の表面には、エミッタ電極３２が形成されている。エミッタ電極３２は、ＩＧＢＴ素子領域２２では、エミッタ領域３０とボディコンタクト領域３４に導通し、ダイオード素子領域２４では、第１ボディコンタクト領域３５と第２ボディコンタクト領域３４に導通している。第１トレンチゲート電極２６は図示しない断面で、逆導通半導体素子２０の表面に露出し、第１ゲート電圧印加回路１０に接続されている。また第２トレンチゲート電極４６は図示しない断面で、逆導通半導体素子２０の表面に露出し、第２ゲート電圧印加回路１２に接続されている。
ＩＧＢＴ素子領域２２では、ドリフト領域３８の裏面側に、ｐ型不純物を含むコレクタ領域４４が形成されている。ダイオード素子領域２４では、ドリフト領域３８の裏面側に、ｎ型不純物を含むドリフトコンタクト領域４０が形成されている。ダイオード素子領域２４内のｎ型のドリフト領域３８とｎ型ドリフトコンタクト領域４０は、ダイオードのカソード領域を構成している。
逆導通半導体素子２０の裏面にはコレクタ電極４２が形成されている。コレクタ電極４２は、コレクタ領域４４とドリフトコンタクト領域４０と導通している。
コレクタ領域４４が形成されている領域２２では、逆導通半導体素子２０がＩＧＢＴとして作動する。ＩＧＢＴとして作動する領域２２では、ｎ＋型のエミッタ領域３０とｐ型のボディ領域３６とｎ−型のドリフト領域３８とｐ型のコレクタ領域４４が積層されている。エミッタ領域３０とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第１トレンチゲート電極２６が形成されている。
図１に示すように、コレクタ電極４２に正電圧を印加してエミッタ電極３２を接地した状態で、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧である第１電圧を印加すると、第１トレンチゲート電極２６の周辺のボディ領域３６にｎ型の反転層５２が形成され、エミッタ領域３０から反転層５２を経てドリフト領域３８に電子が注入される。すると、コレクタ領域４４からドリフト領域３８に正孔が注入される。ドリフト領域３８に電子と正孔が注入され、伝導度変調現象が活発化する。これによって、コレクタ電極４２とエミッタ電極３２間が導通し、電流１０４が流れる。これをオン状態という。ＩＧＢＴは、伝導度変調現象を利用するので、オン電圧が低い。
第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加するのを中断すると、エミッタ領域３０からドリフト領域３８に電子が注入されなくなる。これをオフ状態という。ＩＧＢＴ素子領域２２では、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加する間はオン状態に制御され、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加するのを中断するとオフ状態に制御される。
図１に示すように、コレクタ電極４２に正電圧を印加してエミッタ電極３２を接地した状態で、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧である第１電圧を印加すると、第１トレンチゲート電極２６の周辺のボディ領域３６にｎ型の反転層５２が形成され、エミッタ領域３０から反転層５２を経てドリフト領域３８に電子が注入される。すると、コレクタ領域４４からドリフト領域３８に正孔が注入される。ドリフト領域３８に電子と正孔が注入され、伝導度変調現象が活発化する。これによって、コレクタ電極４２とエミッタ電極３２間が導通し、電流１０４が流れる。これをオン状態という。ＩＧＢＴは、伝導度変調現象を利用するので、オン電圧が低い。
第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加するのを中断すると、エミッタ領域３０からドリフト領域３８に電子が注入されなくなる。これをオフ状態という。ＩＧＢＴ素子領域２２では、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加する間はオン状態に制御され、第１トレンチゲート電極２６に閾値電圧Ｖｔｈ以上の正電圧を印加するのを中断するとオフ状態に制御される。
複数個のＩＧＢＴ素子を利用してインバータ回路（給電装置の一種）を構成した場合、一つのＩＧＢＴ素子をオフ状態に切換えた際に、電気的負荷の誘導成分によって、ＩＧＢＴ素子に大電圧が印加されて素子が損傷することがある。そこで、ＩＧＢＴ素子と並列にダイオードを接続することによって、ＩＧＢＴ素子をオフ状態に切換えた際に電気的負荷の誘導成分によって流れ続ける電流をダイオードに流す回路が普及している。以下ではこれを還流ダイオードといい、そのダイオードに流れる電流を還流電流という。
逆導通半導体素子２０のダイオード素子領域２４は、還流ダイオードとして作動する。すなわち、ドリフトコンタクト領域４０が形成されている領域２４では、逆導通半導体素子２０が還流ダイオードとして作動する。
還流ダイオードとして作動する領域２４では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０が積層されている。ｐ型のボディ領域３６の表面に、ｎ＋型の第１ボディコンタクト領域３５とｐ＋型の第２ボディコンタクト領域３４が形成されている。第１ボディコンタクト領域３５とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第２トレンチゲート電極４６が形成されている。
エミッタ電極３２にコレクタ電極４２の電位よりも高い正電圧が印加されると、ｐ型の第２ボディコンタクト領域３４とｐ型のボディ領域３６がアノードとして作動し、ｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０がカソードとして作動するダイオードが形成される。
逆導通半導体素子２０のダイオード素子領域２４は、還流ダイオードとして作動する。すなわち、ドリフトコンタクト領域４０が形成されている領域２４では、逆導通半導体素子２０が還流ダイオードとして作動する。
還流ダイオードとして作動する領域２４では、ｐ型のボディ領域３６とｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０が積層されている。ｐ型のボディ領域３６の表面に、ｎ＋型の第１ボディコンタクト領域３５とｐ＋型の第２ボディコンタクト領域３４が形成されている。第１ボディコンタクト領域３５とドリフト領域３８を分離しているボディ領域３６を貫通して伸びる第２トレンチゲート電極４６が形成されている。
エミッタ電極３２にコレクタ電極４２の電位よりも高い正電圧が印加されると、ｐ型の第２ボディコンタクト領域３４とｐ型のボディ領域３６がアノードとして作動し、ｎ−型のドリフト領域３８とｎ型のドリフトコンタクト領域４０がカソードとして作動するダイオードが形成される。
図２に示すように、エミッタ電極３２にコレクタ電極４２の電位よりも高い正電圧が印加されると、還流電流１０６が流れる。ＩＧＢＴの特性上、ｎ−型のドリフト領域３８の不純物濃度よりもｐ型のボディ領域３６の不純物濃度が高く設定されている。その不純物濃度の関係がダイオード素子領域２４でも維持されている。そのため、不純物濃度が高いボディ領域３６から不純物濃度が低いドリフト領域３８へ多量の正孔５４が流れ込む。すなわち、ダイオード素子領域２４では正孔５４の注入効率が大きくなってしまう。
この場合、エミッタ電極３２の電圧がコレクタ電極４２の電圧よりも低くなった時に、図３に示すように、ドリフト領域３８に蓄積していた正孔５４がボディ領域３６に戻り、逆回復電流１０８が流れる。大きな逆回復電流１０８が流れると、スイッチング損失が増大してしまう。スイッチング損失の大きさは、ドリフト領域３８への正孔５４の注入効率に依存する。スイッチング損失を抑制するためには、ドリフト領域３８とボディ領域３６の不純物濃度をダイオード素子領域２４に要求される特性にあわせて調整し、正孔５４の注入効率を調整することが必要である。しかしながら、逆導通半導体素子２０では、ドリフト領域３８とボディ領域３６の不純物濃度が、ＩＧＢＴ素子領域２２の特性にあわせて決定されており、ダイオード素子領域２４の特性にあわせて調整することができない。そのためにダイオード素子領域２４のスイッチング損失が大きくなってしまう。本実施例では、ダイオード素子領域２４に存在する第２トレンチゲート電極２６を利用して、ダイオード素子領域２４のスイッチング損失を小さくする。
この場合、エミッタ電極３２の電圧がコレクタ電極４２の電圧よりも低くなった時に、図３に示すように、ドリフト領域３８に蓄積していた正孔５４がボディ領域３６に戻り、逆回復電流１０８が流れる。大きな逆回復電流１０８が流れると、スイッチング損失が増大してしまう。スイッチング損失の大きさは、ドリフト領域３８への正孔５４の注入効率に依存する。スイッチング損失を抑制するためには、ドリフト領域３８とボディ領域３６の不純物濃度をダイオード素子領域２４に要求される特性にあわせて調整し、正孔５４の注入効率を調整することが必要である。しかしながら、逆導通半導体素子２０では、ドリフト領域３８とボディ領域３６の不純物濃度が、ＩＧＢＴ素子領域２２の特性にあわせて決定されており、ダイオード素子領域２４の特性にあわせて調整することができない。そのためにダイオード素子領域２４のスイッチング損失が大きくなってしまう。本実施例では、ダイオード素子領域２４に存在する第２トレンチゲート電極２６を利用して、ダイオード素子領域２４のスイッチング損失を小さくする。
図４は、エミッタ電極３２にコレクタ電極４２の電圧よりも高い正電圧が印加され、ダイオード素子領域２４に還流電流１１０が流れる場合を示しており、第２トレンチゲート電極４６にエミッタ電極３２の電圧（これはボディ領域３６の電圧に等しい）よりも高い正電圧である第２電圧を印加した場合を示している。第２トレンチゲート電極４６に上記の正電圧を印加すると、第２トレンチゲート電極４６の周辺のボディ領域３６にｎ型の反転層５６が形成される。そのため、エミッタ電極３２とコレクタ電極４２の間に、ｎ型の第１ボディコンタクト領域３５とｎ型の反転層５６とｎ型のドリフト領域３８とｎ型のドリフトコンタクト領域４０が連続して配置される。そのために電子５８が上記の連続したｎ型領域を通ってコレクタ電極４２からエミッタ電極３２へ流れることができる。これによって、ダイオード素子領域２４における電子５８の注入効率が増大し、正孔５４の注入効率が低下する。正孔の注入効率を適値に調整することができ、ダイオード素子領域２４で発生するスイッチング損失を抑制することができる。図４を参照して説明した現象を利用すると、逆回復電流が大きな値に発達することを抑えることができる。すると、逆回復電流の変化速度も抑えられ、逆回復電流の変化速度に起因して生じるサージ電圧を小さく抑えることができる。過大なサージ電圧によって、逆導通半導体素子２０が破損することを防止することもできる。
第２実施例
図５に、本発明の第２実施例の半導体装置１０２の断面図を示す。本実施例の半導体装置１０２は、ゲート電圧印加回路１４と逆導通半導体素子２０を備えている。本実施例の半導体装置１０２は、逆導通半導体素子２０の第１トレンチゲート電極２６と第２トレンチゲート電極４６が電気的に接続されており、ゲート電圧印加回路１４に共通して接続されている。
本実施例の半導体装置１０２では、エミッタ電極３２にコレクタ電極４２の電圧よりも高い正電圧が印加されてダイオード素子領域２４に還流電流１１２が流れる場合に、第１トレンチゲート電極２６と第２トレンチゲート電極４６の両方にエミッタ電極３２の電圧よりも高い正電圧である第２電圧を印加する。これによって、第１トレンチゲート電極２６と第２トレンチゲート電極４６の周辺のボディ領域３６にｎ型の反転層６０が形成され、それぞれの反転層６０を通して電子５８をコレクタ電極４２からエミッタ電極３２へ流すことができる。その為、ダイオード素子領域２４における電子電流の割合をさらに増大することができ、ダイオード素子領域２４で発生するスイッチング損失をさらに抑制することができる。
図５に、本発明の第２実施例の半導体装置１０２の断面図を示す。本実施例の半導体装置１０２は、ゲート電圧印加回路１４と逆導通半導体素子２０を備えている。本実施例の半導体装置１０２は、逆導通半導体素子２０の第１トレンチゲート電極２６と第２トレンチゲート電極４６が電気的に接続されており、ゲート電圧印加回路１４に共通して接続されている。
本実施例の半導体装置１０２では、エミッタ電極３２にコレクタ電極４２の電圧よりも高い正電圧が印加されてダイオード素子領域２４に還流電流１１２が流れる場合に、第１トレンチゲート電極２６と第２トレンチゲート電極４６の両方にエミッタ電極３２の電圧よりも高い正電圧である第２電圧を印加する。これによって、第１トレンチゲート電極２６と第２トレンチゲート電極４６の周辺のボディ領域３６にｎ型の反転層６０が形成され、それぞれの反転層６０を通して電子５８をコレクタ電極４２からエミッタ電極３２へ流すことができる。その為、ダイオード素子領域２４における電子電流の割合をさらに増大することができ、ダイオード素子領域２４で発生するスイッチング損失をさらに抑制することができる。
第３実施例
図６に、本発明の駆動方法を利用した給電装置２０２を示す。参照数字に続けてアルファベット記号が用いられており、以下の説明でアルファベット記号が省略されている場合は、同じ参照数字の部材に共通する説明であることを示す。
図６に示すように、給電装置２０２は、２つの逆導通半導体素子２０ａと２０ｄが直列に接続されている直列回路６２ａと、２つの逆導通半導体素子２０ｂと２０ｃが直列に接続されている直列回路６２ｂを備えている。直列回路６２ａと直列回路６２ｂはそれぞれ単独で給電装置を構成しており、本実施例では、直列回路６２ａと直列回路６２ｂを並列に接続した給電装置２０２を用いて説明を行う。
逆導通半導体素子２０ａのエミッタ電極３２ａは、接地されている。逆導通半導体素子２０ｄのコレクタ電極４２ｄは、直流電源６８のプラス電源に接続されている。逆導通半導体素子２０ａのコレクタ電極４２ａと逆導通半導体素子２０ｄのエミッタ電極３２ｄは、直列回路６２ａの中間電位点６４ａに接続されている。直列回路６２ａの中間電位点６４ａは、モータコイル７０の一方の端子に接続されている。逆導通半導体素子２０ｂのエミッタ電極３２ｂは、接地されている。逆導通半導体素子２０ｃのコレクタ電極４２ｃは、直流電源６８のプラス電源に接続されている。逆導通半導体素子２０ｂのコレクタ電極４２ｂと逆導通半導体素子２０ｃのエミッタ電極３２ｃは、直列回路６２ｂの中間電位点６４ｂに接続されている。また、直列回路６２ｂの中間電位点６４ｂは、モータコイル７０の他方の端子に接続されている。モータコイル７０はインダクタンス成分を持っている電気的負荷である。
第２実施例と同様に、逆導通半導体素子２０ａの第１トレンチゲート電極２６ａと第２トレンチゲート電極４６ａは電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。同様に、逆導通半導体素子２０ｂの第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。逆導通半導体素子２０ｃの第１トレンチゲート電極２６ｃと第２トレンチゲート電極４６ｃも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。逆導通半導体素子２０ｄの第１トレンチゲート電極２６ｄと第２トレンチゲート電極４６ｄも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。各々の逆導通半導体素子２０では、第１トレンチゲート電極２６と第２トレンチゲート電極４６の電圧が等しい。ゲート電圧印加回路７２は、各々の逆導通半導体素子２０ａ，２０ｂ，２０ｃ，２０ｄのトレンチゲート電圧を独立に制御する。
図６に、本発明の駆動方法を利用した給電装置２０２を示す。参照数字に続けてアルファベット記号が用いられており、以下の説明でアルファベット記号が省略されている場合は、同じ参照数字の部材に共通する説明であることを示す。
図６に示すように、給電装置２０２は、２つの逆導通半導体素子２０ａと２０ｄが直列に接続されている直列回路６２ａと、２つの逆導通半導体素子２０ｂと２０ｃが直列に接続されている直列回路６２ｂを備えている。直列回路６２ａと直列回路６２ｂはそれぞれ単独で給電装置を構成しており、本実施例では、直列回路６２ａと直列回路６２ｂを並列に接続した給電装置２０２を用いて説明を行う。
逆導通半導体素子２０ａのエミッタ電極３２ａは、接地されている。逆導通半導体素子２０ｄのコレクタ電極４２ｄは、直流電源６８のプラス電源に接続されている。逆導通半導体素子２０ａのコレクタ電極４２ａと逆導通半導体素子２０ｄのエミッタ電極３２ｄは、直列回路６２ａの中間電位点６４ａに接続されている。直列回路６２ａの中間電位点６４ａは、モータコイル７０の一方の端子に接続されている。逆導通半導体素子２０ｂのエミッタ電極３２ｂは、接地されている。逆導通半導体素子２０ｃのコレクタ電極４２ｃは、直流電源６８のプラス電源に接続されている。逆導通半導体素子２０ｂのコレクタ電極４２ｂと逆導通半導体素子２０ｃのエミッタ電極３２ｃは、直列回路６２ｂの中間電位点６４ｂに接続されている。また、直列回路６２ｂの中間電位点６４ｂは、モータコイル７０の他方の端子に接続されている。モータコイル７０はインダクタンス成分を持っている電気的負荷である。
第２実施例と同様に、逆導通半導体素子２０ａの第１トレンチゲート電極２６ａと第２トレンチゲート電極４６ａは電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。同様に、逆導通半導体素子２０ｂの第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。逆導通半導体素子２０ｃの第１トレンチゲート電極２６ｃと第２トレンチゲート電極４６ｃも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。逆導通半導体素子２０ｄの第１トレンチゲート電極２６ｄと第２トレンチゲート電極４６ｄも電気的に接続され、ゲート電圧印加回路７２に共通して接続されている。各々の逆導通半導体素子２０では、第１トレンチゲート電極２６と第２トレンチゲート電極４６の電圧が等しい。ゲート電圧印加回路７２は、各々の逆導通半導体素子２０ａ，２０ｂ，２０ｃ，２０ｄのトレンチゲート電圧を独立に制御する。
また、逆導通半導体素子２０ａのダイオード素子領域２４ａには、電圧測定素子８０ａが接続されている。電圧測定素子８０ａは、ダイオード素子領域２４ａに印加される電圧を測定する。電圧測定素子８０ａの出力端子８２ａはゲート電圧印加回路７２に接続されており、電圧測定素子８０ａが測定した電圧値がゲート電圧印加回路７２に伝達される。同様に、逆導通半導体素子２０ｂのダイオード素子領域には、電圧測定素子８０ｂが接続されている。電圧測定素子８０ｂは、ダイオード素子領域２４ｂに印加される電圧を測定し、出力端子８２ｂを介して測定した電圧値をゲート電圧印加回路７２に伝達する。逆導通半導体素子２０ｃのダイオード素子領域２４ｃには、電圧測定素子８０ｃが接続されている。電圧測定素子８０ｃは、ダイオード素子領域２４ｃに印加される電圧を測定し、出力端子８２ｃを介して測定した電圧値をゲート電圧印加回路７２に伝達する。逆導通半導体素子２０ｄのダイオード素子領域２４ｄには、電圧測定素子８０ｄが接続されている。電圧測定素子８０ｄは、ダイオード素子領域２４ｄに印加される電圧を測定し、出力端子８２ｄを介して測定した電圧値をゲート電圧印加回路７２に伝達する。
本実施例の給電装置２０２は、各逆導通半導体素子２０ａ，２０ｂ，２０ｃ，２０ｄのトレンチゲート電圧を時間に対して独立に制御することで、モータコイル７０に供給する電力を調整する。図８のタイムチャートに、各逆導通半導体素子２０ａ，２０ｂ，２０ｃ，２０ｄに印加するトレンチゲート電圧の変更の様子を示す。図８のＶａは、逆導通半導体素子２０ａのトレンチゲートに印加する電圧を示す。添え字ｂ，ｃ，ｄについても同様である。前記したように、本実施例の給電装置２０２では、各々の逆導通半導体素子２０における第１トレンチゲート電極２６に印加する電圧と第２トレンチゲート電極４６に印加する電圧は等しい。
図８のＨ１電圧は、逆導通半導体素子２０のＩＧＢＴ素子領域２２がオンする閾値電圧以上に設定されている第１電圧(正電圧)である。Ｈ１電圧を印加することにより、ＩＧＢＴ素子領域２２は導通する。図８のＨ２電圧は、逆導通半導体素子２０のダイオード素子領域２４に反転層が形成される電圧以上に設定されている第２電圧(正電圧)である。Ｈ２電圧を印加することにより、ダイオード素子領域２４のエミッタ電極３２とコレクタ電極４２間に同一導電型の電流路が形成される。図８のＨ３電圧は、逆導通半導体素子２０のＩＧＢＴ素子領域２２がオンする閾値電圧未満で、かつ、ダイオード素子領域２４に反転層が形成される電圧以上に設定されている第３電圧(正電圧)である。Ｈ３電圧を印加することにより、ＩＧＢＴ素子領域２２は非導通となる一方、ダイオード素子領域２４のエミッタ電極３２とコレクタ電極４２間に同一導電型の電流路が形成される。Ｈ１電圧とＨ２とＨ３電圧は、共に、ボディ領域３６の電圧よりも高い。本実施例では、Ｈ１電圧とＨ２電圧は等しく設定されており、Ｈ１電圧とＨ２電圧はＨ３電圧よりも高く設定されている。
Ｌｏ電圧は、逆導通半導体素子２０のＩＧＢＴ素子領域２２の閾値電圧と、ダイオード素子領域２４に反転層が形成される電圧のいずれよりも低い電圧を示す。Ｌｏ電圧を印加することにより、ＩＧＢＴ素子領域２２は非導通となり、ダイオード素子領域２４には同一導電型の電流路が形成されない。本実施例では、Ｌｏ電圧は、ゲート電圧印加回路７２が、第１トレンチゲート電極２６と第２トレンチゲート電極４６に電圧を印加しないときの電圧である。ゲート電圧印加回路７２が、第１トレンチゲート電極２６と第２トレンチゲート電極４６にＨ１電圧、Ｈ２電圧又はＨ３電圧を印加するのを中断すると、第１トレンチゲート電極２６と第２トレンチゲート電極４６にＬｏ電圧が印加される。
図８のＩｃは逆導通半導体素子２０ｃを図６の矢印１２０の方向に流れる電流の大きさを示す。図８のＩｂは逆導通半導体素子２０ｂを図６の矢印１２２の方向に流れる電流の大きさを示す。図８のＩｅはモータコイル７０を図６の矢印１２４の方向に流れる電流の大きさを示す。
Ｌｏ電圧は、逆導通半導体素子２０のＩＧＢＴ素子領域２２の閾値電圧と、ダイオード素子領域２４に反転層が形成される電圧のいずれよりも低い電圧を示す。Ｌｏ電圧を印加することにより、ＩＧＢＴ素子領域２２は非導通となり、ダイオード素子領域２４には同一導電型の電流路が形成されない。本実施例では、Ｌｏ電圧は、ゲート電圧印加回路７２が、第１トレンチゲート電極２６と第２トレンチゲート電極４６に電圧を印加しないときの電圧である。ゲート電圧印加回路７２が、第１トレンチゲート電極２６と第２トレンチゲート電極４６にＨ１電圧、Ｈ２電圧又はＨ３電圧を印加するのを中断すると、第１トレンチゲート電極２６と第２トレンチゲート電極４６にＬｏ電圧が印加される。
図８のＩｃは逆導通半導体素子２０ｃを図６の矢印１２０の方向に流れる電流の大きさを示す。図８のＩｂは逆導通半導体素子２０ｂを図６の矢印１２２の方向に流れる電流の大きさを示す。図８のＩｅはモータコイル７０を図６の矢印１２４の方向に流れる電流の大きさを示す。
図８のＴ１で示す第１期間では、図６に示すように、直列回路６２ａの一方側（この場合は低電圧側）の逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａをオン状態とする。直列回路６２ａの他方側（この場合は高電圧側）の逆導通半導体素子２０ｄのＩＧＢＴ素子領域２２ｄをオフ状態とする。直列回路６２ｂの一方側（低電圧側）の逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂをオフ状態とする。直列回路６２ｂの他方側（高電圧側）の逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオン状態とする。すなわち、逆導通半導体素子２０ａの第１トレンチゲート電極２６ａと逆導通半導体素子２０ｃの第１トレンチゲート電極２６ｃに、Ｈ１電圧を印加する。また、逆導通半導体素子２０ｂの第１トレンチゲート電極２６ｂと逆導通半導体素子２０ｄの第１トレンチゲート電極２６ｄにはＬｏ電圧を印加する。これにより直流電源６８から、逆導通半導体素子２０ｃとモータコイル７０と逆導通半導体素子２０ａを通して、電流１１４が流れる。このとき、逆導通半導体素子２０ａの第２トレンチゲート電極４６ａと逆導通半導体素子２０ｃの第２トレンチゲート電極４６ｃにもＨ１電圧が印加される。この結果、ダイオード素子領域２４ａ、２４ｃにも電流が流れる。ＩＧＢＴ素子領域２２ａ，２２ｃと、ダイオード素子領域２４ａ、２４ｃの両者に電流が流れても問題は生じない。また、逆導通半導体素子２０ｂの第２トレンチゲート電極４６ｂと逆導通半導体素子２０ｄの第２トレンチゲート電極４６ｄにもＬｏ電圧が印加される。ダイオード素子領域２４ｂ、２４ｄに反転層が形成されることはない。逆導通半導体素子２０ｂと逆導通半導体素子２０ｄに電流が流れることはない。
次に図８のＴ２で示す第２期間に移ると、それまでオンしていた逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオフ状態に切換える。逆導通半導体素子２０ｄのＩＧＢＴ素子領域２２ｄは、オフ状態に維持し、逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａはオン状態に維持する。
モータコイル７０はリアクタンス成分を含むために、それまでオンしていた逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオフ状態に切換えると、図７に示すように、モータコイル７０には電流１１４と同じ向きに還流電流１１６を流そうとする起電力が発生する。第２期間では、電流１１４が流れていた逆導通半導体素子２０ａにＨ１電圧が印加されており、図７に示すように、電流１１４は逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａを通って低電位側に流れる。その後、電流１１４は、逆導通半導体素子２０ｂのダイオード素子領域２４ｂを通ってモータコイル７０へと流れる。モータコイル７０に生じた起電力によって、逆導通半導体素子２０ｂのエミッタ電極３２ｂの電圧の方がコレクタ電極４２ｂよりも高くなる。図２の逆導通半導体素子２０に示すように、逆導通半導体素子２０ｂのダイオード素子領域２４ｂには、還流電流１１６が流れる。この場合、エミッタ電極３２ｂがアノードとなり、コレクタ電極４２ｂがカソードとなる。
モータコイル７０はリアクタンス成分を含むために、それまでオンしていた逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオフ状態に切換えると、図７に示すように、モータコイル７０には電流１１４と同じ向きに還流電流１１６を流そうとする起電力が発生する。第２期間では、電流１１４が流れていた逆導通半導体素子２０ａにＨ１電圧が印加されており、図７に示すように、電流１１４は逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａを通って低電位側に流れる。その後、電流１１４は、逆導通半導体素子２０ｂのダイオード素子領域２４ｂを通ってモータコイル７０へと流れる。モータコイル７０に生じた起電力によって、逆導通半導体素子２０ｂのエミッタ電極３２ｂの電圧の方がコレクタ電極４２ｂよりも高くなる。図２の逆導通半導体素子２０に示すように、逆導通半導体素子２０ｂのダイオード素子領域２４ｂには、還流電流１１６が流れる。この場合、エミッタ電極３２ｂがアノードとなり、コレクタ電極４２ｂがカソードとなる。
本実施例の駆動方法では、ゲート電圧印加回路７２が、第２期間の間、還流電流が流れる逆導通半導体素子２０ｂにエミッタ電極３２ｂの電圧よりも高い正電圧（Ｈ２電圧）を印加する。
逆導通半導体素子２０ｂにＨ２電圧を印加することによって、図５に示すように、ｐ型不純物を含むボディ領域３６ｂのうち、第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂに対向する範囲に、ｎ型の反転層６０ｂが形成される。ボディ領域３６ｂに反転層６０ｂが形成されると、コレクタ電極４２ｂからエミッタ電極３２ｂに向かって電子を流す電流路が形成される。これにより、ドリフト領域３８ｂに注入される正孔の注入効率を低下させることができる。そのため、図８に示すように、第２期間Ｔ２の経過後、第１期間Ｔ１の初期期間に、ドリフト領域３８ｂからボディ領域３６ｂに戻る正孔による逆回復電流Ｉｒ（図８参照）を抑制することができる。ダイオード素子領域２４ｂに発生するスイッチング損失を抑制することができ、給電装置２０２で発生するスイッチング損失を抑制することができる。
逆導通半導体素子２０ｂにＨ２電圧を印加することによって、図５に示すように、ｐ型不純物を含むボディ領域３６ｂのうち、第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂに対向する範囲に、ｎ型の反転層６０ｂが形成される。ボディ領域３６ｂに反転層６０ｂが形成されると、コレクタ電極４２ｂからエミッタ電極３２ｂに向かって電子を流す電流路が形成される。これにより、ドリフト領域３８ｂに注入される正孔の注入効率を低下させることができる。そのため、図８に示すように、第２期間Ｔ２の経過後、第１期間Ｔ１の初期期間に、ドリフト領域３８ｂからボディ領域３６ｂに戻る正孔による逆回復電流Ｉｒ（図８参照）を抑制することができる。ダイオード素子領域２４ｂに発生するスイッチング損失を抑制することができ、給電装置２０２で発生するスイッチング損失を抑制することができる。
第２期間から再び第１期間に移る際には、第２期間から図８のＴ３で示す第３期間に移り、第３期間から第１期間に移る。第２期間から第３期間に移る際には、ゲート電圧印加回路７２が、還流電流が流れる逆導通半導体素子２０ｂに印加する電圧を、Ｈ２電圧からＨ３電圧へと切換える。逆導通半導体素子２０ｄのＩＧＢＴ素子領域２２ｄは、オフ状態に維持し、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃは、オフ状態に維持し、逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａはオン状態に維持する。これにより、還流電流１１６は、第３期間においても依然として流れ続ける。
逆導通半導体素子２０ｂにＨ３電圧を印加することによって、図５に示すように、ボディ領域３６ｂのうち、第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂに対向する範囲に、ｎ型の反転層６０ｂが形成される状態が維持される。また、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂがオフ状態となる。これにより、第３期間から第１期間に移る際に、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂが確実にオフ状態に維持される。このため、第３期間から第１期間に移り、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオン状態とした際に、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂと、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃが共にオン状態となることが防止される。これによって、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂと、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃを通して、直流電源６８のプラス電源から接地電位へと巨大な貫通電流が流れ、逆導通半導体素子２０が破損してしまうことを抑制することができる。
逆導通半導体素子２０ｂにＨ３電圧を印加することによって、図５に示すように、ボディ領域３６ｂのうち、第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂに対向する範囲に、ｎ型の反転層６０ｂが形成される状態が維持される。また、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂがオフ状態となる。これにより、第３期間から第１期間に移る際に、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂが確実にオフ状態に維持される。このため、第３期間から第１期間に移り、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオン状態とした際に、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂと、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃが共にオン状態となることが防止される。これによって、逆導通半導体素子２０ｂのＩＧＢＴ素子領域２２ｂと、逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃを通して、直流電源６８のプラス電源から接地電位へと巨大な貫通電流が流れ、逆導通半導体素子２０が破損してしまうことを抑制することができる。
本実施例の駆動方法では、第３期間においても、ボディ領域３６ｂのうち、第１トレンチゲート電極２６ｂと第２トレンチゲート電極４６ｂに対向する範囲に、ｎ型の反転層６０ｂが形成される状態が維持される。そのため、第３期間においても、ドリフト領域３８ｂに注入される正孔の注入効率を低下させることができる。第３期間Ｔ３の経過後、第１期間Ｔ１の初期期間に、ドリフト領域３８ｂからボディ領域３６ｂに戻る正孔による逆回復電流Ｉｒ（図８参照）を抑制することができる。ダイオード素子領域２４ｂに発生するスイッチング損失を抑制することができ、給電装置２０２で発生するスイッチング損失を抑制することができる。
第３期間から第１期間に移る際には、それまでオフしていた逆導通半導体素子２０ｃのＩＧＢＴ素子領域２２ｃをオン状態に切換える。また、ゲート電圧印加回路７２は、逆導通半導体素子２０ｃのダイオード素子領域２４ｃのカソード側の電圧がアノード側の電圧に比べて高くなるタイミングｔｗを検出する。ゲート電圧印加回路７２は、このタイミングｔｗにおいて、逆導通半導体素子２０ｂに印加する電圧を、Ｈ３電圧からＬｏ電圧へと切換える。逆導通半導体素子２０ｄのＩＧＢＴ素子領域２２ｄは、オフ状態に維持し、逆導通半導体素子２０ａのＩＧＢＴ素子領域２２ａはオン状態に維持する。
本実施例の駆動方法では、第３期間から第１期間に移行するのに遅れて、逆導通半導体素子２０ｂに印加する電圧を、Ｈ３電圧からＬｏ電圧へと切換える。また、Ｈ３電圧からＬｏ電圧へと切換えるタイミングｔｗは、逆導通半導体素子２０ｃのダイオード素子領域２４ｃのカソード側の電圧がアノード側の電圧に比べて高くなるタイミングによって決定される。つまり、逆導通半導体素子２０ｃのダイオード素子領域２４ｃに逆方向電圧が印加されるとともに逆回復電流Ｉｒが流れ、逆方向電圧と逆回復電流Ｉｒによってスイッチング損失が発生するタイミングによって決定される。本実施例の駆動方法によれば、スイッチング損失が発生するタイミングまで逆導通半導体素子２０ｂにＨ３電圧を印加しておくことで逆回復電流Ｉｒを抑制し、給電装置２０２で発生するスイッチング損失を抑制することができる。
本実施例の駆動方法では、第３期間から第１期間に移行するのに遅れて、逆導通半導体素子２０ｂに印加する電圧を、Ｈ３電圧からＬｏ電圧へと切換える。また、Ｈ３電圧からＬｏ電圧へと切換えるタイミングｔｗは、逆導通半導体素子２０ｃのダイオード素子領域２４ｃのカソード側の電圧がアノード側の電圧に比べて高くなるタイミングによって決定される。つまり、逆導通半導体素子２０ｃのダイオード素子領域２４ｃに逆方向電圧が印加されるとともに逆回復電流Ｉｒが流れ、逆方向電圧と逆回復電流Ｉｒによってスイッチング損失が発生するタイミングによって決定される。本実施例の駆動方法によれば、スイッチング損失が発生するタイミングまで逆導通半導体素子２０ｂにＨ３電圧を印加しておくことで逆回復電流Ｉｒを抑制し、給電装置２０２で発生するスイッチング損失を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。
例えば半導体装置２では、第１ゲート電圧印加回路１０と第２ゲート電圧印加回路１２を別々の回路として記載したが、１つのゲート電圧印加回路で構成されていても構わない。１つのゲート電圧印加回路から第１トレンチゲート電極２６と第２トレンチゲート電極４６にそれぞれ独立に接続されていれば、第１トレンチゲート電極２６と第２トレンチゲート電極４６を別々に制御することができる。
例えば半導体装置２では、第１ゲート電圧印加回路１０と第２ゲート電圧印加回路１２を別々の回路として記載したが、１つのゲート電圧印加回路で構成されていても構わない。１つのゲート電圧印加回路から第１トレンチゲート電極２６と第２トレンチゲート電極４６にそれぞれ独立に接続されていれば、第１トレンチゲート電極２６と第２トレンチゲート電極４６を別々に制御することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Claims (5)
- 逆導通半導体素子と、第１ゲート電圧印加回路と、第２ゲート電圧印加回路と、を備えた半導体装置であり、
前記逆導通半導体素子は、
同一の半導体基板内にＩＧＢＴ素子領域とダイオード素子領域が混在しており、
前記ＩＧＢＴ素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第２導電型のコレクタ領域が積層されており、前記ボディ領域の表面に第１導電型のエミッタ領域が形成されており、前記エミッタ領域と前記ドリフト領域を分離している前記ボディ領域を貫通して伸びる第１トレンチゲート電極が形成されており、
前記ダイオード素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第１導電型のドリフトコンタクト領域が積層されており、前記ボディ領域の表面に第１導電型の第１ボディコンタクト領域と第２導電型の第２ボディコンタクト領域が形成されており、前記第１ボディコンタクト領域と前記ドリフト領域を分離している前記ボディ領域を貫通して伸びる第２トレンチゲート電極が形成されており、
前記第１ゲート電圧印加回路は、前記第１トレンチゲート電極に印加する電圧を制御し、
前記第２ゲート電圧印加回路は、前記第２トレンチゲート電極に印加する電圧を制御し、
前記第１ゲート電圧印加回路と前記第２ゲート電圧印加回路は、
前記ＩＧＢＴ素子領域をオン状態に制御する間は、前記第１トレンチゲート電極に第１電圧を印加する一方、前記第２トレンチゲート電極に前記ダイオード領域の前記ボディ領域に反転層が形成されない電圧を印加し、
前記ダイオード素子領域に還流電流を流す間は、前記第２トレンチゲート電極に第２電圧を印加する一方、前記第１トレンチゲート電極に前記第２電圧、又は、前記ＩＧＢＴ素子領域の前記ボディ領域に反転層が形成されない電圧を印加するように構成されており、
前記第１電圧が前記ＩＧＢＴ素子領域をオン状態に制御するときの前記ボディ領域の電圧よりも高ければ、前記第２電圧も前記ダイオード素子領域に還流電流を流すときの前記ボディ領域の電圧よりも高く、前記第１電圧が前記ＩＧＢＴ素子領域をオン状態に制御するときの前記ボディ領域の電圧よりも低ければ、前記第２電圧も前記ダイオード素子領域に還流電流を流すときの前記ボディ領域の電圧よりも低くされており、
前記第１ゲート電圧印加回路と前記第２ゲート電圧印加回路が１つのゲート電圧印加回路で構成されており、
前記ＩＧＢＴ素子領域のボディ領域と前記ダイオード素子領域のボディ領域は、同一の不純物濃度を有していることを特徴とする半導体装置。 - 前記第１電圧と前記第２電圧が等しいことを特徴とする請求項１の半導体装置。
- 同一の半導体基板内にＩＧＢＴ素子領域とダイオード素子領域が混在しており、
前記ＩＧＢＴ素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第２導電型のコレクタ領域が積層されており、前記ボディ領域の表面に第１導電型のエミッタ領域が形成されており、前記エミッタ領域と前記ドリフト領域を分離している前記ボディ領域を貫通して伸びる第１トレンチゲート電極が形成されており、
前記ダイオード素子領域では、第２導電型のボディ領域と第１導電型のドリフト領域と第１導電型のドリフトコンタクト領域が積層されており、前記ボディ領域の表面に第１導電型の第１ボディコンタクト領域と第２導電型の第２ボディコンタクト領域が形成されており、前記第１ボディコンタクト領域と前記ドリフト領域を分離している前記ボディ領域を貫通して伸びる第２トレンチゲート電極が形成されている逆導通半導体素子を少なくとも２つ備えている給電装置を駆動する方法であり、
一方の逆導通半導体素子のＩＧＢＴ素子領域をオフ状態とし、他方の逆導通半導体素子のＩＧＢＴ素子領域をオン状態に切換えて給電する間は、前記他方の逆導通半導体素子の少なくとも第１トレンチゲート電極に第１電圧を印加する第１工程と、
前記他方の逆導通半導体素子のＩＧＢＴ素子領域をオフ状態に切換えることによって前記一方の逆導通半導体素子のダイオード素子領域に還流電流を流す間は、前記一方の逆導通半導体素子の少なくとも第２トレンチゲート電極に第２電圧を印加する第２工程を備えており、
前記第１工程と第２工程を繰返すことで給電装置を駆動し、
前記第１電圧が前記他方の逆導通半導体素子のボディ領域の電圧よりも高ければ前記第２電圧も前記一方の逆導通半導体素子のボディ領域の電圧よりも高く、前記第１電圧が前記他方の逆導通半導体素子のボディ領域の電圧よりも低ければ前記第２電圧も前記一方の逆導通半導体素子のボディ領域の電圧よりも低くされており、
前記他方の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えるに先立って、少なくとも前記一方の逆導通半導体素子のＩＧＢＴ素子領域を所定時間オフ状態とする第３工程をさらに備えていることを特徴とする駆動方法。 - 第３工程では、前記一方の逆導通半導体素子の第２トレンチゲート電極に第３電圧が印加されており、
前記第１電圧が前記他方の逆導通半導体素子のボディ領域の電圧よりも高ければ前記第３電圧も前記一方の逆導通半導体素子のボディ領域の電圧よりも高く、前記第１電圧が前記他方の逆導通半導体素子のボディ領域の電圧よりも低ければ前記第３電圧も前記一方の逆導通半導体素子のボディ領域の電圧よりも低いことを特徴とする請求項３の駆動方法。 - 第３工程終了後に前記他方の逆導通半導体素子のＩＧＢＴ素子領域を再びオン状態に切換えて第１工程を実行する際には、
前記一方の逆導通半導体素子のダイオート素子領域に印加される電圧値を計測し、
前記一方の逆導通半導体素子のダイオート素子領域に印加される電圧値が前記一方の逆導通半導体素子のダイオート素子領域に逆回復電流が流れる閾値電圧を超えるタイミングまで、前記一方の逆導通半導体素子の少なくとも第２トレンチゲート電極に、第３電圧を印加し続けておくことを特徴とする請求項４の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009553394A JP5454146B2 (ja) | 2008-02-14 | 2009-02-02 | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008033003 | 2008-02-14 | ||
| JP2008033003 | 2008-02-14 | ||
| JP2009553394A JP5454146B2 (ja) | 2008-02-14 | 2009-02-02 | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
| PCT/JP2009/051690 WO2009101868A1 (ja) | 2008-02-14 | 2009-02-02 | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009101868A1 JPWO2009101868A1 (ja) | 2011-06-09 |
| JP5454146B2 true JP5454146B2 (ja) | 2014-03-26 |
Family
ID=40956897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009553394A Expired - Fee Related JP5454146B2 (ja) | 2008-02-14 | 2009-02-02 | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8248116B2 (ja) |
| EP (1) | EP2251904B1 (ja) |
| JP (1) | JP5454146B2 (ja) |
| CN (1) | CN101946324B (ja) |
| WO (1) | WO2009101868A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11563112B2 (en) | 2019-11-01 | 2023-01-24 | Kabushiki Kaisha Toshiba | Method for controlling semiconductor device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4240140B1 (ja) * | 2007-09-10 | 2009-03-18 | トヨタ自動車株式会社 | 給電装置とその駆動方法 |
| JP5333342B2 (ja) * | 2009-06-29 | 2013-11-06 | 株式会社デンソー | 半導体装置 |
| JP2011166052A (ja) * | 2010-02-15 | 2011-08-25 | Toyota Central R&D Labs Inc | 半導体素子とその半導体素子を備えた電力変換装置 |
| US8933506B2 (en) * | 2011-01-31 | 2015-01-13 | Alpha And Omega Semiconductor Incorporated | Diode structures with controlled injection efficiency for fast switching |
| JP5922886B2 (ja) * | 2011-07-13 | 2016-05-24 | 株式会社豊田中央研究所 | ダイオードおよび半導体装置 |
| JP5620421B2 (ja) * | 2012-02-28 | 2014-11-05 | 株式会社東芝 | 半導体装置 |
| JP6064371B2 (ja) * | 2012-05-30 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
| US8618576B1 (en) * | 2012-08-27 | 2013-12-31 | Infineon Technologies Ag | Semiconductor device with back side metal structure |
| CN103887240B (zh) * | 2012-12-20 | 2016-08-24 | 上海宝芯源功率半导体有限公司 | 一种逆导型igbt器件的制备方法 |
| JP6184352B2 (ja) * | 2014-03-14 | 2017-08-23 | 株式会社東芝 | 半導体装置 |
| JP2016092163A (ja) * | 2014-11-03 | 2016-05-23 | 株式会社デンソー | 半導体装置 |
| US9685506B2 (en) | 2015-03-05 | 2017-06-20 | Infineon Technologies Americas Corp. | IGBT having an inter-trench superjunction structure |
| US9768284B2 (en) | 2015-03-05 | 2017-09-19 | Infineon Technologies Americas Corp. | Bipolar semiconductor device having a charge-balanced inter-trench structure |
| US9831330B2 (en) * | 2015-03-05 | 2017-11-28 | Infineon Technologies Americas Corp. | Bipolar semiconductor device having a deep charge-balanced structure |
| CN105374814A (zh) * | 2015-10-14 | 2016-03-02 | 东南大学 | 一种高鲁棒性的高压静电放电保护器件 |
| JP6414090B2 (ja) * | 2016-01-27 | 2018-10-31 | 株式会社デンソー | 半導体装置 |
| WO2017168736A1 (ja) * | 2016-03-31 | 2017-10-05 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6565815B2 (ja) * | 2016-07-21 | 2019-08-28 | 株式会社デンソー | 半導体装置 |
| JP6542174B2 (ja) * | 2016-09-21 | 2019-07-10 | 株式会社東芝 | 半導体装置及び半導体装置の制御方法 |
| DE102016219020B4 (de) * | 2016-09-30 | 2019-11-07 | Infineon Technologies Ag | Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung |
| JP7242491B2 (ja) * | 2019-09-20 | 2023-03-20 | 株式会社東芝 | 半導体装置及び半導体回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344779A (ja) * | 2005-06-09 | 2006-12-21 | Toyota Motor Corp | 半導体装置および半導体装置の制御方法 |
| JP2007214541A (ja) * | 2006-01-10 | 2007-08-23 | Denso Corp | 半導体装置 |
| JP4240140B1 (ja) * | 2007-09-10 | 2009-03-18 | トヨタ自動車株式会社 | 給電装置とその駆動方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3356644B2 (ja) * | 1997-03-17 | 2002-12-16 | 株式会社東芝 | 半導体整流装置の駆動方法 |
| JP2000245137A (ja) | 1999-02-18 | 2000-09-08 | Fuji Electric Co Ltd | 半導体素子の保護装置 |
| JP2003060208A (ja) | 2001-08-14 | 2003-02-28 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP4005999B2 (ja) | 2004-10-25 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| JP2007014059A (ja) | 2005-06-28 | 2007-01-18 | Toyota Motor Corp | スイッチング回路 |
| JP2007221922A (ja) | 2006-02-16 | 2007-08-30 | Toshiba Corp | 半導体装置 |
| US7880200B2 (en) * | 2007-09-28 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor device including a free wheeling diode |
| DE102009005914B4 (de) * | 2008-01-28 | 2014-02-13 | Denso Corporation | Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate |
| JP4644730B2 (ja) * | 2008-08-12 | 2011-03-02 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
-
2009
- 2009-02-02 CN CN200980104979.4A patent/CN101946324B/zh not_active Expired - Fee Related
- 2009-02-02 WO PCT/JP2009/051690 patent/WO2009101868A1/ja active Application Filing
- 2009-02-02 EP EP09710354.3A patent/EP2251904B1/en not_active Not-in-force
- 2009-02-02 JP JP2009553394A patent/JP5454146B2/ja not_active Expired - Fee Related
- 2009-02-14 US US12/867,591 patent/US8248116B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344779A (ja) * | 2005-06-09 | 2006-12-21 | Toyota Motor Corp | 半導体装置および半導体装置の制御方法 |
| JP2007214541A (ja) * | 2006-01-10 | 2007-08-23 | Denso Corp | 半導体装置 |
| JP4240140B1 (ja) * | 2007-09-10 | 2009-03-18 | トヨタ自動車株式会社 | 給電装置とその駆動方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11563112B2 (en) | 2019-11-01 | 2023-01-24 | Kabushiki Kaisha Toshiba | Method for controlling semiconductor device |
| US11837654B2 (en) | 2019-11-01 | 2023-12-05 | Kabushiki Kaisha Toshiba | Method for controlling semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009101868A1 (ja) | 2009-08-20 |
| JPWO2009101868A1 (ja) | 2011-06-09 |
| EP2251904B1 (en) | 2019-01-16 |
| EP2251904A1 (en) | 2010-11-17 |
| EP2251904A4 (en) | 2013-04-17 |
| CN101946324B (zh) | 2013-02-27 |
| CN101946324A (zh) | 2011-01-12 |
| US20110001553A1 (en) | 2011-01-06 |
| US8248116B2 (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5454146B2 (ja) | 逆導通半導体素子の駆動方法と半導体装置及び給電装置 | |
| US10153275B2 (en) | Method of operating an IGBT having switchable and non-switchable diode cells | |
| US8809903B2 (en) | Semiconductor device and power conversion apparatus using the same | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| US5585650A (en) | Semiconductor bidirectional switch and method of driving the same | |
| US8120107B2 (en) | Semiconductor device internally having insulated gate bipolar transistor | |
| US6664591B2 (en) | Insulated gate semiconductor device | |
| JP3491049B2 (ja) | 整流素子およびその駆動方法 | |
| JP5476929B2 (ja) | 給電装置 | |
| JP2007288094A (ja) | Ｉｇｂｔとそれを駆動するゲート駆動回路 | |
| CN110289306B (zh) | 半导体装置及控制装置 | |
| CN110767751B (zh) | 功率半导体器件 | |
| US11563112B2 (en) | Method for controlling semiconductor device | |
| CN112447824B (zh) | 半导体装置及半导体模块 | |
| US20230246095A1 (en) | Semiconductor device and three-phase inverter comprising the same | |
| CN106920841B (zh) | 多区域的功率半导体器件 | |
| JP2002076343A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5454146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |