CN111430449A - 一种mosfet器件及其制备工艺 - Google Patents

一种mosfet器件及其制备工艺 Download PDF

Info

Publication number
CN111430449A
CN111430449A CN202010252825.8A CN202010252825A CN111430449A CN 111430449 A CN111430449 A CN 111430449A CN 202010252825 A CN202010252825 A CN 202010252825A CN 111430449 A CN111430449 A CN 111430449A
Authority
CN
China
Prior art keywords
region
layer
regions
conductivity type
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010252825.8A
Other languages
English (en)
Other versions
CN111430449B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sizhen Zhicheng Semiconductor Technology Shanghai Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010252825.8A priority Critical patent/CN111430449B/zh
Publication of CN111430449A publication Critical patent/CN111430449A/zh
Application granted granted Critical
Publication of CN111430449B publication Critical patent/CN111430449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供的MOSFET器件及其制备方法，漂移层上设置有若干阱区，相邻所述阱区之间设置有JFET区，其中所述阱区的深度L1为所述沟道区的深度L2的至少3倍；通过增大阱区深度以与JFET区形成超级结结构，显著降低了JFET区电阻和漂移区电阻，改善了器件的电阻温度系数，从而减小了器件芯片面积；同时，更深的阱区有利于减小表面电场，从而对栅氧层提供了更强的保护，改善了器件的特性和可靠性。

Description

一种MOSFET器件及其制备工艺
技术领域
本发明涉及半导体器件领域，具体涉及一种MOSFET器件及其制备工艺。
背景技术
功率金属氧化物半导体场效应晶体管(“MOSFET”)是一种可在高功率应用中被用作开关器件的众所周知的半导体晶体管类型，可以通过向器件的栅电极施加栅极偏压来接通或关断功率MOSFET。当功率MOSFET被接通时(即它处于其“导通状态”)，电流被传导通过MOSFET的沟道。当从栅电极去除所述偏压(或使所述偏压降低到阈值水平以下)时，电流停止传导通过沟道。举例来说，当足以在器件的p型沟道区中形成导电的n型反型层的栅极偏压被施加时，n型MOSFET接通。该n型反型层电连接MOSFET的n型源极区与漏极区，由此虑及它们之间的多数载流子传导。
大多数半导体器件由硅(“Si”)形成，其他半导体材料也被应用。碳化硅(“SiC”)就是这些材料之一。碳化硅具有诸多的优异性能，如适宜的宽带隙、高电场击穿强度、高导热性、高电子迁移率、高熔点以及高饱和电子漂移速度。因此，SiC可以突破硅材料的瓶颈，使电力电子***的功率、温度、频率和抗辐射能力倍增，效率、可靠性、体积和重量方面的性能也会有很大提高。从***应用看，使用SiC器件的***优势明显，新能源发电中的光伏逆变器转换效率从96％提高到98％，电动汽车的充电器、升压转换器、驱动逆变器整体效率提升20％，轨道交通的牵引逆变器体积和重量降低80％，输变电***的断路器、变压器体积缩小95％，损耗降低80％。“一代器件、一代装置”，SiC功率器件在新能源汽车、轨道交通、工业控制、光伏逆变、智能电网、白色家电、大数据/云计算中心等领域的应用不断扩展，SiC市场地位持续提升。
由于碳化硅MOSFET是单极器件，在电流密度相同的情况下，高电流等级的芯片面积较大。考虑到目前SiC外延材料的高缺陷浓度，大尺寸芯片的成品率显著下降，从而导致SiC器件的价格劣势愈加严重，大大制约了其在电力***的大规模应用。同时，现有MOSFET器件在器件的特性和可靠性方面还有待改善。
发明内容
因此，本发明要解决的技术问题在于现有MOSFET器件的特性和可靠性方面还有待改善的缺陷，从而提供一种MOSFET器件及其制备工艺。
按照本发明的实施例，MOSFET器件被提供，其包括：
漂移层，具有第一导电类型；
若干阱区，设置于所述漂移层上，具有第二导电类型，且相邻所述阱区间隔设置；
JFET区，设置于相邻所述阱区之间，具有第一导电类型；以及，
沟道区，设置于所述阱区内或阱区上，具有第二导电类型，所述阱区的深度L1为所述沟道区的深度L2的至少3倍；优选为3-15倍。
在一些实施例中，所述阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％；具体的，所述阱区的掺杂浓度为1x1016cm-3-5x1017cm-3，所述JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3。
在一些实施例中，相邻沟道区的距离d1不小于相邻阱区的距离d2；其中，相邻沟道区的距离d1为0.5-5μm，相邻阱区的距离d2为0.2-5μm。
在一些实施例中，所述MOSFET器件还包括电流扩展层，所述电流扩展层设置于所述漂移层上，具有第一导电类型，其中所述JFET区为所述电流扩展层的一部分，所述电流扩展层的掺杂浓度为1x1016cm-3-5x1017cm-3。
在一些实施例中，所述MOSFET器件还包括：
源极结，设置于所述阱区内或阱区上；
栅氧化层，设置于所述JFET区上，且与源极结存在部分重叠区域；
栅电极，设置于所述栅氧化层上；
源极，设置于源极结上；
衬底和漏极，所述衬底设置于所述漂移层背离所述阱区的一侧，所述漏极设置于所述衬底背离所述漂移层的一侧。
在一些实施例中，所述衬底的材质为碳化硅。
此外，本发明实施例还提供一种MOSFET器件的制备工艺，包括如下步骤：
在衬底上形成具有第一导电类型的漂移层；
在所述漂移层上形成具有第二导电类型的若干阱区和具有第一导电类型的JFET区，所述JFET区形成于相邻所述阱区之间；
在所述阱区内或阱区上形成具有第二导电类型的沟道区，保证所述阱区的深度L1为所述沟道区的深度L2的至少3倍；优选为3-15倍。
在一些实施例中，MOSFET器件的制备工艺还包括：在所述漂移层上形成具有第一导电类型的电流扩展层，其中所述JFET区为所述电流扩展层的一部分；所述电流扩展层的掺杂浓度为1x1016cm-3-5x1017cm-3。
在一些实施例中，MOSFET器件的制备工艺还包括：
在所述阱区内或阱区上形成源极结；
在所述JFET区上及源极结上的部分区域形成栅氧化层；
在所述栅氧化层上形成栅电极；
在所述源极结上形成源极；
在所述衬底背离所述漂移层的一侧形成漏极。
本发明技术方案，具有如下优点：
本发明提供的MOSFET器件，漂移层上设置有若干阱区，相邻所述阱区之间设置有JFET区，其中所述阱区的深度L1为所述沟道区的深度L2的至少3倍；通过增大阱区深度以与JFET区形成超级结结构，显著降低了JFET区电阻和漂移区电阻，改善了器件的电阻温度系数，从而减小了器件芯片面积；同时，更深的阱区有利于减小表面电场，从而对栅氧层提供了更强的保护，改善了器件的特性和可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的实施例1提供的MOSFET器件的第一种示意性截面图；
图2是本发明的实施例2提供的MOSFET器件的第二种示意性截面图；
图3是本发明的实施例3提供的MOSFET器件的第三种示意性截面图；
图4是本发明的实施例4提供的MOSFET器件的第四种示意性截面图；
图5是本发明的实施例5提供的MOSFET器件的第五种示意性截面图；
图6是本发明的实施例6提供的MOSFET器件的第六种示意性截面图；
图7是本发明的对比例1提供的MOSFET器件的示意性截面图；
图8为实施例1与对比例1所示的MOSFET器件的纵向电场强度分布图；
图9为实施例1与对比例1所示的MOSFET器件室温的各电阻大小对比图；
图10为实施例1与对比例1所示的MOSFET器件150℃的各电阻大小对比图；
图11为实施例中JFET区及阱区离子注入曲线示意图；
附图标记：
1-衬底；2-漂移层；3-阱区；4-源极结；41-第一导电区；42-第二导电区；5-JFET区；6-电流扩展层；7-沟道区；8-栅氧化层；9-栅电极；10-源极；11-漏极。
具体实施方式
在下文中参考附图更全面地描述了本发明，在附图中示出了本发明的实施例。然而，本发明可以许多不同的形式来实施，并且不应被视为限于本文所陈述的实施例。相反地，这些实施例被提供使得本公开内容将是彻底和完整的，并且将向本领域的技术人员全面地传达本发明的范围。在附图中，可能为了清楚起见而放大各层和区的尺寸及相对尺寸。应理解的是，当元件或层被称为“在另一元件或层上”、“连接至另一元件或层”或“与另一元件或层耦合”时，其可以是直接在该另一元件或层上、直接连接至该另一元件或层或者与该另一元件或层耦合，或者可存在居间的元件或层。相反地，当元件被称为“直接在另一元件或层上”、“直接连接至另一元件或层”或“与另一元件或层直接耦合”时，则不存在居间的元件或层。如在本文中所使用的那样，术语“和/或”包括相关列出的项中的一个或多个的任意和所有组合。相同的标号始终指示相同的元件。
应理解的是，尽管术语第一和第二在本文中被用于描述不同的区、层和/或元件，但这些区、层和/或元件不应受这些术语的限制。这些术语仅被用于区分一个区、层或元件与另一个区、层或元件。因此，下面所讨论的第一区、层或元件可被称为第二区、层或元件，并且类似地，第二区、层或元件可被称为第一区、层或元件而不背离本发明的范围。
诸如“下”或“底”和“上”或“顶”的相对术语在本文中可以被用于描述如附图所示的、一个元件与另一个元件的关系。应理解的是，相对术语旨在涵盖除在附图中所描绘的定向之外的、器件的不同定向。例如，如果附图中的器件被翻转，则被描述为处于其他元件“下”侧的元件进而将被定向为处于该其他元件“上”侧。因此，示例性术语“下”可以涵盖“下”和“上”两个定向，这取决于附图的具体定向。类似地，如果附图中的一幅上的器件被翻转，则被描述为在其他元件“下面”或“下方”的元件进而将被定向为在其他元件的“上面”。因此，示例性术语“下面”或“下方”可以涵盖上面和下面两个定向。
在本文中所使用的术语仅是为了描述具体实施例的目的，而不是旨在限制本发明。除非上下文另有明确指示，否则如在本文中所使用的那样，单数形式“一”、“一个”以及“这个”旨在也包括复数形式。还应理解的是，术语“包含”和/或“包括”当在本文中被使用时指定所陈述的特征、元件和/或组件的存在，但并不排除一个或多个其他特征、元件、组件和/或其组合的存在或增加。
在本文中参考作为示意性图示的截面图示描述了本发明的实施例。因此，例如由于制造技术和/或公差而引起的图示形状的变化应被预期。因而，本发明的实施例不应被视为限于在本文中所示出的区域的具体形状，而是包括例如由于制造所导致的形状偏差。例如，被示出为矩形的注入区典型地将具有圆形或曲线特征，和/或在其边缘处具有注入浓度梯度而不是从注入区到非注入区的二元改变。因此，在附图中所示出的区域本质上是示意性的，而它们的形状不是旨在示出器件的区域的实际形状并且不是旨在限制本发明的范围。
除非另有定义，否则在本文中所使用的所有术语(包括技术和科学术语)都具有与本发明所属领域的一个普通技术人员一般所理解的含义相同的含义。还应理解的是，诸如在常用字典中所定义的那些的术语应被解释为具有与它们在本公开内容的上下文以及相关领域中的含义相一致的含义，并且不应在理想化或过于正式的意义上被解释，除非在本文中明确地这样定义。
MOSFET器件包括多个“单位元(unit cell)”，其中每个单位元包括两个相邻的阱区、各个阱区独立的源极、两者公共的栅电极及漏极。本申请通过MOSFET器件的单个单位元的截面图来描述本发明的实施例。然而，需要理解的是，本发明并不局限于MOSFET器件，含有至少一个单位元或者至少一个MOSFET晶体管的其他功率开关器件也属于本申请的保护范围。
在确定的封装技术和最高结温条件下，芯片面积取决于器件的比电阻值。碳化硅MOSFET器件的特征电阻主要由沟道电阻、JFET区电阻、衬底电阻和漂移层电阻组成。沟道电阻是低压(<650V)碳化硅器件的主要部分，降低沟道电阻在于研发新型低界面态的SiC/SiO2栅氧化和钝化工艺；JFET电阻取决于晶胞的优化设计；衬底电阻可以通过衬底减薄工艺降低；漂移层电阻是高压器件的主要组成部分，击穿电压越高，所需漂移层越厚，掺杂浓度越低，电阻越大。特别在高温应用时漂移层电阻值比室温增长3倍以上，严重降低了碳化硅MOSFET器件的高温电流输运能力。
本发明实施例中提供了一种MOSFET器件，其包括：
漂移层，具有第一导电类型，例如第一导电类型为N型；
若干阱区，设置于漂移层上，相邻阱区间隔设置，且具有第二导电类型，例如第二导电类型为P型；
JFET区，设置于相邻阱区之间，具有第一导电类型，例如第一导电类型为N型；以及，
沟道区，设置于阱区内或阱区上，具有第二导电类型，阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍。
上述MOSFET器件，通过增大阱区深度以与JFET区形成超级结结构，显著降低了JFET区电阻和漂移区电阻，改善了器件的电阻温度系数，从而减小了器件芯片面积；同时，更深的阱区有利于减小表面电场，从而对栅氧层提供了更强的保护，改善了器件的特性和可靠性。
在一些实施例中，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％；具体的，阱区的掺杂浓度为1x1016cm-3-5x1017cm-3，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3。需要理解的是，实际制造中P阱和JFET很难绝对电荷平衡，所以电荷失衡程度不超过20％时，也属于本申请的保护范围。
在一些实施例中，相邻沟道区的距离d1不小于相邻阱区的距离d2，以使沟道表面掺杂更低，提高载流子迁移率；同时，使沟道长度增加，可提高器件短路耐量；其中，相邻沟道区的距离d1为0.5-5μm，相邻阱区的距离d2为0.2-5μm。
在一些实施例中，MOSFET器件还包括设置于漂移层上的电流扩展层，具有第一导电类型，其中JFET区为电流扩展层的一部分。电流扩展层的掺杂浓度为1x1016cm-3-5x1017cm-3。需要理解的是，在其他实施例中，电流扩展层可以被省略。
在一些实施例中，MOSFET器件还包括：
源极结，设置于所述阱区内或阱区上；在一些实施例中，沟道区设置于阱区内且位于源极结靠近JFET区的一侧；
栅氧化层，设置于JFET区上，且与源极结存在部分重叠区域；
栅电极，设置于栅氧化层上；
源极，设置于源极结上；
衬底和漏极，衬底设置于漂移层背离阱区的一侧，漏极设置于衬底背离漂移层的一侧。在一个实施例中，源极结包括彼此接触的第一导电区和第二导电区。
在一些实施例中，衬底的材质为碳化硅。需要理解的是，本申请的技术方案同样适用于其他类型的衬底，如氮化镓、氮化铝或硅。
此外，本发明实施例还提供了一种MOSFET器件的制备工艺，包括如下步骤：
在衬底上形成具有第一导电类型的漂移层；具体地，漂移层可以通过外延生长、离子注入或者倾斜离子注入的方式在衬底上形成；
在漂移层上形成具有第二导电类型的若干阱区和具有第一导电类型的JFET区，JFET区形成于相邻阱区之间；具体地，阱区可以通过高能离子注入或沟道离子注入的方式形成，JFET可以通过高能离子注入或沟道离子注入的方式形成；
在所述阱区内或阱区上形成具有第二导电类型的沟道区，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍。
在一些实施例中，MOSFET器件的制备工艺还包括：在漂移层上形成具有第一导电类型的电流扩展层，其中JFET区为电流扩展层的一部分；电流扩展层的掺杂浓度为1x1016cm-3-5x1017cm-3。
在一些实施例中，MOSFET器件的制备工艺还包括：
在所述阱区内或阱区上形成源极结；
在JFET区上及源极结上的部分区域形成栅氧化层；
在栅氧化层上形成栅电极；
在源极结上形成源极；
在衬底背离漂移层的一侧形成漏极。
需要理解的是，沟道区可以比源极结深，延伸超过源极结。在一些实施例中，沟道区包括源极结下方和源极结靠近电流扩展层的一侧两部分，两部分相互连通，且可以同时形成，也可以分开形成；具体形成方法可以为离子注入法。
为了详细说明本发明的技术方案，提供如下具体实施方式：
实施例1
本实施例提供了一种MOSFET器件及其制备工艺，如图1所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
电流扩展层6，设置于相邻阱区3及相邻源极结4之间，并延伸至相邻阱区3的下方，其上表面与源极结4的上表面平齐；电流扩展层具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1016cm-3-5x1017cm-3；其中，电流扩展层中位于相邻阱区之间的部分构成JFET区5，以与阱区3构成超级结结构，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5×1018cm-3；
沟道区7，设置于阱区内且位于源极结4靠近JFET区5的一侧，具体设置于源极结4下方及源极结4靠近电流扩展层6的一侧；阱区的深度L1为沟道区的深度L2的至少3倍，优选为3-15倍；相邻沟道区的距离d1不小于相邻阱区的距离d2，相邻沟道区的距离d1为0.5-5μm；
栅氧化层8，设置于电流扩展层6上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过外延生长、离子注入或者倾斜离子注入的方式在漂移层2上形成具有第一导电类型的电流扩展层6；
(3)通过高能离子注入或沟道离子注入的方式分别在电流扩展层6形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区形成于相邻阱区之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(4)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(5)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
实施例2
本实施例提供了一种MOSFET器件及其制备工艺，如图2所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
电流扩展层6，设置于相邻阱区3之间，并延伸至相邻阱区3的下方，其上表面与源极结4及阱区3的上表面平齐；电流扩展层6具有第一导电类型，掺杂浓度为1x1016cm-3-5x1017cm-3，例如第一导电类型为N型，掺杂物可为磷、氮；其中，电流扩展层6中位于相邻阱区3之间的部分构成JFET区5，以与阱区构成超级结结构，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5×1018cm-3；
沟道区7，设置于阱区内且位于在源极结4下方，相邻沟道区7的距离d1不小于相邻阱区3的距离d2，相邻沟道区7的距离d1为0.5-5μm；
栅氧化层8，设置于JFET区5及阱区3上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过外延生长、离子注入或者倾斜离子注入的方式在漂移层2上形成具有第一导电类型的电流扩展层6；
(3)通过高能离子注入或沟道离子注入的方式分别在电流扩展层6形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区5形成于相邻阱区3之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(4)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(5)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
实施例3
本实施例提供了一种MOSFET器件及其制备工艺，如图3所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
电流扩展层6，设置于相邻阱区3之间，并延伸至相邻阱区3的下方，其上表面与源极结4及阱区3的上表面平齐；电流扩展层6具有第一导电类型，掺杂浓度为1x1016cm-3-5x1017cm-3，例如第一导电类型为N型，掺杂物可为磷、氮；其中，电流扩展层6中位于相邻阱区3之间的部分构成JFET区5，以与阱区构成超级结结构，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5×1018cm-3；
沟道区7，设置于阱区内且位于源极结4靠近JFET区5的一侧，具体设置于源极结4下方及源极结4靠近电流扩展层6的一侧；阱区的深度L1为沟道区的深度L2的至少3倍，优选为3-15倍；相邻沟道区的距离d1不小于相邻阱区的距离d2，相邻沟道区的距离d1为0.5-5μm；
栅氧化层8，设置于电流扩展层6上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过外延生长、离子注入或者倾斜离子注入的方式在漂移层2上形成具有第一导电类型的电流扩展层6；
(3)通过高能离子注入或沟道离子注入的方式分别在电流扩展层6形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区5形成于相邻阱区3之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(4)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(5)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
实施例4
本实施例提供了一种MOSFET器件及其制备工艺，如图4所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
JFET区5，设置于相邻阱区3及相邻源极结4之间，并延伸至相邻阱区3的下方，其上表面与源极结4的上表面平齐，以与阱区3构成超级结结构；JFET区5具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5×1018cm-3；
沟道区7，设置于阱区内且位于源极结4靠近JFET区5的一侧，具体设置于源极结4下方及源极结4靠近电流扩展层6的一侧；阱区的深度L1为沟道区的深度L2的至少3倍，优选为3-15倍；相邻沟道区的距离d1不小于相邻阱区的距离d2，相邻沟道区的距离d1为0.5-5μm；
栅氧化层8，设置于JFET区5上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过高能离子注入或沟道离子注入的方式分别在漂移层2形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区5形成于相邻阱区3之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(3)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(4)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
实施例5
本实施例提供了一种MOSFET器件及其制备工艺，如图5所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
电流扩展层6，设置于相邻阱区3及相邻源极结4之间，并延伸至相邻阱区3的下方，其上表面与源极结4的上表面平齐；电流扩展层具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1016cm-3-5x1017cm-3；其中，电流扩展层6中的部分区域构成JFET区5，JFET区5位于电流扩展层6中相邻阱区3之间的部分区域并延伸至电流扩展层6上边缘，以与阱区3构成超级结结构，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5x1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5x1018cm-3；
沟道区7，设置于阱区内且位于源极结4靠近JFET区5的一侧，具体设置于源极结4下方及源极结4靠近电流扩展层6的一侧；阱区的深度L1为沟道区的深度L2的至少3倍，优选为3-15倍；相邻沟道区的距离d1不小于相邻阱区的距离d2，相邻沟道区的距离d1为0.5-5μm；
栅氧化层8，设置于电流扩展层6、JFET区5上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过外延生长、离子注入或者倾斜离子注入的方式在漂移层2上形成具有第一导电类型的电流扩展层6；
(3)通过高能离子注入或沟道离子注入的方式分别在电流扩展层6形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区5形成于相邻阱区3之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(4)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(5)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
实施例6
本实施例提供了一种MOSFET器件及其制备工艺，如图6所示，该MOSFET器件包括：
衬底1，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5×1018cm-3；具体的，衬底1的材质为碳化硅；
漂移层2，设置在衬底1上，具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1014cm-3-5x1017cm-3；
若干阱区3，设置于漂移层2上，相邻阱区间隔设置，相邻阱区的距离相邻阱区的距离d2为0.2-5μm，且具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为1x1016cm-3-5x1017cm-3；
电流扩展层6，设置于相邻阱区3及相邻源极结4之间，并延伸至相邻阱区3的下方，其上表面与源极结4的上表面平齐；电流扩展层具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为1x1016cm-3-5x1017cm-3；其中，电流扩展层6中的部分区域构成JFET区5，JFET区5位于电流扩展层6中靠近阱区3侧边的部分区域并延伸至电流扩展层6上边缘，以与阱区构成超级结结构，阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％，JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3；
源极结4，设置于阱区3内或阱区3上，包括彼此接触的第一导电区41和第二导电区42；其中，第一导电区具有第一导电类型，例如第一导电类型为N型，掺杂物可为磷、氮，掺杂浓度为大于5x1018cm-3；第二导电区具有第二导电类型，例如第二导电类型为P型，掺杂物可为铝、硼、镓，掺杂浓度为大于5x1018cm-3；
沟道区7，设置于阱区内且位于源极结4靠近JFET区5的一侧，具体设置于源极结4下方及源极结4靠近电流扩展层6的一侧；阱区的深度L1为沟道区的深度L2的至少3倍，优选为3-15倍；相邻沟道区7的距离d1不小于相邻阱区3的距离d2，相邻沟道区7的距离d1为0.5-5μm；
栅氧化层8，设置于电流扩展层6、JFET区5上，且与源极结4存在部分重叠区域；
栅电极9，设置于栅氧化层8上；
源极10，设置于源极结4上；
漏极11，设置于衬底1背离漂移层2的一侧。
上述MOSFET器件的制备工艺，包括如下步骤：
(1)通过外延生长、离子注入或者倾斜离子注入的方式在衬底1上形成具有第一导电类型的漂移层2；
(2)通过外延生长、离子注入或者倾斜离子注入的方式在漂移层2上形成具有第一导电类型的电流扩展层6；
(3)通过高能离子注入或沟道离子注入的方式分别在电流扩展层6形成具有第二导电类型的若干阱区3、具有第二导电类型的沟道区7及具有第一导电类型的JFET区5，JFET区5形成于相邻阱区3之间，图11为JFET区及阱区离子注入曲线示意图，注入能量可以为900KeV，保证阱区的深度L1为沟道区的深度L2的至少3倍；优选为3-15倍；
(4)在阱区3形成第一掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第一掩膜层形成第一开口以裸露出阱区3，通过第一开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第一导电类型的第一导电区41，例如第一导电类型为N型，掺杂物可为磷、氮；通过干法或者湿法刻蚀工艺刻蚀第一开口附近的第一掩膜层，在阱区3形成第二掩膜层(例如二氧化硅，或者光致抗蚀剂、或者多晶硅层、或者氮化层，例如氮化硅)，通过干法或者湿法刻蚀工艺刻蚀第二掩膜层形成第二开口以裸露出阱区3，通过第二开口并利用离子注入的方式在阱区3注入掺杂物，以形成具有第二导电类型的第二导电区42，例如第二导电类型为P型，掺杂物可为铝、硼、镓，从而得到源极结4；
(5)通过干法或者湿法刻蚀工艺刻蚀剩余的第二掩膜层，然后依次进行退火、清洁表面；接着通过形成掩膜层、选择性刻蚀形成栅氧化层8、栅电极9、源极10、漏极11。
对比例1
如图7所示，本对比例提供一种MOSFET器件，其与实施例1的不同之处在于：所述阱区的深度L1与所述源极结的深度L2的倍数小于3，具体到本对比例中，所述阱区的深度L1是所述源极结的深度L2的2倍。
试验例1
对实施例1和对比例1提供的MOSFET器件进行模拟，以比较圆胞中间从栅氧层到衬底纵向电场强度分布，其中MOSFET器件模拟条件如表1所示，测试结果如图8所示。模拟条件为：漏极电压为1200V；VGS＝0V。
表1
器件 实施例1 对比例1
圆胞尺寸(μm) 5 5
沟道长度(μm) 0.35 0.35
阱区深度(μm) 6 0.7
漂移层掺杂浓度(cm<sup>-3</sup>) 2×10<sup>16</sup> 8×10<sup>15</sup>
漂移层(μm) 3 9
电流扩展层掺杂浓度(cm<sup>-3</sup>) 2×10<sup>16</sup> 2×10<sup>16</sup>
电流扩展层(μm) 7 1
JFET区掺杂浓度(cm<sup>-3</sup>) 2×10<sup>17</sup> 1×10<sup>17</sup>
在对比例1提供的MOSFET器件中，其最大电场位于栅氧层下约1.5μm处，约2.3MV/cm，栅氧化层下的电场为2MV/cm；而实施例1提供的MOSFET器件中，其最大电场位于栅氧层下约4.5μm，约2MV/cm，栅氧化层下的电场为1.6MV/cm。即，更深的阱区有利于减小表面电场，较低的栅氧化层电场不仅会降低器件DIBL(Drain Induced Barrier Lowering)效应，更重要的是显著改善MOSFET器件的HTRB(High Temperature Reverse Bias)可靠性，对栅氧层提供了更强的保护。
试验例2
对实施例1和对比例1提供的MOSFET器件进行输出特性测试，以比较各电阻组成，测试条件为VGS为器件完全导通的门级电压。
室温(25℃)下测试的结果如图9所示，150℃下测试的结果如图10所示。结果表明，超级结/碳化硅MOSFET器件的JFET区电阻和漂移区电阻显著降低，即器件的电阻温度系数获得了显著改善；室温下，超级结/碳化硅MOSFET器件的总比电阻是对比例1所示的传统器件的57％，150℃下降低为42％，由于漂移区电阻的显著降低，超级结器件芯片有源区面积可以减小50％以上。
另外，根据上述记载，P型MOSFET器件和n型MOSFET器件之间可以相互转换，P型MOSFET器件、n型MOSFET器件均在本发明的保护范围之内。
虽然参考具体附图描述了上述实施例，但应理解的是，本发明的一些实施例可包括附加和/或居间的层、结构或元件，和/或可被删除的具体的层、结构或元件。虽然已描述了本发明的若干示例性实施例，但本领域的技术人员将容易地理解，许多修改在所述示例性实施例中是可能的并且在本质上不背离本发明的新颖性示教和优点。相应地，所有这样的修改旨在包括于权利要求所限定的本发明的范围内。因此，应理解的是，上述内容是本发明的示意，而本发明不应被视为限于所公开的具体实施例，并且对所公开的实施例及其他实施例的修改旨在包括于所附权利要求的范围内。本发明由下面的权利要求限定，并且权利要求的等同内容也被包括在其中。

Claims (10)

1.一种MOSFET器件，包括：
漂移层，具有第一导电类型；
若干阱区，设置于所述漂移层上，具有第二导电类型，且相邻所述阱区间隔设置；
JFET区，设置于相邻所述阱区之间，具有第一导电类型；以及，
沟道区，设置于所述阱区内或阱区上，具有第二导电类型，所述阱区的深度L1为所述沟道区的深度L2的至少3倍。
2.根据权利要求1所述的MOSFET器件，其特征在于，所述阱区与JFET区的电荷平衡或者两者电荷失衡程度不超过20％。
3.根据权利要求2所述的MOSFET器件，其特征在于，所述阱区的掺杂浓度为1x1016cm-3-5x1017cm-3，所述JFET区的掺杂浓度为1x1016cm-3-5x1017cm-3。
4.根据权利要求1-3任一项所述的MOSFET器件，其特征在于，相邻沟道区的距离d1不小于相邻阱区的距离d2。
5.根据权利要求4所述的MOSFET器件，其特征在于，相邻沟道区的距离d1为0.5-5μm，相邻阱区的距离d2为0.2-5μm。
6.根据权利要求1-5中任一项所述的MOSFET器件，其特征在于，还包括电流扩展层，所述电流扩展层设置于所述漂移层上，其中所述JFET区为所述电流扩展层的一部分。
7.根据权利要求6所述的MOSFET器件，其特征在于，所述电流扩展层的掺杂浓度为1x1016cm-3-5x1017cm-3。
8.根据权利要求1-7任一项所述的MOSFET器件，其特征在于，还包括，
源极结，设置于所述阱区内或阱区上；
栅氧化层，设置于所述JFET区上，且与源极结存在部分重叠区域；
栅电极，设置于所述栅氧化层上；
源极，设置于源极结上；
衬底和漏极，所述衬底设置于所述漂移层背离所述阱区的一侧，所述漏极设置于所述衬底背离所述漂移层的一侧。
9.根据权利要求8所述的MOSFET器件，其特征在于，所述衬底的材质为碳化硅。
10.一种MOSFET器件的制备工艺，包括如下步骤：
形成具有第一导电类型的漂移层；
在所述漂移层上形成具有第二导电类型的若干阱区和具有第一导电类型的JFET区，所述JFET区形成于相邻所述阱区之间；
在所述阱区内或阱区上形成具有第二导电类型的沟道区，保证所述阱区的深度L1为所述沟道区的深度L2的至少3倍。
CN202010252825.8A 2020-04-01 2020-04-01 一种mosfet器件及其制备工艺 Active CN111430449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010252825.8A CN111430449B (zh) 2020-04-01 2020-04-01 一种mosfet器件及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010252825.8A CN111430449B (zh) 2020-04-01 2020-04-01 一种mosfet器件及其制备工艺

Publications (2)

Publication Number Publication Date
CN111430449A true CN111430449A (zh) 2020-07-17
CN111430449B CN111430449B (zh) 2023-06-02

Family

ID=71550534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010252825.8A Active CN111430449B (zh) 2020-04-01 2020-04-01 一种mosfet器件及其制备工艺

Country Status (1)

Country Link
CN (1) CN111430449B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024125297A1 (zh) * 2022-12-13 2024-06-20 厦门芯达茂微电子有限公司 新型SiC MOSFET器件

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144292A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
US6501128B1 (en) * 1999-07-05 2002-12-31 Fuji Electric Co., Ltd. Insulated gate transistor and the method of manufacturing the same
JP2003068758A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体装置
US20090179273A1 (en) * 2008-01-15 2009-07-16 Yokogawa Electric Corporation Semiconductor device
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
US20130032896A1 (en) * 2011-08-03 2013-02-07 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014083771A1 (ja) * 2012-11-28 2014-06-05 パナソニック株式会社 半導体素子及びその製造方法
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
US9093522B1 (en) * 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
JP2016139761A (ja) * 2015-01-29 2016-08-04 富士電機株式会社 半導体装置
US20170025530A1 (en) * 2015-02-27 2017-01-26 Purdue Research Foundation METHODS OF REDUCING THE ELECTRICAL AND THERMAL RESISTANCE OF SiC SUBSTRATES AND DEVICES MADE THEREBY
CN107845683A (zh) * 2016-09-21 2018-03-27 株式会社东芝 半导体装置
US20180323299A1 (en) * 2015-11-12 2018-11-08 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same
CN110828572A (zh) * 2018-08-08 2020-02-21 丰田自动车株式会社 半导体装置及其制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501128B1 (en) * 1999-07-05 2002-12-31 Fuji Electric Co., Ltd. Insulated gate transistor and the method of manufacturing the same
JP2001144292A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2003068758A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体装置
US20090179273A1 (en) * 2008-01-15 2009-07-16 Yokogawa Electric Corporation Semiconductor device
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
US20130032896A1 (en) * 2011-08-03 2013-02-07 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
WO2014083771A1 (ja) * 2012-11-28 2014-06-05 パナソニック株式会社 半導体素子及びその製造方法
US9093522B1 (en) * 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
JP2016139761A (ja) * 2015-01-29 2016-08-04 富士電機株式会社 半導体装置
US20170025530A1 (en) * 2015-02-27 2017-01-26 Purdue Research Foundation METHODS OF REDUCING THE ELECTRICAL AND THERMAL RESISTANCE OF SiC SUBSTRATES AND DEVICES MADE THEREBY
US20180323299A1 (en) * 2015-11-12 2018-11-08 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same
CN107845683A (zh) * 2016-09-21 2018-03-27 株式会社东芝 半导体装置
CN110828572A (zh) * 2018-08-08 2020-02-21 丰田自动车株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024125297A1 (zh) * 2022-12-13 2024-06-20 厦门芯达茂微电子有限公司 新型SiC MOSFET器件

Also Published As

Publication number Publication date
CN111430449B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN109148586B (zh) 氧化镓场效应晶体管
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
JP2021108396A (ja) 炭化珪素半導体装置および電力変換装置
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN115020479B (zh) 一种耗尽型碳化硅双极器件结构及制作方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
WO2013147276A1 (ja) 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法
CN110729356B (zh) 一种具有内嵌沟道二极管的SiC MOSFET结构
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
CN112599524B (zh) 一种具有增强可靠性的碳化硅功率mosfet器件
CN111430449B (zh) 一种mosfet器件及其制备工艺
Iwamuro SiC power device design and fabrication
Lixin et al. Development and Analysis of 6500V SiC Power MOSFET
CN114864677A (zh) 晶体管器件及其制造方法
CN114050183A (zh) 逆导型功率芯片制造方法
CN111725318A (zh) 一种功率半导体器件的元胞结构及其制作方法
CN102969315B (zh) 一种逆导型集成门极换流晶闸管
Lee et al. Design of a novel SiC MOSFET structure for EV inverter efficiency improvement
CN118136676B (zh) 一种碳化硅金属-氧化物场效应晶体管以及功率器件
CN113838757B (zh) 一种抗单粒子效应vdmos器件的形成方法及vdmos器件
CN107644915A (zh) 具有局部p型帽层的晶体管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210820

Address after: Room b1703, 17th floor, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant after: Sizhen Zhicheng semiconductor technology (Shanghai) Co.,Ltd.

Address before: 108 walnut Avenue, Cary, NC, USA

Applicant before: Zhang Qingchun

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant after: Qingchun semiconductor (Shanghai) Co.,Ltd.

Address before: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant before: Sizhen Zhicheng semiconductor technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Building 42#, No. 136 Yuhai East Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province 315336

Applicant after: Pure Semiconductor (Ningbo) Co.,Ltd.

Address before: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant before: Qingchun semiconductor (Shanghai) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant