CN111384005A - 微电子封装体、倒装工艺及其应用、微电子器件 - Google Patents

微电子封装体、倒装工艺及其应用、微电子器件 Download PDF

Info

Publication number
CN111384005A
CN111384005A CN202010210354.4A CN202010210354A CN111384005A CN 111384005 A CN111384005 A CN 111384005A CN 202010210354 A CN202010210354 A CN 202010210354A CN 111384005 A CN111384005 A CN 111384005A
Authority
CN
China
Prior art keywords
conductive
chip
conductive adhesive
microelectronic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010210354.4A
Other languages
English (en)
Other versions
CN111384005B (zh
Inventor
王顺波
钟磊
庞宏林
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010210354.4A priority Critical patent/CN111384005B/zh
Publication of CN111384005A publication Critical patent/CN111384005A/zh
Application granted granted Critical
Publication of CN111384005B publication Critical patent/CN111384005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及芯片封装领域，具体而言，提供了一种微电子封装体、倒装工艺及其应用、微电子器件。所述微电子封装体的倒装工艺包括以下步骤：(a)提供设置有导电块的基板；(b)在导电块表面依次涂覆导电胶和非导电胶；(c)将设置有凸块的芯片与基板压合，然后固化，得到微电子封装体。该工艺采用导电胶和非导电胶配合，工艺简单，封装效率高，芯片功能稳定可靠，封装体不易翘曲变形，使用寿命长。

Description

微电子封装体、倒装工艺及其应用、微电子器件
技术领域
本发明涉及芯片封装领域，具体而言，涉及一种微电子封装体、倒装工艺及其应用、微电子器件。
背景技术
倒装芯片封装工艺是为了提高封装速度和组件可靠性的一种封装技术，传统的焊膏倒装芯片组装工艺流程包括：涂焊剂、布芯片、焊膏再流与底部填充等，其首要的设计考虑包括焊料凸点和下凸点结构，焊料凸点的作用是充当IC与电路板之间的机械互连、电互连、有时还起到热互连的作用。
现有的倒装工艺存在以下缺点：首先，在倒装过程中，助焊剂(例如锡球)或者凸点过多时，需要使用颗粒较细的胶水先填充底部，再进行塑封，此时助焊剂或凸起容易接触不到底部导电块，并且为单颗固化，效率低。其次，在底部填充之前需要对助焊剂进行清洗，如果清洗不干净，会造成缝隙或孔洞，容易在上板时直接失效。另外，在底部填充时，需要填充料不留一丝缝隙，即使纳米级分层也会发生离子迁移，从而导致电损耗过多，型号失真，甚至功能失效。再者，回流焊温度一般超过250℃，温度较高，不但对未保护的芯片的机械性能要求较高，而且在产品最终上板时候，内部的锡凸点也会重新融化，如果在封装时候锡没有充分融化，锡会重新分布，电路可能会断开，严重影响芯片的电性表现。此外，采用常规的锡导电，温度高，对基板和芯片都需要有特殊材料要求，封装中不同的材料在不同温度下，都会产生不同的翘曲，设计时候需要进行整体材料翘曲度的匹配，减少整体的翘曲度，倒装凸块的高度一般为10-50微米，凸块上的锡膏涂层高度为10-50微米，所以对材料的变形特别敏感。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种微电子封装体，该封装体采用导电胶层电连接基板与芯片，改变了传统采用锡块电连接基板与芯片的结构，结构新颖，并且芯片与基板的粘结强度高，导电胶层中的导电离子不易迁移，芯片的功能稳定可靠。
本发明的第二目的在于提供一种微电子封装体的倒装工艺，该工艺采用导电胶和非导电胶配合，工艺简单，封装效率高，芯片功能稳定可靠，封装体不易翘曲变形，使用寿命长。
本发明的第三目的在于提供一种上述微电子封装体的应用。
本发明的第四目的在于提供一种微电子器件。
为了实现本发明的上述目的，特采用以下技术方案：
第一方面，本发明提供了一种微电子封装体，包括基板和芯片，基板上设置有导电块，导电块表面依次设置有导电胶层和非导电胶层，芯片上设置有凸块，凸块压合于导电块上方。
作为进一步优选的技术方案，所述基板上还设置有防焊油墨，防焊油墨设置于导电块***。
作为进一步优选的技术方案，防焊油墨的高度大于导电块的高度。
作为进一步优选的技术方案，所述导电块设置有凹槽，凹槽的开口朝向芯片。
第二方面，本发明提供了一种上述微电子封装体的倒装工艺，包括以下步骤：
(a)提供设置有导电块的基板；
(b)在导电块表面依次涂覆导电胶和非导电胶；
(c)将设置有凸块的芯片与基板压合，然后固化，得到微电子封装体。
作为进一步优选的技术方案，导电胶的体积电阻低于0.05Ω/cm。
作为进一步优选的技术方案，导电胶的高度为导电块的高度的1/4-2/3。
作为进一步优选的技术方案，导电胶和非导电胶的Ti值不低于3且不高于6；
优选地，非导电胶的Ti值高于导电胶的Ti值；
优选地，导电胶包括导电银胶；
优选地，步骤(c)中压合的压力为0.5-10N；
优选地，步骤(c)中固化温度为150-180℃，固化时间为15-120min。
第三方面，本发明提供了一种上述微电子封装体或采用上述倒装工艺得到的微电子封装体在制备微电子器件中的应用。
第四方面，本发明提供了一种微电子器件，包括上述微电子封装体或采用上述倒装工艺得到的微电子封装体。
与现有技术相比，本发明的有益效果为：
本发明提供的微电子封装体通过凸块压合在导电块上方，导电胶层使凸块和导电块相连，从而实现基板与芯片的电连接。该封装体采用导电胶层电连接基板与芯片，改变了传统采用锡块电连接基板与芯片的结构，结构新颖，并且芯片与基板的粘结强度高，导电胶层中的导电离子不易迁移，芯片的功能稳定可靠；凸块压合于导电块上方，无需回流焊，避免了高温造成的芯片与基材热膨胀系数不匹配引起的翘曲变形等问题，使用寿命长；导电胶层和非导电胶层的变形量小，封装体厚度小。
本发明提供的倒装工艺中，基板上设置有导电块，导电块具有导电性，实现基板与芯片的电连接。导电胶具有导电性，在导电块表面涂覆导电胶可保证胶水在固化后具有导电性，实现芯片的凸块与基板导电块的电连接。非导电胶没有导电性，可以隔离导电胶中易迁移的离子，导电胶和非导电胶共同提供粘结力，将基板和芯片粘接起来。芯片与基板压合后固化，完成对芯片的封装。
上述工艺具有以下优点：
(1)导电胶和非导电胶配合，导电胶电连接凸起和导电块，非导电胶隔离导电介质，提高芯片与基板的粘结强度，相对于传统方式，该工艺非导电胶的用量较小，能保证凸起充分接触到导电块，且可以多颗共同固化，大大提高了封装效率。
(2)该工艺不使用助焊剂，因而无需对助焊剂进行清洗的步骤，工艺更加简单，且不会产生由于清洗不干净导致的芯片失效的风险。并且，也无需后续的封胶工艺，直接进行塑封或不塑封均可。
(3)导电胶中起到粘结作用的主要是非导电成分，其占比很低，不会影响导电胶的导电性，但是能有效隔离胶中易迁移的导电离子，无需使用过多的非导电胶就能保证离子不迁移，从而避免电损耗，保证芯片的功能不失效。
(4)导电胶和非导电胶为一次固化，无需回流焊，在最终上板的时候，不会二次融化，就不会出现重融化断开的情况(在单颗产品电性测试时候是好品，上板后就可能是次品)。
(5)利用导电胶电性连接，可以实现较低温度的倒装电性连接，该温度低于目前大部分材料的变形转折温度(160-175℃)，由此降低了基板与芯片材料热膨胀系数的匹配难度，材料设计时间短、成本低，作业要求低，材料变形产生的应力小，芯片不易发生变形。
(6)导电胶和非导电胶的变形量小，因此不需要给基板的变形预留伸缩空间，基板可以更薄，从而降低整体封装体的厚度。
附图说明
图1为本发明提供的一种实施方式的微电子封装体的结构示意图；
图2为本发明提供的一种实施方式的倒装工艺的步骤(a)的示意图；
图3为本发明提供的一种实施方式的倒装工艺的步骤(b)的示意图；
图4为本发明提供的一种实施方式的倒装工艺的步骤(c)的示意图。
图标：1-基板；101-导电块；1011-凹槽；102-防焊油墨；103-导电胶层；1031-导电胶；104-非导电胶层；1041-非导电胶；2-芯片；201-凸块。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。
根据本发明的一个方面，提供了一种微电子封装体，如图1所示，包括基板1和芯片2，基板1上设置有导电块101，导电块101表面依次设置有导电胶层103和非导电胶层104，芯片2上设置有凸块201，凸块201压合于导电块101上方。
上述微电子封装体通过凸块压合在导电块上方，导电胶层使凸块和导电块相连，从而实现基板与芯片的电连接。该封装体采用导电胶层电连接基板与芯片，改变了传统采用锡块电连接基板与芯片的结构，结构新颖，并且芯片与基板的粘结强度高，导电胶层中的导电离子不易迁移，芯片的功能稳定可靠；凸块压合于导电块上方，无需回流焊，避免了高温造成的芯片与基材热膨胀系数不匹配引起的翘曲变形等问题，使用寿命长；导电胶层和非导电胶层的变形量小，封装体厚度小。
需要说明的是：
上述“导电胶层”是指导电胶固化或干燥后形成的涂层，导电胶是指固化或干燥后具有一定导电性的胶粘剂。
“非导电胶”是指非导电胶固化或干燥后形成的涂层，非导电胶是指固化或干燥后不具有导电性的胶粘剂。
“压合”是指采用压力将两个独立的部件或组件合为一体的加工方式。
“导电块表面”是指导电块除直接与基板相接触的面之外的其余所有表面。“导电块表面依次设置导电胶层和非导电胶层”是指导电胶层和非导电胶层依次设置于上述导电块表面的***，导电胶层将导电块表面完全覆盖，非导电胶层将导电胶层完全覆盖。
在一种优选的实施方式中，所述基板1上还设置有防焊油墨102，防焊油墨102设置于导电块101***。防焊油墨的作用主要是用来防止芯片上的线路氧化、防止线条开路或短路等问题，从而实现对芯片线路的封装和保护。
优选地，防焊油墨102的高度大于导电块101的高度。
“防焊油墨的高度”是指防焊油墨的顶端与防焊油墨的底端之间的垂直距离。
“导电块的高度”是指导电块的顶端与导电块的底端之间的垂直距离。
以上“顶端”是指当基板平放在水平面时，防焊油墨或导电块与水平面的垂直距离最大的那一端；相反地，“底端”是指当基板平放在水平面时，防焊油墨或导电块与水平面的垂直距离最小的那一端。
在一种优选的实施方式中，所述导电块101设置有凹槽1011，凹槽1011的开口朝向芯片2。当导电块设置有凹槽时，凹槽内可容纳更多导电胶，因而可以容纳更多导电颗粒，此时相同用量的导电胶，可使导电胶层更薄，因而封装体的整体厚度会更薄。
当然，导电块表面也可以是平整的，没有凹槽。当导电块表面没有凹槽时，当导电胶层很薄的情况下，导电胶内的导电颗粒更容易被挤到侧面，留在导电块和凸块之间的导电颗粒量会较少，导电块和凸块之间的电连接作用稍差。而正如上段所提到的，当导电块设置有凹槽时，留在导电块和凸块之间的导电颗粒量会更多，不但有利于保持导电块和凸块之间更好的电连接，还能降低导电胶层的厚度。
图1提供的是本发明的一种典型结构的微电子封装体的结构示意图，从图中可以看出，非导电胶量较多，足够将芯片和底板充分粘接起来，无需后续的塑封等工艺。显然，该微电子封装体还可具有另外一种结构，该结构中，非导电胶固化后也存在于防焊油墨所围合的空间中，该空间内包括导电块、导电胶和非导电胶，此时，该封装体还需后续的塑封等工艺。
根据本发明的一个方面，提供了一种上述微电子封装体的倒装工艺，如图2-图4所示，包括以下步骤：
(a)提供设置有导电块101的基板1；
(b)在导电块101表面依次涂覆导电胶1031和非导电胶1041；
(c)将设置有凸块201的芯片2与基板1压合，然后固化，得到微电子封装体。
上述倒装工艺中，基板上设置有导电块，导电块具有导电性，实现基板与芯片的电连接。导电胶具有导电性，在导电块表面涂覆导电胶可保证胶水在固化后具有导电性，实现芯片的凸块与基板导电块的电连接。非导电胶没有导电性，可以隔离导电胶中易迁移的离子，导电胶和非导电胶共同提供粘结力，将基板和芯片粘接起来。芯片与基板压合后固化，完成对芯片的封装。典型但非限制性的，封装体的结构示意图如图1所示。
上述工艺具有以下优点：
(1)导电胶和非导电胶配合，导电胶电连接凸起和导电块，非导电胶隔离导电介质，提高芯片与基板的粘结强度，相对于传统方式，该工艺非导电胶的用量较小，能保证凸起充分接触到导电块，且可以多颗共同固化，大大提高了封装效率。
(2)该工艺不使用助焊剂，因而无需对助焊剂进行清洗的步骤，工艺更加简单，且不会产生由于清洗不干净导致的芯片失效的风险。并且，也无需后续的封胶工艺，直接进行塑封或不塑封均可。
(3)导电胶中起到粘结作用的主要是非导电成分，其占比很低，不会影响导电胶的导电性，但是能有效隔离胶中易迁移的导电离子，无需使用过多的非导电胶就能保证离子不迁移，从而避免电损耗，保证芯片的功能不失效。
(4)导电胶和非导电胶为一次固化，无需回流焊，在最终上板的时候，不会二次融化，就不会出现重融化断开的情况(在单颗产品电性测试时候是好品，上板后就可能是次品)。
(5)利用导电胶电性连接，可以实现较低温度的倒装电性连接，该温度低于目前大部分材料的变形转折温度(160-175℃)，由此降低了基板与芯片材料热膨胀系数的匹配难度，材料设计时间短、成本低，作业要求低，材料变形产生的应力小，芯片不易发生变形。
(6)导电胶和非导电胶的变形量小，因此不需要给基板的变形预留伸缩空间，基板可以更薄，从而降低整体封装体的厚度。
在一种优选的实施方式中，导电胶的体积电阻低于0.05Ω/cm。低体积电阻有利于保证导电胶固化后的导电性。
优选地，导电胶的高度为导电块的高度的1/4-2/3。导电胶高度的控制，1/4下限是为了保证导电胶中的导电颗粒可以在芯片凸块和基板的导电块之间有足够的比例，2/3上限是为了防止导电胶接触到芯片表面导致导电颗粒的扩散而影响电性。
“导电胶的高度”是指导电胶的顶端与导电块的顶端之间的垂直距离。
“导电块的高度”是指导电块的顶端与导电块的底端之间的垂直距离。
以上“顶端”是指当基板平放在水平面时，导电胶或导电块与水平面的垂直距离最大的那一端；相反地，“底端”是指当基板平放在水平面时，导电块与水平面的垂直距离最小的那一端。
可选地，导电颗粒可以为球形、椭球形、片状或柱状，导电颗粒直径方向的长度≤0.3微米。
在一种优选的实施方式中，导电胶和非导电胶的Ti值不低于3且不高于6。Ti值是指触变指数，其意义为低转速(6r/min)的黏度值对高转速(60r/min)的黏度值的比值。例如，导电胶和非导电胶的Ti值各自独立的为3、3.5、4、4.5、5、5.5或6。
优选地，非导电胶的Ti值高于导电胶的Ti值。当非导电胶的Ti值高于导电胶的Ti值时，非导电胶的触变性相对更高，从而在压合时能进来使非导电胶向周围扩散，填充导电块周围的空间，保证非导电胶水在导电胶水表面的覆盖性，同时使导电胶和凸块之间的非导电胶尽可能的少，增强基板与芯片之间的电连接。
优选地，导电胶包括导电银胶。
优选地，步骤(c)中压合的压力为0.5-10N。上述压力典型但非限制性的为0.5、1、2、3、4、5、6、7、8、9或10N。
优选地，步骤(c)中固化温度为150-180℃，固化时间为15-120min。上述固化温度典型但非限制性的为150、155、160、165、170、175或180℃，固化时间典型但非限制性的为15、20、25、30、35、40、50、60、70、80、90、100、110或120min。
还需说明的是，采用上述工艺可完成对焊点的保护，可以直接塑封，不必进行特殊的底部填充。如果涂胶量大，可以不用塑封，完成对芯片的电性连接和保护，如果需要填充满，则在芯片凸块侧壁高度方向上，非导电胶厚度/导电胶厚度＞1/4，从而保证导电胶不会接触到芯片表面。
根据本发明的另一方面，提供了一种上述微电子封装体在制备微电子器件中的应用。将上述微电子封装体应用于制备微电子器件中，具有制备工艺简单、可有效降低器件厚度、器件功能稳定可靠、不易变形和使用寿命长等优点。
根据本发明的另一方面，提供了一种微电子器件，包括上述微电子封装体。该微电子器件包括上述微电子封装体，因而至少具有功能稳定可靠、厚度小、不易翘曲变形和使用寿命长的优点。
上述“微电子器件”主要是指利用微电子工艺技术实现的微型化电子***芯片和器件，该微电子器件可包括一个或多个微电子封装体，多个微电子封装体通过串联或并联的方式相连接，或者独立存在，共同构成微电子器件整体。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，在不背离本发明的精神和范围的情况下可以作出许多其它的更改和修改。因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些变化和修改。

Claims (10)

1.一种微电子封装体，其特征在于，包括基板和芯片，基板上设置有导电块，导电块表面依次设置有导电胶层和非导电胶层，芯片上设置有凸块，凸块压合于导电块上方。
2.根据权利要求1所述的微电子封装体，其特征在于，所述基板上还设置有防焊油墨，防焊油墨设置于导电块***。
3.根据权利要求2所述的微电子封装体，其特征在于，防焊油墨的高度大于导电块的高度。
4.根据权利要求1-3任一项所述的微电子封装体，其特征在于，所述导电块设置有凹槽，凹槽的开口朝向芯片。
5.权利要求1-4任一项所述的微电子封装体的倒装工艺，其特征在于，包括以下步骤：
(a)提供设置有导电块的基板；
(b)在导电块表面依次涂覆导电胶和非导电胶；
(c)将设置有凸块的芯片与基板压合，然后固化，得到微电子封装体。
6.根据权利要求5所述的倒装工艺，其特征在于，导电胶的体积电阻低于0.05Ω/cm。
7.根据权利要求5所述的倒装工艺，其特征在于，导电胶的高度为导电块的高度的1/4-2/3。
8.根据权利要求5-7任一项所述的倒装工艺，其特征在于，导电胶和非导电胶的Ti值不低于3且不高于6；
优选地，非导电胶的Ti值高于导电胶的Ti值；
优选地，导电胶包括导电银胶；
优选地，步骤(c)中压合的压力为0.5-10N；
优选地，步骤(c)中固化温度为150-180℃，固化时间为15-120min。
9.权利要求1-4任一项所述的微电子封装体或采用权利要求5-8任一项所述的倒装工艺得到的微电子封装体在制备微电子器件中的应用。
10.一种微电子器件，其特征在于，包括权利要求1-4任一项所述的微电子封装体或采用权利要求5-8任一项所述的倒装工艺得到的微电子封装体。
CN202010210354.4A 2020-03-23 2020-03-23 微电子封装体、倒装工艺及其应用、微电子器件 Active CN111384005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010210354.4A CN111384005B (zh) 2020-03-23 2020-03-23 微电子封装体、倒装工艺及其应用、微电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010210354.4A CN111384005B (zh) 2020-03-23 2020-03-23 微电子封装体、倒装工艺及其应用、微电子器件

Publications (2)

Publication Number Publication Date
CN111384005A true CN111384005A (zh) 2020-07-07
CN111384005B CN111384005B (zh) 2022-03-04

Family

ID=71218989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010210354.4A Active CN111384005B (zh) 2020-03-23 2020-03-23 微电子封装体、倒装工艺及其应用、微电子器件

Country Status (1)

Country Link
CN (1) CN111384005B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161242A (zh) * 2021-02-23 2021-07-23 青岛歌尔微电子研究院有限公司 芯片封装工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529386A (ja) * 1991-07-22 1993-02-05 Sharp Corp 被着体の接続端子部の接続構造
TWI269415B (en) * 2005-12-30 2006-12-21 Internat Semiconductor Technol Flip-chip bonding method utilizing non-conductive paste and its product
KR20060134662A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 씨오지 방식의 액정표시장치
TW201039415A (en) * 2009-04-20 2010-11-01 Phoenix Prec Technology Corp Package substrate structure and flip-chip package structure and methods of fabricating the same
CN103050463A (zh) * 2011-10-12 2013-04-17 联咏科技股份有限公司 集成电路芯片封装件和应用之玻璃倒装基板结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529386A (ja) * 1991-07-22 1993-02-05 Sharp Corp 被着体の接続端子部の接続構造
KR20060134662A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 씨오지 방식의 액정표시장치
TWI269415B (en) * 2005-12-30 2006-12-21 Internat Semiconductor Technol Flip-chip bonding method utilizing non-conductive paste and its product
TW201039415A (en) * 2009-04-20 2010-11-01 Phoenix Prec Technology Corp Package substrate structure and flip-chip package structure and methods of fabricating the same
CN103050463A (zh) * 2011-10-12 2013-04-17 联咏科技股份有限公司 集成电路芯片封装件和应用之玻璃倒装基板结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161242A (zh) * 2021-02-23 2021-07-23 青岛歌尔微电子研究院有限公司 芯片封装工艺
CN113161242B (zh) * 2021-02-23 2022-03-25 青岛歌尔微电子研究院有限公司 芯片封装工艺

Also Published As

Publication number Publication date
CN111384005B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
TWI431746B (zh) 半導體元件
CN101188226B (zh) 芯片封装结构及其制程
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
US9041199B2 (en) Semiconductor device and method of fabricating the same
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP2010103244A (ja) 半導体装置及びその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
JP4887997B2 (ja) 電子部品の実装方法
JP2008288489A (ja) チップ内蔵基板の製造方法
US6946601B1 (en) Electronic package with passive components
TWI436461B (zh) 封裝基板結構及其製法暨覆晶封裝結構及其製法
CN111384005B (zh) 微电子封装体、倒装工艺及其应用、微电子器件
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2000277649A (ja) 半導体装置及びその製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
TW201241978A (en) Flip chip device
JP5560713B2 (ja) 電子部品の実装方法等
JP3857574B2 (ja) 半導体装置及びその製造方法
CN107204318B (zh) 半导体装置及半导体装置的制造方法
TWI394259B (zh) 多基板堆疊之球格陣列封裝構造
US20090026633A1 (en) Flip chip package structure and method for manufacturing the same
JP2004186213A (ja) 回路基板および半導体装置
JP2003152022A (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant