CN111354301B - 发光显示器件 - Google Patents

发光显示器件 Download PDF

Info

Publication number
CN111354301B
CN111354301B CN201911309570.8A CN201911309570A CN111354301B CN 111354301 B CN111354301 B CN 111354301B CN 201911309570 A CN201911309570 A CN 201911309570A CN 111354301 B CN111354301 B CN 111354301B
Authority
CN
China
Prior art keywords
transistor
node
voltage
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911309570.8A
Other languages
English (en)
Other versions
CN111354301A (zh
Inventor
高杉亲知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111354301A publication Critical patent/CN111354301A/zh
Application granted granted Critical
Publication of CN111354301B publication Critical patent/CN111354301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种发光显示器件。该发光显示器件包括：以矩阵形式布置的多个像素，所述多个像素中的每个像素包括：发光元件，其中发光二极管在发光元件的阳极和阴极之间；发光晶体管，发光晶体管的源极和漏极中的一个连接至发光元件的阳极；驱动晶体管，驱动晶体管的源极和漏极中的一个连接至发光晶体管的源极和漏极中的另一个；以及初始化晶体管，初始化晶体管被配置成将驱动晶体管的栅极、驱动晶体管的源极和漏极中的所述一个以及发光元件的阳极同时连接至固定电压的初始化电压线，其中，初始化晶体管的电阻大于驱动晶体管的电阻。

Description

发光显示器件
本申请要求于2018年12月20日提交于日本的日本专利申请第2018-238137号的优先权权益，为了所有目的通过引用将其全部内容并入本文，如同在本文中完全阐述一样。
技术领域
本发明涉及发光显示器件。
背景技术
需要一种能够稳定地显示高质量的发光显示器件。
作为现有技术示例的专利文献1至5公开了一种技术，该技术使得具有每个具有发光元件的像素的发光显示器件以高质量稳定地显示。
[现有技术文献]
专利文献1.日本专利申请公报第2005-258407号。
专利文献2.韩国专利申请公开第2007-0027265号。
专利文献3.韩国专利申请公开第2013-0026338号。
专利文献4.韩国专利申请公开第2014-0116702号。
专利文献5.韩国专利申请公开第2012-0138924号。
然而，利用专利文献1和2中公开的技术，不能执行发光元件的阳极的初始化，并且辅助电容器的初始化不足。
此外，利用专利文献3中公开的技术，所使用的信号的数目和所使用的固定电压的数目较大，并且低电力电压线的电压变化未得到补偿。
此外，利用专利文献4和5中公开的技术，高电力电压线的电压波动未得到补偿。
换句话说，在上述现有技术中，难以在抑制信号的数目和固定电压的数目的同时实现发光元件和辅助电容器的阳极的初始化以及电力电压线的电压变化的补偿。
发明内容
因此，本发明涉及一种发光显示器件，其可以在抑制信号的数目和固定电压的数目的同时实现发光元件和辅助电容器的阳极的初始化以及对电力电压线的电压变化的补偿。
本公开的另外的特征和优点将在下面的描述中阐明，并且一部分将根据描述变得明显，或者可以通过本公开的实践来获知这些特征和优点。本公开的优点将通过在所写描述和其权利要求以及附图中所具体指出的结构来实现和获得。
为了实现这些和其他优点，并且根据本发明的目的，如在本文具体体现和广泛描述的，一种发光显示器件包括：以矩阵形式布置的多个像素，所述多个像素中的每个像素包括：发光元件，其中发光二极管在发光元件的阳极和阴极之间；发光晶体管，发光晶体管的源极和漏极中的一个连接至发光元件的阳极；驱动晶体管，驱动晶体管的源极和漏极中的一个连接至发光晶体管的源极和漏极中的另一个；以及初始化晶体管，初始化晶体管被配置成将驱动晶体管的栅极、驱动晶体管的源极和漏极中的所述一个以及发光元件的阳极同时连接至固定电压的初始化电压线，其中，初始化晶体管的电阻大于驱动晶体管的电阻。
附图说明
附图被包括以提供对本公开的进一步理解，并且附图并入本说明书中并且构成本说明书的一部分，附图示出了本公开的实施方式，并且附图与描述一起用于说明本公开的原理。在附图中：
图1是示出本发明的第一实施方式的发光显示器件的整体配置的框图；
图2A是示出由图1所示的虚线包围的像素的像素电路的图；
图2B是示出图2A的像素100的像素电路的操作的时序图；
图3A是图2A的初始化晶体管的顶视图和截面图；
图3B是图2A的驱动晶体管的顶视图；
图4A是作为图2A的初始化晶体管的变型的晶体管的顶视图和截面图；
图4B是作为图2A的驱动晶体管的变型的晶体管的顶视图；
图5是示出根据本发明的第二实施方式的发光显示器件的整体配置的框图；
图6A是示出由图5所示的虚线包围的像素的像素电路的图；
图6B是示出图6A的像素100的像素电路的操作的时序图；
图7A是示出根据本发明的第三实施方式的发光显示器件的像素的像素电路的图；以及
图7B是示出图7A的像素100的像素电路的操作的时序图。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出。在整个附图中可以使用相同或相似的附图标记指代相同或相似的部分。
<第一实施方式>
图1是示出根据本发明的第一实施方式的发光显示器件的整体配置的框图。
参照图1，发光显示器件10可以包括控制部11、数据线驱动电路12、发光控制线和扫描线驱动电路13、电力线和初始化电压线控制电路14以及以矩阵形式布置的多个像素100。
在图1中，作为示例，提取并以三行三列的方式示出多个像素100的一部分。然而，实际上，布置有比图1中示出的像素多的像素。
控制部11可以输出用于控制数据线驱动电路12、发光控制线和扫描线驱动电路13以及电力线和初始化电压线控制电路14的控制信号。
数据线驱动电路12可以是基于来自控制部11的控制信号将数据信号输出至多个数据线Data的驱动电路。
发光控制线和扫描线驱动电路13可以是如下驱动电路，该驱动电路基于来自控制部11的控制信号将信号输出至与发光控制线和扫描线驱动电路13连接的多个发光控制线EM(n)和扫描线Scan(n)，以驱动多个发光控制线EM(n)和扫描线Scan(n)。
n是自然数。
电力线和初始化电压线控制电路14可以是如下控制电路，该控制电路控制作为高电力电压VDD的电力线的高电压电力线的电压、作为低电力电压VSS的电力线的低电压电力线的电压以及作为初始化电压Vini的电力线的初始化电压线的电压。
图2A是示出由图1所示的虚线包围的像素的像素电路的图。
在图2A的像素100中，可以提供作为P型薄膜晶体管(TFT)的晶体管101、102、105、106、107和108、电容器103和104、以及发光元件109。
适用于本发明的晶体管不限于P型TFT，并且可以使用N型TFT。
晶体管106可以是初始化TFT。
晶体管107可以是驱动TFT。
初始化TFT的电阻可以优选地大于驱动TFT的电阻。如稍后所描述的，可以通过增加初始化TFT的沟道长度L并缩短初始化TFT的沟道宽度W来防止初始化TFT被破坏。
具体地，可以使初始化TFT的沟道长度L比驱动TFT的沟道长度L长，并且可以使初始化TFT的沟道宽度W比驱动TFT的沟道宽度W短。
此外，在图2A中，示出了数据线Data、初始化电压Vini的初始化电压线，第n扫描线Scan(n)、第(n-2)扫描线Scan(n-2)和第n发光控制线EM(n)、具有电力电压VDD-Δdrop的作为第一电力线的高电压电力线和具有电力电压VSS的作为第二电力线的低电压电力线。
此外，初始化电压Vini、作为第一电力线的高电压电力线的电力电压VDD以及作为第二电力线的低电压电力线的电力电压VSS可以是固定电压，并且高电压电力线可以具有比初始化电压线的电压高的电压，并且低电压电力线可以具有比初始化电压线的电压低的电压。
在本实施方式中，例如，高电压电力线的电力电压VDD可以是3V，初始化电压Vini可以是-2V，且低电压电力线的电力电压VSS可以是-4V。
此外，Δdrop可以是高电压电力线的电压变化值。
此外，在图2A中，示出了第一节点N1、第二节点N2、第三节点N3和第四节点N4。
第一节点N1可以是连接至晶体管101的源极和漏极中的一个、晶体管102的源极和漏极中的一个、电容器103的一个电极以及电容器104的一个电极的节点。
第二节点N2可以是连接至电容器104的另一电极、晶体管105的源极和漏极中的一个以及晶体管107的栅极的节点。
第三节点N3可以是连接至晶体管105的源极和漏极中的另一个、晶体管107的源极和漏极中的一个以及晶体管108的源极和漏极中的一个的节点。
第四节点N4可以是连接至晶体管106的源极和漏极中的一个、晶体管108的源极和漏极中的另一个以及发光元件109的阳极的节点。
作为第一晶体管的晶体管101的栅极可以连接至第n扫描线Scan(n)，晶体管101的源极和漏极中的一个可以连接至第一节点N1，并且晶体管101的源极和漏极中的另一个可以连接至数据线Data。
作为第二晶体管的晶体管102的栅极可以连接至第(n-2)扫描线Scan(n-2)，晶体管102的源极和漏极中的一个可以连接至第一节点N1，并且晶体管102的源极和漏极中的另一个可以连接至初始化电压线。
作为第一电容器的电容器103的一个电极可以连接至第一节点N1，并且电容器103的另一个电极可以连接至高电压电力线。
作为第二电容器的电容器104的一个电极可以连接至第一节点N1，并且电容器104的另一个电极可以连接至第二节点N2。
作为第三晶体管的晶体管105的栅极可以连接至第(n-2)扫描线Scan(n-2)，晶体管105的源极和漏极中的一个可以连接至第二节点N2，并且晶体管105的源极和漏极中的另一个可以连接至第三节点N3。
作为第四晶体管的晶体管106的栅极可以连接至第(n-2)扫描线Scan(n-2)，晶体管106的源极和漏极中的一个可以连接至第四节点N4，并且晶体管106的源极和漏极中的另一个可以连接至初始化电压线。
作为第五晶体管的晶体管107的栅极可以连接至第二节点N2，晶体管107的源极和漏极中的一个可以连接至第三节点N3，并且晶体管107的源极和漏极中的另一个可以连接至高电压电力线。
作为第六晶体管的晶体管108的栅极可以连接至第n发光控制线EM(n)，晶体管108的源极和漏极中的一个可以连接至第三节点N3，并且晶体管108的源极和漏极中的另一个可以连接至第四节点N4。
发光元件109的阳极可以连接至第四节点N4，并且发光元件109的阴极可以连接至低电压电力线。
图2A的像素电路的操作如下面说明。
图2B是示出图2A的像素100的像素电路的操作的时序图。
时间段t1是前一帧的发光时间段，时间段t2是电容器和发光元件的复位时间段，时间段t3是发光元件的复位和感测时间段，时间段t4是写入，时间段t5是等待时间段，以及时间段t6是当前帧的发光时间段。
如图2B所示，数据线Data的电压可以根据图像在V(L)至V(H)的范围内逐步变化，并且第(n-2)扫描线Scan(n-2)、第n扫描线Scan(n)和第n发光控制线EM(n)可以分别是V(L)或V(H)。
在使用P型TFT的情况下，V(L)是导通信号，且V(H)是截止信号。
在这种情况下，每条线中的V(L)、V(M)和V(H)之间的大小关系为V(L)<V(M)<V(H)。
在时间段t1中，例如，数据线Data的电压为V(M)，第(n-2)扫描线Scan(n-2)的电压为V(H)，第n扫描线Scan(n)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(L)。
在时间段t2中，数据线Data的电压为V(L)，第(n-2)扫描线Scan(n-2)的电压为V(L)，第n扫描线Scan的电压(n)为V(H)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t2中，晶体管101截止，并且晶体管102、105、106、107和108导通。
因此，在时间段t2中，所有第一节点N1、第二节点N2、第三节点N3和第四节点N4都连接至初始化电压线以具有初始化电压Vini。
此时，电容器103的电压为V(103)＝VDD-Δdrop-Vini。
在时间段t3中，数据线Data的电压为V(H)，第(n-2)扫描线Scan(n-2)的电压在时间段t3的后面部分中从V(L)切换至V(H)，第n扫描线Scan(n)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t3中，晶体管101和108截止，并且晶体管102、105和106导通。
此外，晶体管107也导通。关于晶体管107，第三节点N3被充电直到晶体管107变为处于Vgs＝Vth的状态，使得没有电流在晶体管107的源极和漏极之间流动。
就这一点而言，Vgs是基于晶体管107的源极的栅极-源极电压，并且Vth是晶体管107的阈值电压。
因此，在时间段t3中，电容器103的电压为V(103)＝VDD-Δdrop-Vini，电容器104的电压为V(104)＝VDD-Δdrop+Vth-Vini，第二节点N2的电压和第三节点N3的电压为VDD-Δdrop+Vth。
在时间段t4中，数据线Data的电压在时间段t4的中间从V(M)切换至V(L)，并且第(n-2)扫描线Scan(n-2)的电压为V(H)。第n扫描线Scan(n)的电压在该时间段的后面部分中从V(L)切换至V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t4中，晶体管102、105、106、107和108截止，并且晶体管101导通。
在时间段t4中，第一节点N1的电压变为数据线Data的电压Vdata，电容器103的电压变为V(103)＝Vdata-(VDD-Δdrop)，并且电容器104的电压为V(104)＝VDD-Δdrop+Vth-Vini，第二节点N2的电压为Vdata+V(104)＝Vdata+VDD-Δdrop+Vth-Vini。
在时间段t5中，数据线Data的电压在时间段t5的中间从V(H)切换至V(M)，并且第(n-2)扫描线Scan(n-2)的电压为V(H)。第n扫描线Scan(n)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t5中，晶体管101、102、105、106、107和108截止。
在时间段t6中，数据线Data的电压为V(L)，第(n-2)扫描线Scan(n-2)的电压为V(H)，第n扫描线Scan的电压(n)为V(H)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t6中，晶体管101、102、105和106截止，并且晶体管107和108导通。
因此，累积的电荷通过第三节点N3和第四节点N4流到发光元件109的阳极，并且发光元件109发光。
此时，在作为驱动晶体管的晶体管107中，Vgs＝Vdata+Vth-Vini。
这样，由于在发光期间电压电力线的电压变化不包括在驱动晶体管的栅极-源极电压中，所以可以补偿电力电压线的电压变化。
此外，如上所述，在本实施方式中使用的信号是数据线的信号、扫描线的信号和发光控制线的信号，在本实施方式中使用的固定电压是初始化电压Vini、高电压电力线的电力电压VDD和低电压电力线的电力电压VSS，并且抑制了信号的数目和固定电压的数目。
因此，与相关技术相比，可以获得在抑制信号的数目和固定电压的数目的同时能够执行发光元件和辅助电容器的阳极的初始化并且补偿电力电压线的电压变化的发光显示器件。
因此，可以获得能够以高质量稳定地显示的发光显示器件。
下面说明在该实施方式中应用的晶体管。
图3A是作为图2A的初始化晶体管的顶视图和截面图。
图3A的晶体管106可以具有共面的顶栅结构。
如图3A所示，在基板160上可以设置有半导体层161，在覆盖半导体层161的同时可以提供绝缘层162。第一电极层164A和164B可以被设置成通过设置在绝缘层162中的开口163A和163B连接至半导体层161，并且第二电极层165可以被设置在绝缘层162上并且在与半导体层161交叠的位置处。
另外，如图3A所示，作为初始化晶体管的晶体管106可以具有使得沟道长度Lt-i比沟道宽度Wt-i短的形状。
基板160可以是绝缘基板。
作为绝缘基板，作为示例，可以使用玻璃基板。
半导体层161可以由多晶硅或氧化物半导体形成。
作为多晶硅，作为示例，可以使用通过使非晶硅激光结晶而形成的低温多晶硅(LTPS)。
氧化物半导体可以使用例如但不限于铟镓锌氧化物(IGZO)。
在半导体层161中，可以在与源极和漏极接触的部分处设置有沟道导电部，并且可以减小接触电阻。
绝缘层162可以是栅极绝缘层，并且可以由硅氧化物或硅氮化物形成。
绝缘层162可以通过化学气相沉积(CVD)方法形成。
开口163A和163B可以通过例如选择性地蚀刻绝缘层162的一部分来形成。
蚀刻可以优选地通过干蚀刻来执行。
第一电极层164A和164B可以形成源电极和漏电极。
第一电极层164A和164B可以通过例如选择性地蚀刻通过溅射方法形成的金属膜的一部分来形成。
第二电极层165可以形成栅电极。
第二电极层165可以通过与第一电极层164A和164B相同的方法形成。
尽管在附图中未示出，但是可以在第一电极层164A和164B与第二电极层165之间设置有绝缘层，以确保栅极与源极和漏极之间的绝缘。
图3B是作为图2A的驱动晶体管的晶体管的顶视图。
在图3B中，开口163A的数目和开口163B的数目可以分别为但不限于多个。
作为初始化晶体管的晶体管106的沟道长度Lt-i可以比作为驱动晶体管的晶体管107的沟道长度Lt-d长，并且作为初始化晶体管的晶体管106的沟道宽度Wt-i可以比作为驱动晶体管的晶体管107的沟道宽度Wt-d短。
此外，作为初始化晶体管的晶体管106的沟道层中的电流方向的宽度与长度之比可以小于作为驱动晶体管的晶体管107的沟道层中的电流方向的宽度与与长度之比，即，Wt-i/Lt-i<Wt-d/Lt-d。
利用这种结构，作为初始化晶体管的晶体管106的电阻可以大于作为驱动晶体管的晶体管107的电阻。
然而，晶体管106可以不限于图3A和图3B所示的晶体管。
图4A是作为图2A的初始化晶体管106的变型的晶体管106a的顶视图和截面图。
图4A的晶体管可以具有反向交错的底栅结构。
第一电极层166可以对应于图3A的第二电极层165并且可以形成栅电极。
绝缘层167可以对应于图3A的绝缘层162并且可以形成栅极绝缘层。
半导体层168可以对应于图3A的半导体层161。
第二电极层169A和169B可以对应于图3A的第一电极层164A和164B并且可以形成源电极和漏电极。
如图4A所示，作为初始化晶体管的晶体管106a可以具有使得沟道长度Lb-i比沟道宽度Wb-i短的形状。
图4B是作为图2A的晶体管107的变型的晶体管107a的顶视图。
如图4A和图4B所示，底栅结构也可以具有与上述顶栅结构相同的长度关系。
换句话说，作为初始化晶体管的晶体管106a的沟道长度Lb-i可以比作为驱动晶体管的晶体管107a的沟道长度Lb-d长，并且作为初始化晶体管的晶体管106a的沟道宽度Wb-i可以比作为驱动晶体管的晶体管107a的沟道宽度Wb-d短。
此外，作为初始化晶体管的晶体管106a的沟道层中的电流方向的宽度与长度之比可以小于作为驱动晶体管的晶体管107a的沟道层中的电流方向的宽度与长度之比，即，Wb-i/Lb-i<Wb-d/Lb-d。
利用这种结构，作为初始化晶体管的晶体管106a的电阻可以大于作为驱动晶体管的晶体管107a的电阻。
<第二实施方式>
如在第一实施方式中那样，在该实施方式中，与相关技术相比，发光显示器件可以在抑制信号的数目和固定电压的数目的同时能够执行发光元件和辅助电容器的阳极的初始化并且补偿电力电压线的电压变化。可以说明与第一实施方式的配置不同的配置。
图5是示出根据本发明的第二实施方式的发光显示器件的整体配置的框图。
参照图5，发光显示器件20可以包括控制部11、数据线驱动电路12、发光控制线和扫描线驱动电路13、电力线和初始化电压线控制电路14以及以矩阵形式布置的多个像素200。
在图5中，作为示例，提取并以三行三列的方式示出多个像素200的一部分。然而，实际上，布置有比图5中示出的像素多的像素。
控制部11可以输出用于控制数据线驱动电路12、发光控制线和扫描线驱动电路13以及电力线和初始化电压线控制电路14的控制信号。
数据线驱动电路12可以是基于来自控制部11的控制信号将数据信号输出至多个数据线Data的驱动电路。
发光控制线和扫描线驱动电路13可以是如下驱动电路，该驱动电路基于来自控制部11的控制信号将信号输出至与发光控制线和扫描线驱动电路13连接的多个发光控制线EM(n)和扫描线Scan(n)，以驱动多个发光控制线EM(n)和扫描线Scan(n)。
n是自然数。
电力线和初始化电压线控制电路14可以是如下控制电路，该控制电路控制作为高电力电压VDD的电力线的高电压电力线的电压、作为低电力电压VSS的电力线的低电压电力线的电压以及作为初始化电压Vini的电力线的初始化电压线的电压。
图6A是示出由图5所示的虚线包围的像素的像素电路的图。
在图6A的像素200中，可以提供作为P型薄膜晶体管(TFT)的晶体管201、202、203、206、207、208和209、电容器204和205、以及发光元件210。
适用于本发明的晶体管不限于P型TFT，并且可以使用N型TFT。
晶体管207可以是初始化TFT。
晶体管208可以是驱动TFT。
在本实施方式中，如在第一实施方式中所述，初始化TFT的电阻可以优选地大于驱动TFT的电阻。具体地，可以使初始化TFT的沟道长度L比驱动TFT的沟道长度L长，并且可以使初始化TFT的沟道宽度W比驱动TFT的沟道宽度W短，从而可以防止初始化TFT损坏。
此外，在图6A中，示出了数据线Data、初始化电压Vini的初始化电压线、第n扫描线Scan(n)、作为第一发光控制线的第(n-1)发光控制线EM(n-1)、在第一发光控制线之后的一行线上的作为第二发光控制线的第n发光控制线EM(n)、具有高电力电压VDD-Δdrop的作为第一电力线的高电压电力线以及具有低电力电压VSS的作为第二电力线的低电压电力线。
此外，如在第一实施方式中所述，初始化电压Vini、作为第一电力线的高电压电力线的电力电压VDD以及作为第二电力线的低电压电力线的电力电压VSS可以是固定电压，并且高电压电力线可以具有比初始化电压线的电压高的电压，并且低电压电力线可以具有比初始化电压线的电压低的电压。
在本实施方式中，例如，高电压电力线的电力电压VDD可以是3V，初始化电压Vini可以是-2V，且低电压电力线的电力电压VSS可以是-4V。
此外，Δdrop可以是高电压电力线的电压变化值。
此外，在图6A中，示出了第一节点N1、第二节点N2、第三节点N3、第四节点N4和第五节点N5。
第一节点N1可以是连接至晶体管201的源极和漏极中的一个、晶体管203的源极和漏极中的一个以及电容器205的一个电极的节点。
第二节点N2可以是连接至晶体管203的源极和漏极中的另一个、晶体管202的源极和漏极中的一个以及电容器204的一个电极的节点。
第三节点N3可以是连接至电容器204的另一电极、晶体管206的源极和漏极中的一个以及晶体管208的栅极的节点。
第四节点N4可以是连接至晶体管206的源极和漏极中的另一个、晶体管208的源极和漏极中的一个以及晶体管209的源极和漏极中的一个的节点。
第五节点N5可以是连接至晶体管209的源极和漏极中的另一个、晶体管207的源极和漏极中的一个以及发光元件210的阳极的节点。
作为第一晶体管的晶体管201的栅极可以连接至第n扫描线Scan(n)，晶体管201的源极和漏极中的一个可以连接至第一节点N1，并且晶体管201的源极和漏极中的另一个可以连接至数据线Data。
作为第二晶体管的晶体管202的栅极可以连接至第n扫描线Scan(n)，晶体管202的源极和漏极中的一个可以连接至第二节点N2，并且晶体管202的源极和漏极中的另一个可以连接至初始化电压线。
作为第三晶体管的晶体管203的栅极可以连接至第(n-1)发光控制线EM(n-1)，晶体管203的源极和漏极之一可以连接至第一节点N1，并且晶体管203的源极和漏极中的另一个可以连接至第二节点N2。
作为第一电容器的电容器204的一个电极可以连接至第二节点N2，并且电容器204的另一个电极可以连接至第三节点N3。
作为第二电容器的电容器205的一个电极可以连接至第一节点N1，并且电容器205的另一个电极可以连接至高电压电力线。
作为第四晶体管的晶体管206的栅极可以连接至第n扫描线Scan(n)，晶体管206的源极和漏极之一可以连接至第三节点N3，并且晶体管206的源极和漏极中的另一个可以连接至第四节点N4。
作为第五晶体管的晶体管207的栅极可以连接至第n扫描线Scan(n)，晶体管207的源极和漏极中的一个可以连接至第五节点N5，并且晶体管207的源极和漏极中的另一个可以连接至初始化电压线。
作为第六晶体管的晶体管208的栅极可以连接至第三节点N3，晶体管208的源极和漏极中的一个可以连接至第四节点N4，并且晶体管208的源极和漏极中的另一个可以连接至高电压电力线。
作为第七晶体管的晶体管209的栅极可以连接至第n发光控制线EM(n)，晶体管209的源极和漏极中的一个可以连接至第四节点N4，并且晶体管209的源极和漏极中的另一个可以连接至第五节点N5。
发光元件210的阳极可以连接至第五节点N5，并且发光元件210的阴极可以连接至低电压电力线。
图6A的像素电路的操作如下面说明。
图6B是示出图6A的像素200的像素电路的操作的时序图。
时间段t1是前一帧的发光时间段，时间段t2是电容器和发光元件的复位时间段，时间段t3是发光元件的复位和感测以及写入时间段，时间段t4是等待时间段，时间段t5是电容连接时间段，并且时间段t6是当前帧的发光时间段。
如图6B所示，数据线Data的电压可以根据图像在V(L)至V(H)的范围内逐步变化，并且第n扫描线Scan(n)的电压、第(n-1)发光控制线EM(n-1)的电压和第n发光控制线EM(n)的电压可以分别是V(L)或V(H)。
在使用P型TFT的情况下，V(L)是导通信号，且V(H)是截止信号。
在这种情况下，每条线中的V(L)、V(M)和V(H)之间的大小关系为V(L)<V(M)<V(H)。
在时间段t1中，例如，数据线Data的电压为V(M)，第n扫描线Scan(n)的电压为V(H)，第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(L)。
在时间段t2中，数据线Data的电压为V(L)，第n扫描线Scan(n)的电压为V(L)，第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t2中，晶体管203截止，并且晶体管201、202、206、207、208和209导通。
因此，在时间段t2中，第二节点N2、第三节点N3、第四节点N4和第五节点N5连接至初始化电压线以具有初始化电压Vini。
在时间段t3中，数据线Data的电压在时间段t3的中间从V(H)切换至V(M)，第n扫描线Scan(n)的电压为V(L)，第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t3中，晶体管209截止，并且晶体管201、202、203、206和207导通。
此外，晶体管208也导通。关于晶体管208，第四节点N4被充电直到晶体管208变为处于Vgs＝Vth的状态，使得没有电流在晶体管208的源极和漏极之间流动。
就这一点而言，Vgs是基于晶体管208的源极的栅极-源极电压，并且Vth是晶体管208的阈值电压。
因此，在时间段t3中，第一节点N1的电压为数据线Data的电压Vdata，第四节点N4的电压为VDD-Δdrop+Vth，电容器204的电压为V(204)＝VDD-Δdrop+Vth-Vini，并且电容器205的电压为V(205)＝Vdata-(VDD-Δdrop)。
在时间段t4中，数据线Data的电压在时间段t4的中间从V(L)切换至V(H)，并且第n扫描线Scan(n)的电压为V(H)。第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t4中，晶体管201、202、203、206、207、208和209截止。
在时间段t4中，电容器204的电压为V(204)＝VDD-Δdrop+Vth-Vini，并且电容器205的电压为V(205)＝Vdata–(VDD-Δdrop)。
在时间段t5中，数据线Data的电压为V(M)，并且第n扫描线Scan(n)的电压为V(H)。第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t5中，晶体管201、202、206、207、208和209截止，并且晶体管203导通。
因此，在时间段t5中，第一节点N1和第二节点N2彼此连接，使得电容器204的一个电极和电容器205的一个电极相互连接。
在时间段t6中，数据线Data的电压为V(L)，第n扫描线Scan(n)的电压为V(H)，第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t6中，晶体管201、202、206、207和208截止，并且晶体管203和209导通。
因此，累积的电荷通过第四节点N4和第五节点N5流向发光元件210的阳极，并且发光元件210发光。
此时，在作为驱动晶体管的晶体管208中，Vgs＝Vdata+Vth-Vini。
这样，由于在发光期间电压电力线的电压变化不包括在驱动晶体管的栅极-源极电压中，所以可以补偿电力电压线的电压变化。
此外，如上所述，在本实施方式中使用的信号是数据线的信号、扫描线的信号和发光控制线的信号，在本实施方式中使用的固定电压是初始化电压Vini、高电压电力线的电力电压VDD和低电压电力线的电力电压VSS，并且抑制了信号的数目和固定电压的数目。
因此，与相关技术相比，可以获得在抑制信号的数目和固定电压的数目的同时能够执行发光元件和辅助电容器的阳极的初始化并且补偿电力电压线的电压变化的发光显示器件。
因此，可以获得能够以高质量稳定地显示的发光显示器件。
<第三实施方式>
如在第一实施方式和第二实施方式中那样，在该实施方式中，与相关技术相比，发光显示器件可以在抑制信号的数目和固定电压的数目的同时能够执行发光元件和辅助电容器的阳极的初始化并且补偿电力电压线的电压变化。可以说明与第一实施方式和第二实施方式的配置不同的配置。
在根据本实施方式的发光显示器件的整体配置中，像素300可以代替第二实施方式的图5中的像素200。
图7A是示出根据本发明的第三实施方式的发光显示器件的像素的像素电路的图。
在图7A的像素200中，可以提供作为P型薄膜晶体管(TFT)的晶体管301、302、305、306、307、308和309、电容器303和304、以及发光元件310。
适用于本发明的晶体管不限于P型TFT，并且可以使用N型TFT。
晶体管307可以是初始化TFT。
晶体管308可以是驱动TFT。
在本实施方式中，如在第一实施方式中所述，初始化TFT的电阻可以优选地大于驱动TFT的电阻。具体地，可以使初始化TFT的沟道长度L比驱动TFT的沟道长度L长，并且可以使初始化TFT的沟道宽度W比驱动TFT的沟道宽度W短，从而可以防止初始化TFT损坏。
此外，在图7A中，示出了数据线Data、初始化电压Vini的初始化电压线、第n扫描线Scan(n)、作为第一发光控制线的第(n-1)发光控制线EM(n-1)、作为第二发光控制线的第n发光控制线EM(n)、具有高电力电压VDD-Δdrop的作为第一电力线的高电压电力线以及具有低电力电压VSS的作为第二电力线的低电压电力线。
此外，如在第一实施方式中所述，在该实施方式中，初始化电压Vini、作为第一电力线的高电压电力线的电力电压VDD以及作为第二电力线的低电压电力线的电力电压VSS可以是固定电压，并且高电压电力线可以具有比初始化电压线的电压高的电压，并且低电压电力线可以具有比初始化电压线的电压低的电压。
在本实施方式中，例如，高电压电力线的电力电压VDD可以是3V，初始化电压Vini可以是-2V，且低电压电力线的电力电压VSS可以是-4V。
此外，Δdrop可以是高电压电力线的电压变化值。
此外，在图7A中，示出了第一节点N1、第二节点N2、第三节点N3、第四节点N4和第五节点N5。
第一节点N1可以是连接至晶体管301的源极和漏极中的一个、晶体管302的源极和漏极中的一个以及电容器303的一个电极的节点。
第二节点N2可以是连接至电容器303的另一个电极、电容器304的一个电极以及晶体管305的源极和漏极中的一个的节点。
第三节点N3可以是连接至电容器304的另一电极、晶体管306的源极和漏极中的一个以及晶体管308的栅极的节点。
第四节点N4可以是连接至晶体管306的源极和漏极中的另一个、晶体管308的源极和漏极中的一个以及晶体管309的源极和漏极中的一个的节点。
第五节点N5可以是连接至晶体管307的源极和漏极中的一个、晶体管309的源极和漏极中的另一个以及发光元件310的阳极的节点。
作为第一晶体管的晶体管301的栅极可以连接至第n扫描线Scan(n)，晶体管301的源极和漏极中的一个可以连接至第一节点N1，并且晶体管301的源极和漏极中的另一个可以连接至数据线Data。
作为第二晶体管的晶体管302的栅极可以连接至第(n-1)发光控制线EM(n-1)，晶体管302的源极和漏极之一可以连接至第一节点N1，并且晶体管302的源极和漏极中的另一个可以连接至初始化电压线。
作为第一电容器的电容器303的一个电极可以连接至第一节点N1，并且电容器303的另一个电极可以连接至第二节点N2。
作为第二电容器的电容器304的一个电极可以连接至第二节点N2，并且电容器304的另一个电极可以连接至第三节点N3。
作为第三晶体管的晶体管305的栅极可以连接至第n扫描线Scan(n)，晶体管305的源极和漏极中的一个可以连接至第二节点N2，并且晶体管305的源极和漏极中的另一个可以连接至高电压电力线。
作为第四晶体管的晶体管306的栅极可以连接至第n扫描线Scan(n)，晶体管306的源极和漏极之一可以连接至第三节点N3，并且晶体管306的源极和漏极中的另一个可以连接至第四节点N4。
作为第五晶体管的晶体管307的栅极可以连接至第n扫描线Scan(n)，晶体管307的源极和漏极中的一个可以连接至第五节点N5，并且晶体管307的源极和漏极中的另一个可以连接至初始化电压线。
作为第六晶体管的晶体管308的栅极可以连接至第三节点N3，晶体管308的源极和漏极中的一个可以连接至第四节点N4，并且晶体管308的源极和漏极中的另一个可以连接至高电压电力线。
作为第七晶体管的晶体管309的栅极可以连接至第n发光控制线EM(n)，晶体管309的源极和漏极中的一个可以连接至第四节点N4，并且晶体管309的源极和漏极中的另一个可以连接至第五节点N5。
发光元件310的阳极可以连接至第五节点N5，并且发光元件310的阴极可以连接至低电压电力线。
图7A的像素电路的操作如下面说明。
图7B是示出图7A的像素300的像素电路的操作的时序图。
时间段t1是前一帧的发光时间段，时间段t2是电容器和发光元件的复位时间段，时间段t3是发光元件的复位和感测以及写入时间段，时间段t4是等待时间段，时间段t5是电容连接时间段，并且时间段t6是当前帧的发光时间段。
如图7B所示，数据线Data的电压可以根据图像在V(L)至V(H)的范围内逐步变化，并且第n扫描线Scan(n)的电压、第(n-1)发光控制线EM(n-1)的电压和第n发光控制线EM(n)的电压可以分别是V(L)或V(H)。
在使用P型TFT的情况下，V(L)是导通信号，且V(H)是截止信号。
在这种情况下，每条线中的V(L)、V(M)和V(H)之间的大小关系为V(L)<V(M)<V(H)。
在时间段t1中，例如，数据线Data的电压为V(M)，第n扫描线Scan(n)的电压为V(H)，第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(L)。
在时间段t2中，数据线Data的电压为V(L)，第n扫描线Scan(n)的电压为V(L)，第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t2中，晶体管302截止，并且晶体管301、305、306、307、308和309导通。
因此，在时间段t2中，第三节点N3、第四节点N4和第五节点N5连接至初始化电压线以具有初始化电压Vini。
在时间段t3中，数据线Data的电压在时间段t3的中间从V(H)切换至V(M)，第n扫描线Scan(n)的电压为V(L)，第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t3中，晶体管302和309截止，并且晶体管301、305、306和307导通。
此外，晶体管308也导通。关于晶体管308，第四节点N4被充电直到晶体管308变为处于Vgs＝Vth的状态，使得没有电流在晶体管308的源极和漏极之间流动。
就这一点而言，Vgs是基于晶体管308的源极的栅极-源极电压，并且Vth是晶体管308的阈值电压。
因此，在时间段t3中，第一节点N1的电压为数据线Data的电压Vdata，第四节点N4的电压为VDD-Δdrop+Vth，电容器303的电压为V(303)＝(VDD-Δdrop)-Vdata，并且电容器304的电压为V(304)＝Vth。
在时间段t4中，数据线Data的电压在时间段t4的中间从V(L)切换至V(H)，并且第n扫描线Scan(n)的电压为V(H)。第(n-1)发光控制线EM(n-1)的电压为V(H)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t4中，晶体管301、302、305、306、307、308和309截止。
在时间段t4中，电容器303的电压为V(303)＝(VDD-Δdrop)-Vdata，并且电容器304的电压为V(304)＝Vth。
在时间段t5中，数据线Data的电压为V(M)，并且第n扫描线Scan(n)的电压为V(H)。第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(H)。
通过这样的电压，在时间段t5中，晶体管301、305、306、307、308和309截止，并且晶体管302导通。
在时间段t6中，数据线Data的电压为V(L)，第n扫描线Scan(n)的电压为V(H)，第(n-1)发光控制线EM(n-1)的电压为V(L)，并且第n发光控制线EM(n)的电压为V(L)。
通过这样的电压，在时间段t6中，晶体管301、305、306、307和308截止，并且晶体管302和309导通。
因此，累积的电荷通过第四节点N4和第五节点N5流向发光元件310的阳极，并且发光元件310发光。
此时，在作为驱动晶体管的晶体管308中，Vgs＝Vdata+Vth-Vini。
这样，由于在发光期间电压电力线的电压变化不包括在驱动晶体管的栅极-源极电压中，所以可以补偿电力电压线的电压变化。
此外，如上所述，在本实施方式中使用的信号是数据线的信号、扫描线的信号和发光控制线的信号，在本实施方式中使用的固定电压是初始化电压Vini、高电压电力线的电力电压VDD和低电压电力线的电力电压VSS，并且抑制了信号的数目和固定电压的数目。
因此，与相关技术相比，可以获得在抑制信号的数目和固定电压的数目的同时能够执行发光元件和辅助电容器的阳极的初始化并且补偿电力电压线的电压变化的发光显示器件。
因此，可以获得能够以高质量稳定地显示的发光显示器件。
对于本领域技术人员明显的是，在不脱离本公开的精神或范围的情况下，可以在本发明的显示器件中进行各种修改和变型。因此，本发明旨在覆盖本公开的修改和变型，只要这些修改和变型在所附权利要求及其等同内容的范围内即可。

Claims (8)

1.一种发光显示器件，包括：
以矩阵形式布置的多个像素，所述多个像素中的每个像素包括：
具有发光二极管的发光元件，其包括阳极和阴极；
发光晶体管，所述发光晶体管的源极和漏极中的一个连接至所述阳极；
驱动晶体管，所述驱动晶体管的源极和漏极中的一个连接至所述发光晶体管的源极和漏极中的另一个；
第一晶体管，所述第一晶体管的源极和漏极中的一个连接至所述驱动晶体管的源极和漏极中的一个以及所述发光晶体管的源极和漏极中的另一个；
第二晶体管，所述第二晶体管的源极和漏极中的一个连接至具有固定电压的初始化电压线；
第一电容器，所述第一电容器的一个电极连接至所述第二晶体管的源极和漏极中的另一个，并且所述第一电容器的另一个电极连接至所述驱动晶体管的栅极；和
初始化晶体管，其通过所述发光晶体管和所述第一晶体管连接至所述驱动晶体管的栅极、通过所述发光晶体管连接至所述驱动晶体管的源极和漏极中的一个、并且连接至所述阳极，所述阳极通过所述初始化晶体管连接至所述具有固定电压的初始化电压线，
其中，所述初始化晶体管的电阻大于所述驱动晶体管的电阻。
2.根据权利要求1所述的发光显示器件，其中，所述多个像素中的每个像素包括：
第三晶体管，所述第三晶体管的栅极连接至第一扫描线，所述第三晶体管的源极和漏极中的一个连接至第一节点，并且所述第三晶体管的源极和漏极中的另一个连接至数据线；和
第二电容器，所述第二电容器的一个电极连接至所述第一节点，并且所述第二电容器的另一个电极连接至第一电力线，以及
其中：
所述第一电容器的一个电极连接至所述第一节点，并且所述第一电容器的另一个电极连接至第二节点，
所述第二晶体管的栅极连接至第二扫描线，并且所述第二晶体管的源极和漏极中的另一个连接至所述第一节点，
所述第一晶体管的栅极连接至所述第二扫描线，所述第一晶体管的源极和漏极中的一个连接至所述第二节点，并且所述第一晶体管的源极和漏极中的另一个连接至第三节点；
所述初始化晶体管的栅极连接至所述第二扫描线，所述初始化晶体管的源极和漏极中的一个连接至第四节点，并且所述初始化晶体管的源极和漏极中的另一个连接至所述初始化电压线；
所述驱动晶体管的栅极连接至所述第二节点，所述驱动晶体管的源极和漏极中的一个连接至所述第三节点，并且所述驱动晶体管的源极和漏极中的另一个连接至所述第一电力线；
所述发光晶体管的栅极连接至发光控制线，所述发光晶体管的源极和漏极中的一个连接至所述第三节点，并且所述发光晶体管的源极和漏极中的另一个连接至所述第四节点；
所述发光元件的阳极连接至所述第四节点，并且所述发光元件的阴极连接至第二电力线，
所述第二扫描线位于所述第一扫描线之前的两行线处，
所述第一电力线是具有比所述初始化电压线的电压大的电压的高电压电力线，并且
所述第二电力线是具有比所述初始化电压线的电压小的电压的低电压电力线。
3.根据权利要求1所述的发光显示器件，其中，所述多个像素中的每个像素包括：
第三晶体管，所述第三晶体管的栅极连接至扫描线，所述第三晶体管的源极和漏极中的一个连接至第一节点，并且所述第三晶体管的源极和漏极中的另一个连接至数据线；
第四晶体管，所述第四晶体管的栅极连接至第一发光控制线，所述第四晶体管的源极和漏极中的一个连接至所述第一节点，并且所述第四晶体管的源极和漏极中的另一个连接至第二节点；和
第二电容器，所述第二电容器的一个电极连接至所述第一节点，并且所述第二电容器的另一个电极连接至第一电力线，
其中：
所述第二晶体管的栅极连接至所述扫描线，并且所述第二晶体管的源极和漏极中的另一个连接至所述第二节点，
所述第一电容器的一个电极连接至所述第二节点，并且所述第一电容器的另一个电极连接至第三节点，
所述第一晶体管的栅极连接至所述扫描线，所述第一晶体管的源极和漏极中的一个连接至所述第三节点，并且所述第一晶体管的源极和漏极中的另一个连接至第四节点；
所述初始化晶体管的栅极连接至所述扫描线，所述初始化晶体管的源极和漏极中的一个连接至第五节点，并且所述初始化晶体管的源极和漏极中的另一个连接至所述初始化电压线；
所述驱动晶体管的栅极连接至所述第三节点，所述驱动晶体管的源极和漏极中的一个连接至所述第四节点，并且所述驱动晶体管的源极和漏极中的另一个连接至所述第一电力线；
所述发光晶体管的栅极连接至第二发光控制线，所述发光晶体管的源极和漏极中的一个连接至所述第四节点，并且所述发光晶体管的源极和漏极中的另一个连接至所述第五节点，
所述发光元件的阳极连接至所述第五节点，并且所述发光元件的阴极连接至第二电力线，
所述第一发光控制线位于所述扫描线之前的一行线处，
所述第一电力线是具有比所述初始化电压线的电压大的电压的高电压电力线，并且
所述第二电力线是具有比所述初始化电压线的电压小的电压的低电压电力线。
4.根据权利要求1所述的发光显示器件，其中，所述多个像素中的每个像素还包括第二电容器，所述第二电容器将所述第一电容器的另一个电极连接至所述驱动晶体管的栅极。
5.根据权利要求1所述的发光显示器件，其中，所述初始化晶体管的沟道层中的电流方向的宽度与长度之比小于所述驱动晶体管的沟道层中的电流方向的宽度与长度之比。
6.根据权利要求1所述的发光显示器件，其中，所述初始化晶体管的沟道长度大于所述驱动晶体管的沟道长度，并且所述初始化晶体管的沟道宽度小于所述驱动晶体管的沟道宽度。
7.根据权利要求1所述的发光显示器件，其中，所述第一晶体管的栅极和所述初始化晶体管的栅极彼此连接。
8.根据权利要求4所述的发光显示器件，其中，所述多个像素中的每个像素包括：
第三晶体管，所述第三晶体管的栅极连接至扫描线，所述第三晶体管的源极和漏极中的一个连接至第一节点，并且所述第三晶体管的源极和漏极中的另一个连接至数据线；
第四晶体管，所述第四晶体管的栅极连接至所述扫描线，所述第四晶体管的源极和漏极中的一个连接至第二节点，并且所述第四晶体管的源极和漏极中的另一个连接至第一电力线，
其中，
所述第二晶体管的栅极连接至第一发光控制线，并且所述第二晶体管的源极和漏极中的另一个连接至所述第一节点，
所述第一电容器的一个电极连接至所述第一节点，并且所述第一电容器的另一个电极连接至所述第二节点，
所述第二电容器的一个电极连接至所述第二节点，并且所述第二电容器的另一个电极连接至第三节点，
所述第一晶体管的栅极连接至所述扫描线，所述第一晶体管的源极和漏极中的一个连接至所述第三节点，并且所述第一晶体管的源极和漏极中的另一个连接至第四节点，
所述初始化晶体管的栅极连接至所述扫描线，所述初始化晶体管的源极和漏极中的一个连接至第五节点，并且所述初始化晶体管的源极和漏极中的另一个连接至所述初始化电压线，
所述驱动晶体管的栅极连接至所述第三节点，所述驱动晶体管的源极和漏极中的一个连接至所述第四节点，并且所述驱动晶体管的源极和漏极中的另一个连接至所述第一电力线，
所述发光晶体管的栅极连接至第二发光控制线，所述发光晶体管的源极和漏极中的一个连接至所述第四节点，并且所述发光晶体管的源极和漏极中的另一个连接至所述第五节点，
所述发光元件的阳极连接至所述第五节点，并且所述发光元件的阴极连接至第二电力线，
所述第一发光控制线位于所述扫描线之前的一行线处，
所述第一电力线是具有比所述初始化电压线的电压大的电压的高电压电力线，并且
所述第二电力线是具有比所述初始化电压线的电压小的电压的低电压电力线。
CN201911309570.8A 2018-12-20 2019-12-18 发光显示器件 Active CN111354301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018238137A JP7154122B2 (ja) 2018-12-20 2018-12-20 発光表示装置
JP2018-238137 2018-12-20

Publications (2)

Publication Number Publication Date
CN111354301A CN111354301A (zh) 2020-06-30
CN111354301B true CN111354301B (zh) 2022-08-12

Family

ID=71098772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911309570.8A Active CN111354301B (zh) 2018-12-20 2019-12-18 发光显示器件

Country Status (4)

Country Link
US (1) US11107391B2 (zh)
JP (1) JP7154122B2 (zh)
KR (1) KR102670833B1 (zh)
CN (1) CN111354301B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100785A (ko) * 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN111799318B (zh) * 2020-07-28 2022-08-19 武汉天马微电子有限公司 一种显示面板及显示装置
CN113327550B (zh) * 2021-06-16 2022-11-08 云谷（固安）科技有限公司 像素电路和显示面板
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치
CN114822395B (zh) * 2022-05-07 2023-06-27 武汉华星光电半导体显示技术有限公司 显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2261884A1 (en) * 2009-06-05 2010-12-15 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display using the same
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
KR20120138924A (ko) * 2011-06-16 2012-12-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN103137067A (zh) * 2011-12-05 2013-06-05 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
CN103489394A (zh) * 2012-06-13 2014-01-01 三星显示有限公司 有机发光二极管显示器
CN103839513A (zh) * 2012-11-27 2014-06-04 乐金显示有限公司 有机发光二极管显示设备及其驱动方法
KR20150064543A (ko) * 2013-12-03 2015-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
CN205004016U (zh) * 2015-08-04 2016-01-27 信利（惠州）智能显示有限公司 一种有机发光二极管的驱动电路
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560479B1 (ko) 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR101174784B1 (ko) 2005-09-06 2012-08-20 엘지디스플레이 주식회사 발광표시장치
JP4736954B2 (ja) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
JP4929891B2 (ja) * 2006-07-19 2012-05-09 ソニー株式会社 表示装置
KR101859474B1 (ko) 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR101528147B1 (ko) * 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치
KR101980777B1 (ko) 2013-03-25 2019-05-21 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR102021013B1 (ko) * 2013-04-02 2019-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US10074310B2 (en) * 2014-10-06 2018-09-11 Joled Inc. Display device and display device control method
KR102509185B1 (ko) * 2015-09-25 2023-03-13 엘지디스플레이 주식회사 유기발광다이오드 표시 패널, 이를 구비하는 유기발광다이오드 표시 장치 및 이의 구동 방법
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN107274829B (zh) * 2017-07-10 2020-04-14 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板及显示设备
WO2019026170A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 表示装置
KR102542340B1 (ko) * 2018-02-26 2023-06-12 삼성디스플레이 주식회사 표시 장치
KR20190107229A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2261884A1 (en) * 2009-06-05 2010-12-15 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display using the same
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
KR20120138924A (ko) * 2011-06-16 2012-12-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN103137067A (zh) * 2011-12-05 2013-06-05 乐金显示有限公司 有机发光二极管显示装置及其驱动方法
CN103489394A (zh) * 2012-06-13 2014-01-01 三星显示有限公司 有机发光二极管显示器
CN103839513A (zh) * 2012-11-27 2014-06-04 乐金显示有限公司 有机发光二极管显示设备及其驱动方法
KR20150064543A (ko) * 2013-12-03 2015-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
CN205004016U (zh) * 2015-08-04 2016-01-27 信利（惠州）智能显示有限公司 一种有机发光二极管的驱动电路
CN107038997A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Also Published As

Publication number Publication date
CN111354301A (zh) 2020-06-30
US11107391B2 (en) 2021-08-31
KR102670833B1 (ko) 2024-05-29
US20200202771A1 (en) 2020-06-25
JP7154122B2 (ja) 2022-10-17
JP2020101604A (ja) 2020-07-02
KR20200077381A (ko) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111354301B (zh) 发光显示器件
US9947270B2 (en) Pixel circuit, display device, and method of driving pixel circuit
US9911383B2 (en) Pixel circuit and display device
US9947269B2 (en) Organic light emitting display and circuit thereof
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
US7714813B2 (en) Pixel circuit, display device, and method for driving pixel circuit
CN101667391B (zh) 像素电路、发光显示装置及其驱动方法
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
KR20070102577A (ko) 전압 프로그램된 픽셀 회로, 디스플레이 시스템 및 그 구동방법
JP7198206B2 (ja) 画素駆動回路、その駆動方法及びアレイ基板並びに表示装置
JP2009258330A (ja) 表示装置
US20080278464A1 (en) Pixel circuit and display device
KR20160096786A (ko) 유기 발광 표시 장치
CN105448243A (zh) 像素电路及其驱动方法以及显示装置
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
JP4501059B2 (ja) 画素回路及び表示装置
JP2008083107A (ja) 表示装置
JP2007271971A (ja) 有機ｅｌ表示装置の駆動方法及び駆動回路
CN214504953U (zh) 一种像素补偿电路
CN113012639A (zh) 一种像素补偿电路及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant