CN214504953U - 一种像素补偿电路 - Google Patents
一种像素补偿电路 Download PDFInfo
- Publication number
- CN214504953U CN214504953U CN202120419793.6U CN202120419793U CN214504953U CN 214504953 U CN214504953 U CN 214504953U CN 202120419793 U CN202120419793 U CN 202120419793U CN 214504953 U CN214504953 U CN 214504953U
- Authority
- CN
- China
- Prior art keywords
- transistor
- capacitor
- scan signal
- compensation circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本实用新型公布一种像素补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1和电容C2;晶体管T1连接扫描信号Scan1和晶体管T2;晶体管T2的控制端连接扫描信号Scan2和晶体管T3;晶体管T3连接扫描信号Scan3和晶体管T4;晶体管T4连接电压信号VDD和晶体管T5;晶体管T5连接扫描信号Scan4和二极管的正极;电容C1的第一极板连接到晶体管T1和晶体管T2,电容C1的第二极板连接晶体管T6;电容C2的第一极板连接晶体管T2和晶体管T3,电容C2的第二极板连接到晶体管T4和晶体管T5;晶体管T6连接到晶体管T3、晶体管T4和扫描信号Scan2。上述技术方案可以改善显示效果,增加了发光电流的稳定性。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种像素补偿电路。
背景技术
近年来,有机发光二极管(Organic Light-Emitting Diode,OLED)由于其自发光、高响应速度、广视角、高对比度、低功耗、轻薄、耐高低温等特性,被广泛地应用于显示面板行业中。但会有一些不良因子影响其发光亮度,例如:第一,阈值电压Vth发生电性漂移会使显示面板的发光电流受到影响;第二,显示面板本身材料的老化也会影响发光电流,进而影响发光亮度;第三,显示面板本身金属走向的阻抗对发光电流产生不良影响,即I-R drop现象。
这些不良因子对面板发光亮度有着很严重的影响,于是需要补偿电路来对显示面板进行一系列的补偿,让所有像素的亮度达到理想值。补偿电路会有多个晶体管,晶体管可能会有4个、5个、6个…,晶体管过多会使子像素所占面积增大,进而导致面板容纳的子像素的数量减少,造成解析度变低,无法满足显示面板的高解析度要求。
实用新型内容
为此,需要提供一种像素补偿电路,解决无法有效优化子像素的补偿电路结构的问题。
为实现上述目的,本实施例提供了一种像素补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1和电容C2;
所述晶体管T1的控制端连接扫描信号Scan1,所述晶体管T1的输入端连接数据信号Vdate,所述晶体管T1的输出端连接所述晶体管T2的输入端;所述晶体管T2的控制端连接扫描信号Scan2,所述晶体管T2的输出端连接所述晶体管T3的输入端;所述晶体管T3的控制端连接扫描信号Scan3,所述晶体管T3的输出端连接晶体管T4的控制端;所述晶体管T4的输入端连接电压信号VDD,所述晶体管T4的输出端连接所述晶体管T5的输入端;所述晶体管T5的控制端连接扫描信号Scan4,所述晶体管T5的输出端连接二极管的正极;
所述电容C1的第一极板连接到晶体管T1的输出端和晶体管T2的输入端相连接的线路上,所述电容C1的第二极板连接到晶体管T6的输入端;所述电容C2的第一极板连接到晶体管T2的输出端和晶体管T3的输入端相连接的线路上,所述电容C2的第二极板连接到晶体管T4的输出端和晶体管T5的输入端相连接的线路上;
所述晶体管T6的输出端连接到晶体管T3的输出端和晶体管T4的控制端相连接的线路上,所述晶体管T6的控制端连接扫描信号Scan2。
进一步地,一个所述晶体管T1、一个所述晶体管T2、一个所述晶体管T3、一个所述晶体管T4、一个所述晶体管T5、一个所述电容C1、一个所述电容C2和一个所述二极管形成一个补偿单元,所述补偿单元为多个,一个补偿单元对应一个像素;
所述晶体管T6为一个,一个晶体管T6的输出端连接到多个补偿单元中晶体管T3的输出端和晶体管T4的控制端相连接的线路上,一个晶体管T6的输入端连接多个补偿单元中电容C1的第二极板。
进一步地,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述电容C1、所述电容C2和所述二极管均设置在显示面板的可操作区;
所述晶体管T6位于可操作区的一侧。
进一步地,处于同一行的多个补偿单元共用一个晶体管T6。
进一步地,所述显示面板为OLED的显示面板。
进一步地,所述二极管的负极连接电压信号VSS。
进一步地,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5和所述晶体管T6均为薄膜晶体管。
区别于现有技术,上述技术方案可以排除阈值电压Vth对发光电流的影响,进一步改善显示效果。同时,发光电流与数据信号Vdate有关,排除了电源电压VDD、电压信号VSS等不良因子对发光电流的影响,大大增加了发光电流的稳定性。
附图说明
图1为本实施例所述像素补偿电路的结构示意图;
图2为本实施例所述像素补偿电路的时序图;
图3为本实施例所述像素补偿电路在复位阶段的结构示意图;
图4为本实施例所述像素补偿电路在补偿阶段的结构示意图;
图5为本实施例所述像素补偿电路在写入阶段的结构示意图;
图6为本实施例所述像素补偿电路在发光阶段的结构示意图。
附图标记说明:
1、像素;
2、可操作区;
3、非可操作区。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1,本实施例一种像素补偿电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1和电容C2。所述晶体管T1的控制端连接扫描信号Scan1,所述晶体管T1的输入端连接数据信号Vdate,所述晶体管T1的输出端连接所述晶体管T2的输入端。所述晶体管T2的控制端连接扫描信号Scan2,所述晶体管T2的输出端连接所述晶体管T3的输入端。所述晶体管T3的控制端连接扫描信号Scan3,所述晶体管T3的输出端连接晶体管T4的控制端。所述晶体管T4的输入端连接电压信号VDD,所述晶体管T4的输出端连接所述晶体管T5的输入端。所述晶体管T5的控制端连接扫描信号Scan4,所述晶体管T5的输出端连接二极管的正极。所述电容C1的第一极板连接到晶体管T1的输出端和晶体管T2的输入端相连接的线路上,所述电容C1的第二极板连接到晶体管T6的输入端。所述电容C2的第一极板连接到晶体管T2的输出端和晶体管T3的输入端相连接的线路上,所述电容C2的第二极板连接到晶体管T4的输出端和晶体管T5的输入端相连接的线路上。所述晶体管T6的输出端连接到晶体管T3的输出端和晶体管T4的控制端相连接的线路上,所述晶体管T6的控制端连接扫描信号Scan2。
上述技术方案通过补偿电路让所有像素的亮度达到理想值,并增加了显示面板的发光电流的稳定性,提升显示面板的显示品质。
需要说明的是,电容C1的第一极板、晶体管T1的输出端和晶体管T2的输入端的交汇处设置B点。电容C2的第一极板、晶体管T2的输出端和晶体管T3的输入端的交汇处设置A点。晶体管T3的输出端、晶体管T4的控制端和扫描信号Scan2的交汇处设置G点。电容C2的第二极板、晶体管T4的输出端和晶体管T5的输入端的交汇处设置S点。
在本实施例中,一个所述晶体管T1、一个所述晶体管T2、一个所述晶体管T3、一个所述晶体管T4、一个所述晶体管T5、一个所述电容C1、一个所述电容C2和一个所述二极管形成一个补偿单元。所述补偿单元为多个,一个补偿单元对应一个像素1。所述晶体管T6为一个,一个晶体管T6的输出端连接到多个补偿单元中晶体管T3的输出端和晶体管T4的控制端相连接的线路上,一个晶体管T6的输入端连接多个补偿单元中电容C1的第二极板。
上述技术方案中,每一行共用一个晶体管控制Vsus的写入,这样减少像素中晶体管的布局数量,像素所占的面积较小,显示面板容纳的像素的数量变多,可以提高显示面板的解析度。
需要说明的是,扫描信号Scan2控制AA区内每行像素1对应的补偿单元写入直流低电压Vsus,处于同一行的多个补偿单元共用一个晶体管T6,该晶体管T6来控制Vsus的写入,使G点作Reset。
需要说明的是,数据信号Vdate写入RGB的data电压。
需要说明的是,所述二极管的负极连接电压信号VSS。
在本实施例中,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述电容C1、所述电容C2和所述二极管均设置在显示面板的可操作区2(即Active Area区,缩写AA区)。所述晶体管T6位于可操作区2的一侧,即所述晶体管T6位于非可操作区3上,所述非可操作区3与可操作区2具有间隔。需要说明的是,像素补偿电路借由G点和B点与像素的内部电路相接。
每个像素1处理一个色彩通道,例如在图1和图2中展示的是3个像素1。在某些实施例中,一行的像素还可以是1个、2个、5个、10个等。像素的排列方式可以是RGB排列、京东方排列、钻石排列等。像素的补偿单元跟随着像素的排列而设置,每个像素1中均设置有一个像素单元。
在本实施例中,所述显示面板为OLED的显示面板,所述二极管为有机发光二极管。OLED是Organic Light-Emitting Diode的简称,中文为有机电激光显示或者有机发光半导体。OLED的显示面板具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点,能满足消费者对显示技术的新需求。
在某些实施例中,将本申请的补偿电路也可以应用于LCD的显示面板,LCD是Liquid Crystal Display的简称,中文为液晶显示器。LCD显示面板的优势是体积小、功耗低和高亮度。
在本实施例中,晶体管作为一种可变电流开关,能够基于输入电压控制输出电流,本申请可以使用的晶体管有薄膜晶体管(Thin Film Transistor,缩写TFT)、MOS管(即金属-氧化物-半导体场效应管,缩写MOSFET)、结场效应管等。优选的,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5和所述晶体管T6均为薄膜晶体管。
在本实施例中,所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端和所述晶体管T6的输入端均为漏极,上述6个晶体管的输出端便为源极,上述6个晶体管的控制端为栅极。
在本实施例中,所述薄膜晶体管为LTPO的薄膜晶体管,LTPO是Low TemperaturePolycrystalline Oxide的缩写,中文名为“低温多晶氧化物”,LTPO的薄膜晶体管的电荷迁移率更高、像素点反应更快。
本实施例还提供一种像素补偿电路驱动方法,应用于上述实施例所述的一种像素补偿电路,像素补偿电路的结构如图1所示。请参阅图2,像素补偿电路驱动方法包括如下步骤:
在复位阶段T1,扫描信号Scan1写入高电位,扫描信号Scan2写入低电位,扫描信号Scan3写入高电位,扫描信号Scan4写入高电位;
在补偿阶段T2,扫描信号Scan1写入低电位,扫描信号Scan2写入低电位,扫描信号Scan3写入低电位,扫描信号Scan4写入高电位;
在写入阶段T3,扫描信号Scan1写入低电位,扫描信号Scan2写入高电位,扫描信号Scan3写入低电位,扫描信号Scan4写入低电位;
在发光阶段T4,扫描信号Scan1写入低电位,扫描信号Scan2写入低电位,扫描信号Scan3写入高电位,扫描信号Scan4写入高电位。
请参阅图3,在复位阶段T1中,扫描信号Scan1写入高电位,晶体管T1打开。B点写入数据信号Vdata的电压,扫描信号Scan2写入低电位,晶体管T2和晶体管T6关闭,此时VB=Vdata,VB表示B点的电位。
请参阅图4,在补偿阶段T2,扫描信号Scan1写入低电位,晶体管T1关闭。扫描信号Scan2依旧写入低电压,晶体管T2和晶体管T6继续保持关闭。扫描信号Scan4写入高电位,晶体管T5打开。扫描信号Scan3写入低电位,晶体管T3关闭,S点放电至OLED两端跨压,即VS=VOLED,VS表示S点的电压。
请参阅图5,在写入阶段T3,扫描信号Scan2写入高电位,晶体管T2和晶体管T6打开。A点写入Vdata,G点写入Vsus,S点的电位达到Vsus-Vth,即此时VA=Vdata,VG=Vsus,VS=Vsus–Vth。
请参阅图6,在发光阶段T4,扫描信号Scan2写入低电位,晶体管T2和晶体管T6关闭。扫描线Scan4写入高电位,晶体管T5打开。扫描信号Scan3写入高电位,晶体管T3打开。G点写入Vdata电压,即VG=Vdata,VS=Vsus–Vth那么VGS=VG-VS=Vdata-(Vsus–Vth),代入N型晶体管的饱和区电流公式IOLED=1/2μnCOXW/L(VGS-VTH)2,得到IOLED=1/2μnCOXW/L(Vdata-Vsus)2,(注μn为场效应迁移率,COX为单位面积的绝缘层电容;W/L为晶体管沟道的宽度除长度)。
我们可以发现OLED的显示面板的发光电流IOLED与阈值电压Vth、电源电压VDD、电压信号VSS等无关,上述技术方案可以排除阈值电压Vth对发光电流IOLED的影响,改善显示效果。同时,发光电流IOLED与数据信号Vdate有关,排除了电源电压VDD、电压信号VSS等不良因子对发光电流IOLED的影响,大大增加了发光电流IOLED的稳定性。
补偿电路可达到补偿目的,让所有像素的亮度达到理想值,并增加了显示面板的发光电流的稳定性,提升显示面板的显示品质。同时该架构晶体管的数量少,像素所占的面积较小,显示面板容纳的像素的数量变多,可以提高显示面板的解析度。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。
Claims (7)
1.一种像素补偿电路,其特征在于,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1和电容C2;
所述晶体管T1的控制端连接扫描信号Scan1,所述晶体管T1的输入端连接数据信号Vdate,所述晶体管T1的输出端连接所述晶体管T2的输入端;所述晶体管T2的控制端连接扫描信号Scan2,所述晶体管T2的输出端连接所述晶体管T3的输入端;所述晶体管T3的控制端连接扫描信号Scan3,所述晶体管T3的输出端连接晶体管T4的控制端;所述晶体管T4的输入端连接电压信号VDD,所述晶体管T4的输出端连接所述晶体管T5的输入端;所述晶体管T5的控制端连接扫描信号Scan4,所述晶体管T5的输出端连接二极管的正极;
所述电容C1的第一极板连接到晶体管T1的输出端和晶体管T2的输入端相连接的线路上,所述电容C1的第二极板连接到晶体管T6的输入端;所述电容C2的第一极板连接到晶体管T2的输出端和晶体管T3的输入端相连接的线路上,所述电容C2的第二极板连接到晶体管T4的输出端和晶体管T5的输入端相连接的线路上;
所述晶体管T6的输出端连接到晶体管T3的输出端和晶体管T4的控制端相连接的线路上,所述晶体管T6的控制端连接扫描信号Scan2。
2.根据权利要求1所述的一种像素补偿电路,其特征在于,一个所述晶体管T1、一个所述晶体管T2、一个所述晶体管T3、一个所述晶体管T4、一个所述晶体管T5、一个所述电容C1、一个所述电容C2和一个所述二极管形成一个补偿单元,所述补偿单元为多个,一个补偿单元对应一个像素;
所述晶体管T6为一个,一个晶体管T6的输出端连接到多个补偿单元中晶体管T3的输出端和晶体管T4的控制端相连接的线路上,一个晶体管T6的输入端连接多个补偿单元中电容C1的第二极板。
3.根据权利要求2所述的一种像素补偿电路,其特征在于,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述电容C1、所述电容C2和所述二极管均设置在显示面板的可操作区;
所述晶体管T6位于可操作区的一侧。
4.根据权利要求2所述的一种像素补偿电路,其特征在于,处于同一行的多个补偿单元共用一个晶体管T6。
5.根据权利要求3所述的一种像素补偿电路,其特征在于,所述显示面板为OLED的显示面板。
6.根据权利要求1所述的一种像素补偿电路,其特征在于,所述二极管的负极连接电压信号VSS。
7.根据权利要求1所述的一种像素补偿电路,其特征在于,所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5和所述晶体管T6均为薄膜晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120419793.6U CN214504953U (zh) | 2021-02-25 | 2021-02-25 | 一种像素补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120419793.6U CN214504953U (zh) | 2021-02-25 | 2021-02-25 | 一种像素补偿电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214504953U true CN214504953U (zh) | 2021-10-26 |
Family
ID=78226340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120419793.6U Active CN214504953U (zh) | 2021-02-25 | 2021-02-25 | 一种像素补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214504953U (zh) |
-
2021
- 2021-02-25 CN CN202120419793.6U patent/CN214504953U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11881176B2 (en) | Pixel circuit, display panel, display device, and driving method | |
CN107591124B (zh) | 像素补偿电路、有机发光显示面板及有机发光显示装置 | |
CN108206008B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
US20190259785A1 (en) | Pixel circuit of active-matrix light-emitting diode comprising oxide semiconductor transistor and silicon semiconductor transistor and display panel having the same | |
CN111883063B (zh) | 像素电路、显示面板及显示装置 | |
CN109119029B (zh) | 像素电路及其驱动方法、显示装置和电子设备 | |
CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
US11798473B2 (en) | Pixel driving circuit and display panel | |
CN113035133A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
CN114627815A (zh) | 具有源极跟随器的tft像素阈值电压补偿电路 | |
US10714007B2 (en) | Pixel circuit and driving method therefor, and display apparatus | |
CN104537984B (zh) | 一种像素电路及其驱动方法 | |
US20210210013A1 (en) | Pixel circuit and driving method, display panel, display device | |
CN111192557A (zh) | 一种像素补偿电路及驱动方法 | |
CN109192139B (zh) | 一种像素补偿电路 | |
WO2020177258A1 (zh) | 像素驱动电路及显示面板 | |
KR20230096529A (ko) | 표시 장치 | |
CN211376152U (zh) | 一种像素补偿电路 | |
EP3816979A1 (en) | Pixel circuit and display device | |
CN210777794U (zh) | 一种像素补偿电路 | |
CN210805180U (zh) | 一种像素补偿电路 | |
CN214012482U (zh) | 一种补偿电路 | |
CN213545874U (zh) | 一种像素补偿电路 | |
CN213545873U (zh) | 一种提升显示效果的像素补偿电路 | |
CN214123469U (zh) | 一种高解析度补偿电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |