CN103325762A - 具有通孔的球栅阵列封装衬底及其形成方法 - Google Patents

具有通孔的球栅阵列封装衬底及其形成方法 Download PDF

Info

Publication number
CN103325762A
CN103325762A CN2013102334712A CN201310233471A CN103325762A CN 103325762 A CN103325762 A CN 103325762A CN 2013102334712 A CN2013102334712 A CN 2013102334712A CN 201310233471 A CN201310233471 A CN 201310233471A CN 103325762 A CN103325762 A CN 103325762A
Authority
CN
China
Prior art keywords
layer
ground floor
package substrate
substrate
flat surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102334712A
Other languages
English (en)
Inventor
刘宪明
柳成林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103325762A publication Critical patent/CN103325762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的实施方式涉及具有通孔的球栅阵列封装衬底及其形成方法。根据一个实施方式，提供包括含有加固纤维的第一层的球栅阵列封装的衬底。加固纤维加固第一层以使得第一层相对于球栅阵列封装中的不含有加固纤维的层具有更高的抗拉强度。在一个实施方式中，衬底包括邻近第一层布置的第二层且第二层不含有加固纤维。在一个实施方式中，衬底还包括贯穿第一层和第二层中的每个层的通孔。通孔基于已经根据机械钻孔工艺被钻孔的第一层和第二层中的每个层而贯穿第一层和第二层中的每个层。

Description

具有通孔的球栅阵列封装衬底及其形成方法
相关申请的交叉引用
本公开内容要求于2012年2月1日提交的第61/593,727号美国临时专利申请的优先权，通过引用将其并入于此。
技术领域
本公开内容涉及用于将集成电路装配至印刷电路板的封装衬底，并且更具体地涉及具有通孔的球栅阵列封装衬底。
背景技术
在此提供的背景描述是出于总体呈现本公开内容的上下文的目的。当前署名的发明人的工作(在本背景技术部分中描述的程度)，以及在提交申请时可能并不符合作为现有技术的说明书的多个方面，既没有被明确地也没有被暗示被承认是针对本公开内容的现有技术。
可以使用支撑结构将集成电路装配到印刷电路板上。可以将支撑结构称作“封装”，该“封装”将集成电路电耦合到印刷电路板上的结构元件(feature)。随着集成电路的尺寸的减小和集成电路的功能数量的增大，封装衬底也已经在尺寸上减小并且包括与印刷电路板的增加的数目的连接。例如，球栅阵列封装衬底可以在印刷电路板上覆盖更小的焊盘尺寸(footprint)并且在集成电路与印刷电路板之间提供与一些其它封装技术相比更高密度的输入/输出连接。球栅阵列封装衬底利用形成在封装衬底下面的多个焊球而将集成电路耦合到印刷电路板。
发明内容
根据一个实施方式，球栅阵列封装的衬底包括具有加固纤维的第一层。加固纤维加固该第一层以使得第一层相对于球栅阵列封装中的不含有加固纤维的层具有更高的抗拉强度。该衬底还包括邻近核心层布置的第二层。该第二层不含有加固纤维。此外，该衬底包括贯穿第一层和第二层中的每个层的一个或多个通孔。通孔基于已经根据机械钻孔工艺被钻孔的第一层和第二层中的每个层贯穿第一层和第二层中的每个层。
此外，根据一个实施方式，装置包括印刷电路板和附接到该印刷电路板的封装组件(assembly)。该封装组件包括封装衬底和附接到该封装衬底的集成电路。该封装衬底包括第一层和第二层。该第一层包括加固该第一层的加固纤维以使得该第一层相对于封装衬底中的不含有加固纤维的层具有更高的抗拉强度。该第二层包括邻近第一层布置的第一表面和与该第一表面基本平行的第二表面。该第二表面包括具有多个线路的电路图案并且该多个线路的至少一部分具有小于20微米的宽度。该衬底还包括贯穿第一层和第二层中的每个层的通孔。通孔基于已经根据机械钻孔工艺被钻孔的第一层和第二层中的每个层贯穿第一层和第二层中的每个层。
此外，根据一个实施方式，方法包括提供具有第平坦表面和与该第平坦表面基本平行的第二平坦表面的第一层。该方法还包括通过将第二层施加到该第一层而形成封装衬底。该第一层包括加固该第一层的加固纤维以使得该第一层相对于封装衬底中的不含有加固纤维的层具有更高的抗拉强度。该第二层不含有加固材料。此外，该方法包括机械钻孔出贯穿第一层和第二层中的每个层的多个通孔。此外，该方法包括将该封装衬底耦合到印刷电路板。
附图说明
结合附图通过下面的具体实施方式将会更容易地理解本公开内容的实施方式。为了简化说明，相同的附图标记指代相同的元件。
图1是示出根据实施方式的封装衬底的截面图的示意图。
图2是示出根据实施方式的包括装配到印刷电路板的封装组件的装置的截面图的示意图。
图3是示出形成具有通孔的球栅阵列封装衬底的示例方法的流程图。
具体实施方式
在此所描述的是涉及球栅阵列封装衬底的示例***、部件以及方法。下面的描述仅仅提供示例并且绝不是为了限制本公开内容、其应用或使用。
可以使用球栅阵列封装衬底将集成电路装配到印刷电路板。在一些情况下，球栅阵列封装衬底包括具有一个或多个核心层和多个构建(build-up)层的堆叠层。在典型的球栅阵列封装衬底中，核心层和构建层包括诸如玻璃纤维之类的加固纤维以向封装衬底提供强度。当构建层包括加固纤维时，在这些构建层的表面上形成具有尺寸(例如，线宽、线间隔)小于25微米的结构元件的电路图案可能存在问题。具体而言，这些构建层的表面并非足够光滑以支持小于25微米的结构元件的形成。因此，球栅封装衬底的使用可能会限于其中在封装衬底的构建层上所形成的电路图案大于25微米的应用。
此外，一些封装衬底(诸如倒装芯片球栅阵列封装衬底)可以包括具有尺寸小于25微米的电路图案的结构元件的构建层。然而，这些倒装芯片球栅阵列封装衬底未形成有贯穿封装衬底的每个层以电耦合封装衬底的各层之间的电路图案(或电路结构元件)的通孔。相反地，倒装芯片球栅阵列封装衬底典型地包括由激光在封装衬底的单个层上形成的过孔，该过孔之后被结合以提供各层之间的电连接。
本公开内容涉及具有能够支持具有小于25微米的结构元件的电路图案的形成并且包括被机械钻孔通过封装衬底的每个层的通孔的层的球栅阵列封装衬底。因为封装衬底的各层可以相互附接，使用通孔来电连接封装衬底各层之间的电路图案(或者电路结构元件)比使用激光过孔更有效且更有成本效益，并且随后可以与在单个层中形成激光过孔不同地钻出通孔并接着将各个层附接以形成封装衬底。
图1是示出根据实施方式的封装组件的衬底100的截面图的示意图。封装衬底100包括核心层102。在一个实施方式中，该核心层102包括一种或多种材料，诸如树脂、环氧树脂或其组合。此外，核心层102通常包括多个加固纤维104。加固纤维104增加了核心层102的强度。在一些情况下，加固纤维104可以包括玻璃纤维和/或棉纤维。在一个实施方式中，核心层102具有至少175MPa(兆帕)、至少200MPa或至少250MPa的抗拉强度。在一个非限制说明性实施方式中，核心层102具有在大约150MPa至大约550MPa范围内的抗拉强度。在另一非限制说明性实施方式中，核心层102具有在200MPa至300MPa范围内的抗拉强度。在又一非限制说明性实施方式中，核心层102具有在300MPa至350MPa范围内的抗拉强度。
封装衬底100还包括第一附加层106和第二附加层108。在一些情况下，第一附加层106和第二附加层108在此可以被称为“构建”层。在一个实施方式中，第一附加层106和第二附加层108不含有加固材料。第一附加层106和第二附加层108可以包括层压材料、环氧树脂、聚酯、树脂或其组合。在一个特定实施方式中，第一附加层106或第二附加层108中的至少一个包括环氧酚醛树脂材料。在另一特定实施方式中，第一附加层106或第二附加层108中的至少一个包括氰酸酯环氧树脂材料。在一些情况下，第一附加层106或第二附加层108中的至少一个可以包括卤素，而在其他实例中，第一附加层106或第二附加层108中的至少一个可以不含有卤素。
在一个实施方式中，第一附加层106和第二附加层108均具有比核心层102的抗拉强度小的抗拉强度。在一个特定实施方式中，第一附加层106或第二附加层108中的至少一个具有不大于125MPa、不大于100MPa或不大于75MPa的抗拉强度。在一个非限制说明性实施方式中，第一附加层106或第二附加层108中的至少一个具有在50MPa至150MPa范围内的抗拉强度。在另一非限制说明性实施方式中，第一附加层106或第二附加层108中的至少一个具有在70MPa至120MPa范围内的抗拉强度。
在一个实施方式中，核心层102包括第一表面110和第二表面112，其中第二表面112基本平行于第一表面110。核心层102的第一表面110的至少一部分邻近第一附加层106的表面而布置。此外，核心层102的第二表面112的至少一部分邻近第二附加层108的表面而布置。在一些情况下，第一表面110的一部分可以包括具有多个电路结构元件(诸如示例第一电路结构元件114)的电路图案。在各个实施方式中，电路图案包括根据特定设计布置的多个传导路径。传导路径可以承载信号、连接到电源、接地或其组合。此外，在一个实施方式中，第二表面112的一部分包括具有多个电路结构元件(诸如示例第二电路结构元件116)的电路图案。在一个说明性实施方式中，示例第一电路结构元件114、示例第二电路结构元件116或其二者由诸如铜之类的导电材料形成。
第一附加层104包括第一外表面118，并且第二附加层106包括第二外表面120。在一个实施方式中，第一外表面118包括具有多个电路结构元件(诸如示例第三电路结构元件122)的电路图案。第二外表面120也包括具有多个电路结构元件(诸如示例第四电路结构元件124)的电路图案。在一个特定实施方式中，示例第一电路结构元件114、示例第二电路结构元件116、示例第三电路结构元件122、示例第四电路结构元件124或其组合包括电路图案的线路。在一些情况下，形成在第一表面110、第二表面112、第一外表面118或第二外表面120的至少一个上的相应电路图案的线路可以具有相应的宽度。在其它情况下，形成在第一表面110、第二表面112、第一外表面118或第二外表面120的至少一个上的相应电路图案可以在相应电路图案的线路之间具有特定间隔。例如，在图1的说明性实施方式中，示例第四电路结构元件124具有宽度128以及在示例第四电路结构元件124与邻近电路结构元件之间的间隔130。在一些情况下，形成在第一表面110、第二表面112、第一外表面118或第二外表面120的至少一个上的电路图案的线路的宽度的至少一部分可以近似相等，而在其它情况下，形成在封装衬底100的层的表面上的电路图案的线路的宽度的至少一部分可以是不同的。此外，在一些情况下，形成在封装衬底100的层的表面上的电路图案的线路的至少一部分之间的间隔可以是近似相等的，而在其它方案中，形成在封装衬底100的层的表面上的电路图案的线路的至少一部分之间的间隔可以是不同的。
在一个说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线路具有不大于20微米、不大于18微米、不大于15微米、不大于12微米或不大于10微米的宽度。在一个非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线宽在6微米至25微米的范围内。在另一非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线宽在8微米至16微米的范围内。在又一非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线宽在9微米至14微米的范围内。
此外，形成在封装衬底100的层上的电路图案的线路之间的间隔不大于20微米、不大于18微米、不大于15微米、不大于12微米或不大于10微米。在一个非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线路之间的间隔在6微米至25微米的范围内。在另一非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线路之间的间隔在8微米至16微米的范围内。在又一非限制说明性实施方式中，形成在封装衬底100的层的表面上的电路图案的线路之间的间隔在9微米至14微米的范围内。
封装衬底100还包括多个通孔，诸如示例通孔132、134。在一个实施方式中，封装衬底100的通孔132、134穿透核心层102、第一附加层106和第二附加层108的每个相应的表面。在一个特定实施方式中，通过机械钻孔形成封装衬底100的通孔132、134。通孔132、134中的每个均具有直径，诸如示例通孔132的直径136。在各个实施方式中，封装衬底100的通孔的直径为至少80微米、至少100微米、至少125微米或至少150微米。在一个非限制说明性实施方式中，封装衬底100的通孔的直径在70微米至250微米的范围内。在另一非限制说明性实施方式中，封装衬底100的通孔的直径在100微米至150微米的范围内。在一些情况下，封装衬底100的通孔的直径在相应通孔的长度上可以是基本一致的。在垂直于通孔的直径的方向上测量封装衬底100的通孔长度。
在一个实施方式中，封装衬底100的通孔132、134在形成于封装衬底100的层的特定表面上的电路图案之间提供电连接。在一些情况下，可以利用电镀材料电镀封装衬底100的通孔132、134。在一个非限制说明性实施方式中，电镀材料包括铜或金中的至少一个。此外，在一些情况下，可以利用填充材料至少部分地填充封装衬底100的通孔132、134。在一个非限制说明性实施方式中，填充材料包括浆料，诸如含环氧树脂的浆料。
尽管在图1的说明性示例中的封装衬底100包括多个结构元件，但是在一些情况下图1中所示的结构元件仅表示封装衬底100的结构元件的一部分。因此，衬底100可以包括附加的通孔和/或附加的电路结构元件。此外，尽管封装衬底100包括单个核心层102，但是根据其它实施方式的封装衬底包括多个核心层。在一个实施方式中，封装衬底100包括多个叠置在一起的核心层。在一个示例中，封装衬底100包括两个核心层，并且在另一个示例中，封装衬底100包括四个核心层。在一些情况下，多个核心层中的每个均可以包括与核心层102的材料相似的材料，而在其它情况下，封装衬底100的多个核心层中的一个或多个的材料可以包括与核心层102的材料不同的材料。在一个特定实施方式中，封装衬底100的多个核心层中的一个或多个包括含玻璃的加固纤维。在另一特定实施方式中，封装衬底100的多个核心层中的一个或多个不包括含玻璃的加固纤维。
此外，尽管在图1中示出了两个构建层(第一附加层106和第二附加层108)，但是在一些实施方式中封装衬底100可以包括附加的构建层。例如，在一个非限制说明性实施方式中，封装衬底100包括四个构建层，而在另一非限制说明性实施方式中，封装衬底100包括六个构建层。在一些情况下，封装衬底100的特定构建层可以包括与第一附加层106和第二附加层108的材料相似的材料，而在其它情况下，特定构建层可以包括与第一附加层106和第二附加层108的材料不同的材料。在一个特定实施方式中，封装衬底100包括附接到集成电路的构建层和附接到印刷电路板的构建层。在一些方案中，附接到集成电路和印刷电路板的相应构建层可以不含有加固纤维，而一个或多个附加的构建层可以包括加固纤维。
图2是示出根据实施方式的包括装配到印刷电路板202的封装组件的装置200的示意图。该封装组件包括封装衬底204和集成电路206。装置200还包括叠覆在集成电路206和封装衬底204的至少一部分上的封装层208。在一个实施方式中，封装层208包括塑性材料。在一个特定实施方式中，封装层208包括环氧树脂。在一些情况下，封装层208可以与集成电路206的至少一部分和封装衬底204的至少一部分相接触。
封装衬底204包括一个或多个核心层(诸如核心层210)以及一个或多个构建层(诸如第一附加层212和第二附加层214)。在一个实施方式中，核心层210包括加固纤维，而第一附加层212和第二附加层214不含有加固纤维。在一个特定实施方式中，封装衬底204是球栅阵列封装衬底。在一个说明性实施方式中，封装衬底204是图1中所示的封装衬底100。
在一个实施方式中，电路图案形成在核心层210、第一附加层212和第二附加层214的表面上。在一些情况下，电路图案可以包括多个结构元件，例如线路、焊盘等。例如，第一附加层212的外表面包括第一示例电路结构元件216并且第二附加层214的外表面包括第二示例电路结构元件218。在一些情况下，可以使用电路图案的结构元件将集成电路206装配到第一附加层212的外表面上。此外，在一个实施方式中，封装衬底204经由一个或多个焊球220装配在印刷电路板202上。焊球220可以耦合到形成在第二附加层216的外表面上的电路结构元件，诸如第二示例结构元件218。焊球220还可以耦合到印刷电路板202的电路结构元件，诸如第三示例电路结构元件222。在一个实施方式中，使用回流工艺利用焊球220将封装衬底204耦合到印刷电路板202。
封装衬底204还包括一个或多个通孔224。通孔224贯穿封装衬底204的每个层。在一个实施方式中，使用机械钻孔工艺在衬底中形成通孔224。
可以在多种应用中利用装置200以根据由集成电路206执行的操作向电子设备提供特定功能。在一个实施方式中，电子设备包括移动电话、平板式计算设备、膝上型计算设备、台式计算设备、服务器计算机、电器、媒体播放设备、游戏设备、其组合等。在一些情况下，集成电路206可以包括模拟集成电路、数字集成电路、混合信号集成电路或其组合。在一个说明性实施方式中，集成电路206执行计算机处理器操作。在另一说明性实施方式中，集成电路206执行计算机存储器操作。
图3是示出形成具有通孔的球栅阵列衬底(诸如图1的封装衬底100或图2的封装衬底204)的示例方法300的流程图。在302处，方法300包括提供具有第一平坦表面和基本平行于该第一平坦表面的第二平坦表面的核心层。在一个实施方式中，核心层包括一种或多种加固材料以增加核心层的强度。例如，在一个实施方式中，核心层包括含玻璃的加固纤维。此外，在一个实施方式中，核心层的第一平坦表面、核心层的第二平坦表面或者这二者包括电路结构元件。在一个说明性实施方式中，电路结构元件由布置在第一平坦表面、第二平坦表面或这二者上的铜形成。在一些情况下，使用加成工艺、减成工艺或这二者形成电路结构元件。在一个实施方式中，通过对布置在第一平坦表面和/或第二平坦表面上的材料(诸如铜)进行刻蚀而形成第一平坦表面和/或第二平坦表面上的电路结构元件。在另一实施方式中，使用电镀工艺形成第一平坦表面和/或第二平坦表面的电路结构元件。在一些方案中，在电镀工艺之后可以是刻蚀工艺。
在304处，方法300包括通过向核心层施加一个或多个构建层而形成封装衬底。在一个实施方式中，封装衬底的一个或多个构建层中的至少一部分不含有加固材料。在一个特定实施方式中，通过向核心层的第一平坦表面施加第一构建层并向核心层的第二平坦表面施加第二构建层而形成该封装衬底。在一些情况下，可将多个构建层施加到核心层的第一平坦表面并可将多个构建层施加到核心层的第二平坦表面以形成封装衬底。
在一个实施方式中，封装衬底的一个或多个构建层的表面包括一个或多个结构元件。例如，在一些情况下，可将相应电路图案形成在一个或多个构建层的特定表面上。此外，在一个特定实施方式中，布置在一个或多个构建层的表面上的结构元件用于将封装衬底附接至集成电路、至印刷电路板或这二者。为了说明，布置在一个或多个构建层的外表面上的接合焊盘可以将集成电路和/或印刷电路板耦合到封装衬底。布置在一个或多个构建层的表面上的结构元件可以通过加成工艺、减成工艺或其组合形成。
在306处，方法300包括向封装衬底中机械钻孔出一个或多个通孔。在一个实施方式中，一个或多个通孔贯穿衬底的每个层。例如，一个或多个通孔贯穿封装衬底的核心层的表面和封装衬底的每个构建层的表面。此外，一个或多个通孔中的每个通孔均具有相应直径。此外，一个或多个通孔的直径沿每个相应通孔的长度是基本一致的。在一些情况下，一个或多个通孔的相应直径可以是基本相等的，而在其它情况下，一个或多个通孔的相应直径可以是不同的。此外，在一些实施方式中，一个或多个通孔的相应直径取决于封装衬底的层的厚度。
在308处，方法300包括将封装衬底与印刷电路板耦合。在一个实施方式中，使用封装衬底的焊球将封装衬底附接到印刷电路板。在一些情况下，封装衬底可以是球栅阵列衬底。在一个特定实施方式中，使用回流工艺将封装衬底附接到印刷电路板。此外，在一个实施方式中，采用粘合材料将集成电路附接到封装衬底。在一些情况下，可以利用相应电线将集成电路的电路结构元件耦合到邻近该集成电路的封装衬底的构建层的结构元件。
尽管利用包括单个核心层的封装衬底描述示例方法300，但在其它实施方式中，封装衬底可以包括多个核心层。例如，根据一个实施方式的封装衬底包括相互接合以形成核心层的堆叠的多个核心层。在一些情况下，核心层中的至少一个可以包括含玻璃的加固纤维。在一个附加实施方式中，将一个或多个构建层布置为邻近核心层堆叠的顶层和底层。在一个非限制说明性实施例中，第一核心层包括第一平坦表面和第二平坦表面并且第二核心层包括第三平坦表面和第四平坦表面。在此示例中，第一核心层的第一平坦表面邻近一个或多个构建层并且第一核心层的第二平坦表面邻近第二核心层的第三平坦表面。此外，第二核心层的第四平坦表面邻近一个或多个附加的构建层。
结语
注意，以上描述中引入了短语“在一个实施方式中”或“在各个实施方式中”或类似词语的使用，其每个均可指称一个或多个相同或不同的实施方式。此外，针对本公开内容的实施方式而使用的术语“包括”、“包含”、“具有”以及类似术语均是同义的。
可能已经按照对所要求保护的主题进行理解最有帮助的方式将各种操作描述为多个离散动作或依次的操作。然而，描述的次序不应被解释为意味着这些操作是必需是按照顺序的。具体而言，可以不按照呈现的次序来执行这些操作。可以按照与所描述的实施方式不同的次序来执行所描述的操作。可以执行各种附加的操作和/或可以在附加的实施方式中省略所描述的操作。
尽管已经在此说明和描述了特定实施方式，但在不脱离本公开内容范围的情况下，为实现相同目的而计算的很多备选和/或等价实施方式或实现方式可以代替所述被说明和被描述的实施方式。此申请旨在覆盖在此所描述的实施方式的任何修正或变形。因此，根据本公开内容的实施方式很显然地旨在于仅由权利要求和其等价方式所限制。

Claims (20)

1.一种球栅阵列封装的衬底，所述衬底包括：
第一层，包括加固纤维，其中所述加固纤维加固所述第一层以使得所述第一层相对于所述球栅阵列封装中的不含有加固纤维的层具有更高的抗拉强度；
第二层，邻近所述第一层而布置，其中所述第二层不含有加固纤维；以及
通孔，贯穿所述第一层和所述第二层中的每个层，其中所述通孔基于已经根据机械钻孔工艺被钻孔的所述第一层和所述第二层中的每个层而贯穿所述第一层和所述第二层中的每个层。
2.根据权利要求1所述的衬底，其中：
所述第一层和所述第二层中的每个层分别包括电路图案；以及
所述通孔允许所述第一层的所述电路图案电耦合到所述第二层的所述电路图案。
3.根据权利要求1所述的衬底，其中所述通孔的直径为至少80微米。
4.根据权利要求1所述的衬底，其中所述通孔的直径在100微米至150微米的范围内。
5.根据权利要求2所述的衬底，其中：
所述第二层包括：
(i)内表面，邻近所述第一层的表面，以及
(ii)外表面，基本平行于所述内表面；以及
所述第二层的所述外表面包括具有多个线路的电路图案。
6.根据权利要求5所述的衬底，其中在所述第二层的所述外表面上的所述电路图案的所述多个线路的至少一部分具有不大于20微米的宽度。
7.根据权利要求5所述的衬底，其中在所述第二层的所述外表面上的所述电路图案的所述多个线路的至少一部分之间的间隔不大于20微米。
8.根据权利要求1所述的衬底，其中所述第二层的抗拉强度不大于125MPa。
9.根据权利要求1所述的衬底，其中所述第一层的抗拉强度为至少250MPa。
10.根据权利要求1所述的衬底，其中所述第一层的所述加固纤维包括含玻璃的材料或含棉的材料。
11.根据权利要求1所述的衬底，还包括邻近所述第一层布置的第三层，其中所述第三层包括加固纤维。
12.一种装置，包括：
印刷电路板；以及
封装组件，附接到所述印刷电路板，其中所述封装组件包括
封装衬底，其中所述封装衬底包括
第一层，包括加固纤维，其中所述加固纤维加固所述第一层以使得所述第一层相对于所述封装衬底中的不含有加固纤维的层具有更高的抗拉强度；
第二层，包括邻近所述第一层布置的第一表面以及基本平行于所述第一表面的第二表面的，其中(i)所述第二表面包括具有多个线路的电路图案并且(ii)所述多个线路的至少一部分具有小于20微米的宽度；以及
通孔，贯穿所述第一层和所述第二层中的每个层，其中所述通孔基于已经根据机械钻孔工艺被钻孔的所述第一层和所述第二层中的每个层而贯穿所述第一层和所述第二层中的每个层；以及
集成电路，附接到所述封装衬底。
13.根据权利要求12所述的装置，其中利用所述封装衬底的多个焊球将所述封装组件装配到所述印刷电路板。
14.根据权利要求12所述的装置，其中所述第二层不含有加固纤维。
15.一种方法，包括：
提供具有第一平坦表面和与所述第一平坦表面基本平行的第二平坦表面的第一层；
通过将第二层施加到所述第一层而形成封装衬底，其中：
所述第一层包括加固所述第一层的特定加固材料以使得所述第一层相对于所述封装衬底中的不含有加固材料的层具有更高的抗拉强度；以及
所述第二层不含有加固材料；
向所述封装衬底中机械钻孔出贯穿所述第一层和所述第二层中的每个层的多个通孔；以及
将所述封装衬底耦合到印刷电路板。
16.根据权利要求15所述的方法，其中所述形成所述封装衬底包括(i)将所述第二层施加到所述第一层的所述第一平坦表面以及(ii)将第三层施加到所述第一层的所述第二平坦表面，所述第三层不含有加固材料。
17.根据权利要求15所述的方法，其中所述形成所述封装衬底包括(i)将所述第二层施加到所述第一层的所述第一平坦表面以及(ii)将第三层施加到所述第二层。
18.根据权利要求17所述的方法，还包括提供具有第三平坦表面和与所述第三平坦表面平行的第四平坦表面的第四层。
19.根据权利要求18所述的方法，其中所述第四层包括含玻璃的加固材料。
20.根据权利要求18所述的方法，其中所述形成所述封装衬底包括：
将所述第二层施加到所述第一层的所述第一平坦表面；
将所述第四层的所述第三平坦表面施加到所述第一层的所述第二平坦表面；以及
将所述第三层施加到所述第四层的所述第四平坦表面。
CN2013102334712A 2012-02-01 2013-02-01 具有通孔的球栅阵列封装衬底及其形成方法 Pending CN103325762A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261593727P 2012-02-01 2012-02-01
US61/593,727 2012-02-01

Publications (1)

Publication Number Publication Date
CN103325762A true CN103325762A (zh) 2013-09-25

Family

ID=48869532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102334712A Pending CN103325762A (zh) 2012-02-01 2013-02-01 具有通孔的球栅阵列封装衬底及其形成方法

Country Status (3)

Country Link
US (2) US9288909B2 (zh)
CN (1) CN103325762A (zh)
TW (1) TW201344862A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463466A (zh) * 2014-05-06 2017-02-22 英特尔公司 具有集成天线的多层封装件
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US20190043776A1 (en) * 2016-04-02 2019-02-07 Intel Corporation Dual-sided package assembly processing
CN106304642B (zh) * 2016-08-26 2018-12-28 广州兴森快捷电路科技有限公司 厚铜板钻孔的孔限计算方法及其数学模型的建立方法
WO2019005153A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SEMICONDUCTOR HOUSING COMPRISING NON-SPHERICAL CHARGE PARTICLES

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249876A (ja) * 1994-03-14 1995-09-26 Oki Electric Ind Co Ltd 金属芯入り多層プリント配線板
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
US6586526B1 (en) * 1994-05-13 2003-07-01 Taiyo Ink Manufacturing Co., Ltd. Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof
US20030151133A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman RF transition for an area array package
TW578277B (en) * 2001-09-28 2004-03-01 Shinko Electric Ind Co Multilayer interconnect board and multilayer semiconductor device
TW581725B (en) * 1999-06-25 2004-04-01 Allied Signal Inc Bond-ply material and multilayer printed circuit board fabricated using the same, and method for interconnecting high density electronic circuits
CN1630066A (zh) * 2003-11-18 2005-06-22 国际商业机器公司 高布线能力的微过孔基板
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1716581A (zh) * 2004-06-14 2006-01-04 三洋电机株式会社 元件搭载基板
CN1828882A (zh) * 2005-03-01 2006-09-06 松下电器产业株式会社 半导体器件
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
CN101175369A (zh) * 2006-10-03 2008-05-07 安迪克连接科技公司 电路化衬底，其制造方法及衬底结构和信息处理***
CN101409977A (zh) * 2007-10-12 2009-04-15 富士通株式会社 芯部件及其制造方法
CN101540311A (zh) * 2008-03-19 2009-09-23 新光电气工业株式会社 多层配线基板以及制造多层配线基板的方法
US20110220396A1 (en) * 2008-11-20 2011-09-15 Fujitsu Limited Wiring substrate and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
EP1681717B1 (en) * 2003-11-07 2017-03-29 Shinko Electric Industries Co., Ltd. Electronic device
US8158891B2 (en) * 2007-09-10 2012-04-17 Unimicron Technology Corp. Circuit board structure and method for manufacturing the same
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249876A (ja) * 1994-03-14 1995-09-26 Oki Electric Ind Co Ltd 金属芯入り多層プリント配線板
US6586526B1 (en) * 1994-05-13 2003-07-01 Taiyo Ink Manufacturing Co., Ltd. Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
TW581725B (en) * 1999-06-25 2004-04-01 Allied Signal Inc Bond-ply material and multilayer printed circuit board fabricated using the same, and method for interconnecting high density electronic circuits
TW578277B (en) * 2001-09-28 2004-03-01 Shinko Electric Ind Co Multilayer interconnect board and multilayer semiconductor device
US20030151133A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman RF transition for an area array package
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1630066A (zh) * 2003-11-18 2005-06-22 国际商业机器公司 高布线能力的微过孔基板
CN1716581A (zh) * 2004-06-14 2006-01-04 三洋电机株式会社 元件搭载基板
CN1828882A (zh) * 2005-03-01 2006-09-06 松下电器产业株式会社 半导体器件
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
CN101175369A (zh) * 2006-10-03 2008-05-07 安迪克连接科技公司 电路化衬底，其制造方法及衬底结构和信息处理***
CN101409977A (zh) * 2007-10-12 2009-04-15 富士通株式会社 芯部件及其制造方法
CN101540311A (zh) * 2008-03-19 2009-09-23 新光电气工业株式会社 多层配线基板以及制造多层配线基板的方法
US20110220396A1 (en) * 2008-11-20 2011-09-15 Fujitsu Limited Wiring substrate and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463466A (zh) * 2014-05-06 2017-02-22 英特尔公司 具有集成天线的多层封装件
CN106463466B (zh) * 2014-05-06 2019-11-08 英特尔公司 具有集成天线的多层封装件
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
CN111128908B (zh) * 2019-11-22 2024-04-16 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法

Also Published As

Publication number Publication date
US9288909B2 (en) 2016-03-15
US20130193572A1 (en) 2013-08-01
TW201344862A (zh) 2013-11-01
US20160196986A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN103325762A (zh) 具有通孔的球栅阵列封装衬底及其形成方法
US9723729B2 (en) Printed wiring board
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
CN1882224B (zh) 配线基板及其制造方法
US20080041619A1 (en) Component-embedded multilayer printed wiring board and manufacturing method thereof
US8749049B2 (en) Chip package with a chip embedded in a wiring body
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
JP2014022716A (ja) 一体的構成要素を備えた多層電子支持構造体
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US8186042B2 (en) Manufacturing method of a printed board assembly
JP2015149477A (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
US20160234941A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN104219878A (zh) 布线基板
JP2018018936A (ja) 配線基板
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
US10154594B2 (en) Printed circuit board
US9837343B2 (en) Chip embedded substrate
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20160081272A (ko) 인쇄회로기판 및 그 제조방법
KR101448110B1 (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925

WD01 Invention patent application deemed withdrawn after publication