CN101320696A - 堆叠式封装结构及其制法 - Google Patents

堆叠式封装结构及其制法 Download PDF

Info

Publication number
CN101320696A
CN101320696A CNA2007101089169A CN200710108916A CN101320696A CN 101320696 A CN101320696 A CN 101320696A CN A2007101089169 A CNA2007101089169 A CN A2007101089169A CN 200710108916 A CN200710108916 A CN 200710108916A CN 101320696 A CN101320696 A CN 101320696A
Authority
CN
China
Prior art keywords
semiconductor package
package part
conductive projection
substrate
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101089169A
Other languages
English (en)
Inventor
蔡和易
黄建屏
黄荣彬
张锦煌
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2007101089169A priority Critical patent/CN101320696A/zh
Publication of CN101320696A publication Critical patent/CN101320696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种堆叠式封装结构及其制法，是提供一表面设有多个堆叠焊垫的基板，以于该基板上电性连接至少一半导体芯片，并形成包覆该半导体芯片且外露出该些堆叠焊垫的封装胶体，以构成下层半导体封装件，接着于至少一堆叠焊垫上利用打线方式形成导电凸块，以供至少一上层半导体封件通过焊球而接置于该下层半导体封装件的导电凸块及堆叠焊垫上，其中该焊球与该导电凸块的堆叠高度大于下层半导体封装件的封装胶体高度，从而构成堆叠式封装结构，藉以在堆叠细线路半导体封装件或在上、下层半导体封装件因制程应力发生翘曲时，得以通过该导电凸块填补焊球溃缩后高度的不足，而使该焊球得以有效接触及湿润于该下层半导体封装件的基板上。

Description

堆叠式封装结构及其制法
技术领域
本发明涉及一种半导体封装技术，特别是涉及一种堆叠式封装结构及其制法。
背景技术
现今电子产品朝多功能、高电性及高速运行的方向发展，为配合此一发展方向，半导体业者莫不积极研发能整合有多个芯片或封装件的半导体装置，藉以符合电子产品的需求。
请参阅图1，美国专利第5,222,014号公开了一种堆叠式封装结构，其提供一上表面设置有焊垫110的球栅阵列(BGA)基板11，在该球栅阵列基板11上接置半导体芯片10并形成包覆该半导体芯片10的封装胶体13，以形成第一半导体封装件101，然后再将另一完成封装的第二半导体封装件102利用回焊作业而通过焊球14接置并电性连接至该第一半导体封装件101的基板11焊垫110上，藉以形成一堆叠式封装结构。
前述的堆叠式封装结构中，为有效供第二半导体封装件102通过焊球14而接置于第一半导体封装件101上，必须控制该第一半导体封装件101的封装胶体13高度不宜过高，是因为该传统焊球14在彼此间距(pitch)为1mm情况下其球径约为0.5mm，而在将该焊球14回焊至基板11上时，其溃缩(collapse)后高度变为0.4mm，因此该第一半导体封装件101的封装胶体13高度不宜超过0.3mm。
但是为提升电性而应用于细线路(fine pitch)的半导体封装件时，焊球的间距须缩小至0.65mm或0.5mm时，所使用的焊球球径亦必须随之缩减至0.3mm，如此该焊球溃缩后高度约为0.24mm，明显小于第一半导体封装件的封装胶体高度(0.3mm)，如此将导致第二半导体封装件无法有效通过该焊球接触及湿润(wetting)至该第一半导体封装件的基板，造成彼此电性连接的失败。
另外，在制程应力作用下，如第一或第二半导体封装件的基板发生翘曲(warpage)时，将使第一半导体封装件的基板***区域与第二半导体封装件的焊球间产生明显的间隙，同样会造成前述湿润不良状况，而无法使该焊球与基板焊垫间产生良好的焊接点(solder joint)。
有鉴于此，请参阅图2，美国专利第6,987,314号公开了另一种堆叠式封装结构，其是在第一半导体封装件201的基板焊垫上全面预先设置有预焊锡(pre-solder)材料22，以供第二半导体封装件202通过焊球24而接置并回焊于该预焊锡材料22，以将该第二半导体封装件202定位于该第一半导体封装件201上。
但是，此种方式，需在第一半导体封装件的基板焊垫上设置预焊锡材料，不仅增加制造成本，同时亦提高制程的复杂性；再者，于该第一半导体封装件进行芯片的封装模压制程而形成包覆芯片的封装胶体时，因该基板表面设有预焊锡材料，易造成封装模具的夹持不良，或该预焊锡材料被封装模具所毁损；此外，如于芯片封装模压制程后再设置预焊锡材料，将增加一次回焊作业，造成制造成本的上升。
因此，如何提供一种堆叠式封装结构及其制法，以避免上、下层半导体封装件之间利用焊球进行电性连接与堆叠时，因细线路半导体封装件的焊球高度不足或半导体封装件的基板翘曲，致使上层半导体封装件的焊球无法有效接触及湿润至下层半导体封装件的基板问题，以及因在下层半导体封装件的基板焊垫上预设预焊锡材料所造成制造成本及复杂度增加，以及封装模具的夹持不良与预焊锡材料易被封装模具所毁损问题，确为相关领域上所需迫切面对的问题。
发明内容
鉴于以上所述背景技术的缺点，本发明的一目的是提供一种可适用于堆叠细线路半导体封装件的堆叠式封装结构及其制法。
本发明的再一目的是提供一种堆叠式封装结构及其制法，从而可避免上、下层半导体封装件之间利用焊球进行电性连接与堆叠时，因细线路半导体封装件的焊球高度不足或半导体封装件的基板翘曲，致使上层半导体封装件的焊球无法有效接触及湿润至下层半导体封装件的基板问题。
本发明的次一目的是提供一种无须设置预焊锡材料即可适用于堆叠细线路半导体封装件的堆叠式封装结构及其制法。
本发明的另一目的是提供一种堆叠式封装结构及其制法，避免现有技术设置预焊锡材料所造成制作成本及复杂度增加等问题。
为达成上述目的及其它目的，本发明提供一种堆叠式封装结构的制法，包括：提供一表面设有多个堆叠焊垫的基板，以于该基板上电性连接至少一半导体芯片，并形成包覆该半导体芯片的封装胶体，且令该些堆叠焊垫外露出该封装胶体，以构成下层半导体封装件；于至少一堆叠焊垫上利用打线方式形成导电凸块(Au stud bump)；以及提供至少一上层半导体封件，并令该上层半导体封装件通过焊球而接置于该下层半导体封装件的导电凸块及堆叠焊垫上，其中该焊球与该导电凸块的堆叠高度大于下层半导体封装件的封装胶体高度，从而构成堆叠式封装结构。
本发明亦提供一种堆叠式封装结构，包括：一下层半导体封装件，该下层半导体封装件包括有基板、电性连接至该基板的半导体芯片、形成于该基板上用以包覆该半导体芯片的封装胶体、及多个设于该基板表面且外露出该封装胶体的堆叠焊垫；以打线方式设于至少一堆叠焊垫上的导电凸块；以及至少一通过焊球而接置于该导电凸块及堆叠焊垫上的上层半导体封装件，其中该焊球与该导电凸块的堆叠高度大于下层半导体封装件的封装胶体高度。
于一实施例中，当上层半导体封装件为细线路(fine pitch)的半导体封装件时，为避免该上层半导体封装件的焊球溃缩后高度小于该下层半导体封装件的封装胶体高度，该导电凸块是全面设于该下层半导体封装件的基板堆叠焊垫上，以供上层半导体封装件通过焊球而接置于该下层半导体封装件时，得以通过该导电凸块填补焊球溃缩后高度的不足处，而使该焊球得以有效接触及湿润于该下层半导体封装件的基板上。
于另一实施例中，当上、下层半导体封装件因制程应力而发生翘曲时，该导电凸块是选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙，而使焊球得以有效接触及湿润于该下层半导体封装件的基板上。
另外，该导电凸块为利用打线机打设的金凸块(stud bump)，且该导电凸块可于一堆叠焊垫上设置单一个，亦可于一堆叠焊垫的平面排列多个，亦或于一堆叠焊垫上垂直堆叠多个。
由于本发明的堆叠式封装结构及其制法中，是在下层半导体封装件的基板表面至少一堆叠焊垫上形成导电凸块，以在上、下层半导体封装件通过相对的焊球接合时，因为导电凸块的垫高作用而避免因为现有技术翘曲问题或细线路半导体封装件的应用所导致焊接不良的缺点，同时克服现有技术设置预焊锡材料所造成制作成本及复杂度增加等问题。
附图说明
图1是显示现有美国专利第5,222,014号的堆叠式封装结构剖面示意图；
图2是显示美国专利第6,987,314号的堆叠式封装结构剖面示意图；
图3A至图3D是显示本发明的堆叠式封装结构及其制法第一实施例的剖面示意图；
图4A至图4C是显示本发明的堆叠式封装结构及其制法第二实施例的剖面示意图；以及
图5A至图5C是显示本发明的堆叠式封装结构及其制法中导电凸块不同实施例的示意图。
元件符号简单说明
10  半导体芯片          101 第一半导体封装件
102 第二半导体封装件    11  基板
110 焊垫                12  第二球栅阵列基板
13  封装胶体            14  焊球
201 第一半导体封装件    202 第二半导体封装件
22  预焊锡材料          24  焊球
30  半导体芯片          301 下层半导体封装件
302 上层半导体封件      31  基板
31a  第一表面            31b  第二表面
311  堆叠焊垫            312  焊球垫
32   焊线                33   封装胶体
341  导电凸块            342  焊球
35   焊球                40   半导体芯片
401  下层半导体封装件    402  上层半导体封装件
41   基板                41a  第一表面
41b  第二表面            411  堆叠焊垫
412  焊球垫              43   封装胶体
441  导电凸块            442  焊球
511  堆叠焊垫            541  导电凸块
具体实施方式
以下兹配合附图说明本发明的具体实施例，以使本领域技术人员可轻易地了解本发明的技术特征与达成功效。
第一实施例
请参阅图3A至图3D，为本发明的堆叠式封装结构及其制法第一实施例的剖面示意图。
如图3A及图3B所示，首先提供具相对的第一表面31a及第二表面31b的基板31，该基板例如为球栅阵列基板，其第一表面31a上设置有多个堆叠焊垫311，第二表面设有多个焊球垫312。
接着于该基板31第一表面31a上接置并电性连接至少一半导体芯片30，该半导体芯片30通过附图的焊线32亦或覆晶方式(未图示)而电性连接至该基板31，并形成包覆该半导体芯片30的封装胶体33，且令该些堆叠焊垫311外露出该封装胶体33，以构成下层半导体封装件301。
如图3C所示，通过打线机而以打线方式全面于该些堆叠焊垫311上形成如金凸块(stud bump)的导电凸块341。
如图3D所示，提供一具细线路的上层半导体封件302，并令该上层半导体封装件302通过焊球342而接置于该下层半导体封装件301的导电凸块341及堆叠焊垫311上，其中该焊球342与该导电凸块341的堆叠高度大于下层半导体封装件301的封装胶体33高度，从而构成堆叠式封装结构。
另于该下层半导体封装件301的基板31第二表面的焊球垫312上复植设有焊球35，以供该堆叠式封装结构得以电性连接至外部装置。
亦即，当上层半导体封装件为细线路(fine pitch)的半导体封装件时，为避免该上层半导体封装件的焊球溃缩后高度小于该下层半导体封装件的封装胶体高度，此时该导电凸块即全面设于该下层半导体封装件的基板堆叠焊垫上，以供上层半导体封装件通过焊球而接置于该下层半导体封装件时，得以通过该导电凸块填补焊球溃缩后高度的不足处，而使该焊球得以有效接触及湿润于该下层半导体封装件的基板上。
通过前述制法，本发明亦提供一种堆叠式封装结构，包括：一下层半导体封装件301，该下层半导体封装件301包括有基板31、电性连接至该基板31的半导体芯片30、形成于该基板31上用以包覆该半导体芯片30的封装胶体33、及多个设于该基板31表面且外露出该封装胶体33的堆叠焊垫311；以打线方式设于至少一堆叠焊垫311上的导电凸块341；以及至少一通过焊球342而接置于该导电凸块341及堆叠焊垫311上的上层半导体封装件302，其中该焊球342与该导电凸块341的堆叠高度大于下层半导体封装件301的封装胶体33高度。
第二实施例
请参阅图4A至图4C，为本发明的堆叠式封装结构及其制法第二实施例的剖面示意图。
如图4A所示，首先提供具相对的第一表面41a及第二表面41b的基板41，该基板例如为球栅阵列基板，其第一表面41a上设置有多个堆叠焊垫411，第二表面设有多个焊球垫412。
接着于该基板41的第一表面41a上接置并电性连接至少一半导体芯片40，并形成包覆该半导体芯片40的封装胶体43，且令该些堆叠焊垫411外露出该封装胶体43，以构成下层半导体封装件401。
如图4B所示，利用打线方式以于该基板41***的部分堆叠焊垫411上形成如金凸块(stud bump)的导电凸块441。
如图4C所示，将一翘曲的上层半导体封装件402通过焊球442而接置于该下层半导体封装件401的导电凸块441及堆叠焊垫411上，其中该焊球442与该导电凸块441的堆叠高度大于下层半导体封装件401的封装胶体43高度，从而构成堆叠式封装结构。
亦即，当上层半导体封装件(亦或下层半导体封装件)因制程应力而发生翘曲时，该导电凸块是选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙，而使焊球得以有效接触及湿润于该下层半导体封装件的基板上。
此外，另请参阅图5A至图5C，本发明的堆叠式封装结构及其制法中可于一堆叠焊垫511上设置单一个导电凸块541(如图5A所示)，亦可于一堆叠焊垫511的平面排列多个导电凸块541(如图5B所示)，亦或于一堆叠焊垫511上垂直堆叠多个导电凸块541(如图5C所示)。前述各种导电凸块541的设计变化可视实际制程需要，以选择足够的支撑面积或高度，从而供上层半导体封装件的焊球有效接触及湿润于下层半导体封装件的基板上。
因此，本发明的堆叠式封装结构及其制法，是在下层半导体封装件的基板表面至少一堆叠焊垫上形成导电凸块，以在上、下层半导体封装件通过相对的焊球接合时，因为导电凸块的垫高作用而避免因为现有技术翘曲问题或细线路半导体封装件的应用所导致焊接不良的缺点，同时克服现有技术设置预焊锡材料所造成制作成本及复杂度增加等问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (14)

1.一种堆叠式封装结构的制法，包括：
提供一表面设有多个堆叠焊垫的基板，以于该基板上电性连接至少一半导体芯片，并形成包覆该半导体芯片的封装胶体，且令该些堆叠焊垫外露出该封装胶体，以构成下层半导体封装件；
在至少一堆叠焊垫上利用打线方式形成导电凸块；以及
提供至少一上层半导体封件，并令该上层半导体封装件通过焊球而接置于该下层半导体封装件的导电凸块及堆叠焊垫上，其中该焊球与该导电凸块的堆叠高度大于下层半导体封装件的封装胶体高度，从而构成堆叠式封装结构。
2.根据权利要求1所述的堆叠式封装结构的制法，其中，该基板为球栅阵列基板，其具有相对的第一表面及第二表面，该第一表面上设置有多个堆叠焊垫，第二表面设有多个焊球垫，以供植设焊球。
3.根据权利要求1所述的堆叠式封装结构的制法，其中，该导电凸块为利用打线机而以打线方式所形成的金凸块。
4.根据权利要求1所述的堆叠式封装结构的制法，其中，该上层半导体封件为具细线路的半导体封装件，该上层半导体封装件的焊球溃缩后高度小于该下层半导体封装件的封装胶体高度，该导电凸块即全面设于该下层半导体封装件的基板堆叠焊垫上，以供上层半导体封装件通过焊球而接置于该下层半导体封装件时，通过该导电凸块填补焊球溃缩后高度的不足。
5.根据权利要求1所述的堆叠式封装结构的制法，其中，该上层半导体封装件因制程应力产生翘曲，该导电凸块是选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙。
6.根据权利要求1所述的堆叠式封装结构的制法，其中，该下层半导体封装件因制程应力产生翘曲，该导电凸块是选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙。
7.根据权利要求1所述的堆叠式封装结构的制法，其中，该导电凸块于一堆叠焊垫上的设置是选择为于一堆叠焊垫上设置单一个导电凸块、于一堆叠焊垫的平面排列多个导电凸块、或于一堆叠焊垫上垂直堆叠多个导电凸块的其中一者。
8.一种堆叠式封装结构，包括：
一下层半导体封装件，该下层半导体封装件包括有基板、电性连接至该基板的半导体芯片、形成于该基板上用以包覆该半导体芯片的封装胶体、及多个设于该基板表面且外露出该封装胶体的堆叠焊垫；
以打线方式设于至少一堆叠焊垫上的导电凸块；以及
至少一通过焊球而接置于该导电凸块及堆叠焊垫上的上层半导体封装件，其中该焊球与该导电凸块的堆叠高度大于下层半导体封装件的封装胶体高度。
9.根据权利要求8所述的堆叠式封装结构，其中，该基板为球栅阵列基板，其具有相对的第一表面及第二表面，该第一表面上设置有多个堆叠焊垫，第二表面设有多个焊球垫，以供植设焊球。
10.根据权利要求8所述的堆叠式封装结构，其中，该导电凸块为利用打线机而以打线方式所形成的金凸块。
11.根据权利要求8所述的堆叠式封装结构，其中，该上层半导体封件为具细线路的半导体封装件，该上层半导体封装件的焊球溃缩后高度小于该下层半导体封装件的封装胶体高度，该导电凸块即全面设于该下层半导体封装件的基板堆叠焊垫上，以供上层半导体封装件通过焊球而接置于该下层半导体封装件时，通过该导电凸块填补焊球溃缩后高度的不足。
12.根据权利要求8所述的堆叠式封装结构，其中，该上层半导体封装件因制程应力产生翘曲，该导电凸块选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙。
13.根据权利要求8所述的堆叠式封装结构，其中，该下层半导体封装件因制程应力产生翘曲，该导电凸块选择设于基板***的堆叠焊垫上，以通过该导电凸块的设置填补上、下半导体封装件***区域的焊球与基板堆叠焊垫间因翘曲所产生的间隙。
14.根据权利要求8所述的堆叠式封装结构，其中，该导电凸块于一堆叠焊垫上的设置是选择为于一堆叠焊垫上设置单一个导电凸块、于一堆叠焊垫的平面排列多个导电凸块、或于一堆叠焊垫上垂直堆叠多个导电凸块的其中一者。
CNA2007101089169A 2007-06-04 2007-06-04 堆叠式封装结构及其制法 Pending CN101320696A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101089169A CN101320696A (zh) 2007-06-04 2007-06-04 堆叠式封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101089169A CN101320696A (zh) 2007-06-04 2007-06-04 堆叠式封装结构及其制法

Publications (1)

Publication Number Publication Date
CN101320696A true CN101320696A (zh) 2008-12-10

Family

ID=40180669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101089169A Pending CN101320696A (zh) 2007-06-04 2007-06-04 堆叠式封装结构及其制法

Country Status (1)

Country Link
CN (1) CN101320696A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064162A (zh) * 2010-11-09 2011-05-18 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
CN102728957A (zh) * 2009-02-23 2012-10-17 韩美半导体株式会社 用于生成激光束辐射轨迹的方法
CN103208465A (zh) * 2012-01-11 2013-07-17 台湾积体电路制造股份有限公司 用于3d封装的应力补偿层
CN103296005A (zh) * 2012-02-27 2013-09-11 中芯国际集成电路制造(上海)有限公司 一种用于硅芯片间互连的冗余互连结构
CN102126697B (zh) * 2010-01-20 2013-09-25 矽品精密工业股份有限公司 具有微机电元件的封装结构及其制造方法
CN103378037A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 用于焊料连接的方法和装置
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102728957A (zh) * 2009-02-23 2012-10-17 韩美半导体株式会社 用于生成激光束辐射轨迹的方法
CN102728957B (zh) * 2009-02-23 2015-09-16 韩美半导体株式会社 半导体封装及制造半导体封装的方法
CN102126697B (zh) * 2010-01-20 2013-09-25 矽品精密工业股份有限公司 具有微机电元件的封装结构及其制造方法
CN102064162B (zh) * 2010-11-09 2013-01-02 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
CN102064162A (zh) * 2010-11-09 2011-05-18 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
US9502360B2 (en) 2012-01-11 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stress compensation layer for 3D packaging
CN103208465A (zh) * 2012-01-11 2013-07-17 台湾积体电路制造股份有限公司 用于3d封装的应力补偿层
CN108766940B (zh) * 2012-01-11 2020-12-22 台湾积体电路制造股份有限公司 用于3d封装的应力补偿层
CN108766940A (zh) * 2012-01-11 2018-11-06 台湾积体电路制造股份有限公司 用于3d封装的应力补偿层
CN103296005B (zh) * 2012-02-27 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种用于硅芯片间互连的冗余互连结构
CN103296005A (zh) * 2012-02-27 2013-09-11 中芯国际集成电路制造(上海)有限公司 一种用于硅芯片间互连的冗余互连结构
CN103378037B (zh) * 2012-04-20 2016-07-06 台湾积体电路制造股份有限公司 用于焊料连接的方法和装置
CN103378037A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 用于焊料连接的方法和装置
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法
CN111048468B (zh) * 2018-10-12 2023-09-05 Tdk株式会社 电子元件的层叠件及其制造方法
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
CN111128908A (zh) * 2019-11-22 2020-05-08 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
CN111128908B (zh) * 2019-11-22 2024-04-16 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法

Similar Documents

Publication Publication Date Title
US10541213B2 (en) Backside redistribution layer (RDL) structure
CN101320696A (zh) 堆叠式封装结构及其制法
US7368811B2 (en) Multi-chip package and method for manufacturing the same
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
TWI495082B (zh) 多層半導體封裝
CN110047810A (zh) 半导体封装件以及包括其的半导体器件
TWI601219B (zh) 電子封裝件及其製法
US20080283994A1 (en) Stacked package structure and fabrication method thereof
CN101728287A (zh) 使用涂覆有焊料的柱形凸起的晶片级封装
CN100464400C (zh) 半导体封装件堆栈结构及其制法
TW201624641A (zh) 半導體封裝體
JPWO2012107972A1 (ja) 半導体装置
CN102956511A (zh) 半导体封装结构及其制作方法
CN104425464A (zh) 半导体装置
CN104112715B (zh) 半导体装置及其制造方法
US11676904B2 (en) Semiconductor package
KR100800149B1 (ko) 스택 패키지
CN103050449A (zh) 封装件及其制法
KR20120005340A (ko) 반도체 칩 및 적층 칩 패키지
JP5547703B2 (ja) 半導体装置の製造方法
CN104934379A (zh) 封装堆栈结构及其制法
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN103187405B (zh) 用于层叠封装器件减少应变的方法和装置
CN101315921B (zh) 芯片堆栈封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081210